JP4228020B2 - 受光増幅回路、光ピックアップ装置および光ディスク装置 - Google Patents

受光増幅回路、光ピックアップ装置および光ディスク装置 Download PDF

Info

Publication number
JP4228020B2
JP4228020B2 JP2007181433A JP2007181433A JP4228020B2 JP 4228020 B2 JP4228020 B2 JP 4228020B2 JP 2007181433 A JP2007181433 A JP 2007181433A JP 2007181433 A JP2007181433 A JP 2007181433A JP 4228020 B2 JP4228020 B2 JP 4228020B2
Authority
JP
Japan
Prior art keywords
resistor
light receiving
transistor
circuit
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007181433A
Other languages
English (en)
Other versions
JP2008108409A (ja
Inventor
雅也 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007181433A priority Critical patent/JP4228020B2/ja
Priority to US11/861,819 priority patent/US7868702B2/en
Priority to CN2007101701206A priority patent/CN101154924B/zh
Publication of JP2008108409A publication Critical patent/JP2008108409A/ja
Application granted granted Critical
Publication of JP4228020B2 publication Critical patent/JP4228020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
    • H03F3/456—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45618—Indexing scheme relating to differential amplifiers the IC comprising only one switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optical Head (AREA)
  • Amplifiers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光ディスクの再生または記録のために用いられる光ピックアップ装置に搭載される受光素子に付加される受光増幅回路に係り、詳しくは受光素子の光電流信号を増幅しかつ電圧に変換する受光増幅回路ならびにそれを備えた光ピックアップ装置および光ディスク装置に関するものである。
ＤＶＤ、ＣＤなどの光ディスクは、音楽、映像、データ情報などを記録するメディアとして広く使用されている。メディアに記録された情報の再生、またはメディアへの情報の記録は、光ピックアップによって行われる。光ピックアップは、小型化や高性能化を図るために開発が進められている。
このような光ピックアップには、光ディスクからの反射光を受光するための受光素子が設けられている。受光素子は、コストダウンを目的とする部品点数の削減や伝達信号の高速化を図るため、受光可能な信号光量が低下してきている。このために、受光素子の開発においては、受光素子のノイズ低減が重要かつ不可欠な課題となっている。
また、近年におけるＤＶＤの普及に伴い、光ピックアップのコスト低減を可能とするために、ＤＶＤおよびＣＤとで共用することができる光ピックアップの開発も進められている。そのような光ピックアップは、ＤＶＤのための６５０ｎｍの波長のレーザ光と、ＣＤのための７８０ｎｍの波長のレーザ光とに対応しなければならない。このため、当該ピックアップに用いられる受光素子についても、同様のノイズ低減が課題とされている。
さらには、現在普及しているＣＤ±Ｒ、ＣＤ±ＲＷ、ＤＶＤ±Ｒ、ＤＶＤ±ＲＷなどの書込み系ディスクに対するピックアップ装置では、信号再生時と信号記録（書込み）時とのレーザーパワーが異なるため、受光素子への信号光量が異なる。そこで、このような光ピックアップ装置では、再生／記録時の状態に合わせて、受光装置のゲインを切り替えるのが一般的に行われている。上記の受光素子についても、同様のノイズ低減が課題とされている。
図１６は、１波長に対応した光ピックアップに用いられる受光素子としてのフォトダイオードＰＤＡ〜ＰＤＦの構成を示している。また、図１７は、上記のフォトダイオードＰＤＡ〜ＰＤＥを含む受光増幅回路１０１ａ〜１０１ｄの構成を示している。さらに、図１８は、受光増幅回路１０１ａの詳細な構成を示している。
図１６および図１８を基に、受光増幅回路１０１ａ〜１０１ｄの基本的動作原理および主要特性であるオフセット電圧特性と増幅回路のノイズ低減手法とを以下に説明する。
図１６に示すように、正方形をなすフォトダイオードＰＤＡ〜ＰＤＤは、ＲＦ信号およびフォーカスエラー信号を生成するために隣接して配されている。長方形をなすフォトダイオードＰＤＦ，ＰＤＥは、トラッキングエラー信号を生成するためにフォトダイオードＰＤＡ〜ＰＤＤの両側にそれぞれ配置されている。フォトダイオードＰＤＦ，ＰＤＥは、それぞれ信号電圧Ｖｅ，Ｖｆを出力する。
各フォトダイオードＰＤＡ〜ＰＤＤは、それぞれの受光増幅回路１０１ａ〜１０１ｄにおける差動増幅回路ＡＭＰ１０１に接続されている。各受光増幅回路１０１ａ〜１０１ｄから出力される信号電圧ＶＡ〜ＶＤには、後段に設けられる演算処理ＩＣによって以下の演算処理が施されて、ＲＦ信号、フォーカスエラー信号およびトラッキングエラー信号が得られる。このため、各受光増幅回路１０１ａ〜１０１ｄの出力間の電圧精度が重要となる。また、信号電圧ＶＡ〜ＶＤについては、ＲＦ信号を生成するために使用されるので、Ｓ／Ｎ特性が重要な要素となる。
ＲＦ信号＝Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ …（１）
フォーカスエラー信号＝Ｖａ＋Ｖｃ−（Ｖｂ＋Ｖｄ） …（２）
トラッキングエラー信号＝Ｖｅ−Ｖｆ …（３）
上記のフォトダイオードＰＤＡを含む受光増幅回路１０１ａを一例として、信号光電流−電圧変換の動作原理を説明する。
信号光の照射により、フォトダイオードＰＤＡに光電流Ｉａが発生する。この光電流Ｉａは、受光増幅回路１０１ａのゲイン抵抗Ｒ１により電圧に変換され、出力端子に信号光照射時の出力電圧Ｖonとして現れる。ここで、無信号光時の出力端子に現れる出力電圧をＶodとした場合、フォトダイオードＰＤＡへ入射する信号光により発生する信号電圧Ｖsigは、
Ｖsig＝Ｖon−Ｖod …（４）
と表される。ここで、光電流をＩａとし、ゲイン抵抗をＲ１とすると、出力電圧Ｖonは、
Ｖon＝Ｒ１×Ｉａ＋Ｖref …（５）
と表される。ここで、Ｖrefは、外部より与えられる基準電源電位である。
無心号状態でのトランジスタＴｒ１０１，Ｔｒ１０２のベース電流をそれぞれＩｂ１，Ｉｂ２とし、トランジスタＴｒ１０１，Ｔｒ１０２のベースエミッタ間の電圧をそれぞれＶBE１，ＶBE２とし、リファレンス抵抗Ｒ２の抵抗値をＲ２とすると、Ｖodは、
Ｖod＝Ｖref−Ｒ２×Ｉｂ２−ＶBE２＋ＶBE１＋Ｒ１×Ｉｂ１ …（６）
と表される。これにより、信号電圧Ｖｓｉｇは、
Ｖsig＝Ｒ１×Ｉａ−（−Ｒ２×Ｉｂ２−ＶBE２＋ＶBE１＋Ｒ１×Ｉｂ１） …（７）
と表される。式（７）における第２項以降が誤差となる。受光増幅回路では、式（２）に示すようなフォーカス信号での演算信号の精度の高いことが重要であるので、上記の誤差（オフセット電圧）によって演算信号の精度が低下することが問題となる。つまりＶod≒Ｖrefであることが重要な条件であり、これを満たすには、無信号光時に、
Ｒ１×Ｉｂ１≒Ｒ２×Ｉｂ２ …（８）
ＶBE１≒ＶBE２ …（９）
という条件を満たすことが必要である。
無信号光時の出力電圧Ｖodの外部基準電圧Ｖrefからのずれをオフセット電圧Ｖoffとすると、このオフセット電圧Ｖoffは、
Ｖoff＝Ｖod−Ｖref …（10）
と表される。受光増幅回路におけるオフセット電圧は、±１５ｍＶ以下の精度が要求される。したがって、この精度を満たすには、式（８）より、従来の受光増幅回路においては、リファレンス抵抗Ｒ２の抵抗値をゲイン抵抗Ｒ１の抵抗値と等しくする必要がある。
一般に、受光増幅回路においてノイズ特性の抑制は重要な課題である。そのノイズとは、無信号状態におけるノイズであり、回路を構成する素子、主にトランジスタおよび抵抗より発生する。受光増幅回路において信号光により得られる電圧信号が十分大きい場合、信号電圧とノイズレベルの差異は大きく、つまりＳ／Ｎ特性良好であり問題とならない。しかしながら、前述したように、近年においては、信号光量の低下により、受光回路のノイズ低減が必須課題となっている。
ここで、受光増幅回路における重要項目であるノイズ特性について、その低減方法を図１８に示す受光増幅回路１０１ａを例に挙げて以下に説明する。
受光増幅回路１０１ａでの出力ノイズ値Ｖｎは、
Ｖｎ＝√（Ｎｉ１２＋Ｎｉ２２＋Ｎｒ１２＋Ｎｒ２２） …（11）
と表される。ここで、Ｎｉ１,Ｎｉ２は、トランジスタＴｒ１０１,Ｔｒ１０２より発生するショットノイズに起因するノイズを示し、Ｎｒ１，Ｎｒ２は、抵抗Ｒ１，Ｒ２より発生する熱雑音に起因するノイズを表し、それぞれ素子が起因するノイズの二乗平均となる。
ここで、Ｎｉ１，Ｎｉ２のトランジスタショットノイズについては、トランジスタＴｒ１０１，Ｔｒ１０２のバイアス電流を大幅に低減することが可能であれば、ノイズ低減が可能である。しかしながら、受光増幅回路１０１ａの応答特性を得るためには、極端な駆動電流削減は不可能である。また、ゲイン抵抗Ｒ１についても、所定の抵抗値に設定する必要があるので、低減することは不可能である。唯一リファレンス抵抗Ｒ２の抵抗値のみをＲ１≫Ｒ２となる関係に設定できれば、ノイズ低減が可能となる。しかしながら、前述したように、従来の受光増幅回路１０１ａの構成では、オフセット電圧特性が悪化するため、Ｒ１＝Ｒ２が、必須条件となっている。
また、受光素子回路１０１ａにおいて、リファレンス抵抗Ｒ２による熱雑音を余分に発生させていることが、例えば特許文献１に記載されている。熱雑音は、√（４ｋＴＲ２Δｆ）と表される。ここで、ｋはボルツマン定数であり、Ｔは絶対温度であり、Δｆは雑音帯域幅である。特許文献１では、そのような熱雑音を低減するために、熱雑音によるノイズを抵抗とコンデンサとによって積分する手法が開示されている。受光増幅回路１０１ａにおいては、この手法を実現するために、コンデンサＣ１がリファレンス抵抗Ｒ２とトランジスタＴｒ１０２のベースとの接続点とＧＮＤとの間に接続されており、リファレンス抵抗Ｒ２に固定電位（ＧＮＤ電位）を付与している。このようなコンデンサＣ１を設けることで、リファレンス抵抗Ｒ２およびコンデンサＣ１がノイズを積分するフィルタを構成するので、高周波のノイズを低減することが可能になる。
図１９は、前述の２波長に対応した光ピックアップに用いられる受光素子としてのフォトダイオードＰＤＡ〜ＰＤＦ，ＰＤａ〜ＰＤｄの構成を示している。また、図２０は、上記のフォトダイオードＰＤＡ〜ＰＤＦ，ＰＤａ〜ＰＤｄを含む受光増幅回路１０１Ａ〜１０１Ｄの構成を示している。さらに、図２１は、受光増幅回路１０１Ａの詳細な構成を示している。
図１９に示すように、フォトダイオードＰＤＡ〜ＰＤＤとフォトダイオードＰＤａ〜ＰＤｄとは、フォトダイオードＰＤＥ，ＰＤＦの間にフォトダイオードＰＤＥ，ＰＤＦの長手方向に並ぶように配されている。フォトダイオードＰＤＡ〜ＰＤＤが第１の波長（例えばＣＤ）に対応して設けられ、フォトダイオードＰＤａ〜ＰＤｄが第２の波長（例えばＤＶＤ）に対応して設けられている。
図２０および図２１（フォトダイオードＰＤＡ，ＰＤａについてのみ示す）に示すように、各フォトダイオードＰＤＡ〜ＰＤＤは、それぞれの受光増幅回路１０１Ａ〜１０１Ｄにおける差動増幅回路ＡＭＰ１１１に接続され、同様に各フォトダイオードＰＤａ〜ＰＤｄも、それぞれの受光増幅回路１０１Ａ〜１０１Ｄにおける差動増幅回路ＡＭＰ１１１に接続されている。差動増幅回路ＡＭＰ１１１は、トランジスタＴｒ１０１，Ｔｒ１０２と、バイアス回路Ｉ１とを有する差動回路ＤＥＦ１、およびトランジスタＴｒ１０３，Ｔｒ１０４とバイアス回路Ｉ２とを有する差動回路ＤＥＦ２を備えている。差動回路ＤＥＦ１はゲイン抵抗Ｒ１と、リファレンス抵抗Ｒ２と、フォトダイオードＰＤＡとが接続され、差動回路ＤＥＦ２はゲイン抵抗Ｒ３と、リファレンス抵抗Ｒ４と、フォトダイオードＰＤａとが接続されている。能動負荷回路ＡＬは、差動回路ＤＥＦ１，ＤＥＦ２とで共有されている。
コンデンサＣ１は、リファレンス抵抗Ｒ２とトランジスタＴｒ１０２のベースとの接続点とＧＮＤとの間に接続されており、リファレンス抵抗Ｒ２に固定電位（ＧＮＤ電位）を付与している。一方、コンデンサＣ２は、リファレンス抵抗Ｒ４とトランジスタＴｒ１０４のベースとの接続点とＧＮＤとの間に接続されており、リファレンス抵抗Ｒ４に固定電位（ＧＮＤ電位）を付与している。
また、差動回路ＤＥＦ１，ＤＥＦ２のそれぞれにおけるバイアス回路Ｉ１，Ｉ２は、外部から供給される選択信号ＳＥＬにより、択一的に動作が制御される。これにより、入力信号波長に応じて、差動回路ＤＥＦ１，ＤＥＦ２のいずれか一方が動作を制御される。また、フォトダイオードＰＤＡ、ゲイン抵抗Ｒ１およびリファレンス抵抗Ｒ２と、フォトダイオードＰＰＤａ、ゲイン抵抗Ｒ３およびリファレンス抵抗Ｒ４とは、動作している差動回路ＤＥＦ１またはＤＥＦ２に応じて切り替えて使用される。
図２２は、図１６のフォトダイオードＰＤＡ〜ＰＤＦを前述の１波長かつ再生／記録時の２つの信号光量に対応した受光素子として用いる光ピックアップにおける受光増幅回路１０１ＡＡ〜１０１ＤＤの構成を示している。さらに、図２３は、受光増幅回路１０１ＡＡの詳細な構成を示している。
図２２および図２３（フォトダイオードＰＤＡについてのみ示す）に示すように、各フォトダイオードＰＤＡ〜ＰＤＤは、それぞれの受光増幅回路１０１ＡＡ〜１０１ＤＤにおける差動増幅回路ＡＭＰ１２１に接続されている。差動増幅回路ＡＭＰ１２１は、差動増幅回路ＡＭＰ１０１と同様、トランジスタＴｒ１０１，Ｔｒ１０２を含む差動回路を備えている。また、差動増幅回路ＡＭＰ１２１は、再生用のゲイン抵抗Ｒ１およびリファレンス抵抗Ｒ２に加えて、ゲイン抵抗Ｒ１とリファレンス抵抗Ｒ２とにそれぞれ並列に設けられたゲイン抵抗Ｒ５およびリファレンス抵抗Ｒ６を備えている。ゲイン抵抗Ｒ５は、ＰＮＰトランジスタであるスイッチＳＷ１０１がＯＮすることにより、ゲイン抵抗Ｒ１に並列に接続される。リファレンス抵抗Ｒ６は、ＰＮＰトランジスタであるスイッチＳＷ１０２がＯＮすることにより、リファレンス抵抗Ｒ６に並列に接続される。
Ｒ１，Ｒ５がそれぞれゲイン抵抗Ｒ１，Ｒ５の抵抗値を表すものとすると、両抵抗値の関係は、
Ｒ１＞Ｒ５ …（12）
と表される。信号再生時は、信号光量が小さいために、高いゲインを必要とするので、スイッチＳＷ１０１をＯＦＦ状態とする。これにより、ゲイン抵抗Ｒ１のみが駆動されるので、再生信号がＩ−Ｖ変換される。信号記録時は、信号光量が大きいために、大光量信号での回路飽和を防止することから、ゲインは低くなければならない。したがって、信号書込み時には、スイッチＳＷ１０１がＯＮ状態となることにより、ゲイン抵抗Ｒ１，Ｒ５が駆動される。このときのゲインＧonは、
Ｇon＝Ｒ１×Ｒ５／（Ｒ１＋Ｒ５） …（13）と表される。
なお、スイッチＳＷ１０１を構成するＰＮＰトランジスタのＯＮ抵抗を無視するものとする。
特開平１１−２９６８９２号公報（１９９９年１０月２９日公開）
特許文献１の方法では、高周波ノイズを低減することができるものの、低周波領域でのノイズを十分に低減するためには、図１８に示す従来の受光増幅回路１０１ａにおけるコンデンサＣ１の容量値を極大にする必要があるので、コスト面からも有利とはいえない。このため、上記の従来の手法に代わるノイズ低減手法が必要とされている。
また、前述したとおり、２波長対応の受光増幅回路においても、ノイズ低減が重要な課題となっている。しかしながら、図２１に示す従来の受光増幅回路１０１Ａでは、図１７の受光増幅回路１０１ａと同様に、良好なオフセット電圧特性を得るためには、それぞれのゲイン抵抗Ｒ１，Ｒ３の抵抗値と同一の抵抗値を有するリファレンス抵抗Ｒ２，Ｒ４がそれぞれ必要である。このため、図２１の受光増幅回路１０１Ａにおいても、前述のようにノイズ低減が困難となっている。
図２２の受光増幅回路１０１ＡＡにおいても、前述したように良好なオフセット電圧特性を得るため、Ｒ１＝Ｒ２が必要である。このため、スイッチＳＷ１０１によりゲインを切り替える場合、同時にスイッチＳＷ１０２を動作させて、リファレンス抵抗を切り替える必要がある。
このようなゲイン切り替え機能付き受光増幅回路でのノイズについて考えてみると、書込み状態では、信号光量が大きくＳ／Ｎは問題とならない。しかしながら、信号再生時では、信号光量が小さいためにノイズの影響を受けやすくなるので、低ノイズ特性が必要となる。したがって、上記のゲイン切り替え機能付き受光増幅回路では、状況に合わせて回路を低ノイズ特性とすることが必要となる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ノイズを低減するとともに、良好なオフセット電圧特性を得ることができる受光増幅回路を実現することにある。
本発明に係る受光増幅回路は、上記課題を解決するために、受光素子と、帰還抵抗と、リファレンス抵抗と、前記受光素子および帰還抵抗がベースに接続された第１トランジスタおよび外部基準電位が前記リファレンス抵抗を介してベースに付与される第２トランジスタからなる差動トランジスタ対を含む差動回路とを備えた受光増幅回路において、前記帰還抵抗の端子間電圧と前記リファレンス抵抗の端子間電圧との差を補償する補償手段を備え、前記帰還抵抗の抵抗値が前記リファレンス抵抗の抵抗値より大きいことを特徴としている。
上記構成によれば、帰還抵抗の抵抗値がリファレンス抵抗の抵抗値より大きいことにより、低周波領域からのノイズを確実に低減することができる。しかも、補償手段によって、帰還抵抗の端子間電圧とリファレンス抵抗の端子間電圧との差が補償されるので、帰還抵抗の抵抗値とリファレンス抵抗の抵抗値とが等しくないことによって生じるオフセット電圧をなくすことができる。
特許文献１に開示された受光増幅回路では、ゲイン抵抗＝オフセット調整用抵抗／ｎとし、ｎ倍の駆動電流で制御される差動回路構成のオフセット調整機能回路を有することで、ノイズ低減を可能とする受光増幅回路が提案されている。これに対し、本発明の受光増幅回路では、帰還抵抗の端子間電圧とリファレンス抵抗の端子間電圧との差を補償することによりオフセット電圧を抑制している。このため、差動回路の差動トランジスタ対に流すバイアス電流は一定であり、その他に付加的なノイズは発生しない。一方、特許文献１の受光増幅回路では、オフセット調整用差動回路にバイアス電流をｎ倍とすることでトランジスタショットノイズを増大させており、ノイズの悪化が予想される。したがって、この点においても本発明の受光増幅回路は、従来の受光増幅回路に比べて良好なノイズ特性が得られる。
前記補償手段は、前記リファレンス抵抗と前記第２トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることが好ましい。具体的には、この補償手段は、カレントミラー回路と、前記差動トランジスタ対を駆動するバイアス電流の１／２倍のバイアス電流を供与する第３トランジスタと、前記第３トランジスタのコレクタにエミッタが接続されるとともに、前記カレントミラー回路の入力に接続される第４トランジスタと、前記差動トランジスタ対を駆動するバイアス電流、前記帰還抵抗と前記リファレンス抵抗との抵抗比の１／２を乗じた大きさのバイアス電流を供与し、前記カレントミラー回路の出力にベースが接続される第５トランジスタとを有する。また、上記補償手段が供与する補償電流は、具体的には、後述する式（１４）によって表される。
あるいは、前記補償手段は、前記帰還抵抗と前記第１トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることが好ましい。具体的には、この補償手段は、カレントミラー回路と、前記差動トランジスタ対を駆動するバイアス電流の１／２倍のバイアス電流を供与する第３トランジスタと、前記第３トランジスタのコレクタにエミッタが接続されるとともに、前記カレントミラー回路の入力に接続される第４トランジスタと、前記差動トランジスタ対を駆動するバイアス電流、前記帰還抵抗と前記リファレンス抵抗との抵抗比の１／２を乗じた大きさのバイアス電流を供与し、前記カレントミラー回路の出力にベースが接続される第５トランジスタとを有している。また、上記補償手段が供与する補償電流は、具体的には、後述する式（２６）によって表される。
あるいは、前記補償手段は、前記帰還抵抗の抵抗値をＲfとし、前記リファレンス抵抗の抵抗値をＲrefとすると、Ｒf／Ｒref：１となる比の第１電流と第２電流とをそれぞれ前記第１トランジスタと前記第２トランジスタとに供与する電流供与回路であることが好ましい。
また、前記受光増幅回路は、前記第１トランジスタに直列に接続される第１負荷トランジスタと、前記第２トランジスタに直列に接続される第２負荷トランジスタとを有する能動負荷を備え、前記補償手段が、前記第１負荷トランジスタのエミッタと電源電位との間に介在する第１抵抗と、前記第２負荷トランジスタのエミッタと電源電位との間に介在する第２抵抗とを有し、該第１および第２抵抗が、前記帰還抵抗と前記リファレンス抵抗との抵抗値差に基づく電圧差を補償するように、前記第１および第２トランジスタのコレクタ電流を決定するための抵抗値に設定されていることが好ましい。
この構成では、補償手段が、能動負荷の第１および第２負荷トランジスタにそれぞれ直列に接続される第１および第２抵抗を有している。帰還抵抗と前記リファレンス抵抗との抵抗値差に基づく電圧差を補償する（後述する式（５４）を満たす）には、第１トランジスタおよび第１負荷トランジスタに流れるコレクタ電流と第２トランジスタおよび第２負荷トランジスタに流れるコレクタ電流とを調整する（後述する式（５５）を満たす）必要がある。これらのコレクタ電流がそれぞれ第１および第２抵抗に流れることから、第１および第２抵抗の抵抗値を適宜設定する（後述する（式５６）を満たす）ことにより、上記電圧差を補償し、オフセット電圧をなくすことができる。
本発明の他の受光増幅回路は、上記課題を解決するために、異なる波長の光を受光する複数の受光素子と、異なる波長の光に応じて設けられる複数の帰還抵抗と、当該複数の帰還抵抗に応じて設けられる複数のリファレンス抵抗と、各受光素子および各帰還抵抗がベースに接続された複数の第１トランジスタおよび外部基準電位が各リファレンス抵抗を介してベースに付与される複数の第２トランジスタの対応する一対からなる差動トランジスタ対を一つずつ含む複数の差動回路とを備えた受光増幅回路において、前記複数の差動回路のうち一つを選択して動作させる第１選択手段と、各帰還抵抗の端子間電圧と各帰還抵抗と対応する各リファレンス抵抗の端子間電圧との差を補償する複数の補償手段と、前記複数の補償手段のうち前記第１選択手段によって選択された前記差動回路に対応する補償手段を選択して動作させる第２選択手段とを備え、各帰還抵抗の抵抗値が対応する各リファレンス抵抗の抵抗値より大きいことを特徴としている。
この構成では、各帰還抵抗の抵抗値が対応する各リファレンス抵抗の抵抗値より大きいことにより、前記の受光増幅回路と同様、低周波領域からのノイズを確実に低減することができる。しかも、第１選択手段による差動回路の選択に応じて、第２選択手段によって、補償手段が選択されて動作するので、前記の受光増幅回路と同様、補償手段によって、帰還抵抗の端子間電圧とリファレンス抵抗の端子間電圧との差が補償される。それゆえ、帰還抵抗の抵抗値とリファレンス抵抗の抵抗値とが等しくないことによって生じるオフセット電圧をなくすことができる。したがって、複数の受光素子に応じたゲインの切り替えに対応して、低ノイズ化とオフセット特性の改善とを図ることができる。
この受光増幅回路でも、各補償手段は、互いに対応する前記リファレンス抵抗と前記第２トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることが好ましい。また、この補償手段が供与する補償電流は、具体的には、後述する式（３８）および式（３９）によって表される。
あるいは、各補償手段は、互いに対応する前記帰還抵抗と前記第１トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることが好ましい。また、この補償手段が供与する補償電流は、具体的には、後述する式（４０）および式（４１）によって表される。
本発明のさらに他の受光増幅回路は、上記課題を解決するために、異なる波長の光を受光する複数の受光素子と、異なる波長の光に応じて設けられる複数の帰還抵抗と、当該複数の帰還抵抗に共通に設けられる単一のリファレンス抵抗と、各受光素子および各帰還抵抗がベースに接続された複数の第１トランジスタおよび外部基準電位が前記リファレンス抵抗を介してベースに付与される複数の第２トランジスタの対応する一対からなる差動トランジスタ対を一つずつ含む複数の差動回路とを備えた受光増幅回路において、前記複数の差動回路のうち一つを選択して動作させる第１選択手段と、各帰還抵抗の端子間電圧と各帰還抵抗と対応する各リファレンス抵抗の端子間電圧との差を補償する複数の補償手段と、前記複数の補償手段のうち前記第１選択手段によって選択された前記差動回路に対応する補償手段を選択して動作させる第２選択手段とを備え、各帰還抵抗の抵抗値が前記リファレンス抵抗の抵抗値より大きいことを特徴としている。
この構成では、各帰還抵抗の抵抗値がリファレンス抵抗の抵抗値より大きいことにより、前記の受光増幅回路と同様、低周波領域からのノイズを確実に低減することができる。しかも、第１選択手段による差動回路の選択に応じて、第２選択手段によって、補償手段が選択されて動作するので、前記の受光増幅回路と同様、補償手段によって、帰還抵抗の端子間電圧とリファレンス抵抗の端子間電圧との差が補償される。それゆえ、帰還抵抗の抵抗値とリファレンス抵抗の抵抗値とが等しくないことによって生じるオフセット電圧をなくすことができる。したがって、複数の受光素子に応じたゲインの切り替えに対応して、低ノイズ化とオフセット特性の改善とを図ることができる。
この受光増幅回路でも、各補償手段は、前記リファレンス抵抗と各第２トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることが好ましい。また、この補償手段が供与する補償電流は、具体的には、後述する式（４５）および式（４６）によって表される。
本発明のさらに他の受光増幅回路は、上記課題を解決するために、単一の受光素子と、複数の帰還抵抗と、当該複数の帰還抵抗に共通に設けられる単一のリファレンス抵抗と、前記受光素子および各帰還抵抗がベースに接続された第１トランジスタおよび外部基準電位が前記リファレンス抵抗を介してベースに付与される第２トランジスタからなる差動トランジスタ対を含む差動回路とを備えた受光増幅回路において、前記複数の帰還抵抗のうち一つを選択して前記差動回路に接続する第１選択手段と、各帰還抵抗の端子間電圧と前記リファレンス抵抗の端子間電圧との差を補償する複数の補償手段と、前記複数の補償手段のうち前記第１選択手段によって選択された前記帰還抵抗に対応する補償手段を選択して動作させる第２選択手段とを備え、各帰還抵抗の抵抗値が前記ファレンス抵抗の抵抗値より大きいことを特徴としている。
この構成では、各帰還抵抗の抵抗値がリファレンス抵抗の抵抗値より大きいことにより、前記の受光増幅回路と同様、低周波領域からのノイズを確実に低減することができる。しかも、第１選択手段による帰還回路の選択に応じて、第２選択手段によって、補償手段が選択されて動作するので、前記の受光増幅回路と同様、補償手段によって、帰還抵抗の端子間電圧とリファレンス抵抗の端子間電圧との差が補償される。それゆえ、帰還抵抗の抵抗値とリファレンス抵抗の抵抗値とが等しくないことによって生じるオフセット電圧をなくすことができる。したがって、複数の帰還抵抗に応じたゲインの切り替えに対応して、低ノイズ化とオフセット特性の改善とを図ることができる。
本発明のさらに他の受光増幅回路は、上記課題を解決するために、異なる波長の光を受光する複数の受光素子と、異なる波長の光に応じて設けられる複数の帰還抵抗と、当該複数の帰還抵抗に応じて設けられる複数のリファレンス抵抗と、各受光素子および各帰還抵抗がベースに接続された複数の第１トランジスタおよび外部基準電位が各リファレンス抵抗を介してベースに付与される複数の第２トランジスタの対応する一対からなる差動トランジスタ対を一つずつ含む複数の差動回路とを備えた受光増幅回路において、前記複数の差動回路のうち一つを選択して動作させる選択手段と、各帰還抵抗の端子間電圧と各帰還抵抗と対応する各リファレンス抵抗の端子間電圧との差を補償する補償手段とを備え、前記補償手段が、前記第１負荷トランジスタのエミッタと電源電位との間に介在する第１抵抗と、前記第２負荷トランジスタのエミッタと電源電位との間に介在する第２抵抗とを有し、該第１および第２抵抗が、前記帰還抵抗と前記リファレンス抵抗との抵抗値差に基づく電圧差を補償するように、前記第１および第２トランジスタのコレクタ電流を決定するための抵抗値に設定され、各帰還抵抗の抵抗値が対応する各リファレンス抵抗の抵抗値より大きく設定され、各帰還抵抗の端子電圧と各帰還抵抗に対応する各リファレンス抵抗の端子間電圧との差が同一となるように、各帰還抵抗および各リファレンス抵抗の抵抗値が設定されていることを特徴としている。
この構成では、各帰還抵抗の抵抗値がリファレンス抵抗の抵抗値より大きいことにより、前記の受光増幅回路と同様、低周波領域からのノイズを確実に低減することができる。また、補償手段が、能動負荷の第１および第２負荷トランジスタにそれぞれ直列に接続される第１および第２抵抗を有している。帰還抵抗と前記リファレンス抵抗との抵抗値差に基づく電圧差を補償する（後述する式（５７）を満たす）には、第１トランジスタおよび第１負荷トランジスタに流れるコレクタ電流と第２トランジスタおよび第２負荷トランジスタに流れるコレクタ電流とを調整する（後述する式（５８）を満たす）必要がある。これらのコレクタ電流がそれぞれ第１および第２抵抗に流れることから、第１および第２抵抗の抵抗値を適宜設定する（後述する（式６０）を満たす）ことにより、上記電圧差を補償し、オフセット電圧をなくすことができる。したがって、複数の帰還抵抗に応じたゲインの切り替えに対応して、低ノイズ化とオフセット特性の改善とを図ることができる。
しかも、この受光増幅回路では、各帰還抵抗の端子電圧と各帰還抵抗に対応する各リファレンス抵抗の端子間電圧との差が同一となるように、各帰還抵抗および各リファレンス抵抗の抵抗値が設定されている。このように、共通の第１および第２抵抗を用いることにより、各帰還抵抗および各リファレンス抵抗について、オフセット特性を改善することができる。また、各帰還抵抗および各リファレンス抵抗に応じて第１および第２抵抗を個々に設ける必要ないので、回路構成の複雑化を回避することができる。
本発明に係る光ピックアップ装置は、前述のように構成される各受光増幅回路を備えることにより、受光増幅回路におけるノイズの低減およびオフセット電圧特性の改善が図られる。それゆえ、特に、受光増幅回路が光ディスクから反射された光を信号電圧に変換するために用いれば、光ピックアップ装置の出力信号の品質を向上させることができる。また、本発明の光ディスク装置は、当該光ピックアップ装置を備えることにより、同様に光ピックアップ装置の出力信号の品質を向上させることができる。
本発明に係る受光増幅回路は、以上のように、帰還抵抗の端子間電圧とリファレンス抵抗の端子間電圧との差を補償する補償手段を備え、前記帰還抵抗の抵抗値が前記リファレンス抵抗の抵抗値より大きいという構成を採用している。これにより、帰還抵抗の抵抗値とリファレンス抵抗の抵抗値とが異なることによる上記の電圧差が補償される。
これにより、受光増幅回路のノイズ低減およびオフセット電圧特性の改善を図ることができる。したがって、受光増幅回路の出力電圧の質を向上させることができるという効果を奏する。また、このような受光増幅回路を備える光ピックアップ装置および当該光ピックアップ装置を備える光ディスク装置の信頼性を向上させることができるという効果も併せて奏する。
〔実施の形態１〕
本発明の一実施形態について図１ないし図３に基づいて説明すると、以下の通りである。
図１は、本実施の形態に係る受光増幅回路１の概略構成を示している。図２は、受光増幅回路１の回路構成を示している。図３は、受光増幅回路１の詳細な回路構成を示している。
受光増幅回路１は、図１７に示す各受光増幅回路１０１ａ〜１０１ｄとして用いられ、図１６に示すフォトダイオードＰＤＡ〜ＰＤＤで発生する光電流を電圧に変換して増幅する。なお、後述する実施の形態２の受光増幅回路も、同様に各受光増幅回路１０１ａ〜１０１ｄとして用いられる。
受光増幅回路１は、図１に示すように、フォトダイオードＰＤ１、差動増幅回路ＡＭＰ１、帰還抵抗Ｒf１、リファレンス抵抗Ｒref１および補償回路２を備えている。
差動増幅回路ＡＭＰ１は、受光増幅回路１において、フォトダイオードＰＤ１を流れる光電流Ｉｂが変換された電圧を増幅する回路である。フォトダイオードＰＤ１のカソードは、差動増幅回路ＡＭＰ１の反転入力端子に接続されている。帰還抵抗Ｒf１は、差動増幅回路ＡＭＰ１の出力端子と反転入力端子との間に接続されている。リファレンス抵抗Ｒref１は、一端にリファレンス電圧Ｖrefが入力され、他端が差動増幅回路ＡＭＰ１の非反転入力端子に接続されている。
補償回路２は、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との差を補償するために、後述する補償電流Ｉｓ１をリファレンス抵抗Ｒref１と差動増幅回路ＡＭＰ１の非反転入力端子との接続点Ｐ１から引き込む。
図２に示すように、差動増幅回路ＡＭＰ１は、差動回路ＤＥＦ、能動負荷ＡＬおよび出力回路ＯＵＴを有している。
差動回路ＤＥＦは、ＮＰＮ型のトランジスタＴｒ１，Ｔｒ２と、バイアス回路Ｂ１とから成っている。トランジスタＴｒ１，Ｔｒ２は、差動回路ＤＥＦにおける差動トランジスタ対をなしており、エミッタがともにバイアス回路Ｂ１の一端に接続されている。バイアス回路Ｂ１は、定電流回路であり、トランジスタＴｒ１に流れる電流とトランジスタＴｒ２に流れる電流との和であるバイアス電流を一定値に保つ回路である。バイアス回路Ｂ１の他端は接地電位ＧＮＤを付与するグランドラインに接続されている。バイアス回路Ｂ１は、具体的には、図３に示すように、ＮＰＮ型のトランジスタＴｒ３（バイアストランジスタ）によって構成される。
能動負荷ＡＬは、ＰＮＰ型のトランジスタＴｒＡ１，ＴｒＡ２によって構成されている。トランジスタＴｒＡ１，ＴｒＡ２のベースは、互いに接続されるとともにトランジスタＴｒＡ２のコレクタに接続されている。これにより、トランジスタＴｒＡ１，ＴｒＡ２はカレントミラー回路を構成している。また、トランジスタＴｒＡ１，ＴｒＡ２のエミッタは、電源電圧Ｖｃｃが印加される電源ラインに接続されている。
なお、トランジスタＴｒ１のベースは、差動増幅回路ＡＭＰ１における反転入力端子であり、トランジスタＴｒ２のベースは、差動増幅回路ＡＭＰ１における非反転入力端子である。
出力回路ＯＵＴは、受光増幅回路１の出力段に設けられており、トランジスタＴｒＯおよびバイアス回路Ｂ２を有することにより、エミッタフォロア回路を構成している。ＮＰＮ型のトランジスタＴｒＯのベースはトランジスタＴｒＡ１のコレクタに接続され、コレクタは電源ラインに接続されている。また、トランジスタＴｒＯのエミッタは出力電圧Ｖｏが出力される出力端子とバイアス回路Ｂ２の一端に接続されている。バイアス回路Ｂ２は、定電流源であり、トランジスタＴｒＯにバイアス電流を流す。このバイアス回路Ｂ２の他端は、接地電位ＧＮＤが付与されるグランドラインに接続されている。
帰還抵抗Ｒf１は、一端がトランジスタＴｒ１のベースに接続され、他端が上記の出力端子に接続されている。フォトダイオードＰＤ１は、カソードが帰還抵抗Ｒf１と同じくトランジスタＴｒ１のベースに接続され、アノードが電源ラインに接続されている。これにより、帰還抵抗Ｒf１は、フォトダイオードＰＤ１で発生する光電流を電圧に変換する。また、リファレンス抵抗Ｒref１は、一端がトランジスタＴｒ２のベースに接続され、他端が基準電圧入力端子に接続されている。この基準電圧入力端子には、基準電圧Ｖrefが印加されている。
ここで、Ｒf１，Ｒref１がそれぞれ帰還抵抗Ｒf１とリファレンス抵抗Ｒref１との抵抗値を表すものとする。受光増幅回路１において、帰還抵抗Ｒf１の抵抗値とリファレンス抵抗Ｒref１の抵抗値はＲf１＞Ｒref１の関係を満たす。
また、補償回路２が流す補償電流Ｉｓ１は、
Ｉｓ１＝（Ｒf１／Ｒref１−１）×Ｉｂ …（14）
と表される。ここで、Ｉｂは、差動回路ＤＥＦにおける差動トランジスタ対（トランジスタＴｒ１，Ｔｒ２）のベースに流れるベース電流である。
続いて、補償回路２について、より詳細に説明する。
図３に示すように、補償回路２は、カレントミラー回路ＣＭ１，ＣＭ２およびトランジスタＴｒ４〜Ｔｒ７を有している。
カレントミラー回路ＣＭ１は、ＮＰＮ型のトランジスタＴｒＣ１，ＴｒＣ２によって構成されている。一方、カレントミラー回路ＣＭ２は、ＮＰＮ型のトランジスタＴｒＣ３，ＴｒＣ４によって構成されている。
トランジスタＴｒＣ１，ＴｒＣ２のベースは、互いに接続されるとともにトランジスタＴｒＣ２のコレクタに接続されている。また、トランジスタＴｒＣ１，ＴｒＣ２のエミッタは、電源電圧Ｖｃｃが印加される電源ラインに接続されている。トランジスタＴｒＣ１のコレクタは、トランジスタＴｒＣ４のコレクタに接続されている。トランジスタＴｒＣ２，ＴｒＣ３のベースは、互いに接続されるとともにトランジスタＴｒＣ４のコレクタに接続されている。また、トランジスタＴｒＣ３，ＴｒＣ４のエミッタは、グランドラインに接続されている。
トランジスタＴｒ４，Ｔｒ６のベースは前述のトランジスタＴｒ３のベースと接続され、トランジスタＴｒ４，Ｔｒ６のエミッタはグランドラインに接続されている。また、トランジスタＴｒ５，Ｔｒ７のベースは、それぞれトランジスタＴｒＣ２，ＴｒＣ１のコレクタに接続されている。トランジスタＴｒ５，Ｔｒ７のコレクタは、電源ラインに接続されている。
上記のように構成される受光増幅回路１において、信号光の照射により、フォトダイオードＰＤ１に光電流Ｉｂ１が発生する。この光電流Ｉｂ１は、帰還抵抗Ｒf１により電圧に変換され、出力端子に信号光照射時の出力電圧として現れる。
ここで、Ｒf１＞Ｒref１であることにより、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との間には差が生じている。そして、その差がオフセット電圧として出力電圧に現れる。
そこで、受光増幅回路１においては、補償回路２が前述のように補償電流Ｉｓ１を接続点Ｐ１から引き込むことにより、オフセット電圧を抑制する。以下、補償回路２によるオフセット電圧の抑制効果について説明する。
なお、後述する演算においては、差動対トランジスタであるトランジスタＴｒ１，Ｔｒ２のベース−エミッタ間電圧が等しいものとする。
補償回路２において、トランジスタＴｒ４は、バイアストランジスタとしてのトランジスタＴｒ３が流すバイアス電流のＲf１／Ｒref１／２倍となる電流を流す。また、トランジスタＴｒ７は、トランジスタＴｒ３のバイアス電流の１／２倍の電流を流す。補償電流Ｉｓ１は、カレントミラー回路ＣＭ２のトランジスタＴｒＣ３を流れる。
ここで、トランジスタＴｒ３〜Ｔｒ７のコレクタ電流とベース電流とをそれぞれＩｃ３〜Ｉｃ７，Ｉｂ３〜Ｉｂ７とし、ｈfeをトランジスタＴｒ３〜Ｔｒ７のトランジスタｈfe（全て共通とする）とする。この条件下において、コレクタ電流Ｉｃ３〜Ｉｃ７およびベース電流Ｉｂ３〜Ｉｂ７の関係は、
Ｉｃ５＝Ｉｃ４＝（Ｉｃ３／２）×（Ｒf１／Ｒref１） …（15）
Ｉｂ５＝Ｉｃ５／ｈfe＝（Ｉｃ３／２）×（Ｒf１／Ｒref１）／ｈfe …（16）
Ｉｃ６＝Ｉｃ７＝Ｉｃ３／２ …（17）
Ｉｂ７＝Ｉｃ７／ｈｆｅ＝Ｉｃ３／２／ｈfe …（18）
Ｉｓ１＝Ｉｂ５−Ｉｂ７＝（Ｉｃ３／２）×（Ｒf１／Ｒref１）／ｈfe
−Ｉｃ３／２／ｈfe
＝Ｉｃ３／２／ｈｆｅ×（Ｒf１／Ｒref１−１） …（19）
と表される。
ここで、トランジスタＴｒ１，Ｔｒ２のベース電流をそれぞれＩｂ１，Ｉｂ２とし、Ｉｂ１とＩｂ２をほぼ同一とする。この場合、ベース電流Ｉｂ１，Ｉｂ２は、
Ｉｂ１≒Ｉｂ２＝Ｉｃ３／２／ｈfe …（20）
と表される。
これにより、帰還抵抗Ｒf１の端子間で発生する電圧ＶＲf１は、
ＶＲf１＝Ｒf１×Ｉｂ１＝Ｒf１×Ｉｃ３／２／ｈfe …（21）
と表される。また、リファレンス抵抗Ｒref１の端子間で発生する電圧ＶＲref１は、補償回路２がない場合、
ＶＲref１＝Ｒref１×Ｉｂ２＝Ｒref１×Ｉｃ３／２／ｈfe …（22）
と表される。したがって、帰還抵抗Ｒf１およびリファレンス抵抗Ｒref１の抵抗対で発生する電圧差Ｖdef１は、
Ｖdef１＝ＶＲf１−ＶＲref１
＝Ｒf１×Ｉｃ３／２／ｈfe−Ｒref１×Ｉｃ３／２／ｈfe
＝Ｉｃ３／２／ｈfe×（Ｒf１−Ｒref１） …（23）
と表される。したがって、この電圧差Ｖdef１（＝ＶＲf１−ＶＲref１）がオフセット電圧となる。
そこで、補償回路２を設けた場合、以下のようにしてオフセット電圧を０にすることができる。
まず、上記の電圧ＶＲf１は、
ＶＲref１＝Ｒref１×（Ｉｂ２＋Ｉｓ１）
＝Ｒref１×
（Ｉｃ３／２／ｈfe＋Ｉｃ３／２／ｈfe×（Ｒf１／Ｒref１−１））
＝Ｒf１×Ｉｃ３／２／ｈfe …（24）
と表される。したがって、電圧差Ｖdef１は、
Ｖdef１＝ＶＲf１−ＶＲref１
＝Ｒf１×Ｉｃ３／２／ｈfe−Ｒf１×Ｉｃ３／２／ｈfe＝０ …（25）
と表される。このように、補償回路２によって、リファレンス抵抗Ｒref１に流れる電流が補償電流Ｉｓ１だけ増大する。これにより、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との差がなくなるので、オフセット電圧が０となる。
以上のように、受光増幅回路１は、帰還抵抗Ｒf１の抵抗値とリファレンス抵抗Ｒref１の抵抗値とがＲf１＞Ｒref１の関係を満たしているので、ノイズを低減することが可能である。しかも、受光増幅回路１は、補償回路２を備えることにより、良好なオフセット特性を得ることができる。
〔実施の形態２〕
本発明の一実施形態について図４ないし図６に基づいて説明すると、以下の通りである。なお、前述の実施の形態１における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
図４は、本実施の形態に係る受光増幅回路１１の概略構成を示している。図５は、受光増幅回路１１の回路構成を示している。図６は、受光増幅回路１１の詳細な回路構成を示している。
受光増幅回路１１も、前述の受光増幅回路１と同様、図４および図５に示すように、フォトダイオードＰＤ１、差動増幅回路ＡＭＰ１、帰還抵抗Ｒf１およびリファレンス抵抗Ｒref１を備えているが、補償回路２の代わりに補償回路１２を備えている。
補償回路１２は、補償回路２と異なり、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との差を補償するために、後述する補償電流Ｉｓ１１を帰還抵抗Ｒf１と差動増幅回路ＡＭＰ１の反転入力端子との接続点Ｐ１１に流し込む。この補償電流Ｉｓ１１は、
Ｉｓ１１＝（１−Ｒｒｅｆ１／Ｒｆ１）×Ｉｂ …（26）
と表される。
続いて、補償回路１２について、より詳細に説明する。
図６に示すように、補償回路１２は、カレントミラー回路ＣＭ１１およびトランジスタＴｒ１４〜Ｔｒ１７を有している。
カレントミラー回路ＣＭ１１は、ＰＮＰ型のトランジスタＴｒＣ１１，ＴｒＣ１２によって構成されている。トランジスタＴｒＣ１１，ＴｒＣ１２のベースは、互いに接続されるとともにトランジスタＴｒＣ１２のコレクタに接続されている。また、トランジスタＴｒＣ１１，ＴｒＣ１２のエミッタは電源ラインに接続されている。トランジスタＴｒＣ１１のコレクタは、トランジスタＴｒ１のベースに接続されている。
トランジスタＴｒ１４，Ｔｒ１６のベースは前述のトランジスタＴｒ３のベースと接続され、トランジスタＴｒ１４，Ｔｒ１６のエミッタはグランドラインに接続されている。また、トランジスタＴｒ１５，Ｔｒ１７のベースは、それぞれトランジスタＴｒＣ１２，ＴｒＣ１１のコレクタに接続されている。トランジスタＴｒ１５，Ｔｒ１７のコレクタは、電源ラインに接続されている。
上記のように構成される受光増幅回路１１においては、補償回路１２が上記のように補償電流Ｉｓ１１を接続点Ｐ１１に流し込むことにより、オフセット電圧を抑制する。以下、補償回路１２によるオフセット電圧の抑制効果について説明する。
なお、後述する演算においては、差動対トランジスタであるトランジスタＴｒ１，Ｔｒ２のベース−エミッタ間電圧が等しいものとする。
補償回路１２において、トランジスタＴｒ１４は、トランジスタＴｒ１３のバイアス電流の１／２倍となる電流を流す。一方、トランジスタＴｒ１７は、カレントミラー回路ＣＭ１１の出力にトランジスタＴｒ３のバイアス電流のＲref１／Ｒf１／２倍の電流を流す。また、補償回路１２は、補償電流Ｉｓ１１を受光増幅回路１１に供与する。
ここで、トランジスタＴｒ１３〜Ｔｒ１７のコレクタ電流とベース電流とをそれぞれＩｃ１３〜Ｉｃ１７，Ｉｂ１３〜Ｉｂ１７とし、ｈｆｅをトランジスタＴｒ１３〜Ｔｒ１７のトランジスタｈfe（全て共通とする）とする。この条件下において、コレクタ電流Ｉｃ１３〜Ｉｃ１７およびベース電流Ｉｂ１３〜Ｉｂ１７の関係は、
Ｉｃ１４＝Ｉｃ１５＝Ｉｃ１３／２ …（27）
Ｉｂ１５＝Ｉｃ１５／ｈfe＝Ｉｃ１３／２ …（28）
Ｉｃ１６＝Ｉｃ１７＝Ｉｃ１３／２×Ｒref１／Ｒf１ …（29）
Ｉｂ１７＝Ｉｃ１７／ｈfe＝Ｉｃ１３／２×Ｒref１／Ｒf１／ｈfe …（30）
Ｉｓ１１＝Ｉｂ１５−Ｉｂ１７
＝Ｉｃ１３／２／ｈfe−Ｉｃ１３／２×Ｒref１／Ｒf１／ｈfe
＝Ｉｃ１３／２／ｈfe×（１−Ｒref１／Ｒf１） …（31）
と表される。
ここで、差動対トランジスタＴｒ１，Ｔｒ２のベース電流をＩｂ１１，Ｉｂ１２と表し、Ｉｂ１１とＩｂ１２とがほぼ同一とした場合、ベース電流Ｉｂ１１は、
Ｉｂ１１≒Ｉｂ１２＝Ｉｃ１３／２／ｈfe …（32）
と表される。これにより、リファレンス抵抗Ｒref１の端子間で発生する電圧ＶＲref１は、
ＶＲref１＝Ｒref１×Ｉｂ１２＝Ｒref１×Ｉｃ１３／２／ｈfe …（33）
と表される。
また、帰還抵抗Ｒf１の端子間で発生する電圧ＶＲf１は、補償回路１２がない場合、帰還抵抗Ｒf１の端子間で発生する電圧ＶＲf１１は、
ＶＲf１１＝Ｒf１×Ｉｂ１＝Ｒf１×Ｉｃ１３／２／ｈfe …（34）
と表される。また、帰還抵抗Ｒf１とリファレンス抵抗Ｒref１との抵抗対で発生する電圧差Ｖdef１１は、
Ｖdef１１＝ＶＲf１１−ＶＲref１１
＝Ｒf１×Ｉｃ１３／２／ｈfe−Ｒref１×Ｉｃ１３／２／ｈｆｅ
＝Ｉｃ１３／２／ｈfe×（Ｒf１−Ｒref１） …（35）
と表される。したがって、この電圧差Ｖdef１１（＝ＶＲf１１−ＶＲref１１）がオフセット電圧となる。
そこで、補償回路１２を設けた場合、以下のようにしてオフセット電圧を０にすることができる。
まず、上記の電圧ＶＲf１１は、
ＶＲf１１＝Ｒf１×（Ｉｂ１１−Ｉｓ１１）
＝Ｒf１×（Ｉｃ１３／２／ｈfe
−Ｉｃ１３／２／ｈfe×（１−Ｒref１／Ｒf１））
＝Ｒref１×Ｉｃ１３／２／ｈfe …（36）
と表される。したがって、電圧差Ｖdef１１は、
Ｖdef１１＝ＶＲｆ１１−ＶＲref１１
＝Ｒref１×Ｉｃ１３／２／ｈfe−Ｒref１×Ｉｃ１３／２／ｈfe
＝０ …（37）
と表される。このように、補償回路１２によって、リファレンス抵抗Ｒref１に流れる電流が補償電流Ｉｓ１１だけ増大する。これにより、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との差がなくなるので、オフセット電圧が０となる。
以上のように、受光増幅回路１１は、帰還抵抗Ｒf１の抵抗値とリファレンス抵抗Ｒref１の抵抗値とがＲf１＞Ｒref１の関係を満たしているので、ノイズを低減することが可能である。しかも、受光増幅回路１１は、補償回路１２を備えることにより、良好なオフセット特性を得ることができる。
〔実施の形態３〕
本発明の一実施形態について図７および図８に基づいて説明すると、以下の通りである。なお、前述の実施の形態１における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
図７は、本実施の形態に係る受光増幅回路２０の回路構成を示している。図８は、受光増幅回路２０の詳細な回路構成を示している。
受光増幅回路２０は、図２０に示す各受光増幅回路１０１Ａ〜１０１Ｄとして用いられ、図１９に示すフォトダイオードＰＤＡ〜ＰＤＤ，ＰＤａ〜ＰＤｄで発生する光電流を電圧に変換して増幅する。なお、後述する実施の形態４および９の受光増幅回路も、同様に各受光増幅回路１０１Ａ〜１０１Ｄとして用いられる。
受光増幅回路２０は、図７に示すように、フォトダイオードＰＤ２１，ＰＤ２２、差動増幅回路ＡＭＰ２１，ＡＭＰ２２、帰還抵抗Ｒf２１，Ｒf２２、リファレンス抵抗Ｒref２１，Ｒref２２および補償回路２１，２２を備えている。
差動増幅回路ＡＭＰ２１は、受光増幅回路２０において、フォトダイオードＰＤ２１を流れる光電流Ｉｂ２１が変換された電圧を増幅する回路である。フォトダイオードＰＤ２１のカソードは、差動増幅回路ＡＭＰ２１の反転入力端子に接続されている。帰還抵抗Ｒf２１は、差動増幅回路ＡＭＰ２１の出力端子と反転入力端子との間に接続されている。リファレンス抵抗Ｒref２１は、一端にリファレンス電圧Ｖrefが入力され、他端が差動増幅回路ＡＭＰ２１の非反転入力端子に接続されている。
差動増幅回路ＡＭＰ２２は、受光増幅回路２０において、フォトダイオードＰＤ２２を流れる光電流Ｉｂ２２が変換された電圧を増幅する回路である。フォトダイオードＰＤ２２のカソードは、差動増幅回路ＡＭＰ２２の反転入力端子に接続されている。帰還抵抗Ｒf２２は、差動増幅回路ＡＭＰ２２の出力端子と反転入力端子との間に接続されている。リファレンス抵抗Ｒref２２は、一端にリファレンス電圧Ｖrefが入力され、他端が差動増幅回路ＡＭＰ２２の非反転入力端子に接続されている。
図８に示すように、差動増幅回路ＡＭＰ２１は、差動回路ＤＥＦ２１、能動負荷ＡＬおよび出力回路ＯＵＴを有し、差動増幅回路ＡＭＰ２２は、差動回路ＤＥＦ２２、能動負荷ＡＬおよび出力回路ＯＵＴを有している。つまり、差動増幅回路ＡＭＰ２１，ＡＭＰ２２は、能動負荷ＡＬおよび出力回路ＯＵＴを共有している。
差動回路ＤＥＦ２１は、ＮＰＮ型のトランジスタＴｒ２１，Ｔｒ２２と、バイアス回路Ｂ２１とから成っている。トランジスタＴｒ２１，Ｔｒ２２は、差動回路ＤＥＦ２１における差動トランジスタ対をなしており、エミッタがともにバイアス回路Ｂ２１の一端に接続されている。バイアス回路Ｂ２１は、定電流回路であり、トランジスタＴｒ２１に流れる電流とトランジスタＴｒ２２に流れる電流との和であるバイアス電流を一定値に保つ回路である。バイアス回路Ｂ２１の他端はグランドラインに接続されている。バイアス回路Ｂ２１は、図示はしないが、ＮＰＮ型のトランジスタ（バイアストランジスタ）によって構成される。
差動回路ＤＥＦ２２は、ＮＰＮ型のトランジスタＴｒ２３，Ｔｒ２４と、バイアス回路Ｂ２２とから成っている。トランジスタＴｒ２３，Ｔｒ２４は、差動回路ＤＥＦ２２における差動トランジスタ対をなしており、エミッタがともにバイアス回路Ｂ２２の一端に接続されている。バイアス回路Ｂ２２は、定電流回路であり、トランジスタＴｒ２３に流れる電流とトランジスタＴｒ２４に流れる電流との和であるバイアス電流を一定値に保つ回路である。バイアス回路Ｂ２２の他端はグランドラインに接続されている。バイアス回路Ｂ２２は、図示はしないが、ＮＰＮ型のトランジスタ（バイアストランジスタ）によって構成される。
また、差動増幅回路ＡＭＰ２１は、バイアス回路Ｂ２１によって電流が供給されることによって動作する。一方、差動増幅回路ＡＭＰ２２は、定電流回路Ｂ２２によって電流が供給されることによって動作する。バイアス回路Ｂ２１，Ｂ２２は、それぞれ選択信号ＳＥＬ２１，ＳＥＬ２２によって、いずれか一方のみが動作するように制御される。このため、具体的には、差動増幅回路ＡＭＰ２１，ＡＭＰ２２には、それぞれスイッチＳＷ２１，ＳＷ２２が設けられている。
スイッチＳＷ２１，ＳＷ２２は、それぞれバイアス回路Ｂ２１，Ｂ２２による電流の供給と遮断とを切り替えるＯＮ／ＯＦＦスイッチである。これらのスイッチＳＷ２１，ＳＷ２２は、それぞれ選択信号ＳＥＬ２１，ＳＥＬ２２によってＯＮ／ＯＦＦが制御される。具体的には、スイッチＳＷ２１，ＳＷ２２は、いずれか一方がＯＮしているときには他方がＯＦＦするように制御される。
これにより、バイアス回路Ｂ２１，Ｂ２２は、いずれか一方が電流供給可能な状態にあるときには、他方が電流供給せずに動作を停止している状態となる。したがって、差動増幅回路ＡＭＰ２１，ＡＭＰ２２のいずれか一方が動作することにより、フォトダイオードＰＤ２１，ＰＤ２２のいずれか一方の受光信号が選択的にＩ−Ｖ変換されて、出力される。
補償回路２１は、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref２１の端子間電圧との差を補償するために、後述する補償電流Ｉｓ２１をリファレンス抵抗Ｒref２１と差動増幅回路ＡＭＰ２１の非反転入力端子との接続点Ｐ２１から引き込む。一方、補償回路２２は、帰還抵抗Ｒf２２の端子間電圧とリファレンス抵抗Ｒref２２の端子間電圧との差を補償するために、後述する補償電流Ｉｓ２２をリファレンス抵抗Ｒref２２と差動増幅回路ＡＭＰ２２の非反転入力端子との接続点Ｐ２２から引き込む。
また、補償回路２１，２２と接続点Ｐ２１，Ｐ２２との間には、それぞれスイッチＳＷ２３，ＳＷ２４が設けられている。スイッチＳＷ２３は、上記の制御信号ＳＬＥ２１によって制御されるＯＮ／ＯＦＦスイッチであり、スイッチＳＷ２１と同期してＯＮ／ＯＦＦ動作する。スイッチＳＷ２４は、上記の制御信号ＳＬＥ２２によって制御されるＯＮ／ＯＦＦスイッチであり、スイッチＳＷ２２と同期してＯＮ／ＯＦＦ動作する。
ここで、Ｒf２１，Ｒref２１がそれぞれ帰還抵抗Ｒf２１とリファレンス抵抗Ｒref２１との抵抗値を表すものとする。受光増幅回路２０において、帰還抵抗Ｒf２１の抵抗値とリファレンス抵抗Ｒref２１の抵抗値はＲf２１＞Ｒref２１の関係を満たす。また、Ｒf２２，Ｒref２２がそれぞれ帰還抵抗Ｒf２２とリファレンス抵抗Ｒref２２との抵抗値を表すものとする。受光増幅回路２０において、帰還抵抗Ｒf２２の抵抗値とリファレンス抵抗Ｒref２２の抵抗値はＲf２２＞Ｒref２２の関係を満たす。
また、補償回路２１，２２が流す補償電流Ｉｓ２１，Ｉｓ２２は、それぞれ、
Ｉｓ２１＝（Ｒf２１／Ｒref２１−１）×Ｉｂ２１ …（38）
Ｉｓ２２＝（Ｒf２２／Ｒref２２−１）×Ｉｂ２２ …（39）
と表される。ここで、Ｉｂ２１は、差動回路ＤＥＦ２１における差動トランジスタ対（トランジスタＴｒ２１，Ｔｒ２２）のベースに流れるベース電流である。また、Ｉｂ２２は、差動回路ＤＥＦ２２における差動トランジスタ対（トランジスタＴｒ２３，Ｔｒ２４）のベースに流れるベース電流である。
上記の補償回路２１，２２は、上記の補償電流Ｉｓ２１，Ｉｓ２２を流すことを除いて、基本的には、図３に示す補償回路２と同様に構成されている。したがって、ここでは、補償回路２１，２２の詳細な説明を省略する。
上記のように構成される受光増幅回路２０において、例えば、ＣＤの再生時には、スイッチＳＷ２１，ＳＷ２３がＯＮすることにより、差動増幅回路ＡＭＰ２１が動作するとともに、補償回路２１により補償電流Ｉｓ２１が接続点Ｐ２１から引き込まれる。このとき、スイッチＳＷ２２，ＳＷ２４がＯＦＦすることにより、差動増幅回路ＡＭＰ２２が動作しないとともに、補償回路２２により補償電流Ｉｓ２２が接続点Ｐ２２から引き込まれることはない。
一方、例えば、ＤＶＤの再生時には、上記の場合とは逆に、スイッチＳＷ２２，ＳＷ２４がＯＮすることにより、差動増幅回路ＡＭＰ２２が動作するとともに、補償回路２２により補償電流Ｉｓ２２が接続点Ｐ２２から引き込まれる。このとき、スイッチＳＷ２１，ＳＷ２２がＯＦＦすることにより、差動増幅回路ＡＭＰ２１が動作しないとともに、補償回路２１により補償電流Ｉｓ２１が接続点Ｐ２１から引き込まれることはない。
このように、受光増幅回路２０においては、差動増幅回路ＡＭＰ２１，ＡＭＰ２２のいずれか一方のみが動作することにより、フォトダイオードＰＤ２１，ＰＤ２２のいずれか一方の受光信号が選択的にＩ−Ｖ変換されて、出力される。また、差動増幅回路ＡＭＰ２１，ＡＭＰ２２が動作しているときには、それぞれ補償回路２１，２２の補償電流Ｉｓ２１，Ｉｓ２２によって、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref２１の端子間電圧との差が補償されて、オフセット電圧が０となる。このとき、バイアス回路Ｂ２１，Ｂ２２のそれぞれのバイアス電流および各ゲイン抵抗・リファレンス抵抗比（Ｒf２１／Ｒref２１，Ｒf２２／Ｒref２２）に応じて、その補正電流量が調整される。
以上のように、受光増幅回路２０は、帰還抵抗Ｒf２１，Ｒf２２の抵抗値とリファレンス抵抗Ｒref２１，Ｒref２２の抵抗値とがＲf２１＞Ｒref２１且つＲf２２＞Ｒref２２の関係を満たしているのでノイズを低減することが可能である。しかも、受光増幅回路２０は、補償回路２１，２２を備えることにより、異なる波長の信号光に応じた帰還抵抗Ｒf２１，Ｒf２２（ゲイン抵抗）に切り替えるとき、各信号光の波長や、各ゲインに応じて、ノイズ特性の設定を可能とし、且つ各帰還抵抗Ｒf２１，Ｒf２２に応じた良好なオフセット電圧特性を得ることができる。
なお、本実施の形態では、２つのフォトダイオードＰＤ２１，ＰＤ２２を備える構成について説明したが、３つ以上のフォトダイオードを備える構成であっても、それに応じて補償回路を設けることによって上記の構成と同等の効果を得ることができる。これは、２つのフォトダイオードを備える後述の他の実施の形態の構成でも同様である。
〔実施の形態４〕
本発明の一実施形態について図９および図１０に基づいて説明すると、以下の通りである。なお、前述の実施の形態３における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
図９は、本実施の形態に係る受光増幅回路３０の概略構成を示している。図１０は、受光増幅回路３０の回路構成を示している。
受光増幅回路３０も、前述の受光増幅回路２０と同様、図９および図１０に示すように、フォトダイオードＰＤ２１，ＰＤ２２、差動増幅回路ＡＭＰ１，ＡＭＰ２、帰還抵抗Ｒf１およびリファレンス抵抗Ｒref１を備えている。また、受光増幅回路３０は、補償回路２１，２２の代わりに補償回路３１，３２を備え、スイッチＳＷ２３，ＳＷ２４の代わりにスイッチＳＷ３１，ＳＷ３２を備えている。
補償回路３１は、補償回路２１と異なり、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref２１の端子間電圧との差を補償するために、後述する補償電流Ｉｓ３１を帰還抵抗Ｒf２１と差動増幅回路ＡＭＰ２１の反転入力端子との接続点Ｐ３１に流し込む。一方、補償回路３２は、補償回路２２と異なり、帰還抵抗Ｒf２２の端子間電圧とリファレンス抵抗Ｒref２２の端子間電圧との差を補償するために、後述する補償電流Ｉｓ３２を帰還抵抗Ｒf２２と差動増幅回路ＡＭＰ２２の反転入力端子との接続点Ｐ３２に流し込む。上記の補償電流Ｉｓ３１，Ｉｓ３２は、それぞれ、
Ｉｓ３１＝（１−Ｒｒｅｆ２１／Ｒｆ２１）×Ｉｂ２１ …（40）
Ｉｓ３２＝（１−Ｒｒｅｆ２２／Ｒｆ２２）×Ｉｂ２２ …（41）
と表される。
上記の補償回路３１，３２は、上記の補償電流Ｉｓ３１，Ｉｓ３２を流すことを除いて、基本的には、図６に示す補償回路１２と同様に構成されている。したがって、ここでは、補償回路３１，３２の詳細な説明を省略する。
また、スイッチＳＷ３１は、補償回路３１と接続点Ｐ３１との間に設けられており、上記の制御信号ＳＬＥ２１によって制御されるＯＮ／ＯＦＦスイッチであり、スイッチＳＷ２１と同期してＯＮ／ＯＦＦ動作する。スイッチＳＷ３２は、補償回路３２と接続点Ｐ３２との間に設けられており、上記の制御信号ＳＬＥ２２によって制御されるＯＮ／ＯＦＦスイッチであり、スイッチＳＷ２２と同期してＯＮ／ＯＦＦ動作する。
上記のように構成される受光増幅回路３０において、例えば、ＣＤの再生時には、スイッチＳＷ２１，ＳＷ３1がＯＮすることにより、差動増幅回路ＡＭＰ２１が動作するとともに、補償回路３１により補償電流Ｉｓ３１が接続点Ｐ３１に流し込まれる。このとき、スイッチＳＷ２２，ＳＷ３２がＯＦＦすることにより、差動増幅回路ＡＭＰ２２が動作しないとともに、補償回路３２により補償電流Ｉｓ３２が接続点Ｐ３２に流し込まれることはない。
一方、例えば、ＤＶＤの再生時には、上記の場合とは逆に、スイッチＳＷ２２，ＳＷ３２がＯＮすることにより、差動増幅回路ＡＭＰ２２が動作するとともに、補償回路３２により補償電流Ｉｓ３２が接続点Ｐ３２に流し込まれる。このとき、スイッチＳＷ２１，ＳＷ３１がＯＦＦすることにより、差動増幅回路ＡＭＰ２１が動作しないとともに、補償回路３１により補償電流Ｉｓ３１が接続点Ｐ２１に流し込まれることはない。
このように、受光増幅回路３０においては、受光増幅回路２０と同様、差動増幅回路ＡＭＰ２１，ＡＭＰ２２のいずれか一方のみが動作することにより、フォトダイオードＰＤ２１，ＰＤ２２のいずれか一方の受光信号が選択的にＩ−Ｖ変換されて、出力される。また、差動増幅回路ＡＭＰ３１，ＡＭＰ３２が動作しているときには、それぞれ補償回路３１，３２の補償電流Ｉｓ３１，Ｉｓ３２によって、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref２１の端子間電圧との差が補償されて、オフセット電圧が０となる。このとき、バイアス回路Ｂ２１，Ｂ２２のそれぞれのバイアス電流および各ゲイン抵抗・リファレンス抵抗比（Ｒf２１／Ｒref２１，Ｒf２２／Ｒref２２）に応じて、その補正電流量が調整される。
以上のように、受光増幅回路３０は、受光増幅回路２０と同様、帰還抵抗Ｒf２１の抵抗値とリファレンス抵抗Ｒref２１の抵抗値とがＲf２１＞Ｒref２１の関係を満たしているのでノイズを低減することが可能である。しかも、受光増幅回路３０は、補償回路３１，３２を備えることにより、異なる波長の信号光に応じた帰還抵抗Ｒf２１，Ｒf２２（帰還抵抗）に切り替えるとき、各信号光の波長や、各ゲインに応じて、ノイズ特性の設定を可能とし、且つ各帰還抵抗Ｒf２１，Ｒf２２に応じた良好なオフセット電圧特性を得ることができる。
〔実施の形態５〕
本発明の一実施形態について図１１および図１２に基づいて説明すると、以下の通りである。なお、前述の実施の形態３における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
図１１は、本実施の形態に係る受光増幅回路４０の回路構成を示している。図１２は、受光増幅回路４０の詳細な回路構成を示している。
受光増幅回路４０は、図２０に示す各受光増幅回路１０１Ａ〜１０１Ｄとして用いられ、図１９に示すフォトダイオードＰＤＡ〜ＰＤＤ，ＰＤａ〜ＰＤｄで発生する光電流を電圧に変換して増幅する。ただし、図１１に示すように、リファレンス抵抗Ｒref４１がそれぞれ対になるフォトダイオードＰＤＡ，ＰＤａ等において共通して設けられている。
受光増幅回路４０は、図１１に示すように、フォトダイオードＰＤ２１，ＰＤ２２、差動増幅回路ＡＭＰ２１，ＡＭＰ２２、帰還抵抗Ｒf２１，Ｒf２２、リファレンス抵抗Ｒref４１および補償回路４１，４２を備えている。
リファレンス抵抗Ｒref４１は、一端にリファレンス電圧Ｖrefが入力され、他端が差動増幅回路ＡＭＰ２１の非反転入力端子に接続されている。
補償回路４１は、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref４１の端子間電圧との差を補償するために、後述する補償電流Ｉｓ４１をリファレンス抵抗Ｒref４１と差動増幅回路ＡＭＰ２１の非反転入力端子との接続点Ｐ４１から引き込む。一方、補償回路４２は、帰還抵抗Ｒf２２の端子間電圧とリファレンス抵抗Ｒref４１の端子間電圧との差を補償するために、後述する補償電流Ｉｓ４２を接続点Ｐ４１から引き込む。
また、補償回路４１，４２と接続点Ｐ４１との間には、スイッチＳＷ４１が設けられている。スイッチＳＷ４１は、上記の制御信号ＳＬＥ４１によって制御される切替スイッチであり、スイッチＳＷ２１，ＳＷ２２と同期して、接続点Ｐ４１と補償回路４１または補償回路４２との接続の切り替え動作を行う。具体的には、スイッチＳＷ４１は、スイッチＳＷ２１がＯＮしているときに、補償回路４１を接続点Ｐ４１と接続する一方、スイッチＳＷ２２がＯＮしているときに、補償回路４２を接続点Ｐ４１と接続する。
ここで、Ｒf２１，Ｒf２２，Ｒref４１がそれぞれ帰還抵抗Ｒf２１とリファレンス抵抗Ｒref４１との抵抗値を表すものとする。受光増幅回路２０において、帰還抵抗Ｒf２１，Ｒf２２の抵抗値とリファレンス抵抗Ｒref４１の抵抗値はＲf２１＞Ｒref４１およびＲf２２＞Ｒref４１の関係を満たす。
また、補償回路４１，４２が流す補償電流Ｉｓ４１，Ｉｓ４２は、それぞれ、
Ｉｓ４１＝（Ｒf２１／Ｒref４１−１）×Ｉｂ４１ …（42）
Ｉｓ４２＝（Ｒf２２／Ｒref４２−１）×Ｉｂ４２ …（43）
と表される。ここで、Ｉｂ４１は、差動回路ＤＥＦ２１における差動トランジスタ対（トランジスタＴｒ２１，Ｔｒ２２）のベースに流れるベース電流である。また、Ｉｂ４２は、差動回路ＤＥＦ２２における差動トランジスタ対（トランジスタＴｒ２３，Ｔｒ２４）のベースに流れるベース電流である。
上記の補償回路４１，４２は、上記の補償電流Ｉｓ４１，Ｉｓ４２を流すことを除いて、基本的には、図３に示す補償回路２と同様に構成されている。したがって、ここでは、補償回路４１，４２の詳細な説明を省略する。
上記のように構成される受光増幅回路４０において、例えば、ＣＤの再生時には、スイッチＳＷ２１がＯＮすることにより、差動増幅回路ＡＭＰ２１が動作するとともに、スイッチＳＷ４１が補償回路４１を選択することにより、補償回路４１によって補償電流Ｉｓ４１が接続点Ｐ４１から引き込まれる。このとき、差動増幅回路ＡＭＰ２２が動作しないとともに、補償回路４２により補償電流Ｉｓ４２が接続点Ｐ４１から引き込まれることはない。
一方、例えば、ＤＶＤの再生時には、上記の場合とは逆に、スイッチＳＷ２２がＯＮすることにより、差動増幅回路ＡＭＰ２２が動作するとともに、スイッチＳＷ４１が補償回路４２を選択することにより、補償回路４２によって補償電流Ｉｓ４２が接続点Ｐ４１から引き込まれる。このとき、差動増幅回路ＡＭＰ４１が動作しないとともに、補償回路４１により補償電流Ｉｓ４１が接続点Ｐ４１から引き込まれることはない。
このように、受光増幅回路４０においては、差動増幅回路ＡＭＰ２１，ＡＭＰ２２のいずれか一方のみが動作することにより、フォトダイオードＰＤ２１，ＰＤ２２のいずれか一方の受光信号が選択的にＩ−Ｖ変換されて、出力される。また、差動増幅回路ＡＭＰ２１，ＡＭＰ２２が動作しているときには、それぞれ補償回路４１，４２の補償電流Ｉｓ４１，Ｉｓ４２によって、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref４１の端子間電圧との差が補償されて、オフセット電圧が０となる。このとき、バイアス回路Ｂ２１，Ｂ２２のそれぞれのバイアス電流および各ゲイン抵抗・リファレンス抵抗比（Ｒf２１／Ｒref４１，Ｒf２２／Ｒref４１）に応じて、その補正電流量が調整される。
以上のように、受光増幅回路４０は、帰還抵抗Ｒf２１，Ｒf２２の抵抗値とリファレンス抵抗Ｒref４１の抵抗値とがＲf２１＞Ｒref４１且つＲf２２＞Ｒref４１の関係を満たしているのでノイズを低減することが可能である。しかも、受光増幅回路４０は、補償回路４１，４２を備えることにより、異なる波長の信号光に応じた帰還抵抗Ｒf２１，Ｒf２２を切り替えるとき、各信号光の波長や、各ゲインに応じて、ノイズ特性の設定を可能とし、且つ各帰還抵抗Ｒf２１，Ｒf２２に応じた良好なオフセット電圧特性を得ることができる。
なお、帰還抵抗Ｒf２２の抵抗値が小さく、ノイズ特性上問題とならない場合、受光増幅回路４０は次のように構成されていてもよい。具体的には、この受光増幅回路４０において、帰還抵抗Ｒf２２の抵抗値とリファレンス抵抗Ｒref４１の抵抗値とを等しくし、補償回路４２が削除され、差動増幅回路ＡＭＰ２１，ＡＭＰ２２の切り替えに合わせて、補償回路４１と接続点Ｐ４１との接続をＯＮ／ＯＦＦする。このような構成によっても、切り替えられた差動増幅回路ＡＭＰ２１，ＡＭＰ２２に応じて適正なオフセット特性を得ることができる。
また、本実施の形態の受光増幅回路４０では、リファレンス抵抗Ｒref４１が差動増幅回路ＡＭＰ２１，ＡＭＰ２２（帰還抵抗Ｒf２１，Ｒf２２）に対して共通に１つ設けられている。これにより、受光増幅回路４０が半導体集積回路として構成されたチップ内に形成される抵抗が削減されるので、チップサイズを縮小することができる。
近年、プロセスの開発により、トランジスタ素子が縮小する傾向にある。これに対し、抵抗素子は、要望される特性によって物理的特性が決定されるため、チップにおける占有面積の割合が増大している。このため、抵抗を削減することは、チップ面積の縮小化に寄与することから、コスト低減効果を生じる。
ここで、帰還抵抗Ｒf２１，Ｒf２２の抵抗値の差が小さい場合は、１つのリファレンス抵抗Ｒref４１を持つ構成でも、帰還抵抗Ｒf２１，Ｒf２２で発生する電圧に大きな差異がない。それゆえ、オフセット特性の調整面で誤差が少なく、問題はない。しかしながら、帰還抵抗Ｒf２１，Ｒf２２の抵抗比が１０：１などであって両者の抵抗値の差が大きい場合、１つのリファレンス抵抗Ｒref４１を持つ構成では、補償回路４１の補償電流Ｉｓ４１，Ｉｓ４２の差を大きくする必要がある。このため、オフセット特性の調整面で、誤差やばらつきが大きくなる可能性がある。
これに対し、実施の形態３，４に示す受光増幅回路２０，３０のように、それぞれの帰還抵抗Ｒf２１，Ｒf２２に対応したリファレンス抵抗Ｒref２１，Ｒref２２をそれぞれ有する構成では、リファレンス抵抗Ｒref２１，Ｒref２２をそれぞれ調整することができる。したがって、帰還抵抗Ｒf２１，Ｒf２２の抵抗値の差が大きくても、２つの補償電流の差を大きくする必要がないので、オフセット特性としては、受光増幅回路４０よりも有利である。
〔実施の形態６〕
本発明の一実施形態について図１３に基づいて説明すると、以下の通りである。なお、前述の実施の形態１における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
図１３は、本実施の形態に係る受光増幅回路５０の概略構成を示している。
受光増幅回路５０は、図２２に示す各受光増幅回路１０１ＡＡ〜１０１ＤＤとして用いられ、フォトダイオードＰＤＡ〜ＰＤＤで発生する光電流を電圧に変換して増幅する。
受光増幅回路５０は、図１３に示すように、フォトダイオードＰＤ１、差動増幅回路ＡＭＰ１、帰還抵抗Ｒf１、リファレンス抵抗Ｒref１、付加抵抗Ｒf５１、補償回路５１，５２およびスイッチＳＷ５１，ＳＷ５２を備えている。
スイッチＳＷ５１は、付加抵抗Ｒf５１を帰還抵抗Ｒf１に対して並列に接続する一方、その接続を切り離すためのＯＮ／ＯＦＦスイッチである。このスイッチＳＷ５１によって、付加抵抗Ｒf５１が帰還抵抗Ｒf１に接続されたり切り離されたりすることで、受光増幅回路５０のゲインが切り替えられる。これにより、受光素子ＰＤ１の受光信号が選択的にＩ−Ｖ変換されて、出力される。
また、補償回路５１，５２と接続点Ｐ５１との間には、スイッチＳＷ５２が設けられている。スイッチＳＷ５２は、接続点Ｐ５１と補償回路５１または補償回路５２との接続の切り替え動作をスイッチＳＷ５１のＯＮ／ＯＦＦ動作と同期して行う切替スイッチである。具体的には、スイッチＳＷ５２は、スイッチＳＷ５１がＯＦＦしているときに、補償回路５１を接続点Ｐ５１と接続する一方、スイッチＳＷ５１がＯＮしているときに、補償回路５２を接続点Ｐ５１と接続する。スイッチＳＷ５１がＯＮしている状態では、付加抵抗Ｒf５１が帰還抵抗Ｒf１と並列に接続されることにより、等価的に合成帰還抵抗Ｒf５２（図１３に破線にて示す）が形成される。
補償回路５１は、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との差を補償するために、後述する補償電流Ｉｓ５１をリファレンス抵抗Ｒref１と差動増幅回路ＡＭＰ１の非反転入力端子との接続点Ｐ５１から引き込む。一方、補償回路５２は、スイッチＳＷ５１によって並列接続された帰還抵抗Ｒf１および付加抵抗Ｒf５１の端子間電圧とリファレンス抵抗Ｒrefの端子間電圧との差を補償するために、後述する補償電流Ｉｓ５２を接続点Ｐ５１から引き込む。
ここで、Ｒf５２が合成帰還抵抗Ｒf５２の抵抗値を表すものとする。また、Ｒf１，Ｒref１，Ｒf５１がそれぞれ帰還抵抗Ｒf１とリファレンス抵抗Ｒref２１と付加抵抗Ｒf５１との抵抗値を表すものとする。すると、合成帰還抵抗Ｒf５２の抵抗値は、
Ｒf５３＝Ｒf１×Ｒf５１／（Ｒf１＋Ｒf５１） …（44）
と表される。
また、受光増幅回路５０において、合成帰還抵抗Ｒf５２の抵抗値とリファレンス抵抗Ｒref１の抵抗値とはＲf５２＞Ｒref１の関係を満たす。また、補償回路５１，５２が流す補償電流Ｉｓ５１，Ｉｓ５２は、それぞれ、
Ｉｓ５１＝（Ｒf１／Ｒref１−１）×Ｉｂ …（45）
Ｉｓ５２＝（Ｒf５３／Ｒref１−１）×Ｉｂ …（46）
と表される。ここで、Ｉｂは、差動回路ＤＥＦにおける差動トランジスタ対（トランジスタＴｒ１，Ｔｒ２）のベースに流れるベース電流である。
上記の補償回路５１は、前述の式（１８）に示す補償電流Ｉｓ１と同じ電流値の補償電流Ｉｓ５１を流すので、補償回路２と全く同一に構成されている。また、補償回路５２は、補償電流Ｉｓ５２を流すことを除いて、基本的には、図３に示す補償回路２と同様に構成されている。したがって、ここでは、補償回路５１，５２の詳細な説明を省略する。
上記のように構成される受光増幅回路５０において、例えば、信号再生時には、スイッチＳＷ５１がＯＦＦするとともに、スイッチＳＷ５１が補償回路５１を選択する。これにより、帰還抵抗Ｒf１で定まる高いゲインで差動増幅回路ＡＭＰ１が動作するとともに、補償回路５１によって補償電流Ｉｓ５１が接続点Ｐ５１から引き込まれる。
一方、信号記録時には、上記の場合とは逆に、スイッチＳＷ５１がＯＮするとともに、スイッチＳＷ５１が補償回路５２を選択する。これにより、帰還抵抗Ｒf１および付加抵抗Ｒf５１の並列抵抗で定まる低いゲインで差動増幅回路ＡＭＰ１が動作するとともに、補償回路５２によって補償電流Ｉｓ５２が接続点Ｐ５１から引き込まれる。
このように、受光増幅回路５０においては、信号再生時と信号記録時とでそれぞれ異なるゲイン設定で差動増幅回路ＡＭＰ１が動作する。これにより、フォトダイオードＰＤ１から、信号再生時と信号記録時とで異なる光量に応じた受光信号が選択的にＩ−Ｖ変換されて、出力される。また、各ゲインで差動増幅回路ＡＭＰ１が動作しているときには、それぞれ補償回路５１，５２の補償電流Ｉｓ５１，Ｉｓ５２によって、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との差、および合成帰還抵抗の端子端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との差がそれぞれ補償されて、オフセット電圧が０となる。このとき、各ゲイン抵抗・リファレンス抵抗比に応じて、その補正電流量が調整される。
以上のように、受光増幅回路５０は、帰還抵抗Ｒf１，合成帰還抵抗Ｒf５２の抵抗値とリファレンス抵抗Ｒref１の抵抗値とがＲf１＞Ｒref１且つＲf５２＞Ｒref１の関係を満たしているのでノイズを低減することが可能である。しかも、受光増幅回路５０は、補償回路５１，５２を備えることにより、異なる光量の信号光に応じた帰還抵抗Ｒf１と合成帰還抵抗とを切り替えるとき、各信号光の光量や、各ゲインに応じて、ノイズ特性の設定を可能とし、且つ各帰還抵抗Ｒf１，合成帰還抵抗Ｒf５２のそれぞれに応じた良好なオフセット電圧特性を得ることができる。
なお、合成帰還抵抗Ｒf５２の抵抗値が小さく、ノイズ特性上問題とならない場合、受光増幅回路５０は次のように構成されていてもよい。具体的には、この受光増幅回路５０において、合成帰還抵抗Ｒf５２の抵抗値とリファレンス抵抗Ｒref５１の抵抗値とを等しくし、補償回路５２が削除され、ゲイン（帰還抵抗の抵抗値）の切り替えに合わせて、補償回路５１と接続点Ｐ５１との接続をＯＮ／ＯＦＦする。このような構成によっても、切り替えられたゲインに応じて適正なオフセット特性を得ることができる。
〔実施の形態７〕
本発明の一実施形態について図１４に基づいて説明すると、以下の通りである。なお、前述の実施の形態１における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
図１４は、本実施の形態に係る受光増幅回路６１の回路構成を示している。
受光増幅回路６１は、図１７に示す各受光増幅回路１０１ａ〜１０１ｄとして用いられ、図１６に示すフォトダイオードＰＤＡ〜ＰＤＤで発生する光電流を電圧に変換して増幅する。
図１４に示すように、差動増幅回路ＡＭＰ６１は、受光増幅回路６１において、フォトダイオードＰＤ６１を流れる光電流Ｉｂ６１が変換された電圧を増幅する回路である。フォトダイオードＰＤ６１のカソードは、差動増幅回路ＡＭＰ６１の反転入力端子（後述するトランジスタＴｒ６１のベース）に接続されている。帰還抵抗Ｒf６１は、差動増幅回路ＡＭＰ６１の出力端子と反転入力端子（後述するトランジスタＴｒ６２のベース）との間に接続されている。リファレンス抵抗Ｒref６１は、一端にリファレンス電圧Ｖrefが入力され、他端が差動増幅回路ＡＭＰ６１の非反転入力端子に接続されている。
ここで、Ｒf６１，Ｒref６１がそれぞれ帰還抵抗Ｒf６１とリファレンス抵抗Ｒref６１との抵抗値を表すものとする。受光増幅回路６１において、帰還抵抗Ｒf６１の抵抗値とリファレンス抵抗Ｒref６１の抵抗値はＲf６１＞Ｒref６１の関係を満たす。
また、差動増幅回路ＡＭＰ６１は、差動回路ＤＥＦ６１、能動負荷ＡＬ６１および出力回路ＯＵＴを有している。
差動回路ＤＥＦ６１は、ＮＰＮ型のトランジスタＴｒ６１，Ｔｒ６２と、バイアス回路Ｂ６１とから成っている。トランジスタＴｒ６１，Ｔｒ６２は、差動回路ＤＥＦ６１における差動トランジスタ対をなしており、エミッタがともにバイアス回路Ｂ６１の一端に接続されている。バイアス回路Ｂ６１は、定電流回路であり、トランジスタＴｒ６１に流れる電流とトランジスタＴｒ６２に流れる電流との和であるバイアス電流を一定値に保つ回路である。バイアス回路Ｂ６１の他端はグランドラインに接続されている。バイアス回路Ｂ６１は、図示はしないが、ＮＰＮ型のトランジスタ（バイアストランジスタ）によって構成される。
能動負荷ＡＬ６１は、ＰＮＰ型のトランジスタＴｒ６３，Ｔｒ６４によって構成されている。トランジスタＴｒ６３，Ｔｒ６４のベースは、互いに接続されるとともにトランジスタＴｒ６４のコレクタに接続されている。これにより、トランジスタＴｒ６３，Ｔｒ６４はカレントミラー回路を構成している。また、トランジスタＴｒ６３，Ｔｒ６４のエミッタは電源ラインに接続されている。
このように構成される能動負荷ＡＬ６１は、帰還抵抗Ｒf６１の端子間電圧とリファレンス抵抗Ｒref６１の端子間電圧との差を補償する補償手段としての機能を備えている。このため、能動負荷ＡＬ６１は、トランジスタＴｒ６３，Ｔｒ６４によって、帰還抵抗Ｒf６１とリファレンス抵抗Ｒref６１との抵抗比（Ｒf６１／Ｒref６１）に応じた電流をトランジスタＴｒ６１，Ｔｒ６２に供与する。
ここで、トランジスタＴｒ６１，Ｔｒ６２のベース電流をそれぞれＩｂ６１，Ｉｂ６２とし、トランジスタＴｒ６３，Ｔｒ６４のコレクタ電流をそれぞれＩｃ６３，Ｉｃ６４とし、ｈfeをトランジスタＴｒ６１〜Ｔｒ６３のトランジスタｈfe（全て共通とする）とする。この条件下において、コレクタ電流Ｉｃ６３，Ｉｃ６４およびベース電流Ｉｂ６１，Ｉｂ６２の関係は、
Ｉｃ６４＝Ｉｃ６３×Ｒf６１／Ｒref６１ …（48）
Ｉｂ６１＝Ｉｃ６３／ｈfe …（49）
Ｉｂ６２＝Ｉｃ６４／ｈfe＝Ｉｃ６３×Ｒf６１／Ｒref６１／ｈfe …（50）
と表される。
帰還抵抗Ｒf６１の端子間で発生する電圧ＶＲf６１は、
ＶＲf６１＝Ｒf６１×Ｉｂ６１＝Ｒf６１×Ｉｃ６３／ｈfe …（51）
と表される。また、リファレンス抵抗Ｒref６１の端子間で発生する電圧ＶＲref６１は、
能動負荷ＡＬ６１が補償手段としての機能を備えている場合、
ＶＲref６１＝Ｒref６１×Ｉｂ６２
＝Ｒref６１×（Ｉｃ６３×Ｒf６１／Ｒref６１／ｈfe）
＝Ｒf６１×Ｉｃ６３／ｈfe …(52)
と表される。よって、両端子間電圧の差は、
ＶＲf６１−ＶＲref６１＝０ …(53)
と表される。このように、帰還抵抗Ｒf６１の端子間電圧とリファレンス抵抗Ｒref６１の端子間電圧の差がなくなるので、オフセット電圧が０となる。
以上のように、受光増幅回路６１は、帰還抵抗Ｒf６１の抵抗値とリファレンス抵抗Ｒref６１の抵抗値とがＲf６１＞Ｒref６１の関係を満たしているのでノイズを低減することが可能である。しかも、受光増幅回路６１は、能動負荷ＡＬ６１が補償手段としての機能を備えることにより、良好なオフセット特性を得ることができる。また、前述の受光増幅回路１のような補償回路１を別途付加する必要がないので、受光増幅回路６１の回路構成を簡素化することができる。
〔実施の形態８〕
本発明の一実施形態について図２４および図２５に基づいて説明すると、以下の通りである。なお、前述の実施の形態１における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
図２４は、本実施の形態に係る受光増幅回路１Ａの概略構成を示している。図２５は、受光増幅回路１Ａの詳細な回路構成を示している。
受光増幅回路１Ａは、図２２に示す各受光増幅回路１０１ＡＡ〜１０１ＤＤとして用いられ、フォトダイオードＰＤＡ〜ＰＤＤで発生する光電流を電圧に変換して増幅する。
受光増幅回路１Ａは、図２４に示すように、フォトダイオードＰＤ１、差動増幅回路ＡＭＰ１Ａ、帰還抵抗Ｒf１、リファレンス抵抗Ｒref１および補償回路２Ａを備えている。
差動増幅回路ＡＭＰ１Ａは、受光増幅回路１Ａにおいて、フォトダイオードＰＤ１を流れる光電流Iｐｄが変換された電圧を増幅する回路である。フォトダイオードＰＤ１のカソードは、差動増幅回路ＡＭＰ１Ａの反転入力端子に接続されている。帰還抵抗Ｒf１は、差動増幅回路ＡＭＰ１Ａの出力端子と反転入力端子との間に接続されている。リファレンス抵抗Ｒref１は、一端にリファレンス電圧Ｖrefが入力され、他端が差動増幅回路ＡＭＰ１Ａの非反転入力端子に接続される。また、無信号時（Ipd＝０）、帰還抵抗Ｒf１には電流がＩｂ１が流れ、リファレンス抵抗Ｒref１には電流Ｉｂ２が流れる。
補償回路２Ａは、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との差を補償するために、後述する電流Ｉｂ１，Ｉｂ２を補正する。図２５に示すように、補償回路２Ａは、電流Ｉｂ１，Ｉｂ２を補正するために抵抗Ｒｅ１，Ｒｅ２を有している。
図２５に示すように、差動増幅回路ＡＭＰ１Ａは、差動回路ＤＥＦ、能動負荷ＡＬおよび出力回路ＯＵＴを有している。
能動負荷ＡＬにおけるトランジスタＴｒＡ１，ＴｒＡ２のエミッタは、それぞれ抵抗Ｒｅ１，Ｒｅ２を介して電源ライン（電源電圧Ｖｃｃ）に接続されている。
なお、トランジスタＴｒ１のベースは、差動増幅回路ＡＭＰ１Ａにおける反転入力端子であり、トランジスタＴｒ２のベースは、差動増幅回路ＡＭＰ１Ａにおける非反転入力端子である。
ここで、Ｒf１，Ｒref１がそれぞれ帰還抵抗Ｒf１とリファレンス抵抗Ｒref１との抵抗値を表すものとする。また、Ｒｅ１，Ｒｅ２がそれぞれ抵抗Ｒｅ１，Ｒｅ２の抵抗値を表すものとする。受光増幅回路１Ａにおいて、帰還抵抗Ｒf１の抵抗値とリファレンス抵抗Ｒref１の抵抗値はＲf１＞Ｒref１の関係を満たす。
また、補償回路２Ａは、
Ｉｂ２×Ｒref１＝Ｉｂ１×Ｒf１ …(54)
を満たす必要がある。ここで、ｈfeはＮＰＮトランジスタのｈfeであるので、式（５４）より、
Ｉｃ２／ｈfe×Ｒref１＝Ｉｃ１／ｈfe×Ｒf１ …(55)
という関係が成り立つ。したがって、式（５４）を満たすには、差動対を構成するトランジスタＴｒ１，Ｔｒ２のコレクタ電流Ｉｃ１，Ｉｃ２を調整する必要がある。
トランジスタＴｒＡ１，ＴｒＡ２およびトランジスタＴｒＯのベース電流を無視した場合、トランジスタＴｒ１およびトランジスタＴｒＡ１のコレクタ電流Ｉｃ１と、トランジスタＴｒ２およびトランジスタＴｒＡ２のコレクタ電流Ｉｃ２とは同一である。それぞれのコレクタ電流Ｉｃ１，Ｉｃ２については、
ＶＴ×ln（Ic2/Isat）＋Ｒｅ２×Ｉc2＝ＶＴ×ln（Ic1/Isat）＋Ｒｅ１×Ic1 …(56)
という関係が成り立つ。
そこで、式（５５）および式（５６）を満たすように、抵抗値Ｒｅ１，Ｒｅ２が設定される。これにより、帰還抵抗Ｒf１の端子間電圧とリファレンス抵抗Ｒref１の端子間電圧との間に生じている電圧差を補正し、良好なオフセット特性を同様に得ることができる。
ここで、ＶＴ＝ｋ・Ｔ／ｑにおけるｋ、ｑ、Ｔ、Ｉsatは、それぞれボルツマン定数、電子の電荷量、絶対温度、ＰＮ接合の飽和電流を表している。
〔実施の形態９〕
本発明の一実施形態について図２６および図２７に基づいて説明すると、以下の通りである。なお、前述の実施の形態３における構成要素と同等の機能を有する本実施の形態における構成要素については、同一の符号を付記してその説明を省略する。
図２６は、本実施の形態に係る受光増幅回路２０Ａの概略構成を示している。図２７は、受光増幅回路２０Ａの詳細な回路構成を示している。
受光増幅回路２０Ａは、図２０に示す各受光増幅回路１０１Ａ〜１０１Ｄとして用いられ、図１９に示すフォトダイオードＰＤＡ〜ＰＤＤ，ＰＤａ〜ＰＤｄで発生する光電流を電圧に変換して増幅する。
受光増幅回路２０Ａは、図２６に示すように、フォトダイオードＰＤ２１，ＰＤ２２、差動増幅回路ＡＭＰ２１，ＡＭＰ２２、帰還抵抗Ｒf２１，Ｒf２３、リファレンス抵抗Ｒref２１，Ｒref２３および補償回路２１Ａを備えている。
補償回路２１Ａは、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref２１の端子間電圧との差、および帰還抵抗Ｒf２３の端子間電圧とリファレンス抵抗Ｒref２３の端子間電圧との差を補償するために、トランジスタＴｒ２１〜Ｔｒ２４のベース電流を調整する。
補償回路２１Ａは、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref２１の端子間電圧および帰還抵抗Ｒf２３の端子間電圧とリファレンス抵抗Ｒref２３の端子間電圧との差を補償するために、トランジスタＴｒ２１，Ｔｒ２２のベース電流（電流Ｉｂ２１，Ｉｂ２２）を補正し、トランジスタＴｒ２３，Ｔｒ２４のベース電流（電流Ｉｂ２３，Ｉｂ２４）を補正する。図２７に示すように、補償回路２１Ａは、電流Ｉｂ２１〜Ｉｂ２４を補正するために、抵抗Ｒｅ１，Ｒｅ２を有している。
図２７に示すように、差動増幅回路ＡＭＰ２１は、差動回路ＤＥＦ２１、能動負荷ＡＬおよび出力回路ＯＵＴを有し、差動増幅回路ＡＭＰ２２は、差動回路ＤＥＦ２２、能動負荷ＡＬおよび出力回路ＯＵＴを有している。
差動増幅回路ＡＭＰ２２は、前述の受光増幅回路２０（図８参照）と異なり、受光増幅回路２０Ａにおいて、フォトダイオードＰＤ２２を流れる光電流Ｉｂ２３が変換された電圧を増幅する回路である。帰還抵抗Ｒf２３は、差動増幅回路ＡＭＰ２２の出力端子と反転入力端子との間に接続されている。リファレンス抵抗Ｒref２３は、一端にリファレンス電圧Ｖrefが入力され、他端が差動増幅回路ＡＭＰ２２の非反転入力端子に接続されている。
能動負荷ＡＬにおけるトランジスタＴｒＡ１，ＴｒＡ２のエミッタは、それぞれ抵抗Ｒｅ１，Ｒｅ２を介して電源ライン（電源電圧Ｖｃｃ）に接続されている。
ここで、Ｒf２１，Ｒref２１がそれぞれ帰還抵抗Ｒf２１とリファレンス抵抗Ｒref２１との抵抗値を表すものとする。また、Ｒf２３，Ｒref２３がそれぞれ帰還抵抗Ｒf２３とリファレンス抵抗Ｒref２３との抵抗値を表すものとする。また、Ｒｅ１，Ｒｅ２がそれぞれ抵抗Ｒｅ１，Ｒｅ２の抵抗値を表すものとする。受光増幅回路２０Ａにおいて、帰還抵抗Ｒf２１の抵抗値とリファレンス抵抗Ｒref２１の抵抗値はＲf２１＞Ｒref２１の関係を満たす。また、帰還抵抗Ｒf２３の抵抗値とリファレンス抵抗Ｒref２３の抵抗値はＲf２３＞Ｒref２３の関係を満たす。
また、補償回路２１Ａは、バイアス回路Ｂ２１がＯＮしている状態で、
Ｉｂ２２×Ｒref２１＝Ｉｂ２１×Ｒf２１ …(57)
を満たす必要がある。ここで、ｈfeはＮＰＮトランジスタのｈfeであるので、式（５７）より、
Ｉｃ２/ｈfe×Ｒref２1＝Ｉｃ１/ｈfe×Ｒf２１ …(58)
という関係が成り立つ。したがって、式（５７）を満たすには、トランジスタＴｒ２１のコレクタ電流とトランジスタＴｒ２２のコレクタ電流とを調整する必要がある。
また、補償回路２１Ａは、バイアス回路Ｂ２２がＯＮしている状態で、
Ｉｂ２４×Ｒref２３＝Ｉｂ２３×Ｒf２３ …(59)
を満たすように、トランジスタＴｒ２３のコレクタ電流とトランジスタＴｒ２４のコレクタ電流とを調整する必要がある。
よって、本受光増幅回路２０Ａでは、それぞれ動作時の帰還抵抗Ｒf２１，Ｒf２３およびリファレンス抵抗Ｒref２１，Ｒref２３でそれぞれ電圧ＶＲＦ２１，ＶＲＦ２３および電圧ＶＲＥＦ２１，ＶＲＥＦ２３が発生するものとする。この場合、ＶＲＦ２１−ＶＲＥＦ２１＝ＶＲＦ２３−ＶＲＥＦ２３となるようにＲｅ１，Ｒｅ２を設定する必要がある。このように設定することで、補正回路２１Ａを共用することができる。
ここで、バイアス回路Ｂ２１がＯＮしている状態を例に挙げると、トランジスタＴｒＡ１，ＴｒＡ２，ＴｒＯのベース電流を無視した場合、トランジスタＴｒ２１，ＴｒＡ１のコレクタ電流Ｉｃ１と、トランジスタＴｒ２２，ＴｒＡ２２のコレクタ電流Ｉｃ２とが同一である。コレクタ電流Ｉｃ１，Ｉｃ２には、下記の関係が成り立つので、
ＶＴ×ln（Ic2/Isat）＋Ｒｅ２×Ic2＝ＶＴ×ln（Ic1/Isat）＋Ｒｅ１×Ic1 …(60)
式(58)および式(60)を満たす抵抗値Ｒｅ１，Ｒｅ２を調整する。これにより、帰還抵抗Ｒf２１の端子間電圧とリファレンス抵抗Ｒref２１の端子間電圧との間に生じている電圧差を補正し、良好なオフセット特性を同様に得ることができる。
また、ＶＲＦ２１−ＶＲＥＦ２１＝ＶＲＦ２３−ＶＲＥＦ２３となるように、帰還抵抗Ｒf２１，Ｒf２３の抵抗値とリファレンス抵抗Ｒref２１，Ｒref２３の抵抗値が設定されている。これにより、同一の抵抗値を有する抵抗Ｒｅ１，Ｒｅ２によりバイアス回路Ｂ２２がＯＮしている状態においても、帰還抵抗Ｒf２３の端子間電圧とリファレンス抵抗Ｒref２３の端子間電圧との間に生じている電圧差を補正し、良好なオフセット特性を同様に得ることができる。
〔実施の形態１０〕
本発明の一実施形態について図１５に基づいて説明すると、以下の通りである。
図１５は、本発明の実施の形態に係る光ディスク装置７１の構成を示す斜視図である。
図１５に示すように、光ディスク装置７１は、光ピックアップ装置７２およびスピンドルモータ７３等を備えている。
光ピックアップ装置７２は、レーザダイオード７４、信号用受光ＩＣ７５、レーザパワーモニタ用受光ＩＣ７５、コリメータレンズ７７、スポットレンズ７８、ビームスプリッタ７９、コリメータレンズ８０および対物レンズ８１を有している。
レーザ光源としてのレーザダイオード７４は、光ディスク７０に照射するレーザビームを発する。レーザダイオード１２に供給される駆動電流は、図示しないレーザドライバにより生成される。
レーザダイオード７４は、光ディスク装置７１が１種類の光ディスク７０を再生する装置であれば、単一波長のレーザビームを発する。また、レーザダイオード７４は、光ディスク装置７１が２種類の光ディスク７０を再生する装置であれば、波長の異なる２種類のレーザビームを発する。このような２種類のレーザビームとしては、例えば、ＣＤ用の７８０ｎｍのレーザビームとＤＶＤ用の６５０ｎｍのレーザビームが挙げられる。また、レーザダイオード７４は、光ディスク装置７１が信号再生と信号記録とを行う装置であれば、信号再生時と信号記録時とでレーザパワーの異なる２種類のレーザビームを発する。
信号用受光ＩＣ７５は、受光面に前述のフォトダイオードＰＤ１、フォトダイオードＰＤ２１，ＰＤ２２またはフォトダイオードＰＤ６１が配されており、光ディスク７０から反射されたレーザビームを受光して、検出信号として電気信号に変換するためのＩＣである。この信号用受光ＩＣ７５は、前述の受光増幅回路１、１１、２０、３０、４０、５０、６１、１Ａまたは２０Ａを内蔵している。
レーザパワーモニタ用受光ＩＣ７５は、受光面にフォトダイオードが配されており、レーザダイオード７４から出射されるレーザビームの一部を受光して、検出信号として電気信号に変換するためのＩＣである。このレーザパワーモニタ用受光ＩＣ７５は、受光増幅回路を内蔵しているが、その受光増幅回路が受光増幅回路１、１１、２０、３０、４０、５０、６１、１Ａまたは２０Ａであってもよい。また、レーザパワーモニタ用受光ＩＣの位置は、レーザビームを検出に必要な量を受けることができる位置であれば、図示された位置に限定されない。
上記のように構成される光ピックアップ装置７２において、レーザダイオード７４から出射されたレーザビームは、コリメータレンズ７７によって平行光束に変換され、ビームスプリッタ７９により偏向する。ビームスプリッタ７９からのレーザビームは、さらにコリメータレンズ８０を経て、対物レンズ８１によって光ディスク７０に集束される。光ディスク７０から反射したレーザビームは、対物レンズ８１およびコリメータレンズ８０を経て、ビームスプリッタ７９を透過した後、スポットレンズ７８によって信号用受光ＩＣ７５に集束される。信号用受光ＩＣ７５では、レーザビームが電気信号に変換され、この電気信号からＲＦ信号、トラッキングエラー信号などが生成される。
このように、光ピックアップ装置７２においては、信号用受光ＩＣ７４が受光増幅回路１、１１、２０、３０、４０、５０、６１、１Ａまたは２０Ａを内蔵していることにより、受光増幅回路１、１１、２０、３０、４０、５０、６１、１Ａまたは２０Ａにおいて、ノイズの低減およびオフセット電圧特性の改善が図られる。したがって、光ピックアップ装置７２の出力信号の品質が向上するので、光ピックアップ装置７２の信頼性が向上する。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の受光増幅回路は、低ノイズ化およびオフセット電圧特性の改善が図られているので、光ディスクに対する情報の記録または再生を行うための光ピックアップ装置に好適に利用できる。
本発明の実施の形態１に係る受光増幅回路の概略構成を示す回路図である。 図１の受光増幅回路の詳細な構成を示す回路図である。 図２の受光増幅回路のより詳細な構成を示す回路図である。 本発明の実施の形態２に係る受光増幅回路の概略構成を示す回路図である。 図４の受光増幅回路の詳細な構成を示す回路図である。 図４の受光増幅回路のより詳細な構成を示す回路図である。 本発明の実施の形態３に係る受光増幅回路の概略構成を示す回路図である。 図７の受光増幅回路の詳細な構成を示す回路図である。 本発明の実施の形態４に係る受光増幅回路の概略構成を示す回路図である。 図９の受光増幅回路の詳細な構成を示す回路図である。 本発明の実施の形態５に係る受光増幅回路の概略構成を示す回路図である。 図１１の受光増幅回路の詳細な構成を示す回路図である。 本発明の実施の形態６に係る受光増幅回路の概略構成を示す回路図である。 本発明の実施の形態７に係る受光増幅回路の概略構成を示す回路図である。 本発明の実施の形態１０に係る光ディスク装置の概略構成を示す斜視図である。 上記各受光増幅回路または従来の受光増幅回路に接続されるフォトダイオードを含む１ビーム受光型の受光素子の構成を示す平面図である。 図１６の各フォトダイオードが接続されている受光増幅回路の構成を示す回路図である。 １ビーム受光型の受光素子に対応する従来の受光増幅回路の構成を示す回路図である。 上記各受光増幅回路または従来の受光増幅回路に接続されるフォトダイオードを含む２ビーム受光型の受光素子の構成を示す平面図である。 図１９の各フォトダイオードが接続されている受光増幅回路の構成を示す回路図である。 ２ビーム受光型の受光素子に対応する従来の受光増幅回路の構成を示す回路図である。 図１６の各フォトダイオードが接続されている他の受光増幅回路の構成を示す回路図である。 １ビーム受光型の受光素子に対応する従来の他の受光増幅回路の構成を示す回路図である。 本発明の実施の形態８に係る受光増幅回路の概略構成を示す回路図である。 図２４の受光増幅回路の詳細な構成を示す回路図である。 本発明の実施の形態９に係る受光増幅回路の概略構成を示す回路図である。 図２６の受光増幅回路の詳細な構成を示す回路図である。
符号の説明
１，１Ａ，１１，２０，２０Ａ，３０，４０，５０，６１ 受光増幅回路
２，２Ａ，１２，２１，２１Ａ，２２，３１，３２，４１，４２，５１，５２ 補償回路
ＤＥＦ，ＤＥＦ２１，ＤＥＦ２２ 差動回路
ＡＬ６１ 能動負荷（電流供与回路）
Ｉｓ１，Ｉｓ１１，Ｉｓ２１，Ｉｓ２２，Ｉｓ４１，Ｉｓ４２，Ｉｓ５１，Ｉｓ５２ 補償電流
ＰＤ１，ＰＤ２１，ＰＤ２２，ＰＤ６１ フォトダイオード（受光素子）
Ｒｅ１，Ｒｅ２ 抵抗（第１および第２抵抗）
Ｒf１，Ｒf２１，Ｒf４１，Ｒf５１，Ｒf６１ 帰還抵抗
Ｒf５２ 合成帰還抵抗（帰還抵抗）
Ｒref１，Ｒref２１，Ｒref２３，Ｒref６１ リファレンス抵抗
ＳＷ２１，ＳＷ２２ スイッチ（第１選択手段）
ＳＷ２３，ＳＷ２４，ＳＷ３１，ＳＷ３２，ＳＷ４１，ＳＷ４２ スイッチ（第２選択手段）
Ｔｒ１，Ｔｒ２１，Ｔｒ２３，Ｔｒ６１ トランジスタ（第１トランジスタ）
Ｔｒ２，Ｔｒ２２，Ｔｒ２４，Ｔｒ６２ トランジスタ（第２トランジスタ）
Ｔｒ４，Ｔｒ１４ トランジスタ（第５トランジスタ）
Ｔｒ６，Ｔｒ１６ トランジスタ（第３トランジスタ）
Ｔｒ７，Ｔｒ１７ トランジスタ（第４トランジスタ）

Claims (16)

  1. 受光素子と、帰還抵抗と、リファレンス抵抗と、前記受光素子および帰還抵抗がベースに接続された第１トランジスタおよび外部基準電位が前記リファレンス抵抗を介してベースに付与される第２トランジスタからなる差動トランジスタ対を含む差動回路とを備え、
    前記帰還抵抗の端子間電圧と前記リファレンス抵抗の端子間電圧との差を補償する補償手段を備え、
    前記帰還抵抗の抵抗値が前記リファレンス抵抗の抵抗値より大きい受光増幅回路において、
    前記補償手段は、前記リファレンス抵抗と前記第２トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることを特徴とする受光増幅回路。
  2. 受光素子と、帰還抵抗と、リファレンス抵抗と、前記受光素子および帰還抵抗がベースに接続された第１トランジスタおよび外部基準電位が前記リファレンス抵抗を介してベースに付与される第２トランジスタからなる差動トランジスタ対を含む差動回路とを備え、
    前記帰還抵抗の端子間電圧と前記リファレンス抵抗の端子間電圧との差を補償する補償手段を備え、
    前記帰還抵抗の抵抗値が前記リファレンス抵抗の抵抗値より大きい受光増幅回路において、
    前記補償手段は、前記帰還抵抗と前記第１トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることを特徴とする受光増幅回路。
  3. 前記補償電流は、前記帰還抵抗の抵抗値をＲfとし、前記リファレンス抵抗の抵抗値をＲrefとし、前記第２トランジスタのベース電流をＩｂとすると、
    （Ｒf／Ｒref−１）×Ｉｂ
    と表されることを特徴とする請求項１記載の受光増幅回路。
  4. 前記補償電流は、前記帰還抵抗の抵抗値をＲｆとし、前記リファレンス抵抗の抵抗値をＲrefとし、前記第１トランジスタのベース電流をＩｂとすると、
    （１―Ｒref／Ｒf）×Ｉｂ
    と表されることを特徴とする請求項２記載の受光増幅回路。
  5. 前記補償手段は、
    カレントミラー回路と、
    前記差動トランジスタ対を駆動するバイアス電流に、前記帰還抵抗と前記リファレンス抵抗との抵抗比の１／２を乗じた大きさのバイアス電流を供与する第３トランジスタと、
    前記第３トランジスタのコレクタにエミッタが接続されるとともに、ベースが前記カレントミラー回路の入力に接続される第４トランジスタと、
    前記差動トランジスタ対を駆動するバイアス電流の１／２倍のバイアス電流を供与し、前記カレントミラー回路の出力にベースが接続される第５トランジスタとを有することを特徴とする請求項１または３記載の受光増幅回路。
  6. 前記補償手段は、
    カレントミラー回路と、
    前記差動トランジスタ対を駆動するバイアス電流の１／２倍のバイアス電流を供与する第３トランジスタと、
    前記第３トランジスタのコレクタにエミッタが接続されるとともに、前記カレントミラー回路の入力に接続される第４トランジスタと、
    前記差動トランジスタ対を駆動するバイアス電流に、前記帰還抵抗と前記リファレンス抵抗との抵抗比の１／２を乗じた大きさのバイアス電流を供与し、前記カレントミラー回路の出力にベースが接続される第５トランジスタとを有することを特徴とする請求項２または４記載の受光増幅回路。
  7. 異なる波長の光を受光する複数の受光素子と、異なる波長の光に応じて設けられる複数の帰還抵抗と、当該複数の帰還抵抗に応じて設けられる複数のリファレンス抵抗と、各受光素子および各帰還抵抗がベースに接続された複数の第１トランジスタおよび外部基準電位が各リファレンス抵抗を介してベースに付与される複数の第２トランジスタの対応する一対からなる差動トランジスタ対を一つずつ含む複数の差動回路とを備え、
    前記複数の差動回路のうち一つを選択して動作させる第１選択手段と、
    各帰還抵抗の端子間電圧と各帰還抵抗と対応する各リファレンス抵抗の端子間電圧との差を補償する複数の補償手段と、
    前記複数の補償手段のうち前記第１選択手段によって選択された前記差動回路に対応する補償手段を選択して動作させる第２選択手段とを備え、
    各帰還抵抗の抵抗値が対応する各リファレンス抵抗の抵抗値より大きい受光増幅回路において、
    各補償手段は、互いに対応する前記リファレンス抵抗と前記第２トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることを特徴とする受光増幅回路。
  8. 各補償手段が供与する前記補償電流は、互いに対応する各帰還抵抗の抵抗値、各リファレンス抵抗の抵抗値、各第２トランジスタのベース電流をそれぞれＲf、Ｒref、Ｉｂとすると、
    （Ｒf／Ｒref−１）×Ｉｂ
    と表されることを特徴とする請求項７記載の受光増幅回路。
  9. 異なる波長の光を受光する複数の受光素子と、異なる波長の光に応じて設けられる複数の帰還抵抗と、当該複数の帰還抵抗に応じて設けられる複数のリファレンス抵抗と、各受光素子および各帰還抵抗がベースに接続された複数の第１トランジスタおよび外部基準電位が各リファレンス抵抗を介してベースに付与される複数の第２トランジスタの対応する一対からなる差動トランジスタ対を一つずつ含む複数の差動回路とを備え、
    前記複数の差動回路のうち一つを選択して動作させる第１選択手段と、
    各帰還抵抗の端子間電圧と各帰還抵抗と対応する各リファレンス抵抗の端子間電圧との差を補償する複数の補償手段と、
    前記複数の補償手段のうち前記第１選択手段によって選択された前記差動回路に対応する補償手段を選択して動作させる第２選択手段とを備え、
    各帰還抵抗の抵抗値が対応する各リファレンス抵抗の抵抗値より大きい受光増幅回路において、
    各補償手段は、互いに対応する前記帰還抵抗と前記第１トランジスタのベースとが接続される接続部に前記差を補償する補償電流を供与する電流源であることを特徴とする受光増幅回路。
  10. 各補償手段が供与する前記補償電流は、互いに対応する各帰還抵抗の抵抗値、各リファレンス抵抗の抵抗値、各第１トランジスタのベース電流をそれぞれＲf、Ｒref、Ｉｂとすると、
    （１―Ｒref／Ｒf）×Ｉｂ
    と表されることを特徴とする請求項９記載の受光増幅回路。
  11. 異なる波長の光を受光する複数の受光素子と、異なる波長の光に応じて設けられる複数の帰還抵抗と、当該複数の帰還抵抗に共通に設けられる単一のリファレンス抵抗と、各受光素子および各帰還抵抗がベースに接続された複数の第１トランジスタおよび外部基準電位が前記リファレンス抵抗を介してベースに付与される複数の第２トランジスタの対応する一対からなる差動トランジスタ対を一つずつ含む複数の差動回路とを備えた受光増幅回路において、
    前記複数の差動回路のうち一つを選択して動作させる第１選択手段と、
    各帰還抵抗の端子間電圧と各帰還抵抗に共通に設けられる単一の前記リファレンス抵抗の端子間電圧との差を補償する複数の補償手段と、
    前記複数の補償手段のうち前記第１選択手段によって選択された前記差動回路に対応する補償手段を選択して動作させる第２選択手段とを備え、
    各帰還抵抗の抵抗値が前記リファレンス抵抗の抵抗値より大きいことを特徴とする受光増幅回路。
  12. 単一の受光素子と、複数の帰還抵抗と、当該複数の帰還抵抗に共通に設けられる単一のリファレンス抵抗と、前記受光素子および各帰還抵抗がベースに接続された第１トランジスタおよび外部基準電位が前記リファレンス抵抗を介してベースに付与される第２トランジスタからなる差動トランジスタ対を含む差動回路とを備えた受光増幅回路において、
    前記複数の帰還抵抗のうち一つを選択して前記差動回路に接続する第１選択手段と、
    各帰還抵抗の端子間電圧と前記リファレンス抵抗の端子間電圧との差を補償する複数の補償手段と、
    前記複数の補償手段のうち前記第１選択手段によって選択された前記帰還抵抗に対応する補償手段を選択して動作させる第２選択手段とを備え、
    各帰還抵抗の抵抗値が前記ファレンス抵抗の抵抗値より大きいことを特徴とする受光増幅回路。
  13. 受光素子と、帰還抵抗と、リファレンス抵抗と、前記受光素子および帰還抵抗がベースに接続された第１トランジスタおよび外部基準電位が前記リファレンス抵抗を介してベースに付与される第２トランジスタからなる差動トランジスタ対を含む差動回路とを備え、
    前記帰還抵抗の端子間電圧と前記リファレンス抵抗の端子間電圧との差を補償する補償手段を備え、
    前記帰還抵抗の抵抗値が前記リファレンス抵抗の抵抗値より大きい受光増幅回路において、
    前記第１トランジスタに直列に接続される第１負荷トランジスタと、前記第２トランジスタに直列に接続される第２負荷トランジスタとを有する能動負荷を備え、
    前記補償手段は、前記第１負荷トランジスタのエミッタと電源電位との間に介在する第１抵抗と、前記第２負荷トランジスタのエミッタと電源電位との間に介在する第２抵抗とを有し、該第１および第２抵抗が、前記帰還抵抗と前記リファレンス抵抗との抵抗値差に基づく電圧差を補償するように、前記第１および第２トランジスタのコレクタ電流を決定するための抵抗値に設定されていることを特徴とする受光増幅回路。
  14. 異なる波長の光を受光する複数の受光素子と、異なる波長の光に応じて設けられる複数の帰還抵抗と、当該複数の帰還抵抗に応じて設けられる複数のリファレンス抵抗と、各受光素子および各帰還抵抗がベースに接続された複数の第１トランジスタおよび外部基準電位が各リファレンス抵抗を介してベースに付与される複数の第２トランジスタの対応する一対からなる差動トランジスタ対を一つずつ含む複数の差動回路とを備えた受光増幅回路において、
    前記複数の差動回路のうち一つを選択して動作させる選択手段と、
    各帰還抵抗の端子間電圧と各帰還抵抗と対応する各リファレンス抵抗の端子間電圧との差を補償する補償手段とを備え、
    前記第１トランジスタに直列に接続される第１負荷トランジスタと、前記第２トランジスタに直列に接続される第２負荷トランジスタとを有する能動負荷を備え、
    前記補償手段は、前記第１負荷トランジスタのエミッタと電源電位との間に介在する第１抵抗と、前記第２負荷トランジスタのエミッタと電源電位との間に介在する第２抵抗とを有し、該第１および第２抵抗が、前記帰還抵抗と前記リファレンス抵抗との抵抗値差に基づく電圧差を補償するように、前記第１および第２トランジスタのコレクタ電流を決定するための抵抗値に設定され、
    各帰還抵抗の抵抗値が対応する各リファレンス抵抗の抵抗値より大きく設定され、
    各帰還抵抗の端子電圧と各帰還抵抗に対応する各リファレンス抵抗の端子間電圧との差が同一となるように、各帰還抵抗および各リファレンス抵抗の抵抗値が設定されていることを特徴とする受光増幅回路。
  15. 請求項１〜１４のいずれか１項に記載の受光増幅回路を備えていることを特徴とする光ピックアップ装置。
  16. 請求項１５に記載の光ピックアップ装置を備えていることを特徴とする光ディスク装置。
JP2007181433A 2006-09-27 2007-07-10 受光増幅回路、光ピックアップ装置および光ディスク装置 Expired - Fee Related JP4228020B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007181433A JP4228020B2 (ja) 2006-09-27 2007-07-10 受光増幅回路、光ピックアップ装置および光ディスク装置
US11/861,819 US7868702B2 (en) 2006-09-27 2007-09-26 Photoreceiver/amplifier circuit, optical pickup device, and optical disk device
CN2007101701206A CN101154924B (zh) 2006-09-27 2007-09-27 受光放大电路,光拾取装置及光盘装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006263542 2006-09-27
JP2007181433A JP4228020B2 (ja) 2006-09-27 2007-07-10 受光増幅回路、光ピックアップ装置および光ディスク装置

Publications (2)

Publication Number Publication Date
JP2008108409A JP2008108409A (ja) 2008-05-08
JP4228020B2 true JP4228020B2 (ja) 2009-02-25

Family

ID=39224304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007181433A Expired - Fee Related JP4228020B2 (ja) 2006-09-27 2007-07-10 受光増幅回路、光ピックアップ装置および光ディスク装置

Country Status (3)

Country Link
US (1) US7868702B2 (ja)
JP (1) JP4228020B2 (ja)
CN (1) CN101154924B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5841555B2 (ja) * 2013-03-22 2016-01-13 株式会社東芝 受光回路
US9246450B2 (en) * 2013-08-19 2016-01-26 Texas Instruments Incorporated Apparatus and method for testing of successful operation of transimpedance amplifiers
US10006973B2 (en) 2016-01-21 2018-06-26 Lockheed Martin Corporation Magnetometer with a light emitting diode
US10088452B2 (en) 2016-01-12 2018-10-02 Lockheed Martin Corporation Method for detecting defects in conductive materials based on differences in magnetic field characteristics measured along the conductive materials
US9910105B2 (en) 2014-03-20 2018-03-06 Lockheed Martin Corporation DNV magnetic field detector
US9541610B2 (en) 2015-02-04 2017-01-10 Lockheed Martin Corporation Apparatus and method for recovery of three dimensional magnetic field from a magnetic detection system
US10168393B2 (en) 2014-09-25 2019-01-01 Lockheed Martin Corporation Micro-vacancy center device
US10338162B2 (en) 2016-01-21 2019-07-02 Lockheed Martin Corporation AC vector magnetic anomaly detection with diamond nitrogen vacancies
WO2015157290A1 (en) 2014-04-07 2015-10-15 Lockheed Martin Corporation Energy efficient controlled magnetic field generator circuit
WO2016118756A1 (en) 2015-01-23 2016-07-28 Lockheed Martin Corporation Apparatus and method for high sensitivity magnetometry measurement and signal processing in a magnetic detection system
GB2550809A (en) 2015-02-04 2017-11-29 Lockheed Corp Apparatus and method for estimating absolute axes' orientations for a magnetic detection system
WO2017078766A1 (en) 2015-11-04 2017-05-11 Lockheed Martin Corporation Magnetic band-pass filter
GB2560283A (en) 2015-11-20 2018-09-05 Lockheed Corp Apparatus and method for closed loop processing for a magnetic detection system
WO2017095454A1 (en) 2015-12-01 2017-06-08 Lockheed Martin Corporation Communication via a magnio
WO2017127098A1 (en) 2016-01-21 2017-07-27 Lockheed Martin Corporation Diamond nitrogen vacancy sensed ferro-fluid hydrophone
WO2017127096A1 (en) 2016-01-21 2017-07-27 Lockheed Martin Corporation Diamond nitrogen vacancy sensor with dual rf sources
US10330744B2 (en) 2017-03-24 2019-06-25 Lockheed Martin Corporation Magnetometer with a waveguide
US10345395B2 (en) 2016-12-12 2019-07-09 Lockheed Martin Corporation Vector magnetometry localization of subsurface liquids
US10281550B2 (en) 2016-11-14 2019-05-07 Lockheed Martin Corporation Spin relaxometry based molecular sequencing
US10371765B2 (en) 2016-07-11 2019-08-06 Lockheed Martin Corporation Geolocation of magnetic sources using vector magnetometer sensors
US10571530B2 (en) 2016-05-31 2020-02-25 Lockheed Martin Corporation Buoy array of magnetometers
US10677953B2 (en) 2016-05-31 2020-06-09 Lockheed Martin Corporation Magneto-optical detecting apparatus and methods
US10408890B2 (en) 2017-03-24 2019-09-10 Lockheed Martin Corporation Pulsed RF methods for optimization of CW measurements
US10274550B2 (en) 2017-03-24 2019-04-30 Lockheed Martin Corporation High speed sequential cancellation for pulsed mode
US10228429B2 (en) 2017-03-24 2019-03-12 Lockheed Martin Corporation Apparatus and method for resonance magneto-optical defect center material pulsed mode referencing
US10527746B2 (en) 2016-05-31 2020-01-07 Lockheed Martin Corporation Array of UAVS with magnetometers
US10338163B2 (en) 2016-07-11 2019-07-02 Lockheed Martin Corporation Multi-frequency excitation schemes for high sensitivity magnetometry measurement with drift error compensation
US20170343621A1 (en) 2016-05-31 2017-11-30 Lockheed Martin Corporation Magneto-optical defect center magnetometer
US10317279B2 (en) 2016-05-31 2019-06-11 Lockheed Martin Corporation Optical filtration system for diamond material with nitrogen vacancy centers
US10359479B2 (en) 2017-02-20 2019-07-23 Lockheed Martin Corporation Efficient thermal drift compensation in DNV vector magnetometry
US10145910B2 (en) * 2017-03-24 2018-12-04 Lockheed Martin Corporation Photodetector circuit saturation mitigation for magneto-optical high intensity pulses
US10345396B2 (en) 2016-05-31 2019-07-09 Lockheed Martin Corporation Selected volume continuous illumination magnetometer
US10371760B2 (en) 2017-03-24 2019-08-06 Lockheed Martin Corporation Standing-wave radio frequency exciter
US10379174B2 (en) 2017-03-24 2019-08-13 Lockheed Martin Corporation Bias magnet array for magnetometer
US10338164B2 (en) 2017-03-24 2019-07-02 Lockheed Martin Corporation Vacancy center material with highly efficient RF excitation
US10459041B2 (en) 2017-03-24 2019-10-29 Lockheed Martin Corporation Magnetic detection system with highly integrated diamond nitrogen vacancy sensor
US10686412B2 (en) 2017-03-29 2020-06-16 Linear Technology Corporation Trans-impedance amplifier with fast overdrive recovery

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155810A (en) 1981-03-23 1982-09-27 Hitachi Ltd Negative feedback type amplifier
JP3469727B2 (ja) 1996-10-31 2003-11-25 三洋電機株式会社 電流電圧変換回路
JP3642675B2 (ja) 1998-04-03 2005-04-27 シャープ株式会社 受光増幅回路
JP2002083440A (ja) 2000-07-04 2002-03-22 Matsushita Electric Ind Co Ltd 電流電圧変換回路、光ピックアップヘッド装置、情報記録再生装置及び光情報再生方法
US6480042B2 (en) 2000-07-04 2002-11-12 Matsushita Electric Industrial Co., Ltd. Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP2004235764A (ja) * 2003-01-28 2004-08-19 Sharp Corp 受光アンプ回路およびそれを備える光ピックアップ素子
JP4520109B2 (ja) * 2003-05-26 2010-08-04 パナソニック株式会社 レーザーパワー制御回路
JP4285185B2 (ja) * 2003-10-15 2009-06-24 横河電機株式会社 光強度測定装置及び光強度測定方法
JP2005244864A (ja) 2004-02-27 2005-09-08 Sharp Corp 差動アンプ回路およびそれを備えた光ピックアップ装置
JP2006025377A (ja) * 2004-07-09 2006-01-26 Sharp Corp 受光アンプ回路および光ピックアップ
JP4397841B2 (ja) * 2005-03-18 2010-01-13 シャープ株式会社 受光アンプ回路およびそれを備えた光ピックアップ装置
JP4844072B2 (ja) * 2005-10-03 2011-12-21 パナソニック株式会社 受光増幅回路、及びそれを用いた光ピックアップ装置

Also Published As

Publication number Publication date
CN101154924A (zh) 2008-04-02
US20080074198A1 (en) 2008-03-27
JP2008108409A (ja) 2008-05-08
US7868702B2 (en) 2011-01-11
CN101154924B (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
JP4228020B2 (ja) 受光増幅回路、光ピックアップ装置および光ディスク装置
JP4397841B2 (ja) 受光アンプ回路およびそれを備えた光ピックアップ装置
JP4646772B2 (ja) 光電流増幅回路、及び光ピックアップ装置
KR100817971B1 (ko) 광 검출기 회로, 레이저 광 방사량 제어 신호를 유도하기위한 방법, 광 픽업 장치, 및 광 디스크 장치
JP2004022051A (ja) 受光アンプ素子
JP2007122841A (ja) 受光アンプ回路及び光ピックアップ装置
JP3827542B2 (ja) 光増幅器及びこれを用いた光ピックアップ装置
JP4090476B2 (ja) 光電流増幅回路、及び光ピックアップ装置
WO2010064442A1 (ja) 受光増幅回路および光ディスク装置
JP2009212702A (ja) 受光増幅回路、光ピックアップ装置および光ディスク装置
JP4696631B2 (ja) 光電流増幅回路
JP2007272972A (ja) 前段アンプ回路、受光アンプ回路、ならびに光ピックアップ装置
JP2007066469A (ja) 受光素子回路及びレーザ発光量制御信号導出方法及び光ピックアップ装置
US7603043B2 (en) Light receiving element circuit and optical disk drive
JP4680118B2 (ja) 受光増幅回路および光ピックアップ
JP4566893B2 (ja) 受光増幅回路、及び、光ピックアップ装置
US20070035801A1 (en) Light receiving element circuit and optical disk device
WO2011061876A1 (ja) 増幅回路及び光ピックアップ装置
JP2004032003A (ja) 増幅器
JP4347178B2 (ja) ゲイン切り替えアンプおよびそれを用いた受光アンプ素子ならびに光ピックアップ素子
JP2008277915A (ja) 光電変換装置
JP2008061155A (ja) ゲイン調整回路
JP2005303684A (ja) 利得可変増幅回路および光ピックアップ装置
JP2006345459A (ja) 増幅回路
JP2009038648A (ja) 光ピックアップ用受光アンプ回路、及びそれを用いた光ピックアップ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees