JP4226020B2 - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ Download PDF

Info

Publication number
JP4226020B2
JP4226020B2 JP2006143069A JP2006143069A JP4226020B2 JP 4226020 B2 JP4226020 B2 JP 4226020B2 JP 2006143069 A JP2006143069 A JP 2006143069A JP 2006143069 A JP2006143069 A JP 2006143069A JP 4226020 B2 JP4226020 B2 JP 4226020B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
effect film
piezo
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006143069A
Other languages
English (en)
Other versions
JP2007317729A (ja
Inventor
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006143069A priority Critical patent/JP4226020B2/ja
Priority to US11/802,373 priority patent/US7425721B2/en
Publication of JP2007317729A publication Critical patent/JP2007317729A/ja
Application granted granted Critical
Publication of JP4226020B2 publication Critical patent/JP4226020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、電界効果型トランジスタ（ＦＥＴ）に関し、特に、窒化物半導体層のへテロ構造を含むノーマリオフタイプのＦＥＴに関する。
ＩＩＩ−Ｖ族化合物窒化物半導体を用いた従来のＦＥＴは、基板上においてＧａＮ層とＡｌＧａＮ層のヘテロ構造を含んでいる（特許文献１：米国特許第５，１９２，９８７号参照）。ここで、ＡｌＧａＮ層はＧａＮ層に比べて小さな格子定数を有している。
米国特許第５，１９２，９８７号明細書
このヘテロ構造の形成においては、たとえば厚さ１μｍの比較的厚いＧａＮ層上にたとえば厚さ２０ｎｍの薄いＡｌＧａＮ層がエピタキシャル成長させられる。ここで、ＧａＮ層の格子定数ａGaNに比べてＡｌＧａＮ層は小さな格子定数ａAlGaNを有し、すなわちａGaN＞ａAlGaNであるので、ＡｌＧａＮ層はＧａＮ層から引張応力を受ける。この引張応力によって誘起されるピエゾ電荷とウルツ鉱構造の窒化物半導体特有の自発分極による電荷が、ＡｌＧａＮ層とＧａＮ層の界面において相対的に小さいバンドギャップを有するＧａＮ層側に形成される界面準位に閉じ込められることによって、自動的に２次元電子ガス層が形成される。
すなわち、ヘテロ構造を含む従来のＦＥＴにおいては、ゲート電圧がゼロのときでも電子が存在する領域（チャネル領域）が形成されて電子が流れるので、そのＦＥＴはノーマリオンタイプと呼ばれる。
図１２のグラフは、このようなノーマリオンタイプのＦＥＴのＩD−ＶDS特性の一例を模式的に図解している。このグラフにおいて、横軸はソース・ドレイン間電圧ＶDSを表し、縦軸はドレイン電流ＩDを表している。図１２から分かるように、ゲート電圧Ｖｇが０Ｖの場合でも、ソース・ドレイン間に電圧ＶDSを印加すればドレイン電流ＩDが流れる。
一般的な回路への応用を考えるとき、ゲート電圧Ｖｇが０Ｖの場合に電流ＩDが流れないノーマリオフタイプのＦＥＴを用いることがより望ましい。なぜならば、ノーマリオフタイプであればゲートに電圧Ｖｇを印加しない限り、回路に問題が生じてもソース・ドレイン間に過電流が流れる可能性はなく、半導体デバイスが壊れる可能性が極めて小さくなるからである。他方、ノーマリオンタイプを用いた場合には、何らかの理由でゲート電圧Ｖｇがゼロになったとき、ソース・ドレイン間に過電流が流れ、ＦＥＴそのものを破壊する可能性がある。
ノーマリオフタイプのＦＥＴは、Ｓｉを用いたＭＯＳ（金属・酸化物・半導体）では形成可能である。Ｓｉを用いたＭＯＳＦＥＴでは、図１２に類似した図１３のグラフに示されているように、ゲート電圧Ｖｇが０Ｖの場合には、ソース・ドレイン間に電圧ＶDSを印加してもドレイン電流ＩDが流れない。
Ｓｉを用いたｎ型ＭＯＳＦＥＴでは、ｐ型Ｓｉ基板上おいてｎ型ソース領域とｎ型ドレイン領域が互いに少し離れて形成されている。同様の構造は、ＧａＮ基板を用いても理論的には形成可能である。しかし、ＧａＮ基板を用いた場合には高品質のｐ型層を形成することが容易ではなく、Ｓｉの場合ようにイオン注入や拡散によってｐ型層中にｎ型領域を形成することが極めて困難である。したがって、ヘテロ構造を含まないＭＯＳＦＥＴ（ＧａＮ−ＭＯＳＦＥＴ）は、実現されるに至っていない。他方、ＡｌＧａＮ層／ＧａＮ層のヘテロ構造を含むＭＯＳＦＥＴ（ＭＯＳ−ＨＦＥＴ）は存在するが、これはノーマリオンタイプである。
Ｓｉを用いる場合に比較して、ＧａＮを用いてノーマリオフタイプのＦＥＴを形成する利点は、Ｓｉ中に比べてＧａＮ中では電子移動度が高いので短いスイッチング時間が期待できることであり、またＦＥＴの電力損失が１／５〜１／１０へ大幅に改善されて、電子デバイスの省エネルギ化や小型化を可能することにある。
しかしながら、ＡｌＧａＮ層／ＧａＮ層等の窒化物半導体層のヘテロ構造を含むＦＥＴを作製する場合、上述のようにノーマリオフタイプのＦＥＴを作製することは困難であった。
そこで、本発明の目的は、窒化物半導体層のヘテロ構造を含むノーマリオフタイプのＦＥＴを提供することにある。
本発明者は、鋭意検討を重ねた結果、窒化物半導体層のヘテロ構造を含むノーマリオフタイプのＦＥＴを実現し、本発明を完成するに至った。
また、本発明は、格子定数ａ1およびバンドギャップＥｇ1を有する第１窒化物半導体層と、第１窒化物半導体層上に積層されていて格子定数ａ2およびバンドギャップＥｇ2を有する第２窒化物半導体層と、第２窒化物半導体層上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極との間の少なくとも一部の領域において第２窒化物半導体層上に形成されたピエゾ効果膜と、ピエゾ効果膜の少なくとも一部の領域上に形成されたゲート電極とを含み、格子定数ａ1とａ2との関係がａ1＜ａ2であり、バンドギャップＥｇ1とＥｇ2との関係がＥｇ1＞Ｅｇ2であり、ピエゾ効果膜の第２窒化物半導体層側の表面における残留分極密度が、第１窒化物半導体層と第２窒化物半導体層との界面における２次元電子ガス層の電荷密度以上であって、ピエゾ効果膜の第２窒化物半導体層側の表面にプラス電荷が分極している電界効果型トランジスタである。
また、本発明の電界効果型トランジスタにおいては、ピエゾ効果膜が、ペロブスカイト構造の酸化物からなることが好ましい。
また、本発明の電界効果型トランジスタにおいて、ペロブスカイト構造の酸化物としては、ＢａとＴｉを含む酸化物、ＰｂとＬａとＺｒとＴｉを含む酸化物、ＳｒとＢｉとＴａを含む酸化物、ＢｉとＴｉを含む酸化物、ＬｉとＮｂを含む酸化物、またはＳｒとＮｂを含む酸化物を用いることができる。
また、本発明の電界効果型トランジスタにおいては、ピエゾ効果膜が、蛍石構造のフッ化物からなっていてもよい。
また、本発明の電界効果型トランジスタにおいて、蛍石構造のフッ化物としては、ＢａとＭｇを含むフッ化物またはＢａとＭｎを含むフッ化物を用いることができる。
また、本発明の電界効果型トランジスタにおいては、ピエゾ効果膜をスパッタ法で形成することができる。
また、本発明の電界効果型トランジスタにおいては、ピエゾ効果膜をスパッタ法によって１Ｐａより大きな雰囲気圧力下で形成することができる。
また、本発明は、格子定数ａ1およびバンドギャップＥｇ1を有する第１窒化物半導体層と、第１窒化物半導体層上に積層されていて格子定数ａ2およびバンドギャップＥｇ2を有する第２窒化物半導体層と、第２窒化物半導体層上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極との間の少なくとも一部の領域において第２窒化物半導体層上に形成されたピエゾ効果膜と、ピエゾ効果膜の少なくとも一部の領域上に形成されたゲート電極とを含み、格子定数ａ1とａ2との関係がａ1＞ａ2であり、バンドギャップＥｇ1とＥｇ2との関係がＥｇ1＜Ｅｇ2であり、ピエゾ効果膜の第２窒化物半導体層側の表面における残留分極密度が、第１窒化物半導体層と第２窒化物半導体層との界面における２次元電子ガス層の電荷密度以上であって、ピエゾ効果膜の第２窒化物半導体層側の表面にマイナス電荷が分極しており、ピエゾ効果膜は、第２窒化物半導体層に圧縮応力を及ぼしている電界効果型トランジスタである。
また、本発明は、格子定数ａ1およびバンドギャップＥｇ1を有する第１窒化物半導体層と、第１窒化物半導体層上に積層されていて格子定数ａ2およびバンドギャップＥｇ2を有する第２窒化物半導体層と、第２窒化物半導体層上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極との間の少なくとも一部の領域において第２窒化物半導体層上に形成されたピエゾ効果膜と、ピエゾ効果膜の少なくとも一部の領域上に形成されたゲート電極とを含み、格子定数ａ1とａ2との関係がａ1＜ａ2であり、バンドギャップＥｇ1とＥｇ2との関係がＥｇ1＞Ｅｇ2であり、ピエゾ効果膜の第２窒化物半導体層側の表面における残留分極密度が、第１窒化物半導体層と第２窒化物半導体層との界面における２次元電子ガス層の電荷密度以上であって、ピエゾ効果膜の第２窒化物半導体層側の表面にプラス電荷が分極しており、ピエゾ効果膜は、第２窒化物半導体層に引張応力を及ぼしている電界効果型トランジスタである。
本発明によれば、窒化物半導体層のヘテロ構造を含むノーマリオフタイプのＦＥＴを提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
（実施の形態１）
図１に、本発明のＦＥＴの好ましい一例の模式的な断面図を示す。ここで、本発明のＦＥＴは、ＳｉＣからなる半導体基板１上に、ＡｌＮからなるバッファ層２、ＧａＮからなる第１窒化物半導体層３およびＡｌ0.3Ｇａ0.7Ｎからなる第２窒化物半導体層４がｃ軸方向にこの順序でヘテロエピタキシャル成長により積層された構成を有しており、第２窒化物半導体層４の表面の一端にはソース電極５ａが形成され、他端にはドレイン電極５ｂが形成されている。また、ソース電極５ａとドレイン電極５ｂとの間の第２窒化物半導体層４の表面の領域上にはピエゾ効果を有するピエゾ効果膜６が形成されており、ピエゾ効果膜６の表面の領域上にはゲート電極７が形成されている。
ここで、ＧａＮからなる第１窒化物半導体層３は格子定数ａ1およびバンドギャップＥｇ1を有しており（ａ1＝３．１８９Å、Ｅｇ1＝３．４２ｅＶ）、Ａｌ0.3Ｇａ0.7Ｎからなる第２窒化物半導体層４は格子定数ａ2およびバンドギャップＥｇ2を有している（ａ2＝３．１６６Å、Ｅｇ2＝４．０２ｅＶ）。したがって、格子定数ａ1と格子定数ａ2との関係はａ1＞ａ2となっており、バンドギャップＥｇ1とバンドギャップＥｇ2との関係はＥｇ1＜Ｅｇ2となっている。
たとえば、ピエゾ効果膜６が形成されていない従来の特許文献１に記載のＦＥＴにおいては、図２の模式図に示すように、ＧａＮからなる第１窒化物半導体層３とＡｌ0.3Ｇａ0.7Ｎからなる第２窒化物半導体層４との界面の第１窒化物半導体層３側に２次元電子ガス層１０が形成されている。
そこで、本発明のＦＥＴにおいては、ｃ軸方向に電界を発生（分極）させるために、ピエゾ効果膜６を第２窒化物半導体層４の表面の少なくとも一部の領域上に形成する。そして、ピエゾ効果膜６の第２窒化物半導体層４側の表面における残留分極密度を第１窒化物半導体層３と第２窒化物半導体層４との界面の第１窒化物半導体層３側に形成されている２次元電子ガス層１０の２次元電子ガス２１の電荷密度以上とする。
これにより、たとえば図３（ａ）の模式図に示すように、ピエゾ効果膜６の残留分極によって、ピエゾ効果膜６の形成領域に対応する領域２０に位置する２次元電子ガス層１０を構成する２次元電子ガス２１（マイナス電荷）を打ち消すことができ、ピエゾ効果膜６の形成外領域に対応する領域２２のみに２次元電子ガス層１０が存在することになる。
すなわち、たとえば、上記の２次元電子ガス層１０の２次元電子ガス２１の数密度（１ｃｍ2当たりに存在する２次元電子ガス２１の個数）が１×１０14／ｃｍ2であると仮定したとき、これに電気素量１．６０２×１０-19Ｃを掛けることによって、２次元電子ガス層１０を構成する２次元電子ガス２１の電荷密度を算出することができる。ここでは、２次元電子ガス層１０を構成する２次元電子ガス２１の電荷密度は、１×１０14／ｃｍ2×１．６０２×１０-19Ｃ＝１６．０２μＣ／ｃｍ2となる。
したがって、ピエゾ効果膜６として、ピエゾ効果膜６の第２窒化物半導体層４側の表面における残留分極密度（図４のＡ点）が−１６．０２μＣ／ｃｍ2以上となる膜を形成した場合には、ピエゾ効果膜６の第２窒化物半導体層４側の表面で分極しているマイナス電荷２４によって、第１窒化物半導体層３と第２窒化物半導体層４との界面の第１窒化物半導体層３側にピエゾ効果膜６で分極しているマイナス電荷２４の数密度（１ｃｍ2当たりに存在するマイナス電荷２４の個数）と同一の数密度でプラス電荷が誘起され、その結果、たとえば図３（ａ）に示すように、２次元電子ガス層１０を構成する２次元電子ガスが打ち消される。
したがって、本発明のＦＥＴにおいては、ゲート電極７からピエゾ効果膜６にゲート電圧が印加されない場合には、ソース電極５ａとドレイン電極５ｂとの間に電圧が印加されているとしても、ピエゾ効果膜６の形成領域に対応する領域２０において２次元電子ガス層１０が分断されているため、ソース電極５ａとドレイン電極５ｂとの間に電流が流れないことになる。
次に、ピエゾ効果膜６にゲート電圧を印加していくと、たとえば図３（ｂ）に示すように、ピエゾ効果膜６の第２窒化物半導体層４側の表面に分極しているマイナス電荷２４の数が減少する。
たとえば、ゲート電圧の印加によって、ピエゾ効果膜６の第２窒化物半導体層４側の表面における残留分極密度が、図４に示すＥ点（Ａ点の半分の残留分極密度となる点）まで減少したとすると、ピエゾ効果膜６の第２窒化物半導体層４側の表面において分極しているマイナス電荷２４の数密度はＡ点のときの半分となる。
この場合には、ピエゾ効果膜６の分極による第１窒化物半導体層３と第２窒化物半導体層４との界面の第１窒化物半導体層３側へのプラス電荷の誘起のみでは、ピエゾ効果膜６の形成領域に対応する領域２０における２次元電子ガス層１０の２次元電子ガスを完全に打ち消すことはできない。したがって、この場合には、ソース電極５ａとドレイン電極５ｂとの間に電圧が印加されているときには、ソース電極５ａとドレイン電極５ｂとの間に電流が流れることになる。
さらに、ゲート電圧を印加することによってピエゾ効果膜６の残留分極密度を図４に示すＦ点まで減少させたとすると、たとえば図３（ｃ）に示すように、ピエゾ効果膜６の第２窒化物半導体層４側の表面に分極しているマイナス電荷の数は０となり、第１窒化物半導体層３と第２窒化物半導体層４との界面の第１窒化物半導体層３側にプラス電荷が誘起されない。したがって、ソース電極５ａとドレイン電極５ｂとの間に電圧が印加されているときには、ソース電極５ａとドレイン電極５ｂとの間に従来の特許文献１に記載のＦＥＴと同等の電流密度の電流が流れることになる。
さらに、ピエゾ効果膜６の残留分極密度が図４に示すＧ点になるまでゲート電圧を印加することによってピエゾ効果膜６の分極を反転させた場合には、第１窒化物半導体層３と第２窒化物半導体層４との界面の第１窒化物半導体層３側にさらにマイナス電荷が誘起され、ピエゾ効果膜６が形成されていない従来の特許文献１に記載のＦＥＴよりも２次元電子ガス層を構成する２次元電子ガスの数が多くなる。したがって、ソース電極５ａとドレイン電極５ｂとの間に電圧が印加されているときには、ソース電極５ａとドレイン電極５ｂとの間に従来の特許文献１に記載のＦＥＴよりも大きな電流密度の電流が流れることになる。
このように、本発明によれば、ゲート電極７からピエゾ効果膜６にゲート電圧が印加されていない場合にはソース電極５ａとドレイン電極５ｂとの間に電流が流れず、ゲート電極７からピエゾ効果膜６にゲート電圧が印加されている場合にはソース電極５ａとドレイン電極５ｂとの間に電流が流れる、窒化物半導体層のヘテロ構造を含むノーマリオフタイプのＦＥＴを提供することができる。
（実施の形態２）
図５に、本発明のＦＥＴの好ましい他の一例の模式的な断面図を示す。ここで、本発明のＦＥＴは、ＳｉＣからなる半導体基板１１上に、ＡｌＮからなるバッファ層１２、Ａｌ0.3Ｇａ0.7Ｎからなる第１窒化物半導体層１３およびＧａＮからなる第２窒化物半導体層１４がｃ軸方向にこの順序でヘテロエピタキシャル成長により積層された構成を有しており、第２窒化物半導体層１４の表面の一端にはソース電極５ａが形成され、他端にはドレイン電極５ｂが形成されている。また、ソース電極５ａとドレイン電極５ｂとの間の第２窒化物半導体層４の表面の領域上にはピエゾ効果を有するピエゾ効果膜６が形成されており、ピエゾ効果膜６の表面の領域上にはゲート電極７が形成されている。
ここで、Ａｌ0.3Ｇａ0.7Ｎからなる第１窒化物半導体層１３は格子定数ａ1およびバンドギャップＥｇ1を有しており（ａ1＝３．１６６Å、Ｅｇ1＝４．０２ｅＶ）、ＧａＮからなる第２窒化物半導体層１４は格子定数ａ2およびバンドギャップＥｇ2を有している（ａ2＝３．１８９Å、Ｅｇ2＝３．４２ｅＶ）。したがって、格子定数ａ1と格子定数ａ2との関係はａ1＜ａ2となっており、バンドギャップＥｇ1とバンドギャップＥｇ2との関係はＥｇ1＞Ｅｇ2となっている。
たとえば、ピエゾ効果膜６が形成されていない場合には、図６の模式図に示すように、Ａｌ0.3Ｇａ0.7Ｎからなる第１窒化物半導体層１３とＧａＮからなる第２窒化物半導体層１４との界面の第２窒化物半導体層１４側に２次元電子ガス層１０が形成されている。
そこで、本発明のＦＥＴにおいては、ｃ軸方向に電界を発生（分極）させるために、ピエゾ効果膜６を第２窒化物半導体層１４の表面の少なくとも一部の領域上に形成する。そして、ピエゾ効果膜６の第２窒化物半導体層１４側の表面における残留分極密度を第１窒化物半導体層１３と第２窒化物半導体層１４との界面の第２窒化物半導体層１４側に形成されている２次元電子ガス層１０の２次元電子ガス２１の電荷密度以上とする。
これにより、たとえば図７（ａ）の模式図に示すように、ピエゾ効果膜６のの第２窒化物半導体層１４側の表面における残留分極（プラス電荷）によって、ピエゾ効果膜６の形成領域に対応する領域２０に位置する２次元電子ガス層１０を構成する２次元電子ガス（マイナス電荷）を打ち消すことができ、ピエゾ効果膜６の形成外領域に対応する領域２２のみに２次元電子ガス層１０が存在することになる。
すなわち、たとえば、上記の２次元電子ガス層１０の２次元電子ガス２１の数密度が１×１０14／ｃｍ2であると仮定したとき、これに電気素量１．６０２×１０-19Ｃを掛けることによって、２次元電子ガス層１０を構成する２次元電子ガス２１の電荷密度を算出することができる。ここでは、２次元電子ガス層１０を構成する２次元電子ガス２１の電荷密度は、１×１０14／ｃｍ2×１．６０２×１０-19Ｃ＝１６．０２μＣ／ｃｍ2となる。
したがって、ピエゾ効果膜６として、残留分極密度（図４のＢ点）が＋１６．０２μＣ／ｃｍ2以上となる膜を形成した場合には、ピエゾ効果膜６の第２窒化物半導体層１４側の表面で分極しているプラス電荷２５によって、第１窒化物半導体層１３と第２窒化物半導体層１４との界面の第２窒化物半導体層１４側にプラス電荷２５と同一の数密度でプラス電荷が誘起され、その結果、たとえば図７（ａ）に示すように、２次元電子ガス層１０を構成する２次元電子ガス２１（マイナス電荷）が打ち消される。
したがって、本発明のＦＥＴにおいては、ゲート電極７からピエゾ効果膜６にゲート電圧が印加されない場合には、ソース電極５ａとドレイン電極５ｂとの間に電圧が印加されているとしても、ピエゾ効果膜６の形成領域に対応する領域２０において２次元電子ガス層１０が分断されているため、ソース電極５ａとドレイン電極５ｂとの間に電流が流れないことになる。
次に、ピエゾ効果膜６にゲート電圧を印加していくと、たとえば図７（ｂ）に示すように、ピエゾ効果膜６の第２窒化物半導体層１４側の表面に分極しているプラス電荷２５の数が減少する。
たとえば、ゲート電圧の印加によって、ピエゾ効果膜６の第２窒化物半導体層１４側の表面における残留分極密度が、図４に示すＨ点（Ｂ点の半分の残留分極密度となる点）まで減少したとすると、ピエゾ効果膜６の第２窒化物半導体層１４側の表面において分極しているプラス電荷２５の数密度（１ｃｍ2当たりに存在するプラス電荷２５の個数）はＢ点のときの半分となる。
この場合には、ピエゾ効果膜６の分極による第１窒化物半導体層１３と第２窒化物半導体層１４との界面の第２窒化物半導体層１４側へのプラス電荷の誘起のみでは、ピエゾ効果膜６の形成領域に対応する領域２０における２次元電子ガス層１０の２次元電子ガス２１を完全に打ち消すことはできない。したがって、ソース電極５ａとドレイン電極５ｂとの間に電圧が印加されているときには、ソース電極５ａとドレイン電極５ｂとの間に電流が流れることになる。
さらに、ゲート電圧を印加することによってピエゾ効果膜６の残留分極密度を図４に示すＩ点まで減少させたとすると、たとえば図７（ｃ）に示すように、ピエゾ効果膜６の第２窒化物半導体層１４側の表面に分極しているプラス電荷の数は０となり、第１窒化物半導体層１３と第２窒化物半導体層１４との界面の第２窒化物半導体層１４側にプラス電荷が誘起されない。したがって、ソース電極５ａとドレイン電極５ｂとの間に電圧が印加されているときには、ソース電極５ａとドレイン電極５ｂとの間に従来の特許文献１に記載のＦＥＴと同等の電流密度の電流が流れることになる。
さらに、ピエゾ効果膜６の残留分極密度が図４に示すＪ点になるまでゲート電圧を印加することによってピエゾ効果膜６の分極を反転させた場合には、第１窒化物半導体層１３と第２窒化物半導体層１４との界面の第２窒化物半導体層１４側にさらにマイナス電荷が誘起され、ピエゾ効果膜６が形成されていない場合よりも２次元電子ガス層１０を構成する２次元電子ガス２１の数が多くなる。したがって、ソース電極５ａとドレイン電極５ｂとの間に電圧が印加されているときには、ソース電極５ａとドレイン電極５ｂとの間に従来の特許文献１に記載のＦＥＴよりも大きな電流密度の電流が流れることになる。
このように、本発明によれば、ゲート電極７からピエゾ効果膜６にゲート電圧が印加されていない場合にはソース電極５ａとドレイン電極５ｂとの間に電流が流れず、ゲート電極７からピエゾ効果膜６にゲート電圧が印加されている場合にはソース電極５ａとドレイン電極５ｂとの間に電流が流れる、窒化物半導体層のヘテロ構造を含むノーマリオフタイプのＦＥＴを提供することができる。
なお、本発明において、ピエゾ効果膜６としては、ペロブスカイト構造の酸化物を好ましく用いることができる。ピエゾ効果を有する材料としてはいくつかの種類があるが、それらの中でもペロブスカイト構造の酸化物は大きなピエゾ効果を有することから、効率の良いチャネル制御を可能にする。ペロブスカイト構造の酸化物としては、たとえば、ＢａとＴｉを含む酸化物、ＰｂとＬａとＺｒとＴｉを含む酸化物、ＳｒとＢｉとＴａを含む酸化物、ＢｉとＴｉを含む酸化物、ＬｉとＮｂを含む酸化物、またはＳｒとＮｂを含む酸化物を用いることができ、より具体的には、ＢａＴｉＯ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、ＳｒＢｉ2Ｔａ2Ｏ9、Ｂｉ4Ｔｉ3Ｏ9、ＬｉＮｂＯ3またはＳｒ2Ｎｂ2Ｏ7などを用いることができる。これらの酸化物は、ＦｅＲＡＭ（強誘電体ランダムアクセスメモリ）にも適用されるほど大きなピエゾ効果を示す。
また、本発明において、ピエゾ効果膜６としては、蛍石構造のフッ化物を用いてもよい。蛍石構造のフッ化物もピエゾ効果を有する材料であり、より具体的には、蛍石構造のＢａＭｇＦ4またはＢａＭｎＦ4などを用いることができる。
また、本発明において、ピエゾ効果膜６の形成方法としては、たとえばスパッタ法を用いることができる。スパッタ法では、成膜条件によって、膜の内部応力の大きさや方向（引張応力または圧縮応力）を変化することができる。より具体的には、スパッタ時の雰囲気ガス圧が高い場合には下地に拘束されたピエゾ効果膜６の内部応力が圧縮応力（伸びようとする応力）になり、雰囲気ガス圧が低い場合にはピエゾ効果膜６の内部応力が引張応力（縮小しようとする応力）になる。さらに、ピエゾ効果膜６は分極するときに伸縮する。具体的には、図８に示すように、ピエゾ効果膜６は分極するとｃ軸方向に伸び、ａ軸、ｂ軸方向は縮む（図８において、実線はピエゾ効果膜６が分極していない状態を示し、破線は分極している状態を示している）。
たとえば、図１に関して、スパッタ法によって１Ｐａ未満の雰囲気圧力下でピエゾ効果膜６を形成した場合には、第１窒化物半導体層３から第２窒化物半導体層４に加えられる引張応力（第２窒化物半導体層４を伸ばそうとする応力）を打ち消すことが可能となる。すなわち、ピエゾ効果膜６の内部応力である引張応力（縮小しようとする応力）は、第２窒化物半導体層４に対して圧縮応力を及ぼし（縮小させるように作用し）、その結果として、第２窒化物半導体層４が内部応力として有する引張応力（縮小しようとする応力）を消滅させるように作用する。これにより、第２窒化物半導体層４の応力による２次元電子ガス層１０の形成を抑制することができるため、上記のピエゾ膜６の分極効果と併用することにより容易に２次元電子ガス２１を消滅させることができる。
すなわち、たとえば図１に関して、ＧａＮからなる第１窒化物半導体層３は格子定数ａ1を有し、Ａｌ0.3Ｇａ0.7Ｎからなる第２窒化物半導体層４は格子定数ａ2を有しており、その格子定数の関係はａ1＞ａ2となっているため、薄膜である第２窒化物半導体層４は引張応力を受け、その結果、第１窒化物半導体層３と第２窒化物半導体層４の界面の第１窒化物半導体層３側に２次元電子ガス層１０が形成される。ここで、第２窒化物半導体層４に圧縮応力を及ぼすようにピエゾ効果膜６が形成されると、第２窒化物半導体層４が内部応力として有する引張応力が緩和される。さらに、その状態において、ピエゾ効果膜６は、ゲート電圧が印加されていない状態で分極しているので、第２窒化物半導体層４および第１窒化物半導体層３に電荷が誘起されるため、２次元電子ガスの発生が少なくなる。このように、ピエゾ膜６の分極効果と併用することにより容易に２次元電子ガス２１を消滅させることができる。
また、図５に関して、ピエゾ効果膜６を、スパッタ法によって１Ｐａより大きな雰囲気圧力下で形成した場合には、第１窒化物半導体層１３から第２窒化物半導体層１４に加えられる圧縮応力（第２窒化物半導体層１４を縮めようとする応力）を打ち消すことが可能となる。すなわち、ピエゾ効果膜６の内部応力である圧縮応力（伸びようとする応力）は、第２窒化物半導体層１４に対して引張応力を及ぼし（伸ばすように作用し）、その結果として、第２窒化物半導体層１４が内部応力として有する圧縮応力（伸びようとする応力）を消滅させるように作用する。これにより、第２窒化物半導体層１４の応力による２次元電子ガス層１０の形成を抑制することができるため、上記のピエゾ膜６の分極効果と併用することにより容易に２次元電子ガス２１を消滅させることができる。
すなわち、たとえば図５に関してＡｌ0.3Ｇａ0.7Ｎからなる第１窒化物半導体層１３は格子定数ａ1を有し、ＧａＮからなる第２窒化物半導体層１４は格子定数ａ2を有しており、その格子定数の関係はａ1＜ａ2となっているため、薄膜である第２窒化物半導体層１４は圧縮応力を受け、その結果、第１窒化物半導体層１３と第２窒化物半導体層１４の界面の第２窒化物半導体層１４側に２次元電子ガス層１０が形成される。ここで、第２窒化物半導体層１４に引張応力を及ぼすようにピエゾ効果膜６が形成されると、第２窒化物半導体層１４が内部応力として有する圧縮応力が緩和される。さらに、その状態において、ピエゾ効果膜６は、ゲート電圧が印加されていない状態で分極しているので、第２窒化物半導体層１４へ電荷が誘起されるため２次元電子ガスの発生が少なくなる。このように、ピエゾ膜６の分極効果と併用することにより容易に２次元電子ガス２１を消滅させることができる。
また、本発明において、ピエゾ効果膜６としては、有機材料からなるピエゾ材料を用いることもできる。ここで、ピエゾ効果膜６に用いられる有機材料からなるピエゾ材料としては、優れたピエゾ効果を示すことから、ポリフッ化ビニリデンを好適に用いることができる。
ピエゾ効果膜６として、有機材料からなるピエゾ材料を用いる場合には、有機材料からなるピエゾ材料をスピンコート法により第２窒化物半導体層の表面に塗布した後、乾燥させることによってピエゾ効果６を形成することができる。ここで、有機材料からなるピエゾ材料の塗布後の乾燥温度は、たとえば、８０℃以上１５０℃以下とすることができ、上記の無機材料からなるピエゾ材料を用いてスパッタ法によりピエゾ効果膜６を形成する際の半導体基板の温度および無機材料からなるピエゾ材料を用いてスピンコート法によりピエゾ効果膜６を形成する際の焼成温度（たとえば５００℃以上７００℃以下）よりも低くすることができる。また、有機材料からなるピエゾ材料を用いた場合には、無機材料からなるピエゾ材料を用いてスピンコート法によりピエゾ効果膜６を形成する際の焼成工程を行なわなくてもよい。
このように有機材料からなるピエゾ材料を用いる場合には、上述した無機材料からなるピエゾ材料を用いた場合に比べて、低い温度でピエゾ効果膜６を形成することができる。これによって、ピエゾ効果膜６の形成時に、バッファ層、第１窒化物半導体層および第２窒化物半導体層に加熱による特性の変化を抑制することができる。ここで、特性の変化とは、たとえば、第１窒化物半導体層および第２窒化物半導体層における格子欠陥の発生およびバンドギャップの変化などが挙げられる。したがって、ポリフッ化ビニリデンなどの有機材料からなるピエゾ材料を用いることによって、本発明のＦＥＴの誤作動の発生を低減して、信頼性を向上させることができる。
また、本発明において、第１窒化物半導体層および第２窒化物半導体層としては、上記のＧａＮおよびＡｌ0.3Ｇａ0.7Ｎ以外にも、ＡｌxＧａ1-x-yＩｎyＮ（ただし、０≦ｘ≦１、０≦ｙ≦１）の組成式で表わされる窒化物半導体からなる層を用いることができる。すなわち、Ａｌ、ＧａおよびＩｎの組成比をそれぞれ適宜選択することによって、上記の第１窒化物半導体層および第２窒化物半導体層に適した格子定数とバンドギャップとを有する第１窒化物半導体層および第２窒化物半導体層を構成することもできる。上記のＡｌxＧａ1-x-yＩｎyＮの組成式において、一般的に、Ａｌの組成比が大きくなればバンドギャップが大きくなって格子定数が小さくなる傾向にあり、Ｉｎの組成比が大きくなればバンドギャップが小さくなって格子定数が大きくなる傾向にある。
このことに関連して、図９のグラフ（ＭＡＴＥＲＩＡＬＳ ＲＥＳＥＡＲＣＨ ＳＯＣＩＥＴＹ ＳＹＭＰＯＳＩＵＭ ＰＲＯＣＥＥＤＩＮＧ，Ｖｏｌ．５９５，ＧａＮ ａｎｄ Ｒｅｌａｔｅｄ Ａｌｌｏｙｓ，１９９９，ｗ６．２．７からの引用）において、横軸はＡｌＧａＩｎＮ中のＩｎ組成比を表わし、縦軸はＡｌ組成比を表わしている。そして、グラフ中の太い実線の斜線は、ＧａＮの格子定数と同じ格子定数を有するＡｌＧａＩｎＮ中のＩｎ組成比とＡｌ組成比を表している。換言すれば、その斜線の実線より右の領域におけるＩｎ組成比とＡｌ組成比を有するＡｌＧａＩｎＮはＧａＮに比べて大きな格子定数を有し、左の領域におけるＩｎ組成比とＡｌ組成比を有するＡｌＧａＩｎＮはＧａＮに比べて小さな格子定数を有することを意味している。さらに、グラフ中の破線の曲線は、ＡｌＧａＩｎＮにおいて、Ｉｎ組成比とＡｌ組成比に依存するバンドギャップの変化を表している。
たとえば、図９中のＡ点における組成比を有するＡｌＧａＩｎＮのバンドギャップはＧａＮのバンドギャップ（Ｅｇ＝３．４２ｅＶ）よりも小さく、またその組成比を有するＡｌＧａＩｎＮの格子定数はＧａＮの格子定数（ａ＝３．１８９Å）よりも大きくなる。逆に、Ｂ点における組成比を有するＡｌＧａＩｎＮのバンドギャップはＧａＮのバンドギャップよりも大きく、またその組成比を有するＡｌＧａＩｎＮの格子定数はＧａＮの格子定数よりも小さくなる。したがって、たとえばＡ点の組成比を有するＡｌＧａＩｎＮ層をＧａＮ層の代わりに用いることができ、Ｂ点の組成比を有するＡｌＧａＩｎＮ層をＡｌＧａＮ層の代わりに用いることもできる。
また、上記においては、ピエゾ効果膜がソース電極とドレイン電極との間の第２窒化物半導体層の表面の一部の領域上に形成された場合について説明したが、本発明においてはピエゾ効果膜がソース電極とドレイン電極との間の第２窒化物半導体層の表面全部の領域上に形成されてもよい。
また、上記においては、ゲート電極がピエゾ効果膜の表面の一部の領域上に形成された場合について説明したが、本発明においてはゲート電極がピエゾ効果膜の表面全部の領域上に形成されてもよい。
（実施例１）
図１に示す断面構造を有する実施例１のＦＥＴを作製した。このＦＥＴの作製においては、まずＳｉＣからなる半導体基板１のＳｉ原子面上にＡｌＮからなるバッファ層２（厚さ２０ｎｍ）を半導体基板１の温度が１２００℃のもとでＭＯＣＶＤ（有機金属気相堆積）法によって成長させた。次に、半導体基板１の温度が１１００℃のもとで、ＧａＮからなる第１窒化物半導体層３（格子定数ａ1＝３．１８９Å、Ｅｇ1＝３．４２ｅＶ）を厚さ３μｍに成長させた。その上に、半導体基板１の温度が１１００℃のもとで、Ａｌ0.3Ｇａ0.7Ｎからなる第２窒化物半導体層４（ａ2＝３．１６６Å、Ｅｇ2＝４．０２ｅＶ）を厚さ２０ｎｍに成長させた。
その後、ソース電極５ａおよびドレイン電極５ｂを形成するために、フォトリソグラフィ法を用いてレジストのパターニングを行ってから、Ｈｆ膜（厚さ１０ｎｍ）／Ａｌ膜（厚さ１００ｎｍ）／Ｈｆ膜（厚さ４０ｎｍ）／Ａｕ膜（厚さ２４０ｎｍ）をこの順で積層して多層金属膜を形成し、リフトオフ後に８２５℃で３０秒の熱処理を行なった。
さらに、第２窒化物半導体層４上でソース電極５ａおよびドレイン電極５ｂ以外の領域において、ピエゾ効果膜６としてＢａＴｉＯ3膜を室温（２５℃）におけるスパッタ法によって５００ｎｍの厚さに堆積した。ここで、スパッタ法としては、ＢａＴｉＯ3ターゲットを用いて、ＡｒとＯ2を混合したプラズマによる反応性スパッタリングを行なった。また、ピエゾ効果膜６が内部応力として引張応力を得るために、スパッタ圧はたとえば０．５Ｐａとした。そして、ピエゾ効果膜６上にＡｕからなるゲート電極７を形成した。
図１０は、このようにして作製した実施例１のＦＥＴの電流−電圧特性を示す模式的グラフである。すなわち、このグラフにおいて、横軸はソース・ドレイン間電圧ＶDSを表し、縦軸はドレイン電流ＩDを表している。図１０から分かるように、実施例１のＦＥＴにおいては、ゲート電圧Ｖｇが０Ｖの場合にはドレイン電流が流れなかった（ＩD＝０）。
したがって、実施例１のＦＥＴにおいては、ノーマリオフタイプのＦＥＴが実現できていることが確認された。
よって、実施例１のＦＥＴにおいては、ピエゾ効果膜６の第２窒化物半導体層４側の表面における残留分極密度が、第１窒化物半導体層３と第２窒化物半導体層４との界面における２次元電子ガス層の電荷密度以上であって、ピエゾ効果膜６の第２窒化物半導体層４側の表面にマイナス電荷が存在しているために、ピエゾ効果膜６の形成領域に対応する領域に位置する２次元電子ガス層を構成する２次元電子ガスが打ち消され、ピエゾ効果膜６の形成外領域に対応する領域のみに２次元電子ガス層が存在していると考えられる。
（実施例２）
図１１に示す断面構造を有する実施例２のＦＥＴを作製した。このＦＥＴの作製においては、まずＳｉからなる半導体基板３１上にＡｌＮ層／ＧａＮ層の多層膜からなるバッファ層３２を堆積した。次に、半導体基板３１の温度が１０００℃のもとで、ＧａＮからなる第１窒化物半導体層３３（格子定数ａ1＝３．１８９Å、Ｅｇ1＝３．４２ｅＶ）を厚さ１μｍに成長させた。その上に、半導体基板３１の温度が１１００℃のもとで、Ａｌ0.2Ｇａ0.8Ｎからなる第２窒化物半導体層３４（ａ2＝３．１７４Å、Ｅｇ2＝３．８０ｅＶ）を厚さ３０ｎｍに成長させた。
その後は、実施例１と同様にして、ソース電極５ａ、ドレイン電極５ｂ、ピエゾ効果膜６およびゲート電極７をそれぞれ形成して、実施例２のＦＥＴを作製した。
このようにして作製した実施例２のＦＥＴの電流−電圧特性を実施例１と同様にして確認したところ、実施例２のＦＥＴにおいては、ゲート電圧Ｖｇが０Ｖの場合にはドレイン電流が流れなかった。
したがって、実施例２のＦＥＴにおいては、ノーマリオフタイプのＦＥＴが実現できていることが確認された。
よって、実施例２のＦＥＴにおいても、ピエゾ効果膜６における残留分極密度が、第１窒化物半導体層３３と第２窒化物半導体層３４との界面における２次元電子ガス層の電荷密度以上であって、ピエゾ効果膜６の第２窒化物半導体層３４側の表面にマイナス電荷が分極しているため、ピエゾ効果膜６の形成領域に対応する領域に位置する２次元電子ガス層を構成する２次元電子ガスが打ち消され、ピエゾ効果膜６の形成外領域に対応する領域のみに２次元電子ガス層が存在していると考えられる。
（実施例３）
図５に示す断面構造を有する実施例３のＦＥＴを作製した。実施例１および実施例２のＦＥＴにおいては、第１窒化物半導体層の上表面（電極形成側の表面）および第２窒化物半導体層の上表面（電極形成側の表面）がそれぞれＧａ原子面となるように積層されているが、実施例３のＦＥＴにおいては、第１窒化物半導体層の上表面（電極形成側の表面）および第２窒化物半導体層の上表面（電極形成側の表面）がそれぞれＮ原子面となるように積層されている。
このＦＥＴの作製においては、まずＳｉＣからなる半導体基板１１のＣ原子面上にＡｌＮからなるバッファ層１２、ＡｌＧａＮからなる第１窒化物半導体層１３およびＧａＮからなる第２窒化物半導体層１４をこの順序で成長させた。
ここで、第１窒化物半導体層１３の格子定数ａ1と第２窒化物半導体層１４の格子定数ａ2との関係はａ1＜ａ2であって（ＡｌＧａＮからなる第１窒化物半導体層１３の格子定数ａ1は、Ａｌの混晶比が大きいほどＧａＮからなる第２窒化物半導体層１４の格子定数ａ2よりも小さくなる）、第１窒化物半導体層１３のバンドギャップＥｇ1と第２窒化物半導体層１４のバンドギャップＥｇ2との関係はＥｇ1＞Ｅｇ2であった。
実施例３のＦＥＴにおいては、実施例１および実施例２のＦＥＴとは逆に、ＧａＮからなる第２窒化物半導体層１４は内部応力として圧縮応力を有することになる。そして、上述したように、第１窒化物半導体層１３および第２窒化物半導体層１４はそれぞれＮ原子面が上表面となるようにして積層されているので、第１窒化物半導体層１３と第２窒化物半導体層１４の界面の第２窒化物半導体層１４側に２次元電子ガス層が形成されていると考えられる。
このようにして作製した実施例３のＦＥＴの電流−電圧特性を実施例１と同様にして確認したところ、実施例３のＦＥＴにおいては、ゲート電圧Ｖｇが０Ｖの場合にはドレイン電流が流れなかった。
したがって、実施例３のＦＥＴにおいては、ノーマリオフタイプのＦＥＴが実現できていることが確認された。
よって、実施例３のＦＥＴにおいても、ピエゾ効果膜６の第２窒化物半導体層１４側の表面における残留分極密度が、第１窒化物半導体層１３と第２窒化物半導体層１４との界面における２次元電子ガス層の電荷密度以上であって、ピエゾ効果膜６の第２窒化物半導体層１４側の表面にプラス電荷が分極しているために、ピエゾ効果膜６の形成領域に対応する領域に位置する２次元電子ガス層を構成する２次元電子ガスが打ち消され、ピエゾ効果膜６の形成外領域に対応する領域のみに２次元電子ガス層が存在していると考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によれば、窒化物半導体層のヘテロ構造を含むノーマリオフタイプのＦＥＴを提供することができる。
本発明のＦＥＴの好ましい一例の模式的な断面図である。 従来のＦＥＴの一部の模式図である。 本発明のＦＥＴの好ましい一例の一部を示す模式図である。 本発明に用いられるピエゾ効果膜の残留分極密度の変化の一例を示す図である。 本発明のＦＥＴの好ましい他の一例の模式的な断面図である。 従来のＦＥＴの一部の模式図である。 本発明のＦＥＴの好ましい他の一例の一部を示す模式図である。 本発明に用いられるピエゾ効果膜が分極していない状態の一例と分極している状態の一例を示す模式図である。 ＡｌＧａＩｎＮにおいて、Ｉｎ組成比とＡｌ組成比に依存する格子定数およびバンドギャップを示すグラフである。 実施例１のＦＥＴの電流−電圧特性を示す模式的グラフである。 実施例２のＦＥＴの模式的な断面図である。 ノーマリオンタイプのＦＥＴのＩD−ＶDS特性の一例の模式的グラフである。 ノーマリオフタイプのＦＥＴのＩD−ＶDS特性の一例の模式的グラフである。
符号の説明
１，１１，３１ 半導体基板、２，１２，３２ バッファ層、３，１３，３３ 第１窒化物半導体層、４，１４，３４ 第２窒化物半導体層、５ａ ソース電極、５ｂ ドレイン電極、６ ピエゾ効果膜、７ ゲート電極、１０ ２次元電子ガス層、２０，２２ 領域、２１ ２次元電子ガス、２４ マイナス電荷、２５ プラス電荷。

Claims (9)

  1. 格子定数ａ1およびバンドギャップＥｇ1を有する第１窒化物半導体層と、
    前記第１窒化物半導体層上に積層されていて格子定数ａ2およびバンドギャップＥｇ2を有する第２窒化物半導体層と、
    前記第２窒化物半導体層上に形成されたソース電極およびドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の少なくとも一部の領域において前記第２窒化物半導体層上に形成されたピエゾ効果膜と、
    前記ピエゾ効果膜の少なくとも一部の領域上に形成されたゲート電極とを含み、
    前記格子定数ａ1とａ2との関係がａ1＜ａ2であり、
    前記バンドギャップＥｇ1とＥｇ2との関係がＥｇ1＞Ｅｇ2であり、
    前記ピエゾ効果膜の前記第２窒化物半導体層側の表面における残留分極密度が、前記第１窒化物半導体層と前記第２窒化物半導体層との界面における２次元電子ガス層の電荷密度以上であって、前記ピエゾ効果膜の前記第２窒化物半導体層側の表面にプラス電荷が分極していることを特徴とする、電界効果型トランジスタ。
  2. 前記ピエゾ効果膜が、ペロブスカイト構造の酸化物からなることを特徴とする、請求項１に記載の電界効果型トランジスタ。
  3. 前記ペロブスカイト構造の酸化物は、ＢａとＴｉを含む酸化物、ＰｂとＬａとＺｒとＴｉを含む酸化物、ＳｒとＢｉとＴａを含む酸化物、ＢｉとＴｉを含む酸化物、ＬｉとＮｂを含む酸化物、またはＳｒとＮｂを含む酸化物であることを特徴とする、請求項２に記載の電界効果型トランジスタ。
  4. 前記ピエゾ効果膜が、蛍石構造のフッ化物からなることを特徴とする、請求項１に記載の電界効果型トランジスタ。
  5. 前記蛍石構造のフッ化物は、ＢａとＭｇを含むフッ化物またはＢａとＭｎを含むフッ化物であることを特徴とする、請求項４に記載の電界効果型トランジスタ。
  6. 前記ピエゾ効果膜がスパッタ法で形成されたものであることを特徴とする、請求項１から５のいずれかに記載の電界効果型トランジスタ。
  7. 前記ピエゾ効果膜が、スパッタ法によって１Ｐａより大きな雰囲気圧力下で形成されたものであることを特徴とする、請求項１に記載の電界効果型トランジスタ。
  8. 格子定数ａ1およびバンドギャップＥｇ1を有する第１窒化物半導体層と、
    前記第１窒化物半導体層上に積層されていて格子定数ａ2およびバンドギャップＥｇ2を有する第２窒化物半導体層と、
    前記第２窒化物半導体層上に形成されたソース電極およびドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の少なくとも一部の領域において前記第２窒化物半導体層上に形成されたピエゾ効果膜と、
    前記ピエゾ効果膜の少なくとも一部の領域上に形成されたゲート電極とを含み、
    前記格子定数ａ1とａ2との関係がａ1＞ａ2であり、
    前記バンドギャップＥｇ1とＥｇ2との関係がＥｇ1＜Ｅｇ2であり、
    前記ピエゾ効果膜の前記第２窒化物半導体層側の表面における残留分極密度が、前記第１窒化物半導体層と前記第２窒化物半導体層との界面における２次元電子ガス層の電荷密度以上であって、前記ピエゾ効果膜の前記第２窒化物半導体層側の表面にマイナス電荷が分極しており、
    前記ピエゾ効果膜は、前記第２窒化物半導体層に圧縮応力を及ぼしていることを特徴とする、電界効果型トランジスタ。
  9. 格子定数ａ1およびバンドギャップＥｇ1を有する第１窒化物半導体層と、
    前記第１窒化物半導体層上に積層されていて格子定数ａ2およびバンドギャップＥｇ2を有する第２窒化物半導体層と、
    前記第２窒化物半導体層上に形成されたソース電極およびドレイン電極と、
    前記ソース電極と前記ドレイン電極との間の少なくとも一部の領域において前記第２窒化物半導体層上に形成されたピエゾ効果膜と、
    前記ピエゾ効果膜の少なくとも一部の領域上に形成されたゲート電極とを含み、
    前記格子定数ａ1とａ2との関係がａ1＜ａ2であり、
    前記バンドギャップＥｇ1とＥｇ2との関係がＥｇ1＞Ｅｇ2であり、
    前記ピエゾ効果膜の前記第２窒化物半導体層側の表面における残留分極密度が、前記第１窒化物半導体層と前記第２窒化物半導体層との界面における２次元電子ガス層の電荷密度以上であって、前記ピエゾ効果膜の前記第２窒化物半導体層側の表面にプラス電荷が分極しており、
    前記ピエゾ効果膜は、前記第２窒化物半導体層に引張応力を及ぼしていることを特徴とする、電界効果型トランジスタ。
JP2006143069A 2006-05-23 2006-05-23 電界効果型トランジスタ Expired - Fee Related JP4226020B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006143069A JP4226020B2 (ja) 2006-05-23 2006-05-23 電界効果型トランジスタ
US11/802,373 US7425721B2 (en) 2006-05-23 2007-05-22 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006143069A JP4226020B2 (ja) 2006-05-23 2006-05-23 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2007317729A JP2007317729A (ja) 2007-12-06
JP4226020B2 true JP4226020B2 (ja) 2009-02-18

Family

ID=38748744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006143069A Expired - Fee Related JP4226020B2 (ja) 2006-05-23 2006-05-23 電界効果型トランジスタ

Country Status (2)

Country Link
US (1) US7425721B2 (ja)
JP (1) JP4226020B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101205872B1 (ko) 2011-05-09 2012-11-28 삼성전자주식회사 질화갈륨계 반도체 소자 및 그 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP2009231396A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
WO2010022038A2 (en) * 2008-08-19 2010-02-25 University Of Florida Research Foundation, Inc. Pressure sensing
WO2010064706A1 (ja) * 2008-12-04 2010-06-10 日本電気株式会社 半導体装置
JP5582378B2 (ja) * 2009-02-27 2014-09-03 サンケン電気株式会社 電界効果半導体装置及びその製造方法
WO2011132284A1 (ja) 2010-04-22 2011-10-27 富士通株式会社 半導体装置及びその製造方法、電源装置
KR20140066015A (ko) 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
KR101851549B1 (ko) * 2014-03-14 2018-04-24 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 피에조 저항체를 채널에 사용한 트랜지스터 및 전자회로
CN104157679B (zh) * 2014-08-27 2017-11-14 电子科技大学 一种氮化镓基增强型异质结场效应晶体管
JP7390654B2 (ja) * 2020-02-12 2023-12-04 株式会社デンソー スイッチング素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004335960A (ja) 2003-05-12 2004-11-25 Kri Inc 電界効果型トランジスタ
JP3866703B2 (ja) 2003-08-29 2007-01-10 株式会社東芝 半導体装置
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4607506B2 (ja) 2004-07-16 2011-01-05 株式会社東芝 半導体装置
JP4745652B2 (ja) 2004-11-30 2011-08-10 シャープ株式会社 半導体装置
JP2006269534A (ja) 2005-03-22 2006-10-05 Eudyna Devices Inc 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
JP4369438B2 (ja) 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP2007109830A (ja) 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007165719A (ja) 2005-12-15 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101205872B1 (ko) 2011-05-09 2012-11-28 삼성전자주식회사 질화갈륨계 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US7425721B2 (en) 2008-09-16
US20070272969A1 (en) 2007-11-29
JP2007317729A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4226020B2 (ja) 電界効果型トランジスタ
JP4369438B2 (ja) 電界効果型トランジスタ
JP5805830B2 (ja) 半導体装置
JP5116977B2 (ja) 半導体素子
JP4282708B2 (ja) 窒化物系半導体装置
JP4592938B2 (ja) 半導体装置
JP6642883B2 (ja) 窒化物半導体装置およびその製造方法
WO2009116281A1 (ja) 半導体装置および半導体装置の製造方法
JP5878317B2 (ja) 半導体装置及び半導体装置の製造方法
JP5684574B2 (ja) 半導体装置
US20070045639A1 (en) Semiconductor electronic device
WO2009081584A1 (ja) 半導体装置
JP2007067240A (ja) 窒化物系半導体装置
JP2008306130A (ja) 電界効果型半導体装置及びその製造方法
JP2016072358A (ja) 半導体装置およびその製造方法
JP2012114320A (ja) 窒化物半導体電界効果トランジスタ
JP5582378B2 (ja) 電界効果半導体装置及びその製造方法
CN111834435A (zh) 高电子迁移率晶体管
JP2011171440A (ja) Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
JP4745652B2 (ja) 半導体装置
JP6974049B2 (ja) 半導体装置および半導体装置の製造方法
JP4479886B2 (ja) 半導体装置
JP2010153748A (ja) 電界効果半導体装置の製造方法
JP4836111B2 (ja) 半導体装置
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees