JP4225507B2 - 積層コンデンサ - Google Patents

Description

本発明は、積層コンデンサに関する。

ＩＣの電源ラインでノイズフィルタとして用いられる積層コンデンサでは、高周波帯域（例えば１００ＭＨｚ以上）のノイズを除去するため、高周波帯域において優れた減衰特性が求められる。

特許文献１に開示された貫通型積層コンデンサでは、誘電体基体の幅方向でみた両側部に第１、第２の外部電極が備えられ、誘電体基体の長さ方向でみた両端部に第３、第４の外部電極が備えられている。更に、誘電体基体の内部には、第１、第２の電極パターンが誘電体層を介して交互に積層されている。第１の電極パターンは、第１、第２の外部電極の双方に接続される内部電極を備える。第２の電極パターンは、第３、第４の外部電極の双方に接続される内部電極を備える。
特開平１−２０６６１５号公報

しかしながら、特許文献１の貫通型積層コンデンサでは、第２の電極パターンに、第３、第４の外部電極の双方に接続される内部電極のみが形成され、他の内部電極は形成されない。このような構造の場合、高周波帯域における減衰特性を向上するのに限界が生じる。

本発明は、上記問題点に鑑みてなされたものであり、高周波帯域における減衰特性を向上し得る積層コンデンサを提供することを目的とする。

上述した課題を解決するため、本発明に係る積層コンデンサは、コンデンサ素体と、コンデンサ素体の外面に設けられた第１乃至第４の外部電極とを含む。

前記コンデンサ素体は、誘電体層を介して交互に積層された第１、第２の電極パターンを備えている。前記第１の電極パターンは、第１の内部電極を備えており、前記第１の内部電極は、前記第１、第２の外部電極の双方に接続されている。

前記第２の電極パターンは、第２の内部電極と、第３の内部電極とを備えており、前記第２の内部電極は、前記第３、第４の外部電極の双方に接続されており、前記第３の内部電極は、前記第２の内部電極と同層に備えられ、前記第３、第４の外部電極の一方に接続されている。

上述した本発明に係る積層コンデンサにおいて、コンデンサ素体は、誘電体層を介して交互に積層された第１、第２の電極パターンを備えている。第１の電極パターンは、第１の内部電極を備えており、第１の内部電極は、第１、第２の外部電極の双方に接続されている。第２の電極パターンは、第２の内部電極を備えており、第２の内部電極は、第３、第４の外部電極の双方に接続されている。従って、第１、第２の内部電極による貫通コンデンサの基本的構造が得られる。

第２の電極パターンには、更に第３の内部電極が備えられている。第３の内部電極は、第２の内部電極と同層に備えられ、第３、第４の外部電極の一方に接続されている。従って、貫通コンデンサに、第１、第３の内部電極による一般コンデンサを付加した構造が得られる。電気回路的にみると、貫通コンデンサと、一般コンデンサとの複合コンデンサが得られることになる。従って、高周波帯域において減衰特性を向上することが可能となり、高周波帯域のノイズを除去することができる。

次に、好ましい実施の態様について述べる。

一つの実施態様では、第２の電極パターンは、更に第４の内部電極を備えており、第４の内部電極は、第２の内部電極と同層に備えられ、第３、第４の外部電極の他方に接続されている。かかる構成によれば、第１、第３の内部電極による一般コンデンサに加えて、第１、第４の内部電極による一般コンデンサが付加されることになる。電気回路的にみると、第３、第４の外部電極の双方に一般コンデンサが備えられることになる。従って、高周波帯域において減衰特性を更に向上することが可能となり、高周波帯域のノイズを更に除去することができる。

好ましくは、第３、第４の内部電極は、電極面積が互いに等しい、
もう一つの実施態様では、第２の電極パターンは、更に第５の内部電極を備えており、第５の内部電極は、第２の内部電極と同層に備えられ、第３の内部電極との関係でみて同一の外部電極に接続されている。かかる構成によれば、第１、第５の内部電極による一般コンデンサが付加されることになり、一般コンデンサの個数が更に増大する。従って、高周波帯域のノイズを更に除去することができる。

好ましくは、第２の電極パターンは、更に第６の内部電極を備えており、第６の内部電極は、第２の内部電極と同層に備えられ、第４の内部電極との関係でみて同一の外部電極に接続されている。かかる構成によれば、第１、第６の内部電極による一般コンデンサが付加されることになる。従って、第３、第４の外部電極にそれぞれ２つの一般コンデンサが備えられることになり、高周波帯域のノイズを更に除去することができる。

更に好ましくは、第３、第４の内部電極は、電極面積が互いに等しく、第５、第６の内部電極は、電極面積が互いに等しい。

また、第３乃至第６の内部電極は、電極面積が互いに等しくてもよい。

更にもう一つの実施態様では、第２の内部電極は、蛇行パターンを含む。かかる構成によれば、蛇行パターンによるインダクタンス成分が付加され、電気回路的にみると、π型のフィルタ回路が得られることになる。従って、高周波帯域のノイズを更に除去することができる。

更にもう一つの実施態様では、第２の内部電極は、蛇行ラインと、第１の領域と、第２の領域とを含んでいる。第１の領域は、一端が第３の外部電極に接続されている。第２の領域は、一端が第４の外部電極に接続され、他端が蛇行ラインを介して第１の領域の他端に接続されている。かかる構成によれば、第１、第２の領域で電極面積を確保しながら狭幅の蛇行ラインを設定し、蛇行ラインによるインダクタンス成分を増大させることができる。

更にもう一つの実施態様では、コンデンサ素体は、第１、第２の電極パターンの積層方向に垂直な長さ方向でみた端面を有している。第２の電極パターンは、第１の接続電極を備えており、第１の接続電極は、コンデンサ素体の端面付近で第２、第３の内部電極の双方に接続され、コンデンサ素体の端面に引き出されている。かかる構成によれば、コンデンサ素体の上記端面に、第２、第３の内部電極に接続されるべき外部電極（第３、第４の外部電極の何れか）を設け、コンデンサ素体の幅方向でみた当該外部電極の電極幅が狭い場合でも、第２、第３の内部電極と、当該外部電極との間で、第１の接続電極による良好な接続性を確保することができる。

以上述べたように、本発明によれば、高周波帯域における減衰特性を向上し得る積層コンデンサを提供することができる。

図１は、本発明に係る積層コンデンサの一実施形態を示す外観斜視図、図２は、図１の２−２線に沿った断面を示す模式図である。まず図１を参照すると、本発明に係る積層コンデンサは、コンデンサ素体１と、第１〜第４の外部電極２１〜２４とを含む。

コンデンサ素体１は、長さ方向Ｘ、幅方向Ｙ及び厚み方向Ｚで定義される略直方体形状であり、長さ方向Ｘに相対する端面１０３、１０４と、幅方向Ｙに相対する側面１０１、１０２とを有する。

第１〜第４の外部電極２１〜２４は、コンデンサ素体１の外面に設けられている。詳しくは、第１、第２の外部電極２１、２２がコンデンサ素体１の側面１０１、１０２に設けられており、第３、第４の外部電極２３、２４がコンデンサ素体１の端面１０３、１０４に設けられている。第１、第２の外部電極２１、２２は対照的な配置であり、第３、第４の外部電極２３、２４も対照的な配置であるので、手前側に図示された第２、第３の外部電極２２、２３について代表的に説明する。

まず、第３の外部電極２３は、コンデンサ素体１の側面１０３全体に亙って形成されており、幅方向Ｙでみた所定の電極幅Ｗ２を有する。第４の外部電極２４についても同様である。

次に、第２の外部電極２２は、コンデンサ素体の側面１０２において第３、第４の外部電極２３、２４から間隔を隔てて形成されており、長さ方向Ｘでみた所定の電極幅Ｗ１を有する。第１の外部電極２１についても同様である。

本実施形態では、第３、第４の外部電極２３、２４の電極幅Ｗ２が、第１、第２の外部電極２１、２２の電極幅Ｗ１よりも大きく設定されている。

次に図２を参照すると、コンデンサ素体１は、誘電体層を介して交互に積層された第１、第２の電極パターン３１、３２を備えている。詳しくは、第１、第２の電極パターン３１、３２は、誘電体層を介してコンデンサ素体１の厚み方向Ｚに積層され、積層数（第１、第２の電極パターンの合計層数）は、例えば１００層以上である。第１、第２の電極パターン３１、３２は、例えばＮｉで構成され、誘電体層は例えばチタン酸バリウムを主成分とする誘電体材料で構成される。

図３は、図１及び図２に示した積層コンデンサにおいて第１、第２の電極パターンの構成を示す図である。図示において、コンデンサ素体には、長さ方向Ｘに相対する二辺１１３、１１４と、幅方向Ｙに相対する二辺１１１、１１２とが現れている。

まず、第１の電極パターン３１は、第１の内部電極４１を備えている。第１の内部電極４１は、第１、第２の外部電極２１、２２に接続されている。詳しくは、第１の内部電極４１は、長さ方向Ｘ及び幅方向Ｙで定義される略長方形状であり、幅方向Ｙの両端に引き出し部を有する。これらの引き出し部は、それぞれ、コンデンサ素体の幅方向Ｙの辺１１１、１１２に引き出され、第１、第２の外部電極２１、２２に接続されている。第１の内部電極４１は、第３、第４の外部電極２３、２４には接続されていない。

次に、第２の電極パターン３２は、第２の内部電極４２と、第３の内部電極４３と、第４の内部電極４４とを備えている。第２の内部電極４２は、第３、第４の外部電極２３、２４に接続されている。詳しくは、第２の内部電極４２は、コンデンサ素体の辺１１２、１１３が合する隅部から辺１１１、１１４が合する隅部まで蛇行して延びている。更に、第２の内部電極４２の蛇行パターンの両端が、コンデンサ素体の長さ方向Ｘの辺１１３、１１４に引き出され、第３、第４の外部電極２３、２４に接続されている。第２の内部電極４２は、第１、第２の外部電極２１、２２には接続されていない。

第３の内部電極４３は、第２の内部電極４２と同層に備えられ、第３の外部電極２３に接続されている。詳しくは、第３の内部電極４３は、コンデンサ素体の辺１１１、１１３が合する隅部に配置され、蛇行パターンでなる第２の内部電極４２から間隔を隔てている。更に、第３の内部電極４３の長さ方向Ｘの一端が、コンデンサ素体の辺１１３に引き出され、第３の外部電極２３に接続されている。第３の内部電極４３は、第１、第２、第４の外部電極２１、２２、２４には接続されていない。

第４の内部電極４４は、第２の内部電極４２と同層に備えられ、第３の外部電極２３に接続されている。詳しくは、第４の内部電極４４は、コンデンサ素体の辺１１２、１１４が合する隅部に配置され、蛇行パターンでなる第２の内部電極４２から間隔を隔てている。更に、第４の内部電極４４の長さ方向Ｘの一端が、コンデンサ素体の辺１１４に引き出され、第４の外部電極２４に接続されている。第４の内部電極４４は、第１、第２、第３の外部電極２１、２２、２３には接続されていない。

図２及び図３を参照して説明したように、コンデンサ素体１は、誘電体層を介して交互に積層された第１、第２の電極パターン３１、３２を備えている。第１の電極パターン３１は、第１の内部電極４１を備えており、第１の内部電極４１は、第１、第２の外部電極２１、２２の双方に接続されている。第２の電極パターン３２は、第２の内部電極４２を備えており、第２の内部電極４２は、第３、第４の外部電極２３、２４の双方に接続されている。従って、第１、第２の内部電極４１、４２による貫通コンデンサの基本的構造が得られる。

第２の電極パターン３２には、更に第３の内部電極４３が備えられている。第３の内部電極４３は、第２の内部電極４２と同層に備えられ、第３、第４の外部電極２３、２４の一方、即ち、第３の外部電極２３に接続されている。従って、貫通コンデンサに、第１、第３の内部電極４１、４３による一般コンデンサを付加した構造が得られる。

図４は、図１〜図３に示した積層コンデンサの電気回路図である。第１、第２の内部電極４１、４２による貫通コンデンサＣ１は、第３の外部電極２３と第４の外部電極２４との間に構成される。第１、第３の内部電極４１、４３による一般コンデンサＣ２は、貫通コンデンサＣ１からみて第３の外部電極２３の側に構成される。従って、貫通コンデンサＣ１と、一般コンデンサＣ２との複合コンデンサが得られ、高周波帯域において減衰特性を向上することが可能となる。よって、高周波帯域のノイズを除去することができる。

図３を参照して説明したように、第２の電極パターン３１は、更に第４の内部電極４４を備えている。第４の内部電極４４は、第２の内部電極４２と同層に備えられ、第３、第４の外部電極２３、２４の他方、即ち、第４の外部電極２４に接続されている。かかる構成によれば、第１、第３の内部電極４１、４３による一般コンデンサに加えて、第１、第４の内部電極４１、４４による一般コンデンサが付加されることになる。詳しくは、図４に示すように、第４の内部電極４１、４４による一般コンデンサＣ３は、貫通コンデンサＣ１からみて第４の外部電極２４の側に構成される。従って、第３、第４の外部電極２３、２４の両側にそれぞれ一般コンデンサＣ２、Ｃ３が備えられることになり、高周波帯域のノイズを更に除去することができる。

更に図３を参照して説明したように、第２の内部電極４２は、蛇行パターンを含む。かかる構成によれば、図４に示すように、蛇行パターンによるインダクタンス成分Ｌ１が貫通コンデンサＣ１に付加され、π型のフィルタ回路が得られることになる。従って、高周波帯域のノイズを更に除去することができる。

更に図３を参照すると、第３、第４の内部電極４３、４４は、電極面積が互いに等しく設定されている。かかる構成によれば、第１、第３の内部電極４１、４３による一般コンデンサＣ２、及び、第１、第４の内部電極４１、４４による一般コンデンサＣ３について、静電容量を同一の値に設定することができる（図４参照）。従って、第３、第４の外部電極２３、２４の方向性に煩わされることなく積層コンデンサを回路基板等に実装することが可能となる。

次に、具体的な実施例及び比較例の実験データを挙げて説明する。

＜実施例１＞
実施例１の積層コンデンサは、図１〜図３を参照して説明した通りの構成である。詳細な設計値については、次の通り。
外観寸法（長さ方向Ｘでみた長さ、幅方向Ｙ
でみた幅及び厚み方向Ｚでみた厚み）： ２．０ｍｍ×１．０ｍｍ×１．２５ｍｍ
積層数（第１、第２の電極パターンの合計層数）：１３０層
貫通コンデンサＣ１の静電容量値： １．５μＦ
一般コンデンサＣ２の静電容量値： １．０μＦ
一般コンデンサＣ３の静電容量値： １．０μＦ

＜比較例１＞
比較例１の積層コンデンサは、図５に示した通りの構成である。図示において、図１〜図３に現れた構成部分と同一性ある構成部分には、同一の参照符号を付してある。比較例１の積層コンデンサでは、第２の電極パターン３２に、第３、第４の外部電極２３、２４の双方に接続される内部電極４２のみが形成され、他の内部電極は形成されていない。他の点については実施例１の積層コンデンサと同様である。

図６は、実施例１及び比較例１の減衰特性を示すグラフである。図示において横軸は周波数（Ｈｚ）を表し、縦軸は減衰量（ｄＢ）を表す。曲線Ｕ１は実施例１の積層コンデンサの減衰特性を表し、曲線Ｕ２は比較例１の積層コンデンサの減衰特性を表す。曲線Ｕ１、Ｕ２を参照すると、比較例１の積層コンデンサとの対比において、実施例１の積層コンデンサは、例えば１００ＭＨｚ以上の高周波帯域で優れた減衰特性を有することがわかる。

図７は、本発明に係る積層コンデンサの別の実施形態において第１、第２の電極パターンの構成を示す図である。図示において図１〜図３に現れた構成部分と同一性ある構成部分には、同一の参照符号を付し、重複説明をできるだけ省略する。

図１〜図３に示した実施形態との対比において、本実施形態では、第２の内部電極４２は、蛇行ライン４２０と、第１の領域４２１と、第２の領域４２２とを含んでいる。第１の領域４２１は、コンデンサ素体の辺１１２、１１３が合する隅部に配置されており、一端が第３の外部電極２３に接続されている。

蛇行ライン４２０は、折り返し部と、折り返し部で接続される複数の直線部分とから構成することができる。図示の蛇行ライン４２０は、折り返し部を２つ備えた構成となっているが、折り返し部の個数は１以上の任意の数をとり得る。

第２の領域４２２は、コンデンサ素体の辺１１１、１１４が合する隅部に配置されており、一端が第４の外部電極２４に接続されている。第２の領域４２２の他端は、蛇行ライン４２０を介して第１の領域４２１の他端に接続されている。

図７を参照して説明したように、第２の内部電極４２の第１の領域４２１は、一端が第３の外部電極２３に接続されている。第２の領域４２２は、一端が第４の外部電極２４に接続され、他端が蛇行ライン４２０を介して第１の領域４２１の他端に接続されている。かかる構成によれば、第１、第２の領域４２１、４２２で電極面積を確保しながら狭幅の蛇行ライン４２０を設定し、蛇行ライン４２０によるインダクタンス成分を増大させることができる。

図８は、本発明に係る積層コンデンサの更に別の実施形態において第１、第２の電極パターンの構成を示す図である。図示において図１〜図３に現れた構成部分と同一性ある構成部分には、同一の参照符号を付し、重複説明をできるだけ省略する。

図１〜図３に示した実施形態との対比において、本実施形態では、第２の内部電極４２は、コンデンサ素体の辺１１３から辺１１４まで、長さ方向Ｘに沿って直線状に延びている。詳しくは、第２の内部電極４２は、長さ方向Ｘ及び幅方向Ｙで定義される長方形状であり、長さ方向Ｘの両端が、コンデンサ素体の辺１１３、１１４に引き出され、第３、第４の外部電極２３、２４に接続されている。

第３の内部電極４３は、第２の内部電極４２から幅方向Ｙの間隔を隔て、コンデンサ素体の辺１１２側に配置されている。第３の内部電極４３の長さ方向Ｘの一端は、コンデンサ素体の辺１１３に引き出され、第３の外部電極２３に接続されており、他端はコンデンサ素体の辺１１４から間隔を隔てている。

第４の内部電極４４は、第２の内部電極４２から幅方向Ｙの間隔を隔て、コンデンサ素体の辺１１１側に配置されている。第４の内部電極４４の長さ方向Ｘの一端は、コンデンサ素体の辺１１４に引き出され、第４の外部電極２４に接続されており、他端はコンデンサ素体の辺１１３から間隔を隔てている。

図９は、本発明に係る積層コンデンサの更に別の実施形態において第１、第２の電極パターンの構成を示す図である。図示において図８に現れた構成部分と同一性ある構成部分には、同一の参照符号を付し、重複説明をできるだけ省略する。

図８に示した実施形態との対比において、本実施形態では、第２の電極パターン３２は、更に第５の内部電極４５と、第６の内部電極４６とを備える。

第５の内部電極４５は、第２の内部電極４２と同層に備えられ、第３の内部電極４３との関係でみて同一の外部電極、即ち、第３の外部電極２３に接続されている。詳しくは、第５の内部電極４５は、第２の内部電極４２から幅方向Ｙの間隔を隔て、コンデンサ素体の辺１１２側に配置されている。即ち、第５の内部電極４５は、第２の内部電極４２を挟んで第３の内部電極４３とは反対側に配置されることになる。第５の内部電極４５は、第１、第２、第４の外部電極２１、２２、２４には接続されていない。

第６の内部電極４６は、第２の内部電極４２と同層に備えられ、第４の内部電極４４との関係でみて同一の外部電極、即ち、第４の外部電極２４に接続されている。詳しくは、第６の内部電極４６は、第２の内部電極４２から幅方向Ｙの間隔を隔て、コンデンサ素体の辺１１１側に配置されている。即ち、第６の内部電極４６は、第２の内部電極４２を挟んで第４の内部電極４４とは反対側に配置されることになる。第６の内部電極４６は、第１、第２、第３の外部電極２１、２２、２３には接続されていない。

図９を参照して説明したように、第２の電極パターン３２は、更に第５の内部電極４５と、第６の内部電極４６とを備えている。第５の内部電極４５は、第２の内部電極４２と同層に備えられ、第３の内部電極４３との関係でみて同一の外部電極、即ち、第３の外部電極２３に接続されている。第６の内部電極４６は、第２の内部電極４２と同層に備えられ、第４の内部電極４４との関係でみて同一の外部電極、即ち、第４の外部電極２４に接続されている。かかる構成によれば、第１、第５の内部電極４１、４５による一般コンデンサと、第１、第６の内部電極４１、４６による一般コンデンサとが付加されることになる。

図１０は、図９に示した積層コンデンサの電気回路図である。第１、第５の内部電極４１、４５による一般コンデンサＣ４は、貫通コンデンサＣ１からみて第３の外部電極２３の側に、即ち、一般コンデンサＣ２と同じ側に構成される。第１、第６の内部電極４１、４６による一般コンデンサＣ５は、貫通コンデンサＣ１からみて第４の外部電極２４の側に、即ち、一般コンデンサＣ３と同じ側に構成される。従って、第３、第４の外部電極２３、２４の両側にそれぞれ２つの一般コンデンサが備えられることになり、高周波帯域のノイズを更に除去することができる。

更に図９を参照すると、第３、第４の内部電極４３、４４は、電極面積が互いに等しく、第５、第６の内部電極４５、４６は、電極面積が互いに等しい。かかる構成によれば、第３の外部電極２３に備えられる２つの一般コンデンサＣ２、Ｃ４の総静電容量と、第４の外部電極２４に備えられる２つの一般コンデンサＣ３、Ｃ５の総静電容量とを互いに同一の値に設定することができる（図１０参照）。従って、第３、第４の外部電極２３、２４の方向性に煩わされることなく積層コンデンサを回路基板等に実装することが可能となる。

図示実施形態では、第３の内部電極４３（第４の内部電極４４）と、第５の内部電極４５（第６の内部電極４６）とを異なる電極面積とした構成となっているが、第３〜第６の内部電極４３〜４６の全てを同一の電極面積とした構成もとり得る。

図１１は、本発明に係る積層コンデンサの更に別の実施形態において第１、第２の電極パターンの構成を示す図である。図示において図９に現れた構成部分と同一性ある構成部分には、同一の参照符号を付し、重複説明をできるだけ省略する。

図９に示した実施形態との対比において、本実施形態では、第２の内部電極４２は、長さ方向Ｘ及び幅方向Ｙで定義される十字形状であり、長さ方向Ｘの両端が、コンデンサ素体の辺１１３、１１４に引き出され、第３、第４の外部電極２３、２４に接続されている。第２の内部電極４２の幅方向Ｙの両端は、コンデンサ素体の辺１１１、１１２から間隔を隔てており、辺１１１、１１２に設けられた第１、第２の外部電極２１、２２には接続されていない。

第３の内部電極４３は、コンデンサ素体の辺１１１、１１３が合する隅部に配置され、十字形状でなる第２の内部電極４２から間隔を隔てている。第４〜第６の内部電極４４〜４６についても同様であり、第４〜第６の内部電極４４〜４６は、それぞれ、コンデンサ素体の辺１１２、１１４が合する隅部、辺１１２、１１３が合する隅部、及び、辺１１１、１１４が合する隅部に配置され、十字形状でなる第２の内部電極４２から間隔を隔てている。

本実施形態の積層コンデンサは、電気回路図については図９に示した積層コンデンサと同様であり、図１０の電気回路図を参照することにする。

再び図１１を参照すると、本実施形態の積層コンデンサでは、第３〜第６の内部電極４３〜４６は、電極面積が互いに等しい。かかる構成によれば、第１、第３の内部電極４１、４３による一般コンデンサＣ２、第１、第４の内部電極４１、４３による一般コンデンサＣ３、第１、第５の内部電極４１、４５による一般コンデンサＣ４、及び、第１、第６の内部電極４１、４６による一般コンデンサＣ４について静電容量を互いに同一の値に設定することができる（図１０参照）。従って、第３、第４の外部電極２３、２４の方向性に煩わされることなく積層コンデンサを回路基板等に実装することが可能となる。

図１２は、本発明に係る積層コンデンサの更に別の実施形態を示す外観斜視図、図１３は、図１２に示した積層コンデンサにおいて第１、第２の電極パターンの構成を示す図である。図示において図１〜図３に現れた構成部分と同一性ある構成部分には、同一の参照符号を付し、重複説明をできるだけ省略する。

まず、図１２を参照すると、第１、第２の外部電極２１、２２は、コンデンサ素体１の側面１０１、１０２に設けられ、第３、第４の外部電極２３、２４は、コンデンサ素体１の端面１０３、１０４に設けられている。本実施形態では、第１、第２の外部電極２１、２２の電極幅Ｗ１が、比較的大きな値に設定されている。詳しくは、第１、第２の外部電極２１、２２の電極幅Ｗ１が、第３、第４の外部電極２３、２４の電極幅Ｗ２よりも大きい。

更に図１３を参照すると、第１の内部電極４１は、幅方向Ｙの両端に引き出し部を有しており、これら２つの引き出し部が、それぞれ、コンデンサ素体の幅方向Ｙの辺１１１、１１２に引き出され、第１、第２の外部電極２１、２２に接続されている。本実施形態では、第１の内部電極４１の上記２つの引き出し部は、長さ方向Ｘの幅が比較的大きく設定されている。かかる構成によれば、第１の内部電極４１のインダクタンス成分が低減されることになる。よって、第１、第２の外部電極２１、２２でみたＥＳＬ（等価直列インダクタンス）が小さい積層コンデンサを提供することができる。

第１、第２の外部電極２１、２２でみたＥＳＬを小さくする観点からは、第１、第２の外部電極２１、２２の電極幅Ｗ１を比較的大きな値に設定することが好ましい。

しかし、コンデンサ素体１の外形寸法は限られており、第１、第２の外部電極２１、２２の電極幅Ｗ１を大きな値に設定すると、第３、第４の外部電極２３、２４の電極幅Ｗ２の狭幅化を招くことがある。外部電極が狭幅化すると、内部電極との接続性を損なう恐れがある。例えば、第３の外部電極２３が狭幅化すると、第２、第３の内部電極４２、４３との接続性を損なう恐れがある。

そこで、第３の外部電極２３の電極幅Ｗ２が狭い場合でも、第２、第３の内部電極４２、４３と、第３の外部電極２３との間で、良好な接続性を確保できるような手段が望まれる。

図１３を参照すると、第２の電極パターン３２は、第１の接続電極４７を備えている。第１の接続電極４７は、コンデンサ素体の辺１１３付近で第２、第３の内部電極４２、４３に接続され、コンデンサ素体の辺１１３に引き出されている。言い換えれば、第１の接続電極４７は、コンデンサ素体の端面１０３（図１２参照）付近で第２、第３の内部電極４２、４３に接続され、コンデンサ素体の端面１０３に引き出されている。かかる構成によれば、コンデンサ素体の端面１０３に、第２、第３の内部電極４２、４３に接続されるべき外部電極（即ち、第３の外部電極２３）を設け、コンデンサ素体１の幅方向Ｙでみた当該外部電極２３の電極幅Ｗ２が狭い場合でも、第２、第３の内部電極４２、４３と、外部電極２３との間で、第１の接続電極４７による良好な接続性を確保することができる。

更に、第２の電極パターン３２は、第２の接続電極４８を備えている。第２の接続電極４８は、コンデンサ素体の辺１１４付近で第２、第４の内部電極４２、４４に接続され、コンデンサ素体の辺１１４に引き出されている。第２の接続電極４８については、第１の接続電極４７と同様であり、重複説明を省略する。

以上説明した接続電極による端部接続構造については、先の実施形態で説明された第１の電極パターン（例えば図３、図７、図８、図９、図１１）に採用した構成も在り得る。

また、それぞれの実施形態で説明された第１の電極パターン（例えば図３、図７、図８、図９、図１１、図１３）については、長さ方向Ｘまたは幅方向Ｙに沿った中央軸で反転させた構成も在り得る。

本発明に係る積層コンデンサの一実施形態を示す外観斜視図である。 図１の２−２線に沿った断面を示す模式図である。 図１及び図２に示した積層コンデンサにおいて第１、第２の電極パターンの構成を示す図である。 図１〜図３に示した積層コンデンサの電気回路図である。 比較例１の積層コンデンサにおいて第１、第２の電極パターンの構成を示す図である。 実施例１及び比較例１の減衰特性を示すグラフである。 本発明に係る積層コンデンサの別の実施形態において第１、第２の電極パターンの構成を示す図である。 本発明に係る積層コンデンサの更に別の実施形態において第１、第２の電極パターンの構成を示す図である。 本発明に係る積層コンデンサの更に別の実施形態において第１、第２の電極パターンの構成を示す図である。 図９に示した積層コンデンサの電気回路図である。 本発明に係る積層コンデンサの更に別の実施形態において第１、第２の電極パターンの構成を示す図である。 本発明に係る積層コンデンサの更に別の実施形態を示す外観斜視図である。 図１２に示した積層コンデンサにおいて第１、第２の電極パターンの構成を示す図である。

符号の説明

１ コンデンサ素体
２１ 第１の外部電極
２２ 第２の外部電極
２３ 第３の外部電極
２４ 第４の外部電極
３１ 第１の電極パターン
３２ 第２の電極パターン

Claims (10)

1. コンデンサ素体と、コンデンサ素体の外面に設けられた第１乃至第４の外部電極とを含む積層コンデンサであって、
   前記コンデンサ素体は、誘電体層を介して交互に積層された第１、第２の電極パターンを備えており、
   前記第１の電極パターンは、第１の内部電極を備えており、前記第１の内部電極は、前記第１、第２の外部電極の双方に接続されており、
   前記第２の電極パターンは、第２の内部電極と、第３の内部電極とを備えており、前記第２の内部電極は、前記第３、第４の外部電極の双方に接続されており、前記第３の内部電極は、前記第２の内部電極と同層に備えられ、前記第３、第４の外部電極の一方に接続されている、
   積層コンデンサ。
2. 請求項１に記載された積層コンデンサであって、
   前記第２の電極パターンは、第４の内部電極を備えており、前記第４の内部電極は、前記第２の内部電極と同層に備えられ、前記第３、第４の外部電極の他方に接続されている、
   積層コンデンサ。
3. 請求項２に記載された積層コンデンサであって、
   前記第３、第４の内部電極は、電極面積が互いに等しい、
   積層コンデンサ。
4. 請求項２に記載された積層コンデンサであって、
   前記第２の電極パターンは、第５の内部電極を備えており、前記第５の内部電極は、前記第２の内部電極と同層に備えられ、前記第３の内部電極との関係でみて同一の外部電極に接続されている、
   積層コンデンサ。
5. 請求項４に記載された積層コンデンサであって、
   前記第２の電極パターンは、第６の内部電極を備えており、前記第６の内部電極は、前記第２の内部電極と同層に備えられ、前記第４の内部電極との関係でみて同一の外部電極に接続されている、
   積層コンデンサ。
6. 請求項５に記載された積層コンデンサであって、
   前記第３、第４の内部電極は、電極面積が互いに等しい、
   前記第５、第６の内部電極は、電極面積が互いに等しい、
   積層コンデンサ。
7. 請求項５に記載された積層コンデンサであって、
   前記第３乃至第６の内部電極は、電極面積が互いに等しい、
   積層コンデンサ。
8. 請求項１乃至７の何れかに記載された積層コンデンサであって、
   前記第２の内部電極は、蛇行パターンを含む、
   積層コンデンサ。
9. 請求項１乃至７の何れかに記載された積層コンデンサであって、
   前記第２の内部電極は、蛇行ラインと、第１の領域と、第２の領域とを含んでおり、
   前記第１の領域は、一端が前記第３の外部電極に接続されており、
   前記第２の領域は、一端が前記第４の外部電極に接続され、他端が前記蛇行ラインを介して前記第１の領域の他端に接続されている、
   積層コンデンサ。
10. 請求項１乃至９の何れかに記載された積層コンデンサであって、
    前記コンデンサ素体は、前記第１、第２の電極パターンの積層方向に垂直な長さ方向でみた端面を有しており、
    前記第２の電極パターンは、第１の接続電極を備えており、前記第１の接続電極は、前記コンデンサ素体の前記端面付近で前記第２、第３の内部電極の双方に接続され、前記コンデンサ素体の前記端面に引き出されている、
    積層コンデンサ。
    
    
    

Images