JP4222033B2

JP4222033B2 - InGaP / InGaAs heterojunction bipolar transistor

Info

Publication number: JP4222033B2
Application number: JP2003011155A
Authority: JP
Inventors: 薫由佐藤
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2003-01-20
Filing date: 2003-01-20
Publication date: 2009-02-12
Anticipated expiration: 2023-01-20
Also published as: JP2004228137A

Description

【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ＩＩＩ−Ｖ族化合物半導体を用いたヘテロ接合バイポーラトランジスタ（以下「ＨＢＴ」という。）は、エミッタにワイドバンドギャップ半導体であるＩｎＧａＰを用い、エミッタ以外の各層にＧａＡｓを用いたＩｎＧａＰ／ＧａＡｓ系ＨＢＴが開発されている（例えば、特許文献１参照。）。
【０００３】
このＩｎＧａＰ／ＧａＡｓ系ＨＢＴにおいて、ＩｎＧａＡｓをＨＢＴのベース層及びコレクタ層に用いると、ＩｎＧａＡｓは高い電子移動度を有するため、高速動作に有利である。また、ＩｎＧａＡｓはエネルギーギャップがＧａＡｓに比べて小さいため、ターンオン電圧を低下させることができる。
【０００４】
ＩｎＧａＡｓはＧａＡｓとは格子定数が異なるので、高速動作や低ターンオン電圧のためには、Ｉｎ混晶比を０．２以下とすることが望ましい。また、図２に示すようなＩｎ、Ｇａ、Ａｓ各組成の混晶比をＧａＡｓからＩｎＧａＡｓに向けて徐々に変化させたグレーデッド層を設けたメタモルフィックＨＢＴエピタキシャルウェハが作製されている。
【０００５】
図２は従来のヘテロ接合バイポーラトランジスタに用いられるエピタキシャルウェハの構造図である。
【０００６】
同図に示すメタモルフィックＨＢＴエピタキシャルウェハは、ＧａＡｓ基板１上に、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層２、ＩｎＧａＡｓサブコレクタ層３、ＩｎＧａＡｓコレクタ層４、ＩｎＧａＡｓベース層５、ＩｎＧａＰエミッタ層６、ＩｎＧａＡｓエミッタコンタクト層７及びＩｎＧａＡｓノンアロイ層８が順次形成されたものである（例えば、特願２００２−７２３５９号参照。）。
【０００７】
【特許文献１】
特開２００２−５０６３０号公報
【０００８】
【発明が解決しようとする課題】
ＩｎＧａＡｓをベース層に用いることでデバイスのＯＮ電圧であるターンオン電圧を低下させることができるのが、メタモルフィックＨＢＴのメリットではあるが、一方で従来のメタモルフィックＨＢＴエピタキシャルウェハを用いたＨＢＴではオフセット電圧（コレクタ電流が零の時のコレクタ−エミッタ間電圧）が高かった。オフセット電圧はデバイスの動作下限電圧となるため、低い方が望ましい。
【０００９】
そこで、本発明の目的は、上記課題を解決し、オフセット電圧を低下させたＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、ＧａＡｓ基板側から順に、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、ＩｎＧａＡｓサブコレクタ層、ＩｎＧａＡｓコレクタ層、ＩｎＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＩｎＧａＡｓエミッタコンタクト層、及びＩｎＧａＡｓノンアロイコンタクト層を形成した積層構造を備え、前記ＩｎＧａＡｓコレクタ層と前記ＩｎＧａＡｓベース層との間にヘテロ障壁を形成してオフセット電圧を低下させるＡｌＧａＡｓ層を、前記ＩｎＧａＡｓコレクタ層と前記ＩｎＧａＡｓベース層との間に更に有するＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタである。
【００１１】
請求項２の発明は、請求項１に記載の構成に加え、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、ＩｎＧａＡｓサブコレクタ層、ＩｎＧａＡｓコレクタ層、ＩｎＧａＡｓベース層、及びＩｎＧａＡｓエミッタコンタクト層のＩｎ混晶比が０．２以下であるのが好ましい。
【００１３】
請求項３の発明は、請求項１又は２に記載の構成に加え、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、ＩｎＧａＡｓサブコレクタ層、ＩｎＧａＡｓコレクタ層、ＩｎＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＩｎＧａＡｓエミッタコンタクト層、及びＩｎＧａＡｓノンアロイコンタクト層を有機金属気相成長法により形成したものであるのが好ましい。
【００１４】
本発明の参考例によれば、ＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタにおいて、コレクタ層とベース層との間にＩｎＧａＰ層を有するので、ヘテロ障壁がコレクタ層とベース層との間に形成されてオフセット電圧が低下する。また、上記参考例によれば、コレクタ層に挿入されるＩｎＧａＰ層のＩｎ混晶比を０．５２〜０．６０の範囲内にあるとすることにより、ＩｎＧａＡｓベースと格子整合させることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態の参考となる参考例を添付図面に基づいて詳述する。
【００１６】
図１は本発明のヘテロ接合バイポーラトランジスタに用いられるエピタキシャルウェハの一実施の形態を示す構造図である。
【００１７】
同図に示すエピタキシャルウェハは、ＧａＡｓ基板１上に、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層２、ＩｎＧａＡｓサブコレクタ層３、ＩｎＧａＡｓコレクタ層４、ＩｎＧａＰコレクタ層１０、ＩｎＧａＡｓベース層５、ＩｎＧａＰエミッタ層６、ＩｎＧａＡｓエミッタコンタクト層７及びＩｎＧａＡｓノンアロイ層８を順次形成したものである。
【００１８】
このような構造を有するＨＢＴは、メタモルフィックＨＢＴエピタキシャルウェハにおいて、ＩｎＧａＡｓコレクタ層４の一部にＩｎＧａＰ層１０を設けることによって、オフセット電圧を減少させるものである。
【００１９】
ＨＢＴにおいて、ベース層５とエミッタ層６との間及びベース層５とコレクタ層４との間の伝導帯のエネルギーの不連続量をそれぞれΔＥｃ１、ΔＥｃ２とすると、ΔＥｃ１とΔＥｃ２との差がオフセット電圧の原因である。従って、コレクタ層４のベース層との界面近傍の一部をＩｎＧａＰコレクタ層１０とし、ベース層５とコレクタ層４間にもヘテロ障壁を設けることによってオフセット電圧を低下させることができる。
【００２０】
ＩｎＧａＡｓベース層５に格子整合させるため、コレクタ層４に挿入するＩｎＧａＰ層１０のＩｎ混晶比は０．５２〜０．６０の範囲内にあるのが好ましい。
【００２１】
ＨＢＴのコレクタ層のベース界面近傍を一部ＩｎＧａＰとし、ベース層とコレクタ層との間にもヘテロ障壁を設けることによってオフセット電圧を低下させることができる。
【００２２】
図２に示した構造を有するＨＢＴと図１に示した構造を有するＨＢＴとのオフセット電圧を比較したところ、図２に示した従来の構造のＨＢＴのオフセット電圧が１１５ｍＶ〜１２０ｍＶの間であったのに対し、図１に示した本発明の構造のＨＢＴのオフセット電圧が９５ｍＶ〜１００ｍＶと低い値であった。
【００２３】
参考例では、コレクタ層に挿入されるワイドバンドギャップ材料がＩｎＧａＰの場合で説明したが、本発明では、ワイドバンドギャップ材料がＩｎＧａＰではなく、ＧａＡｓとの格子整合が可能なＡｌＧａＡｓである。
【００２４】
【発明の効果】
以上要するに本発明によれば、オフセット電圧を低下させたヘテロ接合バイポーラトランジスタの提供を実現することができる。
【図面の簡単な説明】
【図１】本発明のヘテロ接合バイポーラトランジスタに用いられるエピタキシャルウェハの参考例を示す構造図である。
【図２】従来のヘテロ接合バイポーラトランジスタに用いられるエピタキシャルウェハの構造図である。
【符号の説明】
１ＧａＡｓ基板
２Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層
３ＩｎＧａＡｓサブコレクタ層
４ＩｎＧａＡｓコレクタ層
５ＩｎＧａＡｓベース層
６ＩｎＧａＰエミッタ層
７ＩｎＧａＡｓエミッタコンタクト層
８ＩｎＧａＡｓノンアロイ層
１０ＩｎＧａＰコレクタ層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to heterojunction bipolar transistors.
[0002]
[Prior art]
A heterojunction bipolar transistor (hereinafter referred to as “HBT”) using a group III-V compound semiconductor is an InGaP / GaAs HBT using InGaP, which is a wide bandgap semiconductor, as the emitter and GaAs in each layer other than the emitter. It has been developed (for example, see Patent Document 1).
[0003]
In this InGaP / GaAs HBT, if InGaAs is used for the base layer and collector layer of the HBT, InGaAs has high electron mobility, which is advantageous for high-speed operation. Moreover, since InGaAs has a smaller energy gap than GaAs, the turn-on voltage can be lowered.
[0004]
Since InGaAs has a lattice constant different from that of GaAs, the In mixed crystal ratio is preferably 0.2 or less for high-speed operation and low turn-on voltage. Further, a metamorphic HBT epitaxial wafer provided with a graded layer in which the mixed crystal ratio of each composition of In, Ga, and As shown in FIG. 2 is gradually changed from GaAs to InGaAs is produced.
[0005]
FIG. 2 is a structural diagram of an epitaxial wafer used in a conventional heterojunction bipolar transistor.
[0006]
The metamorphic HBT epitaxial wafer shown in FIG. 1 includes an In composition gradient InGaAs buffer layer 2, an InGaAs subcollector layer 3, an InGaAs collector layer 4, an InGaAs base layer 5, an InGaP emitter layer 6, and an InGaAs emitter contact layer on a GaAs substrate 1. 7 and an InGaAs non-alloy layer 8 are sequentially formed (see, for example, Japanese Patent Application No. 2002-72359).
[0007]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-50630
[Problems to be solved by the invention]
The use of InGaAs for the base layer can reduce the turn-on voltage, which is the ON voltage of the device, which is a merit of the metamorphic HBT. On the other hand, in the HBT using the conventional metamorphic HBT epitaxial wafer, the offset voltage is used. (The collector-emitter voltage when the collector current is zero) was high. Since the offset voltage is the lower limit voltage of the device, a lower one is desirable.
[0009]
Accordingly, an object of the present invention is to provide an InGaP / InGaAs heterojunction bipolar transistor in which the above-described problems are solved and the offset voltage is lowered.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, an In composition gradient InGaAs buffer layer, an InGaAs subcollector layer, an InGaAs collector layer, an InGaAs base layer, an InGaP emitter layer, an InGaAs emitter contact layer, And an InGaAs non-alloy contact layer, an AlGaAs layer that forms a hetero-barrier between the InGaAs collector layer and the InGaAs base layer to reduce an offset voltage, an InGaAs collector layer, and the InGaAs base layer. It is an InGaP / InGaAs heterojunction bipolar transistor further provided between the layers.
[0011]
In the invention of claim 2, in addition to the structure of claim 1, the In mixed crystal ratio of the In composition gradient InGaAs buffer layer, InGaAs subcollector layer, InGaAs collector layer, InGaAs base layer , and InGaAs emitter contact layer is 0. 2 or less is preferable.
[0013]
According to a third aspect of the present invention, in addition to the configuration of the first or second aspect , an In composition gradient InGaAs buffer layer, an InGaAs subcollector layer, an InGaAs collector layer, an InGaAs base layer, an InGaP emitter layer, an InGaAs emitter contact layer, and an InGaAs The non-alloy contact layer is preferably formed by metal organic vapor phase epitaxy.
[0014]
According to the reference example of the present invention, an InGaP / InGaAs heterojunction bipolar transistor has an InGaP layer between a collector layer and a base layer, so that a hetero barrier is formed between the collector layer and the base layer. The offset voltage decreases. Further, according to the above reference example , lattice matching with the InGaAs base can be achieved by setting the In mixed crystal ratio of the InGaP layer inserted in the collector layer within the range of 0.52 to 0.60.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a reference example serving as a reference for the embodiment of the present invention will be described in detail with reference to the accompanying drawings.
[0016]
FIG. 1 is a structural diagram showing an embodiment of an epitaxial wafer used in the heterojunction bipolar transistor of the present invention.
[0017]
The epitaxial wafer shown in FIG. 1 includes an In composition gradient InGaAs buffer layer 2, an InGaAs subcollector layer 3, an InGaAs collector layer 4, an InGaP collector layer 10, an InGaAs base layer 5, an InGaP emitter layer 6, and an InGaAs emitter on a GaAs substrate 1. A contact layer 7 and an InGaAs non-alloy layer 8 are sequentially formed.
[0018]
The HBT having such a structure reduces the offset voltage by providing the InGaP layer 10 on a part of the InGaAs collector layer 4 in the metamorphic HBT epitaxial wafer.
[0019]
In the HBT, when the energy discontinuities between the base layer 5 and the emitter layer 6 and between the base layer 5 and the collector layer 4 are ΔEc1 and ΔEc2, respectively, the difference between ΔEc1 and ΔEc2 is the offset voltage. Is the cause. Therefore, the offset voltage can be reduced by providing a part of the collector layer 4 in the vicinity of the interface with the base layer as the InGaP collector layer 10 and also providing a hetero barrier between the base layer 5 and the collector layer 4.
[0020]
In order to lattice match with the InGaAs base layer 5, the In mixed crystal ratio of the InGaP layer 10 inserted into the collector layer 4 is preferably in the range of 0.52 to 0.60.
[0021]
The offset voltage can be reduced by partially forming InGaP near the base interface of the collector layer of the HBT and providing a hetero barrier between the base layer and the collector layer.
[0022]
When comparing the offset voltage between the HBT having the structure shown in FIG. 2 and the HBT having the structure shown in FIG. 1, the offset voltage of the HBT having the conventional structure shown in FIG. 2 was between 115 mV and 120 mV. On the other hand, the offset voltage of the HBT having the structure of the present invention shown in FIG. 1 was as low as 95 mV to 100 mV.
[0023]
In the reference example , the case where the wide band gap material inserted into the collector layer is InGaP has been described. However, in the present invention, the wide band gap material is not InGaP but AlGaAs capable of lattice matching with GaAs.
[0024]
【The invention's effect】
In short, according to the present invention, it is possible to provide a heterojunction bipolar transistor with a reduced offset voltage.
[Brief description of the drawings]
FIG. 1 is a structural diagram showing a reference example of an epitaxial wafer used in a heterojunction bipolar transistor of the present invention.
FIG. 2 is a structural diagram of an epitaxial wafer used in a conventional heterojunction bipolar transistor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 GaAs substrate 2 In composition gradient InGaAs buffer layer 3 InGaAs subcollector layer 4 InGaAs collector layer 5 InGaAs base layer 6 InGaP emitter layer 7 InGaAs emitter contact layer 8 InGaAs non-alloy layer 10 InGaP collector layer

Claims

ＧａＡｓ基板側から順に、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、ＩｎＧａＡｓサブコレクタ層、ＩｎＧａＡｓコレクタ層、ＩｎＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＩｎＧａＡｓエミッタコンタクト層、及びＩｎＧａＡｓノンアロイコンタクト層を形成した積層構造を備え、
前記ＩｎＧａＡｓコレクタ層と前記ＩｎＧａＡｓベース層との間にヘテロ障壁を形成してオフセット電圧を低下させるＡｌＧａＡｓ層を、前記ＩｎＧａＡｓコレクタ層と前記ＩｎＧａＡｓベース層との間に更に有することを特徴とするＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ。In order from the GaAs substrate side, an In composition gradient InGaAs buffer layer, an InGaAs subcollector layer, an InGaAs collector layer, an InGaAs base layer, an InGaP emitter layer, an InGaAs emitter contact layer, and an InGaAs non-alloy contact layer are provided.
InGaP /, further comprising an AlGaAs layer between the InGaAs collector layer and the InGaAs base layer for forming a hetero barrier between the InGaAs collector layer and the InGaAs base layer to reduce an offset voltage. InGaAs heterojunction bipolar transistor.

前記Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、前記ＩｎＧａＡｓサブコレクタ層、前記ＩｎＧａＡｓコレクタ層、前記ＩｎＧａＡｓベース層、及び前記ＩｎＧａＡｓエミッタコンタクト層のＩｎ混晶比が０．２以下である請求項１に記載のＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ。2. The InGaP / P1 according to claim 1, wherein an In mixed crystal ratio of the In composition gradient InGaAs buffer layer, the InGaAs subcollector layer, the InGaAs collector layer, the InGaAs base layer, and the InGaAs emitter contact layer is 0.2 or less. InGaAs heterojunction bipolar transistor.

前記Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、前記ＩｎＧａＡｓサブコレクタ層、前記ＩｎＧａＡｓコレクタ層、前記ＩｎＧａＡｓベース層、前記ＩｎＧａＰエミッタ層、前記ＩｎＧａＡｓエミッタコンタクト層、及び前記ＩｎＧａＡｓノンアロイコンタクト層を有機金属気相成長法により形成した請求項１又は２に記載のＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ。The In composition gradient InGaAs buffer layer, the InGaAs subcollector layer, the InGaAs collector layer, the InGaAs base layer, the InGaP emitter layer, the InGaAs emitter contact layer, and the InGaAs non-alloy contact layer are formed by metal organic vapor phase epitaxy. The InGaP / InGaAs heterojunction bipolar transistor according to claim 1 or 2 formed.