JP4220708B2 - 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 - Google Patents
電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 Download PDFInfo
- Publication number
- JP4220708B2 JP4220708B2 JP2002060568A JP2002060568A JP4220708B2 JP 4220708 B2 JP4220708 B2 JP 4220708B2 JP 2002060568 A JP2002060568 A JP 2002060568A JP 2002060568 A JP2002060568 A JP 2002060568A JP 4220708 B2 JP4220708 B2 JP 4220708B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- output
- input
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、電圧補正回路に関し、さらに詳細には、増幅器の誤差電圧を補正する電圧補正回路に関する。また、本発明は、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置に関する。
【0002】
【従来の技術】
従来より、オペアンプに代表される増幅器は、スイッチング電源装置の制御回路等において広く用いられている。よく知られているように、増幅器は入力電圧(正確には入力電圧差)Vinを受け、これをA倍した出力電圧Vout(=A・Vin)を生成する回路である。
【0003】
【発明が解決しようとする課題】
しかしながら、実際の増幅器においては、増幅器を構成する部品の精度や温度・時間による特性の変化等、種々の要因によって出力電圧Voutが正確に入力電圧VinのA倍とはならず、ある程度の誤差が生じてしまうという問題があった。したがって、このような誤差を有する増幅器を用いて、例えばスイッチング電源装置の制御回路を構成した場合、結果的にスイッチング電源装置の出力電圧に大きな誤差が生じてしまう。
【0004】
したがって、本発明の目的は、増幅器の誤差電圧を補正する電圧補正回路を提供することである。
【0005】
また、本発明の他の目的は、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置を提供することである。
【0006】
【課題を解決するための手段】
本発明のかかる目的は、Nチャンネルの入力電圧を受けてNチャンネルの出力電圧を生成する多チャンネル入出力型増幅器であって、
(N+1)個の増幅器と、
接地電位又は基準電圧を出力する基準電圧出力回路と、
(N+1)個の前記増幅器に対して、Nチャンネルの前記入力電圧及び前記基準電圧出力回路が出力する電圧のうちのいずれかが入力されるように、前記増幅器の入力側の接続を切り換えると共に、前記入力電圧が入力されている前記増幅器の出力がNチャンネルの前記出力電圧として出力されるように、前記増幅器の出力側の接続を切り換える入出力制御回路とを備え、
前記増幅器は、前記増幅器の出力をデジタル変換するA/Dコンバータと、前記A/Dコンバータの出力値に基づいて前記増幅器のオフセット電圧及び前記増幅器のゲイン誤差を検出する検出部と、前記オフセット電圧及びゲイン誤差に基づいて前記増幅器が出力する電圧を補正する補正部とを有し、
前記増幅器の前記検出部による前記オフセット電圧及びゲイン誤差の検出は、当該増幅器に前記基準電圧出力回路が出力する電圧が入力されているときに行われることを特徴とする多チャンネル入出力型増幅器によって達成される。
【0019】
【発明の実施の形態】
本発明の好ましい実施態様について詳細に説明する前に、まず、増幅器の誤差電圧について説明する。
【0020】
増幅器において生じる誤差は、大きく分けて、入力電圧Vinに依存しないものと依存するものとがある。本明細書においては、増幅器において生じる誤差のうち、入力電圧Vinに依存しない性質の誤差を「オフセット」と呼び、その値を「オフセット電圧」と呼ぶ。また、入力電圧Vinに依存する性質の誤差を「ゲイン誤差」と呼び、その値を「ゲイン誤差電圧」と呼ぶ。したがって、増幅器の出力電圧Voutに含まれる「出力誤差電圧」は、オフセット電圧とゲイン誤差電圧の和によって定義することができる。
【0021】
図1は、理想的な増幅器の特性とオフセット及びゲイン誤差を有する実際の増幅器の特性を模式的に示すグラフである。
【0022】
図1に示すように、増幅器が理想的である場合(オフセット及びゲイン誤差が存在しない場合)には、入力電圧Vinが0Vである場合には出力電圧Voutも0Vとなり、その特性を示す直線の傾き(Vout/Vin)は理想的なゲインAに一致する。すなわち、入力電圧Vinと出力電圧Voutとの間には、
【0023】
【数1】
が成立する。しかしながら、実際の増幅器においては、入力電圧Vinが0Vであっても出力電圧Voutが0Vとはならず、且つ、その特性を示す直線の傾き(Vout/Vin)も理想的なゲインAと完全には一致していない。すなわち、入力電圧Vinと出力電圧Voutとの間には、
【0024】
【数2】
が成立している。式(2)において、A’は実際のゲインであり、Voffはオフセット電圧である。したがって、理想的なゲインAと実際のゲインA’との比(A’/A)をゲイン誤差比Apと定義すれば、実際の増幅器の出力電圧Voutには、理想的な増幅器の出力電圧Voutに対して
【0025】
【数3】
で表される出力誤差電圧が含まれていることになる。このように、出力誤差電圧Verroutは、入力電圧Vinに依存する項(Ap・Vin)と入力電圧Vinに依存しない項(Voff)からなる関係式によって表されることが分かる。ここで、入力電圧Vinに依存する項(Ap・Vin)はゲイン誤差電圧に相当し、入力電圧Vinに依存しない項(Voff)はオフセット電圧に相当する。
【0026】
したがって、上述した式(2)に、式(3)に表される補正項を追加すれば、入力電圧Vinと出力電圧Voutとの関係を式(1)と等価にすることができる。ここで、理想的なゲインAについては既知であるから、増幅器のオフセット電圧Voffと実際のゲインA’が判明すれば、出力誤差電圧Verroutを特定することができ、出力誤差電圧Verroutのキャンセルが可能となる。
【0027】
増幅器のオフセット電圧Voff及びゲイン誤差比Apは、次のようにして測定することができる。
【0028】
まず、図2に示すように、測定対象となる増幅器10の入力端子11に0V(接地電位)を与え、出力端子12に現れる電圧(出力電圧Vout)を測定する。この場合、入力電圧Vin=0Vであることから、ゲイン誤差比Apがどの程度であるかに関わらず、出力電圧Voutはオフセット電圧Voffに一致するはずである(式(2)参照)。すなわち、以上によりオフセット電圧Voffを測定することができる。
【0029】
次に、図3に示すように、増幅器10の入力端子11に既知の電圧Vrefを与え、出力端子12に現れる電圧(出力電圧Vout)を測定する。この場合、出力電圧Voutは、
【0030】
【数4】
で表すことができるから、上述の方法によりオフセット電圧Voffが判明していればゲイン誤差比Apを測定することができる。
【0031】
以上のような方法により増幅器のオフセット電圧Voff及びゲイン誤差比Apが判明すれば、式(2)に補正項「−Voff」及び「×1/Ap」を追加した次式のとおり、入力電圧Vinと出力電圧Voutとの関係を式(1)と等価にすることができる。
【0032】
【数5】
式(5)において、カギかっこ内が補正項である。
【0033】
本発明は、以上説明した原理に基づき、実際の増幅器の出力電圧Voutをデジタル変換し、得られたデジタル値と補正項「−Voff」及び「×1/Ap」に対応するデジタル値とを用いた演算を行うことによって出力電圧Voutを理想的な値に補正するものである。このように、本発明においては、出力電圧Voutの補正をデジタル演算により行うことから、補正の対象となる増幅器の出力電圧Voutをデジタル値の形式で利用する場合に好適である。増幅器の出力電圧Voutをデジタル値の形式で利用するものとしては、スイッチング電源装置のデジタル制御回路を挙げることができる。
【0034】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【0035】
図4は、本発明の好ましい実施態様にかかる電圧補正機能付き増幅器70の回路図である。
【0036】
図4に示すように、本実施態様にかかる電圧補正機能付き増幅器70は、アナログ部30と電圧補正回路20によって構成される。本実施態様にかかる電圧補正回路20は、補正対象となるアナログ部30の入力端30a及び出力端30bに接続される回路であり、スイッチSWa〜SWeと、A/Dコンバータ21と、オフセット補正値メモリ22と、定数メモリ23と、ゲイン補正値メモリ24と、減算器25と、乗算器26と、逆数生成器27と、コントローラ28とを備えている。電圧補正回路20は、本来アナログ部30の入力端子30aに供給されるべきアナログ入力電圧Vin(a)を入力端子20aに受けるとともに、アナログ部30にて生じる出力誤差電圧Verroutをデジタル演算により補正して、補正されたデジタル出力電圧Vout”(d)を出力端子20bより出力する回路である。電圧補正回路20を構成する各要素のうち、スイッチSWd、スイッチSWe、オフセット補正値メモリ22、定数メモリ23、ゲイン補正値メモリ24、減算器25、乗算器26及び逆数生成器27は、補正演算部を構成し、実使用時においてアナログ部30で生じる出力誤差電圧Verroutをキャンセルする役割を果たす。
【0037】
アナログ部30としては、図2及び図3に示したような増幅器単体の他、これが複数段に亘って従属接続されたものであっても良く、インピーダンス調整回路等、増幅動作を行わない他の回路が含まれていても良い。つまり、入力端子30aに供給されるアナログ入力電圧Vin(a)を増幅してアナログ出力電圧Vout(a)を生成し、これを出力端子30bより出力する回路であればどのような回路であっても構わない。
【0038】
また、アナログ部30には不可避的にオフセットが生じることから、アナログ入力電圧Vin(a)とアナログ出力電圧Vout(a)との間には、
【0039】
【数6】
が成立する。式(6)において、Voff(a)はアナログ部30において生じるオフセット電圧(アナログ値)であり、A’はアナログ部30の実際のゲインである。
【0040】
スイッチSWa〜SWeは、いずれも端子0を端子1に接続するか端子2に接続するかを切り替えるスイッチであり、その切り替え制御はコントローラ28により行われる。
【0041】
A/Dコンバータ21は、アナログ部30の出力端子30aより出力されるアナログ出力電圧Vout(a)を受け、これをデジタル出力電圧Vout(d)に変換する回路である。
【0042】
オフセット補正値メモリ22は、以下に詳述するオフセット電圧検出動作において検出されたデジタルオフセット電圧値Voff(d)を格納するためのメモリである。デジタルオフセット電圧値Voff(d)の格納は、オフセット電圧検出動作ごとに行われることから、オフセット補正値メモリ22としてはDRAM等の書き換え可能なメモリを用いる必要がある。
【0043】
定数メモリ23は、1/(A・Vref)によって定義される定数を格納するためのメモリである。ここでAとはアナログ部30の理想的なゲインを示し、Vrefとは既知の基準電圧を示している。したがって、定数メモリ23に格納すべき定数1/(A・Vref)は予め定められるので、定数メモリ23としては書き換え不可能なメモリを用いることができる。
【0044】
ゲイン補正値メモリ24は、以下に詳述するゲイン誤差比検出動作において検出されたゲイン誤差比Apの逆数1/Apを格納するためのメモリである。ゲイン誤差比Apの逆数1/Apの格納は、ゲイン誤差比検出動作ごとに行われることから、ゲイン補正値メモリ24としてはオフセット補正値メモリ22と同様、DRAM等の書き換え可能なメモリを用いる必要がある。
【0045】
減算器25は、スイッチSWcの端子2より供給されるデジタル出力電圧Vout(d)から、オフセット補正値メモリ22より供給されるデジタルオフセット電圧値Voff(d)を減算する論理回路であり、その出力は、デジタル出力電圧Vout’(d)として乗算器26に供給される。
【0046】
乗算器26は、減算器25より供給されるデジタル出力電圧Vout’(d)とスイッチSWdの端子0より供給されるデジタル値(定数1/(A・Vref)またはゲイン誤差比Apの逆数1/Ap)とを乗じる論理回路であり、その出力は、デジタル出力電圧Vout”(d)としてスイッチSWeの端子0に供給される。
【0047】
逆数生成器27は、以下に詳述するゲイン誤差比検出動作において検出されたゲイン誤差比Apを受け、その逆数1/Apを生成する回路である。
【0048】
次に、電圧補正回路20の動作について説明する。
【0049】
電圧補正回路20の動作は、大きく分けて補正動作と誤差電圧検出動作からなる。補正動作は、アナログ部30において生じる出力誤差電圧Verroutを実際に補正する動作であり、誤差電圧検出動作は補正動作時における補正量を決定するために、補正動作に先立って行われる。さらに、誤差電圧検出動作は、オフセット電圧検出動作とゲイン誤差比検出動作からなり、この順に実行される。以下、電圧補正回路20の動作について、オフセット電圧検出動作、ゲイン誤差比検出動作、補正動作の順に説明を進める。
【0050】
まず、オフセット電圧検出動作について説明する。
【0051】
図5は、オフセット電圧検出動作時における電圧補正回路20の状態を示す回路図である。
【0052】
図5に示すように、オフセット電圧検出動作時においては、コントローラ28による制御のもと、スイッチSWa、スイッチSWbが端子2側に接続され、スイッチSWcが端子1側に接続される。スイッチSWd及びスイッチSWeについては、いずれに接続しても構わない。これにより、アナログ部30の入力端子30aには接地電位(0V)が与えられるので、出力端子30bより出力されるアナログ出力電圧Vout(a)は、
【0053】
【数7】
によって与えられる。
【0054】
したがって、A/Dコンバータ21の出力であるデジタル出力電圧Vout(d)は、アナログオフセット電圧Voff(a)をデジタル変換した値、すなわちデジタルオフセット電圧Voff(d)となる。かかるデジタルオフセット電圧Voff(d)は、スイッチSWcを介してオフセット補正値メモリ22に供給され、オフセット補正値メモリ22はこれを格納する。以上により、オフセット電圧検出動作が完了する。
【0055】
尚、上述したオフセット電圧検出動作は、補正動作の前に1回のみ行っても構わないが、アナログ部30のオフセット電圧をより正確に検出するためには、上述した動作を複数回行い、得られたデジタルオフセット電圧Voff(d)の平均値をオフセット補正値メモリ22に格納することが好ましい。
【0056】
オフセット電圧検出動作が完了すると、次に、ゲイン誤差比検出動作が行われる。
【0057】
図6は、ゲイン誤差比検出動作時における電圧補正回路20の状態を示す回路図である。
【0058】
図6に示すように、ゲイン誤差比検出動作時においては、コントローラ28による制御のもと、スイッチSWa、スイッチSWd、スイッチSWeが端子1側に接続され、スイッチSWb、スイッチSWcが端子2側に接続される。これにより、アナログ部30の入力端子30aには既知の基準電圧Vrefが与えられるので、出力端子30bより出力されるアナログ出力電圧Vout(a)は、
【0059】
【数8】
によって与えられ、A/Dコンバータ21の出力であるデジタル出力電圧Vout(d)は、これをデジタル変換した値となる。かかるデジタル出力電圧Vout(d)は、スイッチSWcを介して減算器25に供給されてデジタルオフセット電圧Voff(d)が減じられる。したがって、減算器25の出力であるデジタル出力電圧Vout’(d)は、
【0060】
【数9】
によって与えられることになる。このようにして得られたデジタル出力電圧Vout’(d)は、乗算器26に供給され、スイッチSWdを介して定数メモリ23より供給される定数1/(A・Vref)が乗じられる。したがって、乗算器26の出力であるデジタル出力電圧Vout”(d)は、
【0061】
【数10】
によって与えられることになる。すなわち、乗算器26の出力は、ゲイン誤差比Apに一致することになる。このようにして得られたゲイン誤差比Apは、逆数生成器27に供給され、その逆数1/Apがゲイン補正値メモリ24に格納される。以上により、ゲイン誤差比検出動作が完了する。
【0062】
尚、上述したゲイン誤差比検出動作についても、補正動作の前に1回のみ行っても構わないが、アナログ部30のゲイン誤差比をより正確に検出するためには、上述した動作を複数回行い、得られたゲイン誤差比Apの逆数1/Apの平均値をゲイン補正値メモリ24に格納することが好ましい。
【0063】
以上により、オフセット電圧検出動作及びゲイン誤差比検出動作からなる誤差電圧検出動作が完了する。誤差電圧検出動作が完了すると、任意のアナログ入力電圧Vin(a)について出力誤差電圧Verroutを実際に補正する補正動作の実行が可能となる。
【0064】
補正動作時における電圧補正回路20の状態は、図4に示したとおりである。すなわち、図4に示すように、補正動作時においては、コントローラ28による制御のもと、スイッチSWbが端子1側に接続され、スイッチSWc、スイッチSWd、スイッチSWeが端子2側に接続される。スイッチSWaについては、いずれに接続しても構わない。これにより、アナログ部30の入力端子30aには任意のアナログ入力電圧Vin(a)が与えられるので、出力端子30bより出力されるアナログ出力電圧Vout(a)は、式(6)によって与えられることになる。
【0065】
かかるアナログ出力電圧Vout(a)は、A/Dコンバータ21のデジタル変換によりデジタル出力電圧Vout(d)とされた後、スイッチSWcを介して減算器25に供給され、デジタルオフセット電圧Voff(d)が減じられる。したがって、減算器25の出力であるデジタル出力電圧Vout’(d)は、
【0066】
【数11】
によって与えられることになる。式(11)においてVin(d)は、アナログ入力電圧Vin(a)に対応するデジタル値である。式(11)から明らかなように、デジタル出力電圧Vout’(d)にはオフセット電圧が含まれておらず、これがキャンセルされていることが分かる。
【0067】
このようにして得られたデジタル出力電圧Vout’(d)は、乗算器26に供給され、スイッチSWdを介してゲイン補正値メモリ24より供給されるゲイン誤差比Apの逆数1/Apが乗じられる。したがって、乗算器26の出力であるデジタル出力電圧Vout”(d)は、
【0068】
【数12】
によって与えられることになる。式(12)から明らかなように、デジタル出力電圧Vout”(d)にはオフセット電圧やゲイン誤差電圧が含まれておらず、これらがキャンセルされて理想的な増幅器を用いた場合に得られる値と同じ値が得られていることが分かる(式(1)参照)。
【0069】
以上説明したように、本実施態様にかかる電圧補正機能付き増幅器70においては、アナログ部30において生じる出力誤差電圧Verroutを電圧補正回路20によって補正していることから、理想的な増幅器を用いた場合に得られる出力値と同じ出力値を得ることが可能となる。
【0070】
尚、電圧補正回路20による補正を行った場合、補正後の出力電圧はデジタル値の形式(Vout”(d))となることから、本実施態様にかかる電圧補正機能付き増幅器70は、上述のとおり、スイッチング電源装置のデジタル制御回路等、増幅器の出力電圧をデジタル値の形式で利用する回路の一部として組み込むことが好適である。
【0071】
図7は、上述した電圧補正機能付き増幅器70を用いたスイッチング電源装置の回路図である。
【0072】
図7に示すスイッチング電源装置は、入力電源端子1,2間に供給される直流入力電圧Vinを降圧して直流出力電圧Voを生成し、これを出力電源端子3,4間に供給する装置であり、スイッチング回路部40と、出力回路部50と、制御回路部60とを備えて構成される。出力電源端子3,4間には、CPUやDSP等の直流負荷5が接続される。
【0073】
スイッチング回路部40は、入力電源端子1,2間に供給される直流入力電圧Vinを交流に変換するための回路であり、入力コンデンサ41と、スイッチ素子42及び43によって構成される。入力コンデンサ41は、入力電源端子1,2間に接続されており、入力電圧Vinを安定化させる役割を果たす。また、スイッチ素子42は、入力コンデンサ41と出力回路部50との間に直列に接続されており、スイッチ素子43は、スイッチ素子12と出力回路部50との間に並列に接続されている。これらスイッチ素子42及び43は、制御回路部60による制御のもと所定のデッドタイムを介して交互にオン状態とされる。
【0074】
出力回路部50は、スイッチング回路部40からの交流出力を受けこれを直流に変換するための回路であり、出力リアクトル51と出力コンデンサ52によって構成される。出力リアクトル51は、スイッチング回路部40と出力電源端子3との間に直列に接続されており、出力コンデンサ52は、出力電源端子3,4間に接続されている。
【0075】
制御回路部60は、電圧補正機能付き増幅器70とデジタル演算回路61とを備えており、図4〜図6に示した電圧補正機能付き増幅器70(電圧補正回路20及びアナログ部30)は、デジタル演算回路61の前段に設けられている。この場合、アナログ部30は、スイッチング電源装置の出力電圧Vout及びスイッチング電源装置の出力電圧Voutの目標値に相当する基準電圧を受け、その差(図4〜図6に示す回路図においては、アナログ入力電圧Vin(a)に相当)に相当するアナログ出力電圧Vout(a)を生成する。そして、電圧補正回路20は、A/Dコンバータ21を用いてかかるアナログ出力電圧Vout(a)をデジタル変換し、さらに、アナログ部30において生じている出力誤差電圧Verroutを補正演算部によってデジタル的に補正する。補正されたデジタル出力電圧Vout”(d)は、デジタル演算回路61に供給され、デジタル演算回路61は、その値に基づいてスイッチ素子42及び43のデューティを決定する。
【0076】
このように、図7に示すスイッチング電源装置では、制御回路60においてアナログ形式の信号である出力電圧Voutを受けこれを増幅した後、デジタル演算回路においてその値を利用していることから、本実施態様にかかる電圧補正機能付き増幅器70は、このようなスイッチング電源装置のデジタル制御回路の一部として好適に用いることができる。
【0077】
次に、本発明の好ましい他の実施態様について説明する。
【0078】
図8は、本実施態様にかかる電圧補正機能付き増幅器80の構成を概略的に示すブロック図である。
【0079】
図8に示すように、本実施態様にかかる電圧補正機能付き増幅器80には、電圧補正回路20及びアナログ部30からなる2組の電圧補正機能付き増幅器70−1、70−2が備えられており、これらが周期的に切り替えて使用される。これにより、環境温度の変化等によってオフセットやゲイン誤差が計時変化する場合であっても正しい補正を行うことが可能となる。尚、この場合、各電圧補正機能付き増幅器70−1、70−2ごとに別個のコントローラ28を用いる必要はないので、図8に示すように、一つのコントローラ28を各電圧補正機能付き増幅器70−1、70−2に対して共通に使用すればよい。また、この場合、コントローラ28は、2組の電圧補正機能付き増幅器70−1、70−2からの出力を選択するスイッチSWfをさらに制御する必要がある。
【0080】
図9は、図8に示す電圧補正機能付き増幅器80の動作を模式的に示すタイミング図である。
【0081】
図9に示すように、本実施態様においては、各電圧補正機能付き増幅器70−1、70−2は、補正動作と誤差電圧検出動作を交互に行う。この場合、図9に示すように、両方の電圧補正機能付き増幅器70−1、70−2がともに補正動作を行うオーバーラップ期間を持たせることが好ましい。電圧補正機能付き増幅器70−1、70−2の動作にオーバーラップ期間を持たせた場合、一方の電圧補正機能付き増幅器70−1、70−2が誤差電圧検出動作から補正動作に変化した後、十分な時間が経過してから、スイッチSWfの切り替えを行うことが好ましい。
【0082】
図9に示す例では、一方の電圧補正機能付き増幅器70−1が誤差電圧検出動作から補正動作に変化(時刻t0)した後、他方の電圧補正機能付き増幅器70−2が補正動作から誤差電圧検出動作に変化(時刻t1)するのを待って、スイッチSWfを上記一方の電圧補正機能付き増幅器70−1側に切り替えている。このように、誤差電圧検出動作から補正動作に変化した後、十分な時間が経過してからスイッチSWfの切り替えを行えば、補正動作開始直後において電圧補正機能付き増幅器70−1、70−2からのデジタル出力電圧Vout”(d)が不安定となったとしても、これが最終的に出力されることがなくなる。尚、補正動作開始直後において、電圧補正機能付き増幅器70−1、70−2からのデジタル出力電圧Vout”(d)が不安定になるのは、これら電圧補正機能付き増幅器70−1、70−2に含まれるスイッチSWb(図4〜図6参照)がアナログスイッチであり、その切り替え時間が遅いことが主な原因である。
【0083】
このように、本実施態様においては、2組の電圧補正機能付き増幅器70−1、70−2を交互に切り替えていることから、環境温度の変化等によってオフセットやゲイン誤差が計時変化する場合であっても正しい補正を行うことが可能となる。さらに、これら電圧補正機能付き増幅器70−1、70−2の動作にオーバーラップ期間を持たせ、誤差電圧検出動作から補正動作に変化した後、デジタル出力電圧Vout”(d)が安定してからスイッチSWfの切り替えを行えば、切り替えに伴う出力変動を抑制することができる。
【0084】
次に、本発明の好ましいさらに他の実施態様について説明する。
【0085】
図10は、本実施態様にかかる電圧補正機能付き増幅器90の構成を概略的に示すブロック図である。
【0086】
図10に示すように、本実施態様にかかる電圧補正機能付き増幅器90は、Nチャンネル入力−Nチャンネル出力型の増幅器であり、電圧補正回路20及びアナログ部30からなるN+1組の電圧補正機能付き増幅器70−1〜70−(N+1)が備えられており、これらが周期的に切り替えて使用される。この場合も、各電圧補正機能付き増幅器70−1〜70−(N+1)ごとに別個のコントローラ28を用いる必要はないので、図10に示すように、一つのコントローラ28を各電圧補正機能付き増幅器70−1〜70−(N+1)に対して共通に使用すればよい。また、この場合、コントローラ28は、N+1組の電圧補正機能付き増幅器70−1〜70−(N+1)への入力及び出力をそれぞれ選択するマルチプレクサMUXa及びMUXbをさらに制御する必要がある。
【0087】
図11は、N=3である場合における電圧補正機能付き増幅器90の動作を模式的に示すタイミング図である。また、図12(a)〜(h)は、それぞれ図11に示す時刻a〜hにおけるマルチプレクサMUXa及びMUXbの選択状態を模式的に示す図である。
【0088】
図11に示すように、本実施態様では、各電圧補正機能付き増幅器70−1〜70−(N+1)において誤差電圧検出動作が交代で行われる。
【0089】
まず、図12(a)に示すように、時刻a(電圧補正機能付き増幅器70−4が誤差電圧検出動作から補正動作に変化するタイミング)以前においては、マルチプレクサMUXaにより入力Vin(a)1、2、3がそれぞれ電圧補正機能付き増幅器70−1、70−2、70−3に割り当てられ、マルチプレクサMUXbにより出力Vout”(d)1、2、3がそれぞれ電圧補正機能付き増幅器70−1、70−2、70−3に割り当てられているが、時刻aにおいて電圧補正機能付き増幅器70−4が誤差電圧検出動作から補正動作に変化すると、マルチプレクサMUXaにより入力Vin(a)1が電圧補正機能付き増幅器70−4にも割り当てられる。これにより、電圧補正機能付き増幅器70−4は、チャンネル1に対する増幅動作が可能な状態となる。この状態においては、チャンネル1、2、3に対する増幅は、電圧補正機能付き増幅器70−1、70−2、70−3がそれぞれ受け持っている。
【0090】
次に、図12(b)に示すように、時刻b(電圧補正機能付き増幅器70−1が補正動作から誤差電圧検出動作に変化するタイミング)になり電圧補正機能付き増幅器70−4の出力が安定すると、マルチプレクサMUXbによる出力Vout”(d)1の割り当てが電圧補正機能付き増幅器70−4に切り替えられ、マルチプレクサMUXaによる電圧補正機能付き増幅器70−1に対する割り当てが、入力Vin(a)1から基準電圧Vrefに切り替えられる。これにより、チャンネル1、2、3に対する増幅の受け持ちが、電圧補正機能付き増幅器70−4、70−2、70−3に切り替わるとともに、電圧補正機能付き増幅器70−1が誤差電圧検出動作に入る。
【0091】
次に、図12(c)に示すように、時刻c(電圧補正機能付き増幅器70−1が誤差電圧検出動作から補正動作に変化するタイミング)になると、マルチプレクサMUXaにより入力Vin(a)2が電圧補正機能付き増幅器70−1にも割り当てられる。これにより、電圧補正機能付き増幅器70−1は、チャンネル1に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル1、2、3に対する増幅は、まだ電圧補正機能付き増幅器70−4、70−2、70−3がそれぞれ受け持っている。
【0092】
次に、図12(d)に示すように、時刻d(電圧補正機能付き増幅器70−2が補正動作から誤差電圧検出動作に変化するタイミング)になり電圧補正機能付き増幅器70−1の出力が安定すると、マルチプレクサMUXbによる出力Vout”(d)2の割り当てが電圧補正機能付き増幅器70−1に切り替えられ、マルチプレクサMUXaによる電圧補正機能付き増幅器70−2に対する割り当てが、入力Vin(a)2から基準電圧Vrefに切り替えられる。これにより、チャンネル1、2、3に対する増幅の受け持ちが、電圧補正機能付き増幅器70−4、70−1、70−3に切り替わるとともに、電圧補正機能付き増幅器70−2が誤差電圧検出動作に入る。
【0093】
次に、図12(e)に示すように、時刻e(電圧補正機能付き増幅器70−2が誤差電圧検出動作から補正動作に変化するタイミング)になると、マルチプレクサMUXaにより入力Vin(a)3が電圧補正機能付き増幅器70−2にも割り当てられる。これにより、電圧補正機能付き増幅器70−2は、チャンネル3に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル1、2、3に対する増幅は、まだ電圧補正機能付き増幅器70−4、70−1、70−3がそれぞれ受け持っている。
【0094】
次に、図12(f)に示すように、時刻f(電圧補正機能付き増幅器70−3が補正動作から誤差電圧検出動作に変化するタイミング)になり電圧補正機能付き増幅器70−2の出力が安定すると、マルチプレクサMUXbによる出力Vout”(d)3の割り当てが電圧補正機能付き増幅器70−2に切り替えられ、マルチプレクサMUXaによる電圧補正機能付き増幅器70−3に対する割り当てが、入力Vin(a)3から基準電圧Vrefに切り替えられる。これにより、チャンネル1、2、3に対する増幅の受け持ちが、電圧補正機能付き増幅器70−4、70−1、70−2に切り替わるとともに、電圧補正機能付き増幅器70−3が誤差電圧検出動作に入る。
【0095】
次に、図12(g)に示すように、時刻g(電圧補正機能付き増幅器70−3が誤差電圧検出動作から補正動作に変化するタイミング)になると、マルチプレクサMUXaにより入力Vin(a)1が電圧補正機能付き増幅器70−3にも割り当てられる。これにより、電圧補正機能付き増幅器70−3は、チャンネル1に対する増幅が可能な状態となる。しかしながら、この状態においては、チャンネル1、2、3に対する増幅は、まだ電圧補正機能付き増幅器70−4、70−1、70−2がそれぞれ受け持っている。
【0096】
次に、図12(h)に示すように、時刻h(電圧補正機能付き増幅器70−4が補正動作から誤差電圧検出動作に変化するタイミング)になり電圧補正機能付き増幅器70−3の出力が安定すると、マルチプレクサMUXbによる出力Vout”(d)1の割り当てが電圧補正機能付き増幅器70−3に切り替えられ、マルチプレクサMUXaによる電圧補正機能付き増幅器70−4に対する割り当てが、入力Vin(a)1から基準電圧Vrefに切り替えられる。これにより、チャンネル1、2、3に対する増幅の受け持ちが、電圧補正機能付き増幅器70−3、70−1、70−2に切り替わるとともに、電圧補正機能付き増幅器70−4が誤差電圧検出動作に入る。
【0097】
本実施態様においては、このような動作が循環的に行われ、これによって多チャンネル入出力型の増幅器においても、計時変化するオフセットやゲイン誤差をキャンセルして正しい補正を行うことが可能となる。また、図11及び図12に示したように、これら電圧補正機能付き増幅器70−1〜70−(N+1)の動作にオーバーラップ期間を持たせ、誤差電圧検出動作から補正動作に変化した後、デジタル出力電圧Vout”(d)が安定してからマルチプレクサMUXbの切り替えを行えば、切り替えに伴う出力変動を抑制することができる。
【0098】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【0099】
例えば、上記実施態様においては、オフセット補正値メモリ22にデジタルオフセット電圧値Voff(d)を格納するとともに、減算器25においてデジタル出力電圧Vout(d)からデジタルオフセット電圧値Voff(d)を減じているが、オフセット補正値メモリ22に−Voff(d)を格納するとともに、減算器25の代わりに加算器を用いてVout(d)と−Voff(d)との加算を行っても構わない。要するに、オフセット補正値メモリ22にオフセット電圧に関するデジタル値を格納し、格納された値とデジタル出力電圧Vout(d)との減算または加算を行うことによって、アナログ部30において生じるオフセット電圧を補正すれば、いずれの方法を用いても構わない。
【0100】
また、上記実施態様においては、ゲイン補正値メモリ24にゲイン誤差比Apの逆数1/Apを格納するとともに、乗算器26においてデジタル出力電圧Vout’(d)とゲイン誤差比Apの逆数1/Apとを乗じているが、ゲイン補正値メモリ24にゲイン誤差比Apを格納するとともに、乗算器26の代わりに除算器を用いてVout’(d)とApの除算を行っても構わない。要するに、ゲイン補正値メモリ24にゲイン誤差電圧に関するデジタル値を格納し、格納された値とデジタル出力電圧Vout’(d)との乗算また除算を行うことによって、アナログ部30において生じるゲイン誤差電圧を補正すれば、いずれの方法を用いても構わない。尚、後者の方法を用いる場合には、逆数生成器27は不要である。
【0101】
さらに、図8乃至図12を用いて説明したように、複数の電圧補正機能付き増幅器70を切り替えて使用する場合、各電圧補正機能付き増幅器70について順に誤差電圧検出動作を行っているが、かかる誤差電圧検出動作において毎回オフセット電圧検出動作及びゲイン誤差比検出動作の両方を行なう必要はなく、その一方のみを行っても構わない。
【0102】
【発明の効果】
以上説明したように、本発明によれば、増幅器において生じるオフセット及びゲイン誤差がキャンセルされることから、理想的な特性を持つ増幅器の出力と同じ値を得ることが可能となる。
【図面の簡単な説明】
【図1】理想的な増幅器の特性とオフセット及びゲイン誤差を有する実際の増幅器の特性を模式的に示すグラフである。
【図2】オフセット電圧Voffを測定する方法を模式的に示す図である。
【図3】ゲイン誤差比Apを測定する方法を模式的に示す図である。
【図4】本発明の好ましい実施態様にかかる電圧補正機能付き増幅器70の回路図である。
【図5】オフセット電圧検出動作時における電圧補正回路20の状態を示す回路図である。
【図6】ゲイン誤差比検出動作時における電圧補正回路20の状態を示す回路図である。
【図7】電圧補正機能付き増幅器70を用いたスイッチング電源装置の回路図である。
【図8】本発明の好ましい他の実施態様にかかる電圧補正機能付き増幅器80の構成を概略的に示すブロック図である。
【図9】図8に示す電圧補正機能付き増幅器80の動作を模式的に示すタイミング図である。
【図10】本発明の好ましいさらに他の実施態様にかかる電圧補正機能付き増幅器90の構成を概略的に示すブロック図である。
【図11】N=3である場合における電圧補正機能付き増幅器90の動作を模式的に示すタイミング図である。
【図12】マルチプレクサMUXa及びMUXbの選択状態を模式的に示す図であり、(a)〜(h)は、それぞれ図11に示す時刻a〜hにおける状態を模式的に示している。
【符号の説明】
1,2 入力電源端子
3,4 出力電源端子
5 直流負荷
10 増幅器
11 入力端子
12 出力端子
20 電圧補正回路
20a 入力端子
20b 出力端子
21 A/Dコンバータ
22 オフセット補正値メモリ
23 定数メモリ
24 ゲイン補正値メモリ
25 減算器
26 乗算器
27 逆数生成器
28 コントローラ
30 アナログ部
30a 入力端子
30b 出力端子
40 スイッチング回路部
41 入力コンデンサ
42,43 スイッチ素子
50 出力回路部
51 出力リアクトル
52 出力コンデンサ
60 制御回路部
61 デジタル演算回路
70,80,90 電圧補正機能付き増幅器
SWa〜SWf スイッチ
MUXa,MUXb マルチプレクサ
Claims (3)
- Nチャンネルの入力電圧を受けてNチャンネルの出力電圧を生成する多チャンネル入出力型増幅器であって、
(N+1)個の増幅器と、
接地電位又は基準電圧を出力する基準電圧出力回路と、
(N+1)個の前記増幅器に対して、Nチャンネルの前記入力電圧及び前記基準電圧出力回路が出力する電圧のうちのいずれかが入力されるように、前記増幅器の入力側の接続を切り換えると共に、前記入力電圧が入力されている前記増幅器の出力がNチャンネルの前記出力電圧として出力されるように、前記増幅器の出力側の接続を切り換える入出力制御回路とを備え、
前記増幅器は、前記増幅器の出力をデジタル変換するA/Dコンバータと、前記A/Dコンバータの出力値に基づいて前記増幅器のオフセット電圧及び前記増幅器のゲイン誤差を検出する検出部と、前記オフセット電圧及びゲイン誤差に基づいて前記増幅器が出力する電圧を補正する補正部とを有し、
前記増幅器の前記検出部による前記オフセット電圧及びゲイン誤差の検出は、前記増幅器に前記基準電圧出力回路が出力する電圧が入力されているときに行われることを特徴とする多チャンネル入出力型増幅器。 - 前記補正部が、前記増幅器の前記オフセット電圧を補正する減算器と、前記増幅器の前記ゲイン誤差を補正する乗算器とを備えることを特徴とする請求項1に記載の多チャンネル入出力型増幅器。
- 前記入出力制御回路は、(N+1)個の前記増幅器に対して前記基準電圧出力回路が出力する電圧が順次入力されるように、前記増幅器の入力側の接続を循環的に切り換えることを特徴とする請求項1または2に記載の多チャンネル入出力型増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002060568A JP4220708B2 (ja) | 2002-03-06 | 2002-03-06 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002060568A JP4220708B2 (ja) | 2002-03-06 | 2002-03-06 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003259633A JP2003259633A (ja) | 2003-09-12 |
JP4220708B2 true JP4220708B2 (ja) | 2009-02-04 |
Family
ID=28669884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002060568A Expired - Fee Related JP4220708B2 (ja) | 2002-03-06 | 2002-03-06 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4220708B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11845271B2 (en) | 2020-10-05 | 2023-12-19 | Canon Kabushiki Kaisha | Electronic device and printing apparatus having correction unit that corrects an amplifier |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4350075B2 (ja) * | 2005-08-29 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | Dc−dcコンバータの制御回路およびその制御方法 |
JP2007116493A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
JP5253753B2 (ja) * | 2007-04-02 | 2013-07-31 | ラピスセミコンダクタ株式会社 | オフセットキャンセル装置 |
JP4808195B2 (ja) * | 2007-08-09 | 2011-11-02 | 富士通セミコンダクター株式会社 | オペアンプ、ラインドライバおよび液晶表示装置 |
CN113863919A (zh) * | 2021-09-28 | 2021-12-31 | 西南石油大学 | 一种井下随钻应变片式压力传感器输出的Barton校正装置及方法 |
-
2002
- 2002-03-06 JP JP2002060568A patent/JP4220708B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11845271B2 (en) | 2020-10-05 | 2023-12-19 | Canon Kabushiki Kaisha | Electronic device and printing apparatus having correction unit that corrects an amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP2003259633A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896150B2 (ja) | 電子式電力量計 | |
TWI361567B (en) | Switching regulator with variable slope compensation | |
JP5049707B2 (ja) | 半導体集積回路、pwm信号出力装置、および電力変換制御装置 | |
JP6402474B2 (ja) | スイッチング電源の制御装置 | |
JP4220708B2 (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
JP2003264462A (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
US7834307B2 (en) | Pulse width modulation output type sensor circuit for outputting a pulse having a width associated with a physical quantity | |
EP0104999B1 (en) | Gain switching device with reduced error for watt meter | |
JP5461025B2 (ja) | Dc−dcコンバータの制御方法、dc−dcコンバータの制御回路、dc−dcコンバータ | |
JP3515747B2 (ja) | ディジタル・アナログ変換回路 | |
US9523654B2 (en) | Air-fuel ratio detection device | |
JP7000804B2 (ja) | 電源装置 | |
EP2405578A2 (en) | Analog-to-digital conversion apparatus, analog-to-digital conversion method, and electronic device | |
JP4751343B2 (ja) | A/d変換装置 | |
JP2003032108A (ja) | 直線性補償装置及び直線性補償方法 | |
JP2006222701A (ja) | A/d変換器の出力補正回路 | |
JP5174433B2 (ja) | Ad変換器及び秤 | |
JPH0582766B2 (ja) | ||
JP2001339303A (ja) | A/d変換回路 | |
JP2018077077A (ja) | 空燃比センサ制御装置 | |
JP6605299B2 (ja) | 測定装置 | |
JP6699360B2 (ja) | 電圧出力装置および制御装置 | |
JP5091898B2 (ja) | 電力測定システム | |
JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
JP3233176B2 (ja) | アナログ量計測装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |