JP2003264462A - 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 - Google Patents
電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置Info
- Publication number
- JP2003264462A JP2003264462A JP2002064670A JP2002064670A JP2003264462A JP 2003264462 A JP2003264462 A JP 2003264462A JP 2002064670 A JP2002064670 A JP 2002064670A JP 2002064670 A JP2002064670 A JP 2002064670A JP 2003264462 A JP2003264462 A JP 2003264462A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- correction
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 増幅器の誤差電圧を補正する電圧補正回路を
提供する。 【解決手段】 増幅器及び増幅器の出力をデジタル変換
するA/Dコンバータの誤差電圧を補正する電圧補正回
路であって、デジタル演算によりA/Dコンバータ50
の出力値Vout(d)に含まれる増幅器のオフセット
電圧及びA/Dコンバータ50のオフセット電圧を補正
する補正演算部を備える。かかる補正演算部は、増幅器
及びA/Dコンバータ50の総合的なオフセット電圧に
関するデジタル値を保持する補正値メモリ32と、A/
Dコンバータ50の出力値Vout(d)から補正値メ
モリ32に保持されたデジタル値の減算を行う減算器3
3を含んでいる。これにより、総合的なオフセットがキ
ャンセルされることから、理想的な特性を持つ増幅器及
びA/Dコンバータの出力と同じ値を得ることができ
る。
提供する。 【解決手段】 増幅器及び増幅器の出力をデジタル変換
するA/Dコンバータの誤差電圧を補正する電圧補正回
路であって、デジタル演算によりA/Dコンバータ50
の出力値Vout(d)に含まれる増幅器のオフセット
電圧及びA/Dコンバータ50のオフセット電圧を補正
する補正演算部を備える。かかる補正演算部は、増幅器
及びA/Dコンバータ50の総合的なオフセット電圧に
関するデジタル値を保持する補正値メモリ32と、A/
Dコンバータ50の出力値Vout(d)から補正値メ
モリ32に保持されたデジタル値の減算を行う減算器3
3を含んでいる。これにより、総合的なオフセットがキ
ャンセルされることから、理想的な特性を持つ増幅器及
びA/Dコンバータの出力と同じ値を得ることができ
る。
Description
【0001】
【発明の属する技術分野】本発明は、電圧補正回路に関
し、さらに詳細には、増幅器及びA/Dコンバータのオ
フセット電圧を補正する電圧補正回路に関する。また、
本発明は、電圧補正機能付き増幅器及びこれを用いたス
イッチング電源装置に関する。
し、さらに詳細には、増幅器及びA/Dコンバータのオ
フセット電圧を補正する電圧補正回路に関する。また、
本発明は、電圧補正機能付き増幅器及びこれを用いたス
イッチング電源装置に関する。
【0002】
【従来の技術】従来より、オペアンプに代表される増幅
器は、スイッチング電源装置の制御回路等において広く
用いられている。よく知られているように、増幅器は入
力電圧(正確には入力電圧差)Vinを受け、これをA
倍した出力電圧Vout(=A・Vin)を生成する回
路である。
器は、スイッチング電源装置の制御回路等において広く
用いられている。よく知られているように、増幅器は入
力電圧(正確には入力電圧差)Vinを受け、これをA
倍した出力電圧Vout(=A・Vin)を生成する回
路である。
【0003】
【発明が解決しようとする課題】しかしながら、実際の
増幅器においては、増幅器を構成する部品の精度や温度
・時間による特性の変化等、種々の要因によって出力電
圧Voutが正確に入力電圧VinのA倍とはならず、
ある程度の誤差が生じてしまうという問題があった。し
たがって、このような誤差を有する増幅器を用いて、例
えばスイッチング電源装置の制御回路を構成した場合、
結果的にスイッチング電源装置の出力電圧に大きな誤差
が生じてしまう。
増幅器においては、増幅器を構成する部品の精度や温度
・時間による特性の変化等、種々の要因によって出力電
圧Voutが正確に入力電圧VinのA倍とはならず、
ある程度の誤差が生じてしまうという問題があった。し
たがって、このような誤差を有する増幅器を用いて、例
えばスイッチング電源装置の制御回路を構成した場合、
結果的にスイッチング電源装置の出力電圧に大きな誤差
が生じてしまう。
【0004】一方、近年においては、スイッチング電源
装置の制御回路がデジタル回路によって構成されること
がある。この場合、増幅器より出力されるアナログ電圧
はA/Dコンバータによってデジタル変換され、かかる
デジタル出力値が制御回路内のデジタル演算回路に供給
されて演算が行われる。したがって、このような回路構
成においては、増幅器において生じる誤差にA/Dコン
バータにおいて生じる誤差が重畳し、得られるデジタル
出力値には大きな誤差が含まれてしまうおそれがある。
装置の制御回路がデジタル回路によって構成されること
がある。この場合、増幅器より出力されるアナログ電圧
はA/Dコンバータによってデジタル変換され、かかる
デジタル出力値が制御回路内のデジタル演算回路に供給
されて演算が行われる。したがって、このような回路構
成においては、増幅器において生じる誤差にA/Dコン
バータにおいて生じる誤差が重畳し、得られるデジタル
出力値には大きな誤差が含まれてしまうおそれがある。
【0005】したがって、本発明の目的は、増幅器の誤
差電圧を補正する電圧補正回路を提供することである。
差電圧を補正する電圧補正回路を提供することである。
【0006】また、本発明の他の目的は、電圧補正機能
付き増幅器及びこれを用いたスイッチング電源装置を提
供することである。
付き増幅器及びこれを用いたスイッチング電源装置を提
供することである。
【0007】
【課題を解決するための手段】本発明のかかる目的は、
増幅器及び前記増幅器の出力をデジタル変換するA/D
コンバータの誤差電圧を補正する電圧補正回路であっ
て、デジタル演算により前記A/Dコンバータの出力値
に含まれる前記増幅器のオフセット電圧及び前記A/D
コンバータのオフセット電圧を補正する補正演算部を備
える電圧補正回路によって達成される。
増幅器及び前記増幅器の出力をデジタル変換するA/D
コンバータの誤差電圧を補正する電圧補正回路であっ
て、デジタル演算により前記A/Dコンバータの出力値
に含まれる前記増幅器のオフセット電圧及び前記A/D
コンバータのオフセット電圧を補正する補正演算部を備
える電圧補正回路によって達成される。
【0008】本発明の好ましい実施態様においては、前
記補正演算部が、前記増幅器のオフセット電圧及び前記
A/Dコンバータのオフセット電圧からなる総合的なオ
フセット電圧に関するデジタル値を保持する補正値メモ
リを含む。
記補正演算部が、前記増幅器のオフセット電圧及び前記
A/Dコンバータのオフセット電圧からなる総合的なオ
フセット電圧に関するデジタル値を保持する補正値メモ
リを含む。
【0009】本発明のさらに好ましい実施態様において
は、前記補正演算部が、前記A/Dコンバータの出力値
と前記補正値メモリに保持された前記デジタル値との減
算または加算を行う論理回路とをさらに含む。
は、前記補正演算部が、前記A/Dコンバータの出力値
と前記補正値メモリに保持された前記デジタル値との減
算または加算を行う論理回路とをさらに含む。
【0010】本発明のさらに好ましい実施態様において
は、前記補正演算部が、前記総合的なオフセット電圧を
複数回サンプリングし、これを平均化する平均化回路を
さらに含む。
は、前記補正演算部が、前記総合的なオフセット電圧を
複数回サンプリングし、これを平均化する平均化回路を
さらに含む。
【0011】本発明の別の好ましい実施態様において
は、前記補正演算部が、前記補正値メモリに保持された
前記デジタル値をアナログ変換するD/Aコンバータ
と、前記D/Aコンバータの出力電圧と前記増幅器の出
力電圧との減算または加算を行うアナログ減算器または
アナログ加算器とをさらに含む。
は、前記補正演算部が、前記補正値メモリに保持された
前記デジタル値をアナログ変換するD/Aコンバータ
と、前記D/Aコンバータの出力電圧と前記増幅器の出
力電圧との減算または加算を行うアナログ減算器または
アナログ加算器とをさらに含む。
【0012】本発明の別のさらに好ましい実施態様にお
いては、前記補正演算部が、前記総合的なオフセット電
圧を複数回サンプリングし、これを積算する積分回路を
さらに含む。
いては、前記補正演算部が、前記総合的なオフセット電
圧を複数回サンプリングし、これを積算する積分回路を
さらに含む。
【0013】本発明の前記目的はまた、増幅器と、前記
増幅器の出力をデジタル変換するA/Dコンバータと、
前記増幅器及びA/Dコンバータの誤差電圧を補正する
上記電圧補正回路とを備える電圧補正機能付き増幅器に
よって達成される。
増幅器の出力をデジタル変換するA/Dコンバータと、
前記増幅器及びA/Dコンバータの誤差電圧を補正する
上記電圧補正回路とを備える電圧補正機能付き増幅器に
よって達成される。
【0014】本発明の好ましい実施態様においては、上
記電圧補正機能付き増幅器を複数備え、これらを順に切
り替えて使用する。
記電圧補正機能付き増幅器を複数備え、これらを順に切
り替えて使用する。
【0015】本発明のさらに好ましい実施態様において
は、各電圧補正機能付き増幅器に含まれる補正値メモリ
の格納値を順に更新する。
は、各電圧補正機能付き増幅器に含まれる補正値メモリ
の格納値を順に更新する。
【0016】本発明の前記目的はまた、Nチャンネルの
入力を受けてNチャンネルの出力を生成する多チャンネ
ル入出力型増幅器であって、上記電圧補正機能付き増幅
器をN+1個備え、これらを切り替えて使用することを
特徴とする多チャンネル入出力型増幅器によって達成さ
れる。
入力を受けてNチャンネルの出力を生成する多チャンネ
ル入出力型増幅器であって、上記電圧補正機能付き増幅
器をN+1個備え、これらを切り替えて使用することを
特徴とする多チャンネル入出力型増幅器によって達成さ
れる。
【0017】本発明の前記目的はまた、複数の増幅器
と、対応する増幅器の出力をそれぞれデジタル変換する
複数のA/Dコンバータと、それぞれ対応する増幅器及
びA/Dコンバータにおいて生じる総合的なオフセット
電圧を補正する補正動作及び前記補正動作における補正
量を決定するためのオフセット電圧検出動作を行う複数
の電圧補正回路とを備える電圧補正機能付き増幅器であ
って、前記複数の電圧補正回路は、前記オフセット電圧
検出動作を順に行うことを特徴とする電圧補正機能付き
増幅器によって達成される。
と、対応する増幅器の出力をそれぞれデジタル変換する
複数のA/Dコンバータと、それぞれ対応する増幅器及
びA/Dコンバータにおいて生じる総合的なオフセット
電圧を補正する補正動作及び前記補正動作における補正
量を決定するためのオフセット電圧検出動作を行う複数
の電圧補正回路とを備える電圧補正機能付き増幅器であ
って、前記複数の電圧補正回路は、前記オフセット電圧
検出動作を順に行うことを特徴とする電圧補正機能付き
増幅器によって達成される。
【0018】本発明の前記目的はまた、直流入力電圧を
交流に変換するスイッチング回路部と、前記スイッチン
グ回路部からの交流出力を受けこれを直流に変換する出
力回路部と、前記出力回路部の出力電圧が所定値となる
ように前記スイッチング回路部の動作を制御する制御回
路とを備えるスイッチング電源装置であって、上述した
電圧補正機能付き増幅器を備えていることを特徴とする
スイッチング電源装置によって達成される。
交流に変換するスイッチング回路部と、前記スイッチン
グ回路部からの交流出力を受けこれを直流に変換する出
力回路部と、前記出力回路部の出力電圧が所定値となる
ように前記スイッチング回路部の動作を制御する制御回
路とを備えるスイッチング電源装置であって、上述した
電圧補正機能付き増幅器を備えていることを特徴とする
スイッチング電源装置によって達成される。
【0019】以上の構成を有する本発明によれば、増幅
器及びA/Dコンバータにおいて生じるオフセットがキ
ャンセルされることから、理想的な特性を持つ増幅器及
びA/Dコンバータの出力と同じ値を得ることが可能と
なる。
器及びA/Dコンバータにおいて生じるオフセットがキ
ャンセルされることから、理想的な特性を持つ増幅器及
びA/Dコンバータの出力と同じ値を得ることが可能と
なる。
【0020】
【発明の実施の形態】増幅器やA/Dコンバータにおい
て生じる主要な誤差としては、「オフセット」と呼ばれ
る誤差が知られている。オフセットは、入力電圧Vin
に依存しない性質の誤差であり、その値は「オフセット
電圧」と呼ばれる。増幅器におけるオフセット電圧(V
off(amp))とは、入力電圧Vinが0Vである場合の出
力電圧値によって定義され、A/Dコンバータにおける
オフセット電圧(Voff(A/D))とは、入力電圧Vinが
0Vである場合のデジタル出力値によって定義される。
て生じる主要な誤差としては、「オフセット」と呼ばれ
る誤差が知られている。オフセットは、入力電圧Vin
に依存しない性質の誤差であり、その値は「オフセット
電圧」と呼ばれる。増幅器におけるオフセット電圧(V
off(amp))とは、入力電圧Vinが0Vである場合の出
力電圧値によって定義され、A/Dコンバータにおける
オフセット電圧(Voff(A/D))とは、入力電圧Vinが
0Vである場合のデジタル出力値によって定義される。
【0021】増幅器のオフセット電圧(Voff(amp))
は、次のようにして測定することができる。まず、図1
に示すように、測定対象となる増幅器10の入力端子1
1に0V(接地電位)を与え、出力端子12に現れる電
圧(出力電圧Vout(a))を測定する。この場合、
入力電圧Vin=0Vであることから、増幅器10のゲ
インに関わらず、出力電圧Vout(a)はオフセット
電圧(Voff(amp))に一致するはずである。すなわち、
以上によりオフセット電圧(Voff(amp))を測定するこ
とができる。
は、次のようにして測定することができる。まず、図1
に示すように、測定対象となる増幅器10の入力端子1
1に0V(接地電位)を与え、出力端子12に現れる電
圧(出力電圧Vout(a))を測定する。この場合、
入力電圧Vin=0Vであることから、増幅器10のゲ
インに関わらず、出力電圧Vout(a)はオフセット
電圧(Voff(amp))に一致するはずである。すなわち、
以上によりオフセット電圧(Voff(amp))を測定するこ
とができる。
【0022】同様に、A/Dコンバータのオフセット電
圧(Voff(A/D))は、次のようにして測定することがで
きる。まず、図2に示すように、測定対象となるA/D
コンバータ20の入力端子21に0V(接地電位)を与
え、出力端子22に現れるデジタル出力値(出力電圧V
out(d))を測定する。この場合、入力電圧Vin
=0Vであることから、出力電圧Vout(d)はオフ
セット電圧(Voff(A/D))に一致するはずである。すな
わち、以上によりオフセット電圧(Voff(A/D))を測定
することができる。
圧(Voff(A/D))は、次のようにして測定することがで
きる。まず、図2に示すように、測定対象となるA/D
コンバータ20の入力端子21に0V(接地電位)を与
え、出力端子22に現れるデジタル出力値(出力電圧V
out(d))を測定する。この場合、入力電圧Vin
=0Vであることから、出力電圧Vout(d)はオフ
セット電圧(Voff(A/D))に一致するはずである。すな
わち、以上によりオフセット電圧(Voff(A/D))を測定
することができる。
【0023】しかしながら、図3に示すように、増幅器
10とA/Dコンバータ20が直列接続されている場合
において、これら直列回路の総合的なオフセット電圧
(Voff(total))を測定するためには、上述のように増
幅器10のオフセット電圧(Voff(amp))とA/Dコン
バータ20のオフセット電圧(Voff(A/D))を別個に測
定する必要はなく、増幅器10の入力端子11に0V
(接地電位)を与え、A/Dコンバータ20の出力端子
22に現れるデジタル出力値(出力電圧Vout
(d))を測定することにより総合的なオフセット電圧
(Voff(total))を得ることができる。
10とA/Dコンバータ20が直列接続されている場合
において、これら直列回路の総合的なオフセット電圧
(Voff(total))を測定するためには、上述のように増
幅器10のオフセット電圧(Voff(amp))とA/Dコン
バータ20のオフセット電圧(Voff(A/D))を別個に測
定する必要はなく、増幅器10の入力端子11に0V
(接地電位)を与え、A/Dコンバータ20の出力端子
22に現れるデジタル出力値(出力電圧Vout
(d))を測定することにより総合的なオフセット電圧
(Voff(total))を得ることができる。
【0024】本発明は、以上説明した原理に基づき、増
幅器及びA/Dコンバータからなる直列回路より得られ
るデジタル出力値Vout(d)に対し、総合的なオフ
セット電圧(Voff(total))に対応するデジタル値を用
いた演算を行うことによって、デジタル出力値Vout
(d)を理想的な値に補正するものである。このよう
に、本発明は、増幅器及びA/Dコンバータからなる直
列回路において生じる総合的なオフセット電圧(Voff
(total))を補正するものであるから、スイッチング電
源装置のデジタル制御回路等への適用が好適である。
幅器及びA/Dコンバータからなる直列回路より得られ
るデジタル出力値Vout(d)に対し、総合的なオフ
セット電圧(Voff(total))に対応するデジタル値を用
いた演算を行うことによって、デジタル出力値Vout
(d)を理想的な値に補正するものである。このよう
に、本発明は、増幅器及びA/Dコンバータからなる直
列回路において生じる総合的なオフセット電圧(Voff
(total))を補正するものであるから、スイッチング電
源装置のデジタル制御回路等への適用が好適である。
【0025】以下、添付図面を参照しながら、本発明の
好ましい実施態様について詳細に説明する。
好ましい実施態様について詳細に説明する。
【0026】図4は、本発明の好ましい実施態様にかか
る電圧補正機能付き増幅器80の回路図である。
る電圧補正機能付き増幅器80の回路図である。
【0027】図4に示すように、本実施態様にかかる電
圧補正機能付き増幅器80は、アナログ部40と、A/
Dコンバータ50と、電圧補正回路30によって構成さ
れる。本実施態様にかかる電圧補正回路30は、スイッ
チSWa、SWbと、平均化回路31と、補正値メモリ
32と、減算器33と、コントローラ34とを備えてい
る。電圧補正回路30は、本来アナログ部40の入力端
子40aに供給されるべきアナログ入力電圧Vin
(a)を入力端子30aに受けるとともに、アナログ部
40及びA/Dコンバータ50にて生じる総合的なオフ
セット電圧(Voff(total))をデジタル演算により補正
して、補正されたデジタル出力電圧Vout’(d)を
出力端子30bより出力する回路である。電圧補正回路
30を構成する各要素のうち、平均化回路31、補正値
メモリ32及び減算器33は、補正演算部を構成し、実
使用時においてアナログ部40及びA/Dコンバータ5
0で生じる総合的なオフセット電圧(Voff(total))を
キャンセルする役割を果たす。
圧補正機能付き増幅器80は、アナログ部40と、A/
Dコンバータ50と、電圧補正回路30によって構成さ
れる。本実施態様にかかる電圧補正回路30は、スイッ
チSWa、SWbと、平均化回路31と、補正値メモリ
32と、減算器33と、コントローラ34とを備えてい
る。電圧補正回路30は、本来アナログ部40の入力端
子40aに供給されるべきアナログ入力電圧Vin
(a)を入力端子30aに受けるとともに、アナログ部
40及びA/Dコンバータ50にて生じる総合的なオフ
セット電圧(Voff(total))をデジタル演算により補正
して、補正されたデジタル出力電圧Vout’(d)を
出力端子30bより出力する回路である。電圧補正回路
30を構成する各要素のうち、平均化回路31、補正値
メモリ32及び減算器33は、補正演算部を構成し、実
使用時においてアナログ部40及びA/Dコンバータ5
0で生じる総合的なオフセット電圧(Voff(total))を
キャンセルする役割を果たす。
【0028】アナログ部40としては、図1に示したよ
うな増幅器単体の他、これが複数段に亘って従属接続さ
れたものであっても良く、インピーダンス調整回路等、
増幅動作を行わない他の回路が含まれていても良い。つ
まり、入力端子40aに供給されるアナログ入力電圧V
in(a)を増幅してアナログ出力電圧Vout(a)
を生成し、これを出力端子40bより出力する回路であ
ればどのような回路であっても構わない。
うな増幅器単体の他、これが複数段に亘って従属接続さ
れたものであっても良く、インピーダンス調整回路等、
増幅動作を行わない他の回路が含まれていても良い。つ
まり、入力端子40aに供給されるアナログ入力電圧V
in(a)を増幅してアナログ出力電圧Vout(a)
を生成し、これを出力端子40bより出力する回路であ
ればどのような回路であっても構わない。
【0029】また、アナログ部40には不可避的にオフ
セットが生じることから、アナログ入力電圧Vin
(a)とアナログ出力電圧Vout(a)との間には、
セットが生じることから、アナログ入力電圧Vin
(a)とアナログ出力電圧Vout(a)との間には、
【0030】
【数1】
が成立する。式(1)において、Voff(amp)はアナログ
部40において生じるオフセット電圧(アナログ値)で
あり、Aはアナログ部40のゲインである。
部40において生じるオフセット電圧(アナログ値)で
あり、Aはアナログ部40のゲインである。
【0031】A/Dコンバータ50は、アナログ部40
の出力端子40aより出力されるアナログ出力電圧Vo
ut(a)を受け、これをデジタル出力電圧Vout
(d)に変換する回路である。上述のとおり、A/Dコ
ンバータ50にもオフセット電圧Voff(A/D)が存在す
る。したがって、A/Dコンバータ50からの出力電圧
Vout(d)には、
の出力端子40aより出力されるアナログ出力電圧Vo
ut(a)を受け、これをデジタル出力電圧Vout
(d)に変換する回路である。上述のとおり、A/Dコ
ンバータ50にもオフセット電圧Voff(A/D)が存在す
る。したがって、A/Dコンバータ50からの出力電圧
Vout(d)には、
【0032】
【数2】
で与えられる総合的なオフセット電圧Voff(total)が含
まれている。
まれている。
【0033】スイッチSWa、SWbは、いずれも端子
0を端子1に接続するか端子2に接続するかを切り替え
るスイッチであり、その切り替え制御はコントローラ3
4により行われる。
0を端子1に接続するか端子2に接続するかを切り替え
るスイッチであり、その切り替え制御はコントローラ3
4により行われる。
【0034】平均化回路31は、以下に詳述するオフセ
ット電圧検出動作においてスイッチSWbより与えられ
る総合的なオフセット電圧Voff(total)を複数回サンプ
リングして積算し、その平均値を算出するデジタル回路
である。
ット電圧検出動作においてスイッチSWbより与えられ
る総合的なオフセット電圧Voff(total)を複数回サンプ
リングして積算し、その平均値を算出するデジタル回路
である。
【0035】補正値メモリ32は、平均化回路31によ
り得られたオフセット電圧の平均値を格納するためのメ
モリである。補正値メモリ32への格納は、オフセット
電圧検出動作ごとに行われることから、補正値メモリ3
2としてはDRAM等の書き換え可能なメモリを用いる
必要がある。
り得られたオフセット電圧の平均値を格納するためのメ
モリである。補正値メモリ32への格納は、オフセット
電圧検出動作ごとに行われることから、補正値メモリ3
2としてはDRAM等の書き換え可能なメモリを用いる
必要がある。
【0036】減算器33は、スイッチSWbの端子2よ
り供給されるデジタル出力電圧Vout(d)から、補
正値メモリ32より供給される総合的なオフセット電圧
Voff(total)の平均値を減算する論理回路であり、その
出力は、デジタル出力電圧Vout’(d)として出力
端子30bに供給される。
り供給されるデジタル出力電圧Vout(d)から、補
正値メモリ32より供給される総合的なオフセット電圧
Voff(total)の平均値を減算する論理回路であり、その
出力は、デジタル出力電圧Vout’(d)として出力
端子30bに供給される。
【0037】次に、電圧補正回路30の動作について説
明する。
明する。
【0038】電圧補正回路30の動作は、補正動作とオ
フセット電圧検出動作に分けられる。補正動作は、アナ
ログ部40及びA/Dコンバータ50において生じる総
合的なオフセット電圧Voff(total)を実際に補正する動
作であり、オフセット電圧検出動作は補正動作時におけ
る補正量を決定するために、補正動作に先立って行われ
る。以下、電圧補正回路30の動作について、オフセッ
ト電圧検出動作、補正動作の順に説明を進める。
フセット電圧検出動作に分けられる。補正動作は、アナ
ログ部40及びA/Dコンバータ50において生じる総
合的なオフセット電圧Voff(total)を実際に補正する動
作であり、オフセット電圧検出動作は補正動作時におけ
る補正量を決定するために、補正動作に先立って行われ
る。以下、電圧補正回路30の動作について、オフセッ
ト電圧検出動作、補正動作の順に説明を進める。
【0039】まず、オフセット電圧検出動作について説
明する。
明する。
【0040】補正動作時における電圧補正回路30の状
態は、図4に示したとおりである。すなわち、図4に示
すように、補正動作時においては、コントローラ34に
よる制御のもと、スイッチSWaが端子2側に接続さ
れ、スイッチSWbが端子1側に接続される。これによ
り、アナログ部40の入力端子40aには接地電位(0
V)が与えられるので、出力端子40bより出力される
アナログ出力電圧Vout(a)は、
態は、図4に示したとおりである。すなわち、図4に示
すように、補正動作時においては、コントローラ34に
よる制御のもと、スイッチSWaが端子2側に接続さ
れ、スイッチSWbが端子1側に接続される。これによ
り、アナログ部40の入力端子40aには接地電位(0
V)が与えられるので、出力端子40bより出力される
アナログ出力電圧Vout(a)は、
【0041】
【数3】
によって与えられる。
【0042】したがって、A/Dコンバータ50の出力
であるデジタル出力電圧Vout(d)としては、アナ
ログ部40のオフセット電圧Voff(amp)をデジタル変換
した値となるが、A/Dコンバータ50にもオフセット
電圧Voff(A/D)が存在することから、A/Dコンバータ
50の出力であるデジタル出力電圧Vout(d)は、
であるデジタル出力電圧Vout(d)としては、アナ
ログ部40のオフセット電圧Voff(amp)をデジタル変換
した値となるが、A/Dコンバータ50にもオフセット
電圧Voff(A/D)が存在することから、A/Dコンバータ
50の出力であるデジタル出力電圧Vout(d)は、
【0043】
【数4】
によって与えられ、総合的なオフセット電圧Voff(tota
l)に一致することになる。かかる総合的なオフセット電
圧Voff(total)は、スイッチSWbを介して平均化回路
31に供給される。このような動作が複数回行われ、平
均化回路31はその値を平均化し、平均化した値を補正
値メモリ32に供給する。そして、補正値メモリ32は
平均化されたオフセット電圧Voff(total)を格納し、以
上によりオフセット電圧検出動作を完了する。
l)に一致することになる。かかる総合的なオフセット電
圧Voff(total)は、スイッチSWbを介して平均化回路
31に供給される。このような動作が複数回行われ、平
均化回路31はその値を平均化し、平均化した値を補正
値メモリ32に供給する。そして、補正値メモリ32は
平均化されたオフセット電圧Voff(total)を格納し、以
上によりオフセット電圧検出動作を完了する。
【0044】オフセット電圧検出動作が完了すると、任
意のアナログ入力電圧Vin(a)について総合的なオ
フセット電圧Voff(total)を実際に補正する補正動作の
実行が可能となる。
意のアナログ入力電圧Vin(a)について総合的なオ
フセット電圧Voff(total)を実際に補正する補正動作の
実行が可能となる。
【0045】図5は、補正動作時における電圧補正回路
30の状態を示す回路図である。
30の状態を示す回路図である。
【0046】図5に示すように、補正動作時において
は、コントローラ34による制御のもと、スイッチSW
aが端子1側に接続され、スイッチSWbが端子2側に
接続される。これにより、アナログ部40の入力端子4
0aには任意のアナログ入力電圧Vin(a)が与えら
れるので、出力端子40bより出力されるアナログ出力
電圧Vout(a)は、式(1)によって与えられるこ
とになる。
は、コントローラ34による制御のもと、スイッチSW
aが端子1側に接続され、スイッチSWbが端子2側に
接続される。これにより、アナログ部40の入力端子4
0aには任意のアナログ入力電圧Vin(a)が与えら
れるので、出力端子40bより出力されるアナログ出力
電圧Vout(a)は、式(1)によって与えられるこ
とになる。
【0047】かかるアナログ出力電圧Vout(a)
は、A/Dコンバータ50のデジタル変換により、オフ
セット電圧Voff(A/D)が重畳された状態でデジタル出力
電圧Vout(d)とされた後、スイッチSWbを介し
て減算器33に供給され、総合的なオフセット電圧Vof
f(total)が減じられる。したがって、減算器33の出力
であるデジタル出力電圧Vout’に含まれるオフセッ
ト電圧Voff(amp)及びオフセット電圧Voff(A/D)がキャ
ンセルされ、理想的な増幅器及び理想的なA/Dコンバ
ータを用いた場合に得られる値と同じ値が得られる。
は、A/Dコンバータ50のデジタル変換により、オフ
セット電圧Voff(A/D)が重畳された状態でデジタル出力
電圧Vout(d)とされた後、スイッチSWbを介し
て減算器33に供給され、総合的なオフセット電圧Vof
f(total)が減じられる。したがって、減算器33の出力
であるデジタル出力電圧Vout’に含まれるオフセッ
ト電圧Voff(amp)及びオフセット電圧Voff(A/D)がキャ
ンセルされ、理想的な増幅器及び理想的なA/Dコンバ
ータを用いた場合に得られる値と同じ値が得られる。
【0048】以上説明したように、本実施態様にかかる
電圧補正機能付き増幅器80においては、アナログ部4
0において生じるオフセット電圧Voff(amp)及びA/D
コンバータ50において生じるオフセット電圧Voff(A/
D)を電圧補正回路30によって補正していることから、
理想的な増幅器及び理想的なA/Dコンバータを用いた
場合に得られる出力値と同じ出力値を得ることが可能と
なる。
電圧補正機能付き増幅器80においては、アナログ部4
0において生じるオフセット電圧Voff(amp)及びA/D
コンバータ50において生じるオフセット電圧Voff(A/
D)を電圧補正回路30によって補正していることから、
理想的な増幅器及び理想的なA/Dコンバータを用いた
場合に得られる出力値と同じ出力値を得ることが可能と
なる。
【0049】尚、電圧補正回路30の出力電圧はデジタ
ル値の形式(Vout’(d))であることから、本実
施態様にかかる電圧補正機能付き増幅器80は、上述の
とおり、スイッチング電源装置のデジタル制御回路等、
増幅器の出力電圧をデジタル値の形式で利用する回路の
一部として組み込むことが好適である。
ル値の形式(Vout’(d))であることから、本実
施態様にかかる電圧補正機能付き増幅器80は、上述の
とおり、スイッチング電源装置のデジタル制御回路等、
増幅器の出力電圧をデジタル値の形式で利用する回路の
一部として組み込むことが好適である。
【0050】図6は、上述した電圧補正機能付き増幅器
80を用いたスイッチング電源装置の回路図である。
80を用いたスイッチング電源装置の回路図である。
【0051】図6に示すスイッチング電源装置は、入力
電源端子1,2間に供給される直流入力電圧Vinを降
圧して直流出力電圧Voを生成し、これを出力電源端子
3,4間に供給する装置であり、スイッチング回路部6
0と、出力回路部70と、制御回路部90とを備えて構
成される。出力電源端子3,4間には、CPUやDSP
等の直流負荷5が接続される。
電源端子1,2間に供給される直流入力電圧Vinを降
圧して直流出力電圧Voを生成し、これを出力電源端子
3,4間に供給する装置であり、スイッチング回路部6
0と、出力回路部70と、制御回路部90とを備えて構
成される。出力電源端子3,4間には、CPUやDSP
等の直流負荷5が接続される。
【0052】スイッチング回路部60は、入力電源端子
1,2間に供給される直流入力電圧Vinを交流に変換
するための回路であり、入力コンデンサ61と、スイッ
チ素子62及び63によって構成される。入力コンデン
サ61は、入力電源端子1,2間に接続されており、入
力電圧Vinを安定化させる役割を果たす。また、スイ
ッチ素子62は、入力コンデンサ61と出力回路部70
との間に直列に接続されており、スイッチ素子63は、
スイッチ素子12と出力回路部70との間に並列に接続
されている。これらスイッチ素子62及び63は、制御
回路部90による制御のもと所定のデッドタイムを介し
て交互にオン状態とされる。
1,2間に供給される直流入力電圧Vinを交流に変換
するための回路であり、入力コンデンサ61と、スイッ
チ素子62及び63によって構成される。入力コンデン
サ61は、入力電源端子1,2間に接続されており、入
力電圧Vinを安定化させる役割を果たす。また、スイ
ッチ素子62は、入力コンデンサ61と出力回路部70
との間に直列に接続されており、スイッチ素子63は、
スイッチ素子12と出力回路部70との間に並列に接続
されている。これらスイッチ素子62及び63は、制御
回路部90による制御のもと所定のデッドタイムを介し
て交互にオン状態とされる。
【0053】出力回路部70は、スイッチング回路部6
0からの交流出力を受けこれを直流に変換するための回
路であり、出力リアクトル71と出力コンデンサ72に
よって構成される。出力リアクトル71は、スイッチン
グ回路部60と出力電源端子3との間に直列に接続され
ており、出力コンデンサ72は、出力電源端子3,4間
に接続されている。
0からの交流出力を受けこれを直流に変換するための回
路であり、出力リアクトル71と出力コンデンサ72に
よって構成される。出力リアクトル71は、スイッチン
グ回路部60と出力電源端子3との間に直列に接続され
ており、出力コンデンサ72は、出力電源端子3,4間
に接続されている。
【0054】制御回路部90は、電圧補正機能付き増幅
器80とデジタル演算回路91とを備えており、図4及
び図5に示した電圧補正機能付き増幅器80(電圧補正
回路30、アナログ部40及びA/Dコンバータ50)
は、デジタル演算回路91の前段に設けられている。こ
の場合、アナログ部40は、スイッチング電源装置の出
力電圧Vout及びスイッチング電源装置の出力電圧V
outの目標値に相当する基準電圧を受け、その差(図
4及び図5に示す回路図においては、アナログ入力電圧
Vin(a)に相当)に相当するアナログ出力電圧Vo
ut(a)を生成する。また、A/Dコンバータ50は
かかるアナログ出力電圧Vout(a)をデジタル変換
してデジタル出力電圧Vout(d)を生成する。そし
て、電圧補正回路30は、アナログ部40において生じ
ているオフセット電圧Voff(amp)及びA/Dコンバータ
50において生じているオフセット電圧Voff(A/D)を補
正演算部によってデジタル的に補正する。補正されたデ
ジタル出力電圧Vout’(d)は、デジタル演算回路
91に供給され、デジタル演算回路91は、その値に基
づいてスイッチ素子62及び63のデューティを決定す
る。
器80とデジタル演算回路91とを備えており、図4及
び図5に示した電圧補正機能付き増幅器80(電圧補正
回路30、アナログ部40及びA/Dコンバータ50)
は、デジタル演算回路91の前段に設けられている。こ
の場合、アナログ部40は、スイッチング電源装置の出
力電圧Vout及びスイッチング電源装置の出力電圧V
outの目標値に相当する基準電圧を受け、その差(図
4及び図5に示す回路図においては、アナログ入力電圧
Vin(a)に相当)に相当するアナログ出力電圧Vo
ut(a)を生成する。また、A/Dコンバータ50は
かかるアナログ出力電圧Vout(a)をデジタル変換
してデジタル出力電圧Vout(d)を生成する。そし
て、電圧補正回路30は、アナログ部40において生じ
ているオフセット電圧Voff(amp)及びA/Dコンバータ
50において生じているオフセット電圧Voff(A/D)を補
正演算部によってデジタル的に補正する。補正されたデ
ジタル出力電圧Vout’(d)は、デジタル演算回路
91に供給され、デジタル演算回路91は、その値に基
づいてスイッチ素子62及び63のデューティを決定す
る。
【0055】このように、図6に示すスイッチング電源
装置では、制御回路90においてアナログ形式の信号で
ある出力電圧Voutを受けこれを増幅した後、デジタ
ル演算回路においてその値を利用していることから、本
実施態様にかかる電圧補正機能付き増幅器80は、この
ようなスイッチング電源装置のデジタル制御回路の一部
として好適に用いることができる。
装置では、制御回路90においてアナログ形式の信号で
ある出力電圧Voutを受けこれを増幅した後、デジタ
ル演算回路においてその値を利用していることから、本
実施態様にかかる電圧補正機能付き増幅器80は、この
ようなスイッチング電源装置のデジタル制御回路の一部
として好適に用いることができる。
【0056】次に、本発明の好ましい他の実施態様につ
いて説明する。
いて説明する。
【0057】図7は、本発明の好ましい他の実施態様に
かかる電圧補正機能付き増幅器81の回路図である。
かかる電圧補正機能付き増幅器81の回路図である。
【0058】図7に示すように、本実施態様にかかる電
圧補正機能付き増幅器81は、上述した電圧補正機能付
き増幅器80の電圧補正回路30が電圧補正回路100
に置き換えられた構成を有している。電圧補正回路10
0は、スイッチSWa、SWcと、積分回路101と、
補正値メモリ102と、D/Aコンバータ103と、減
算器104と、コントローラ105とを備えており、積
分回路101及び補正値メモリ102は、補正演算部を
構成している。
圧補正機能付き増幅器81は、上述した電圧補正機能付
き増幅器80の電圧補正回路30が電圧補正回路100
に置き換えられた構成を有している。電圧補正回路10
0は、スイッチSWa、SWcと、積分回路101と、
補正値メモリ102と、D/Aコンバータ103と、減
算器104と、コントローラ105とを備えており、積
分回路101及び補正値メモリ102は、補正演算部を
構成している。
【0059】積分回路101は、オフセット電圧検出動
作においてスイッチSWcより与えられるデジタル出力
電圧Vout’の値を複数回サンプリングし、その値を
積算する回路である。補正値メモリ102は、積分回路
101による積算値を格納するためのメモリである。ま
た、D/Aコンバータ103は、補正値メモリ102に
格納された値(積算値)をアナログ変換する回路であ
る。さらに、減算器104は、アナログ部40より供給
されるアナログ出力電圧Vout(a)から、D/Aコ
ンバータ103より供給されるアナログ値を減算するア
ナログ減算器であり、その出力は、アナログ出力電圧V
out’(a)としてA/Dコンバータ50に供給され
る。
作においてスイッチSWcより与えられるデジタル出力
電圧Vout’の値を複数回サンプリングし、その値を
積算する回路である。補正値メモリ102は、積分回路
101による積算値を格納するためのメモリである。ま
た、D/Aコンバータ103は、補正値メモリ102に
格納された値(積算値)をアナログ変換する回路であ
る。さらに、減算器104は、アナログ部40より供給
されるアナログ出力電圧Vout(a)から、D/Aコ
ンバータ103より供給されるアナログ値を減算するア
ナログ減算器であり、その出力は、アナログ出力電圧V
out’(a)としてA/Dコンバータ50に供給され
る。
【0060】次に、電圧補正回路100の動作について
説明する。
説明する。
【0061】電圧補正回路100の動作も、上述した電
圧補正回路30と同様、補正動作とオフセット電圧検出
動作に分けられる。以下、電圧補正回路100の動作に
ついて、オフセット電圧検出動作、補正動作の順に説明
を進める。
圧補正回路30と同様、補正動作とオフセット電圧検出
動作に分けられる。以下、電圧補正回路100の動作に
ついて、オフセット電圧検出動作、補正動作の順に説明
を進める。
【0062】まず、オフセット電圧検出動作について説
明する。
明する。
【0063】補正動作時における電圧補正回路100の
状態は、図7に示したとおりである。すなわち、図7に
示すように、補正動作時においては、コントローラ10
5による制御のもと、スイッチSWaが端子2側に接続
され、スイッチSWcが端子1側に接続される。これに
より、アナログ部40の入力端子40aには接地電位
(0V)が与えられるので、出力端子40bより出力さ
れるアナログ出力電圧Vout(a)は、式(3)によ
って与えられる。
状態は、図7に示したとおりである。すなわち、図7に
示すように、補正動作時においては、コントローラ10
5による制御のもと、スイッチSWaが端子2側に接続
され、スイッチSWcが端子1側に接続される。これに
より、アナログ部40の入力端子40aには接地電位
(0V)が与えられるので、出力端子40bより出力さ
れるアナログ出力電圧Vout(a)は、式(3)によ
って与えられる。
【0064】この時、補正値メモリ102は初期状態で
あり、その格納値はゼロであることから、D/Aコンバ
ータ103からのアナログ値は0Vであることから、A
/Dコンバータ50に供給されるアナログ出力電圧Vo
ut’(a)はアナログ部40によるアナログ出力電圧
Vout(a)と一致する。
あり、その格納値はゼロであることから、D/Aコンバ
ータ103からのアナログ値は0Vであることから、A
/Dコンバータ50に供給されるアナログ出力電圧Vo
ut’(a)はアナログ部40によるアナログ出力電圧
Vout(a)と一致する。
【0065】したがって、A/Dコンバータ50の出力
であるデジタル出力電圧Vout’(d)としては、ア
ナログ部40のオフセット電圧Voff(amp)をデジタル変
換した値となるが、A/Dコンバータ50にもオフセッ
ト電圧Voff(A/D)が存在することから、A/Dコンバー
タ50の出力であるデジタル出力電圧Vout’(d)
は、式(4)によって与えられ、総合的なオフセット電
圧Voff(total)に一致することになる。
であるデジタル出力電圧Vout’(d)としては、ア
ナログ部40のオフセット電圧Voff(amp)をデジタル変
換した値となるが、A/Dコンバータ50にもオフセッ
ト電圧Voff(A/D)が存在することから、A/Dコンバー
タ50の出力であるデジタル出力電圧Vout’(d)
は、式(4)によって与えられ、総合的なオフセット電
圧Voff(total)に一致することになる。
【0066】かかる総合的なオフセット電圧Voff(tota
l)は、スイッチSWcを介して積分回路101に供給さ
れ、積算値が補正値メモリ102に格納される。この場
合、積分回路101によるサンプリングは1回しか行わ
れていないことから、補正値メモリ102に格納される
値は、式(4)に示す総合的なオフセット電圧Voff(to
tal)となる。
l)は、スイッチSWcを介して積分回路101に供給さ
れ、積算値が補正値メモリ102に格納される。この場
合、積分回路101によるサンプリングは1回しか行わ
れていないことから、補正値メモリ102に格納される
値は、式(4)に示す総合的なオフセット電圧Voff(to
tal)となる。
【0067】補正値メモリ102に格納された積算値
は、D/Aコンバータ103によってアナログ変換され
その値が減算器104に供給されることから、この状態
で上述した動作を再度実行した場合、アナログ信号の段
階で総合的なオフセット電圧Voff(total)がキャンセル
され、理想的には、A/Dコンバータ50の出力である
デジタル出力電圧Vout’(d)はゼロとなる。しか
しながら、実際には補正不足あるいは補正過剰や、D/
Aコンバータ103において生じるオフセット電圧等の
影響により、これがゼロとならない場合もあるため、上
述した動作を繰り返し行い、その都度得られたデジタル
出力電圧Vout’(d)を積分回路101によって積
算することにより補正値を収束させる。すなわち、上述
した動作を繰り返すことにより、補正値メモリ102に
理想的な補正値を格納することが可能となる。以上によ
りオフセット電圧検出動作を完了する。
は、D/Aコンバータ103によってアナログ変換され
その値が減算器104に供給されることから、この状態
で上述した動作を再度実行した場合、アナログ信号の段
階で総合的なオフセット電圧Voff(total)がキャンセル
され、理想的には、A/Dコンバータ50の出力である
デジタル出力電圧Vout’(d)はゼロとなる。しか
しながら、実際には補正不足あるいは補正過剰や、D/
Aコンバータ103において生じるオフセット電圧等の
影響により、これがゼロとならない場合もあるため、上
述した動作を繰り返し行い、その都度得られたデジタル
出力電圧Vout’(d)を積分回路101によって積
算することにより補正値を収束させる。すなわち、上述
した動作を繰り返すことにより、補正値メモリ102に
理想的な補正値を格納することが可能となる。以上によ
りオフセット電圧検出動作を完了する。
【0068】オフセット電圧検出動作が完了すると、任
意のアナログ入力電圧Vin(a)について総合的なオ
フセット電圧Voff(total)を実際に補正する補正動作の
実行が可能となる。
意のアナログ入力電圧Vin(a)について総合的なオ
フセット電圧Voff(total)を実際に補正する補正動作の
実行が可能となる。
【0069】図8は、補正動作時における電圧補正回路
100の状態を示す回路図である。
100の状態を示す回路図である。
【0070】図8に示すように、補正動作時において
は、コントローラ105による制御のもと、スイッチS
Waが端子1側に接続され、スイッチSWcが端子2側
に接続される。これにより、アナログ部40の入力端子
40aには任意のアナログ入力電圧Vin(a)が与え
られるので、出力端子40bより出力されるアナログ出
力電圧Vout(a)は、式(1)によって与えられる
ことになる。
は、コントローラ105による制御のもと、スイッチS
Waが端子1側に接続され、スイッチSWcが端子2側
に接続される。これにより、アナログ部40の入力端子
40aには任意のアナログ入力電圧Vin(a)が与え
られるので、出力端子40bより出力されるアナログ出
力電圧Vout(a)は、式(1)によって与えられる
ことになる。
【0071】かかるアナログ出力電圧Vout(a)
は、減算器104によって総合的なオフセット電圧Vof
f(total)が減じられ、これにより、アナログ部40にお
いて生じるオフセット電圧Voff(amp)がキャンセルされ
るとともに、A/Dコンバータ50によって生じるであ
ろうオフセット電圧Voff(A/D)が予めキャンセルされた
アナログ出力電圧Vout’(a)が生成される。この
ようにして、オフセット電圧Voff(A/D)が予めキャンセ
ルされた生成されたアナログ出力電圧Vout’(a)
は、A/Dコンバータ50によってデジタル出力電圧V
out’(d)に変換され、スイッチSWcを介して出
力端子100bに供給される。これにより、理想的な増
幅器及び理想的なA/Dコンバータを用いた場合に得ら
れる値と同じ値が得られる。
は、減算器104によって総合的なオフセット電圧Vof
f(total)が減じられ、これにより、アナログ部40にお
いて生じるオフセット電圧Voff(amp)がキャンセルされ
るとともに、A/Dコンバータ50によって生じるであ
ろうオフセット電圧Voff(A/D)が予めキャンセルされた
アナログ出力電圧Vout’(a)が生成される。この
ようにして、オフセット電圧Voff(A/D)が予めキャンセ
ルされた生成されたアナログ出力電圧Vout’(a)
は、A/Dコンバータ50によってデジタル出力電圧V
out’(d)に変換され、スイッチSWcを介して出
力端子100bに供給される。これにより、理想的な増
幅器及び理想的なA/Dコンバータを用いた場合に得ら
れる値と同じ値が得られる。
【0072】以上説明したように、本実施態様において
は、オフセット電圧検出動作を繰り返し行い、得られた
結果を積算していることから、極めて正確な補正値を得
ることができる。このため、実際の補正動作において、
非常に精度の良い補正を行うことが可能となる。
は、オフセット電圧検出動作を繰り返し行い、得られた
結果を積算していることから、極めて正確な補正値を得
ることができる。このため、実際の補正動作において、
非常に精度の良い補正を行うことが可能となる。
【0073】次に、本発明の好ましいさらに他の実施態
様について説明する。
様について説明する。
【0074】図9は、本実施態様にかかる電圧補正機能
付き増幅器110の構成を概略的に示すブロック図であ
る。
付き増幅器110の構成を概略的に示すブロック図であ
る。
【0075】図9に示すように、本実施態様にかかる電
圧補正機能付き増幅器110には、電圧補正回路30
(または電圧補正回路100)、アナログ部40及びア
ナログ部50からなる2組の電圧補正機能付き増幅器8
0−1、80−2が備えられており、これらが周期的に
切り替えて使用される。これにより、環境温度の変化等
によってオフセットが計時変化する場合であっても正し
い補正を行うことが可能となる。尚、この場合、各電圧
補正機能付き増幅器80−1、80−2ごとに別個のコ
ントローラ34を用いる必要はないので、図9に示すよ
うに、一つのコントローラ34を各電圧補正機能付き増
幅器80−1、80−2に対して共通に使用すればよ
い。また、この場合、コントローラ34は、2組の電圧
補正機能付き増幅器80−1、80−2からの出力を選
択するスイッチSWdをさらに制御する必要がある。
圧補正機能付き増幅器110には、電圧補正回路30
(または電圧補正回路100)、アナログ部40及びア
ナログ部50からなる2組の電圧補正機能付き増幅器8
0−1、80−2が備えられており、これらが周期的に
切り替えて使用される。これにより、環境温度の変化等
によってオフセットが計時変化する場合であっても正し
い補正を行うことが可能となる。尚、この場合、各電圧
補正機能付き増幅器80−1、80−2ごとに別個のコ
ントローラ34を用いる必要はないので、図9に示すよ
うに、一つのコントローラ34を各電圧補正機能付き増
幅器80−1、80−2に対して共通に使用すればよ
い。また、この場合、コントローラ34は、2組の電圧
補正機能付き増幅器80−1、80−2からの出力を選
択するスイッチSWdをさらに制御する必要がある。
【0076】図10は、図9に示す電圧補正機能付き増
幅器110の動作を模式的に示すタイミング図である。
幅器110の動作を模式的に示すタイミング図である。
【0077】図10に示すように、本実施態様において
は、各電圧補正機能付き増幅器80−1、80−2は、
補正動作とオフセット電圧検出動を交互に行う。この場
合、図10に示すように、両方の電圧補正機能付き増幅
器80−1、80−2がともに補正動作を行うオーバー
ラップ期間を持たせることが好ましい。電圧補正機能付
き増幅器80−1、80−2の動作にオーバーラップ期
間を持たせた場合、一方の電圧補正機能付き増幅器80
−1、80−2がオフセット電圧検出動作から補正動作
に変化した後、十分な時間が経過してから、スイッチS
Wdの切り替えを行うことが好ましい。
は、各電圧補正機能付き増幅器80−1、80−2は、
補正動作とオフセット電圧検出動を交互に行う。この場
合、図10に示すように、両方の電圧補正機能付き増幅
器80−1、80−2がともに補正動作を行うオーバー
ラップ期間を持たせることが好ましい。電圧補正機能付
き増幅器80−1、80−2の動作にオーバーラップ期
間を持たせた場合、一方の電圧補正機能付き増幅器80
−1、80−2がオフセット電圧検出動作から補正動作
に変化した後、十分な時間が経過してから、スイッチS
Wdの切り替えを行うことが好ましい。
【0078】図10に示す例では、一方の電圧補正機能
付き増幅器80−1がオフセット電圧検出動作から補正
動作に変化(時刻t0)した後、他方の電圧補正機能付
き増幅器80−2が補正動作からオフセット電圧検出動
作に変化(時刻t1)するのを待って、スイッチSWd
を上記一方の電圧補正機能付き増幅器80−1側に切り
替えている。このように、オフセット電圧検出動作から
補正動作に変化した後、十分な時間が経過してからスイ
ッチSWdの切り替えを行えば、補正動作開始直後にお
いて電圧補正機能付き増幅器80−1、80−2からの
デジタル出力電圧Vout’(d)が不安定となったと
しても、これが最終的に出力されることがなくなる。
尚、補正動作開始直後において、電圧補正機能付き増幅
器80−1、80−2からのデジタル出力電圧Vou
t’(d)が不安定になるのは、これら電圧補正機能付
き増幅器80−1、80−2に含まれるスイッチSWa
(図4及び図5参照)がアナログスイッチであり、その
切り替え時間が遅いことが主な原因である。
付き増幅器80−1がオフセット電圧検出動作から補正
動作に変化(時刻t0)した後、他方の電圧補正機能付
き増幅器80−2が補正動作からオフセット電圧検出動
作に変化(時刻t1)するのを待って、スイッチSWd
を上記一方の電圧補正機能付き増幅器80−1側に切り
替えている。このように、オフセット電圧検出動作から
補正動作に変化した後、十分な時間が経過してからスイ
ッチSWdの切り替えを行えば、補正動作開始直後にお
いて電圧補正機能付き増幅器80−1、80−2からの
デジタル出力電圧Vout’(d)が不安定となったと
しても、これが最終的に出力されることがなくなる。
尚、補正動作開始直後において、電圧補正機能付き増幅
器80−1、80−2からのデジタル出力電圧Vou
t’(d)が不安定になるのは、これら電圧補正機能付
き増幅器80−1、80−2に含まれるスイッチSWa
(図4及び図5参照)がアナログスイッチであり、その
切り替え時間が遅いことが主な原因である。
【0079】このように、本実施態様においては、2組
の電圧補正機能付き増幅器80−1、80−2を交互に
切り替えていることから、環境温度の変化等によってオ
フセットが計時変化する場合であっても正しい補正を行
うことが可能となる。さらに、これら電圧補正機能付き
増幅器80−1、80−2の動作にオーバーラップ期間
を持たせ、オフセット電圧検出動作から補正動作に変化
した後、デジタル出力電圧Vout’(d)が安定して
からスイッチSWdの切り替えを行えば、切り替えに伴
う出力変動を抑制することができる。
の電圧補正機能付き増幅器80−1、80−2を交互に
切り替えていることから、環境温度の変化等によってオ
フセットが計時変化する場合であっても正しい補正を行
うことが可能となる。さらに、これら電圧補正機能付き
増幅器80−1、80−2の動作にオーバーラップ期間
を持たせ、オフセット電圧検出動作から補正動作に変化
した後、デジタル出力電圧Vout’(d)が安定して
からスイッチSWdの切り替えを行えば、切り替えに伴
う出力変動を抑制することができる。
【0080】次に、本発明の好ましいさらに他の実施態
様について説明する。
様について説明する。
【0081】図11は、本実施態様にかかる電圧補正機
能付き増幅器120の構成を概略的に示すブロック図で
ある。
能付き増幅器120の構成を概略的に示すブロック図で
ある。
【0082】図11に示すように、本実施態様にかかる
電圧補正機能付き増幅器120は、Nチャンネル入力−
Nチャンネル出力型の増幅器であり、電圧補正回路30
(または電圧補正回路100)、アナログ部40及びA
/Dコンバータ50からなるN+1組の電圧補正機能付
き増幅器80−1〜80−(N+1)が備えられてお
り、これらが周期的に切り替えて使用される。この場合
も、各電圧補正機能付き増幅器80−1〜80−(N+
1)ごとに別個のコントローラ34を用いる必要はない
ので、図11に示すように、一つのコントローラ34を
各電圧補正機能付き増幅器80−1〜80−(N+1)
に対して共通に使用すればよい。また、この場合、コン
トローラ34は、N+1組の電圧補正機能付き増幅器8
0−1〜80−(N+1)への入力及び出力をそれぞれ
選択するマルチプレクサMUXa及びMUXbをさらに
制御する必要がある。
電圧補正機能付き増幅器120は、Nチャンネル入力−
Nチャンネル出力型の増幅器であり、電圧補正回路30
(または電圧補正回路100)、アナログ部40及びA
/Dコンバータ50からなるN+1組の電圧補正機能付
き増幅器80−1〜80−(N+1)が備えられてお
り、これらが周期的に切り替えて使用される。この場合
も、各電圧補正機能付き増幅器80−1〜80−(N+
1)ごとに別個のコントローラ34を用いる必要はない
ので、図11に示すように、一つのコントローラ34を
各電圧補正機能付き増幅器80−1〜80−(N+1)
に対して共通に使用すればよい。また、この場合、コン
トローラ34は、N+1組の電圧補正機能付き増幅器8
0−1〜80−(N+1)への入力及び出力をそれぞれ
選択するマルチプレクサMUXa及びMUXbをさらに
制御する必要がある。
【0083】図12は、N=3である場合における電圧
補正機能付き増幅器120の動作を模式的に示すタイミ
ング図である。また、図13(a)〜(h)は、それぞ
れ図12に示す時刻a〜hにおけるマルチプレクサMU
Xa及びMUXbの選択状態を模式的に示す図である。
補正機能付き増幅器120の動作を模式的に示すタイミ
ング図である。また、図13(a)〜(h)は、それぞ
れ図12に示す時刻a〜hにおけるマルチプレクサMU
Xa及びMUXbの選択状態を模式的に示す図である。
【0084】図12に示すように、本実施態様では、各
電圧補正機能付き増幅器80−1〜80−(N+1)に
おいてオフセット電圧検出動作が交代で行われる。
電圧補正機能付き増幅器80−1〜80−(N+1)に
おいてオフセット電圧検出動作が交代で行われる。
【0085】まず、図13(a)に示すように、時刻a
(電圧補正機能付き増幅器80−4がオフセット電圧検
出動作から補正動作に変化するタイミング)以前におい
ては、マルチプレクサMUXaにより入力Vin(a)
1、2、3がそれぞれ電圧補正機能付き増幅器80−
1、80−2、80−3に割り当てられ、マルチプレク
サMUXbにより出力Vout’(d)1、2、3がそ
れぞれ電圧補正機能付き増幅器80−1、80−2、8
0−3に割り当てられているが、時刻aにおいて電圧補
正機能付き増幅器80−4がオフセット電圧検出動作か
ら補正動作に変化すると、マルチプレクサMUXaによ
り入力Vin(a)1が電圧補正機能付き増幅器80−
4にも割り当てられる。これにより、電圧補正機能付き
増幅器80−4は、チャンネル1に対する増幅動作が可
能な状態となる。この状態においては、チャンネル1、
2、3に対する増幅は、電圧補正機能付き増幅器80−
1、80−2、80−3がそれぞれ受け持っている。
(電圧補正機能付き増幅器80−4がオフセット電圧検
出動作から補正動作に変化するタイミング)以前におい
ては、マルチプレクサMUXaにより入力Vin(a)
1、2、3がそれぞれ電圧補正機能付き増幅器80−
1、80−2、80−3に割り当てられ、マルチプレク
サMUXbにより出力Vout’(d)1、2、3がそ
れぞれ電圧補正機能付き増幅器80−1、80−2、8
0−3に割り当てられているが、時刻aにおいて電圧補
正機能付き増幅器80−4がオフセット電圧検出動作か
ら補正動作に変化すると、マルチプレクサMUXaによ
り入力Vin(a)1が電圧補正機能付き増幅器80−
4にも割り当てられる。これにより、電圧補正機能付き
増幅器80−4は、チャンネル1に対する増幅動作が可
能な状態となる。この状態においては、チャンネル1、
2、3に対する増幅は、電圧補正機能付き増幅器80−
1、80−2、80−3がそれぞれ受け持っている。
【0086】次に、図13(b)に示すように、時刻b
(電圧補正機能付き増幅器80−1が補正動作からオフ
セット電圧検出動作に変化するタイミング)になり電圧
補正機能付き増幅器80−4の出力が安定すると、マル
チプレクサMUXbによる出力Vout’(d)1の割
り当てが電圧補正機能付き増幅器80−4に切り替えら
れ、マルチプレクサMUXaによる電圧補正機能付き増
幅器80−1に対する割り当てが、入力Vin(a)1
から接地電位(GND)に切り替えられる。これによ
り、チャンネル1、2、3に対する増幅の受け持ちが、
電圧補正機能付き増幅器80−4、80−2、80−3
に切り替わるとともに、電圧補正機能付き増幅器80−
1がオフセット電圧検出動作に入る。
(電圧補正機能付き増幅器80−1が補正動作からオフ
セット電圧検出動作に変化するタイミング)になり電圧
補正機能付き増幅器80−4の出力が安定すると、マル
チプレクサMUXbによる出力Vout’(d)1の割
り当てが電圧補正機能付き増幅器80−4に切り替えら
れ、マルチプレクサMUXaによる電圧補正機能付き増
幅器80−1に対する割り当てが、入力Vin(a)1
から接地電位(GND)に切り替えられる。これによ
り、チャンネル1、2、3に対する増幅の受け持ちが、
電圧補正機能付き増幅器80−4、80−2、80−3
に切り替わるとともに、電圧補正機能付き増幅器80−
1がオフセット電圧検出動作に入る。
【0087】次に、図13(c)に示すように、時刻c
(電圧補正機能付き増幅器80−1がオフセット電圧検
出動作から補正動作に変化するタイミング)になると、
マルチプレクサMUXaにより入力Vin(a)2が電
圧補正機能付き増幅器80−1にも割り当てられる。こ
れにより、電圧補正機能付き増幅器80−1は、チャン
ネル1に対する増幅が可能な状態となる。しかしなが
ら、この状態においては、チャンネル1、2、3に対す
る増幅は、まだ電圧補正機能付き増幅器80−4、80
−2、80−3がそれぞれ受け持っている。
(電圧補正機能付き増幅器80−1がオフセット電圧検
出動作から補正動作に変化するタイミング)になると、
マルチプレクサMUXaにより入力Vin(a)2が電
圧補正機能付き増幅器80−1にも割り当てられる。こ
れにより、電圧補正機能付き増幅器80−1は、チャン
ネル1に対する増幅が可能な状態となる。しかしなが
ら、この状態においては、チャンネル1、2、3に対す
る増幅は、まだ電圧補正機能付き増幅器80−4、80
−2、80−3がそれぞれ受け持っている。
【0088】次に、図13(d)に示すように、時刻d
(電圧補正機能付き増幅器80−2が補正動作からオフ
セット電圧検出動作に変化するタイミング)になり電圧
補正機能付き増幅器80−1の出力が安定すると、マル
チプレクサMUXbによる出力Vout’(d)2の割
り当てが電圧補正機能付き増幅器80−1に切り替えら
れ、マルチプレクサMUXaによる電圧補正機能付き増
幅器80−2に対する割り当てが、入力Vin(a)2
から接地電位(GND)に切り替えられる。これによ
り、チャンネル1、2、3に対する増幅の受け持ちが、
電圧補正機能付き増幅器80−4、80−1、80−3
に切り替わるとともに、電圧補正機能付き増幅器80−
2がオフセット電圧検出動作に入る。
(電圧補正機能付き増幅器80−2が補正動作からオフ
セット電圧検出動作に変化するタイミング)になり電圧
補正機能付き増幅器80−1の出力が安定すると、マル
チプレクサMUXbによる出力Vout’(d)2の割
り当てが電圧補正機能付き増幅器80−1に切り替えら
れ、マルチプレクサMUXaによる電圧補正機能付き増
幅器80−2に対する割り当てが、入力Vin(a)2
から接地電位(GND)に切り替えられる。これによ
り、チャンネル1、2、3に対する増幅の受け持ちが、
電圧補正機能付き増幅器80−4、80−1、80−3
に切り替わるとともに、電圧補正機能付き増幅器80−
2がオフセット電圧検出動作に入る。
【0089】次に、図13(e)に示すように、時刻e
(電圧補正機能付き増幅器80−2がオフセット電圧検
出動作から補正動作に変化するタイミング)になると、
マルチプレクサMUXaにより入力Vin(a)3が電
圧補正機能付き増幅器80−2にも割り当てられる。こ
れにより、電圧補正機能付き増幅器80−2は、チャン
ネル3に対する増幅が可能な状態となる。しかしなが
ら、この状態においては、チャンネル1、2、3に対す
る増幅は、まだ電圧補正機能付き増幅器80−4、80
−1、80−3がそれぞれ受け持っている。
(電圧補正機能付き増幅器80−2がオフセット電圧検
出動作から補正動作に変化するタイミング)になると、
マルチプレクサMUXaにより入力Vin(a)3が電
圧補正機能付き増幅器80−2にも割り当てられる。こ
れにより、電圧補正機能付き増幅器80−2は、チャン
ネル3に対する増幅が可能な状態となる。しかしなが
ら、この状態においては、チャンネル1、2、3に対す
る増幅は、まだ電圧補正機能付き増幅器80−4、80
−1、80−3がそれぞれ受け持っている。
【0090】次に、図13(f)に示すように、時刻f
(電圧補正機能付き増幅器80−3が補正動作からオフ
セット電圧検出動作に変化するタイミング)になり電圧
補正機能付き増幅器80−2の出力が安定すると、マル
チプレクサMUXbによる出力Vout’(d)3の割
り当てが電圧補正機能付き増幅器80−2に切り替えら
れ、マルチプレクサMUXaによる電圧補正機能付き増
幅器80−3に対する割り当てが、入力Vin(a)3
から接地電位(GND)に切り替えられる。これによ
り、チャンネル1、2、3に対する増幅の受け持ちが、
電圧補正機能付き増幅器80−4、80−1、80−2
に切り替わるとともに、電圧補正機能付き増幅器80−
3がオフセット電圧検出動作に入る。
(電圧補正機能付き増幅器80−3が補正動作からオフ
セット電圧検出動作に変化するタイミング)になり電圧
補正機能付き増幅器80−2の出力が安定すると、マル
チプレクサMUXbによる出力Vout’(d)3の割
り当てが電圧補正機能付き増幅器80−2に切り替えら
れ、マルチプレクサMUXaによる電圧補正機能付き増
幅器80−3に対する割り当てが、入力Vin(a)3
から接地電位(GND)に切り替えられる。これによ
り、チャンネル1、2、3に対する増幅の受け持ちが、
電圧補正機能付き増幅器80−4、80−1、80−2
に切り替わるとともに、電圧補正機能付き増幅器80−
3がオフセット電圧検出動作に入る。
【0091】次に、図13(g)に示すように、時刻g
(電圧補正機能付き増幅器80−3がオフセット電圧検
出動作から補正動作に変化するタイミング)になると、
マルチプレクサMUXaにより入力Vin(a)1が電
圧補正機能付き増幅器80−3にも割り当てられる。こ
れにより、電圧補正機能付き増幅器80−3は、チャン
ネル1に対する増幅が可能な状態となる。しかしなが
ら、この状態においては、チャンネル1、2、3に対す
る増幅は、まだ電圧補正機能付き増幅器80−4、80
−1、80−2がそれぞれ受け持っている。
(電圧補正機能付き増幅器80−3がオフセット電圧検
出動作から補正動作に変化するタイミング)になると、
マルチプレクサMUXaにより入力Vin(a)1が電
圧補正機能付き増幅器80−3にも割り当てられる。こ
れにより、電圧補正機能付き増幅器80−3は、チャン
ネル1に対する増幅が可能な状態となる。しかしなが
ら、この状態においては、チャンネル1、2、3に対す
る増幅は、まだ電圧補正機能付き増幅器80−4、80
−1、80−2がそれぞれ受け持っている。
【0092】次に、図13(h)に示すように、時刻h
(電圧補正機能付き増幅器80−4が補正動作からオフ
セット電圧検出動作に変化するタイミング)になり電圧
補正機能付き増幅器80−3の出力が安定すると、マル
チプレクサMUXbによる出力Vout’(d)1の割
り当てが電圧補正機能付き増幅器80−3に切り替えら
れ、マルチプレクサMUXaによる電圧補正機能付き増
幅器80−4に対する割り当てが、入力Vin(a)1
から接地電位(GND)に切り替えられる。これによ
り、チャンネル1、2、3に対する増幅の受け持ちが、
電圧補正機能付き増幅器80−3、80−1、80−2
に切り替わるとともに、電圧補正機能付き増幅器80−
4がオフセット電圧検出動作に入る。
(電圧補正機能付き増幅器80−4が補正動作からオフ
セット電圧検出動作に変化するタイミング)になり電圧
補正機能付き増幅器80−3の出力が安定すると、マル
チプレクサMUXbによる出力Vout’(d)1の割
り当てが電圧補正機能付き増幅器80−3に切り替えら
れ、マルチプレクサMUXaによる電圧補正機能付き増
幅器80−4に対する割り当てが、入力Vin(a)1
から接地電位(GND)に切り替えられる。これによ
り、チャンネル1、2、3に対する増幅の受け持ちが、
電圧補正機能付き増幅器80−3、80−1、80−2
に切り替わるとともに、電圧補正機能付き増幅器80−
4がオフセット電圧検出動作に入る。
【0093】本実施態様においては、このような動作が
循環的に行われ、これによって多チャンネル入出力型の
増幅器においても、計時変化するオフセットをキャンセ
ルして正しい補正を行うことが可能となる。また、図1
2及び図13に示したように、これら電圧補正機能付き
増幅器80−1〜80−(N+1)の動作にオーバーラ
ップ期間を持たせ、オフセット電圧検出動作から補正動
作に変化した後、デジタル出力電圧Vout’(d)が
安定してからマルチプレクサMUXbの切り替えを行え
ば、切り替えに伴う出力変動を抑制することができる。
循環的に行われ、これによって多チャンネル入出力型の
増幅器においても、計時変化するオフセットをキャンセ
ルして正しい補正を行うことが可能となる。また、図1
2及び図13に示したように、これら電圧補正機能付き
増幅器80−1〜80−(N+1)の動作にオーバーラ
ップ期間を持たせ、オフセット電圧検出動作から補正動
作に変化した後、デジタル出力電圧Vout’(d)が
安定してからマルチプレクサMUXbの切り替えを行え
ば、切り替えに伴う出力変動を抑制することができる。
【0094】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【0095】例えば、図4及び図5に示した実施態様に
おいては、補正値メモリ32に総合的なオフセット電圧
Voff(total)を格納するとともに、減算器33において
デジタル出力電圧Vout(d)からオフセット電圧V
off(total)の値を減じているが、補正値メモリ32に−
Voff(total)を格納するとともに、減算器33の代わり
に加算器を用いてVout(d)と−Voff(total)との
加算を行っても構わない。要するに、補正値メモリ32
に総合的なオフセット電圧に関するデジタル値を格納
し、格納された値とデジタル出力電圧Vout(d)と
の減算または加算を行うことによって、アナログ部40
及びA/Dコンバータ50において生じる総合的なオフ
セット電圧Voff(total)を補正すれば、いずれの方法を
用いても構わない。
おいては、補正値メモリ32に総合的なオフセット電圧
Voff(total)を格納するとともに、減算器33において
デジタル出力電圧Vout(d)からオフセット電圧V
off(total)の値を減じているが、補正値メモリ32に−
Voff(total)を格納するとともに、減算器33の代わり
に加算器を用いてVout(d)と−Voff(total)との
加算を行っても構わない。要するに、補正値メモリ32
に総合的なオフセット電圧に関するデジタル値を格納
し、格納された値とデジタル出力電圧Vout(d)と
の減算または加算を行うことによって、アナログ部40
及びA/Dコンバータ50において生じる総合的なオフ
セット電圧Voff(total)を補正すれば、いずれの方法を
用いても構わない。
【0096】同様に、図7及び図8に示した実施態様に
おいても、補正値メモリ102に総合的なオフセット電
圧Voff(total)を格納するとともに、D/Aコンバータ
103を用いてアナログ変換した後、減算器104にお
いてアナログ出力電圧Vout(a)からオフセット電
圧Voff(total)を減じているが、補正値メモリ102に
−Voff(total)を格納するとともに、減算器104の代
わりにアナログ加算器を用いてVout(a)と−Vof
f(total)との加算を行っても構わない。
おいても、補正値メモリ102に総合的なオフセット電
圧Voff(total)を格納するとともに、D/Aコンバータ
103を用いてアナログ変換した後、減算器104にお
いてアナログ出力電圧Vout(a)からオフセット電
圧Voff(total)を減じているが、補正値メモリ102に
−Voff(total)を格納するとともに、減算器104の代
わりにアナログ加算器を用いてVout(a)と−Vof
f(total)との加算を行っても構わない。
【0097】
【発明の効果】以上説明したように、本発明によれば、
増幅器及びA/Dコンバータにおいて生じるオフセット
がキャンセルされることから、理想的な特性を持つ増幅
器及びA/Dコンバータの出力と同じ値を得ることが可
能となる。
増幅器及びA/Dコンバータにおいて生じるオフセット
がキャンセルされることから、理想的な特性を持つ増幅
器及びA/Dコンバータの出力と同じ値を得ることが可
能となる。
【図1】増幅器10のオフセット電圧Voff(amp)を測定
する方法を模式的に示す図である。
する方法を模式的に示す図である。
【図2】A/Dコンバータ20のオフセット電圧Voff
(A/D)を測定する方法を模式的に示す図である。
(A/D)を測定する方法を模式的に示す図である。
【図3】増幅器10及びA/Dコンバータ20からなる
直列回路の総合的なオフセット電圧Voff(total)を測定
する方法を模式的に示す図である。
直列回路の総合的なオフセット電圧Voff(total)を測定
する方法を模式的に示す図である。
【図4】本発明の好ましい実施態様にかかる電圧補正機
能付き増幅器80の回路図である。
能付き増幅器80の回路図である。
【図5】補正動作時における電圧補正回路30の状態を
示す回路図である。
示す回路図である。
【図6】電圧補正機能付き増幅器80を用いたスイッチ
ング電源装置の回路図である。
ング電源装置の回路図である。
【図7】本発明の好ましい他の実施態様にかかる電圧補
正機能付き増幅器81の回路図である。
正機能付き増幅器81の回路図である。
【図8】補正動作時における電圧補正回路100の状態
を示す回路図である。
を示す回路図である。
【図9】本発明の好ましいさらに他の実施態様にかかる
電圧補正機能付き増幅器110の構成を概略的に示すブ
ロック図である。
電圧補正機能付き増幅器110の構成を概略的に示すブ
ロック図である。
【図10】図9に示す電圧補正機能付き増幅器110の
動作を模式的に示すタイミング図である。
動作を模式的に示すタイミング図である。
【図11】本発明の好ましいさらに他の実施態様にかか
る電圧補正機能付き増幅器120の構成を概略的に示す
ブロック図である。
る電圧補正機能付き増幅器120の構成を概略的に示す
ブロック図である。
【図12】N=3である場合における電圧補正機能付き
増幅器120の動作を模式的に示すタイミング図であ
る。
増幅器120の動作を模式的に示すタイミング図であ
る。
【図13】マルチプレクサMUXa及びMUXbの選択
状態を模式的に示す図であり、(a)〜(h)は、それ
ぞれ図12に示す時刻a〜hにおける状態を模式的に示
している。
状態を模式的に示す図であり、(a)〜(h)は、それ
ぞれ図12に示す時刻a〜hにおける状態を模式的に示
している。
1,2 入力電源端子
3,4 出力電源端子
5 直流負荷
10 増幅器
11 入力端子
12 出力端子
20 A/Dコンバータ
21 入力端子
22 出力端子
30,100 電圧補正回路
30a 入力端子
30b 出力端子
31 平均化回路
32 補正値メモリ
33 減算器
34 コントローラ
40 アナログ部
40a 入力端子
40b 出力端子
50 A/Dコンバータ
60 スイッチング回路部
61 入力コンデンサ
62,63 スイッチ素子
70 出力回路部
71 出力リアクトル
72 出力コンデンサ
80,81,110,120 電圧補正機能付き増幅器
90 制御回路部
91 デジタル演算回路
101 積分回路
102 補正値メモリ
103 D/Aコンバータ
104 減算器
SWa〜SWd スイッチ
MUXa,MUXb マルチプレクサ
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 5H730 AA04 AS01 AS05 BB13 BB57
BB82 EE08 EE60 FD01 FF06
FG05
5J022 AA01 AC04 BA03 CA01 CB06
CD02 CF07
5J091 AA01 AA24 CA02 CA03 CA11
CA14 FA02 FA18 FP06 HA29
HA33 HA39 KA26 KA31 KA33
KA34 TA01 UW02
5J500 AA01 AA24 AC02 AC03 AC11
AC14 AF02 AF18 AH29 AH33
AH39 AK26 AK31 AK33 AK34
AT01 PF06 WU02
Claims (12)
- 【請求項1】 増幅器及び前記増幅器の出力をデジタル
変換するA/Dコンバータの誤差電圧を補正する電圧補
正回路であって、デジタル演算により前記A/Dコンバ
ータの出力値に含まれる前記増幅器のオフセット電圧及
び前記A/Dコンバータのオフセット電圧を補正する補
正演算部を備える電圧補正回路。 - 【請求項2】 前記補正演算部が、前記増幅器のオフセ
ット電圧及び前記A/Dコンバータのオフセット電圧か
らなる総合的なオフセット電圧に関するデジタル値を保
持する補正値メモリを含むことを特徴とする請求項1に
記載の電圧補正回路。 - 【請求項3】 前記補正演算部が、前記A/Dコンバー
タの出力値と前記補正値メモリに保持された前記デジタ
ル値との減算または加算を行う論理回路とをさらに含む
ことを特徴とする請求項2に記載の電圧補正回路。 - 【請求項4】 前記補正演算部が、前記総合的なオフセ
ット電圧を複数回サンプリングし、これを平均化する平
均化回路をさらに含むことを特徴とする請求項3に記載
の電圧補正回路。 - 【請求項5】 前記補正演算部が、前記補正値メモリに
保持された前記デジタル値をアナログ変換するD/Aコ
ンバータと、前記D/Aコンバータの出力電圧と前記増
幅器の出力電圧との減算または加算を行うアナログ減算
器またはアナログ加算器とをさらに含むことを特徴とす
る請求項2に記載の電圧補正回路。 - 【請求項6】 前記補正演算部が、前記総合的なオフセ
ット電圧を複数回サンプリングし、これを積算する積分
回路をさらに含むことを特徴とする請求項5に記載の電
圧補正回路。 - 【請求項7】 増幅器と、前記増幅器の出力をデジタル
変換するA/Dコンバータと、前記増幅器及びA/Dコ
ンバータの誤差電圧を補正する電圧補正回路であって請
求項1乃至6のいずれか1項に記載の電圧補正回路とを
備える電圧補正機能付き増幅器。 - 【請求項8】 請求項7に記載の電圧補正機能付き増幅
器を複数備え、これらを順に切り替えて使用することを
特徴とする電圧補正機能付き増幅器。 - 【請求項9】 各電圧補正機能付き増幅器に含まれる補
正値メモリの格納値を順に更新することを特徴とする請
求項8に記載の電圧補正機能付き増幅器。 - 【請求項10】 Nチャンネルの入力を受けてNチャン
ネルの出力を生成する多チャンネル入出力型増幅器であ
って、請求項7に記載の電圧補正機能付き増幅器をN+
1個備え、これらを切り替えて使用することを特徴とす
る多チャンネル入出力型増幅器。 - 【請求項11】 複数の増幅器と、対応する増幅器の出
力をそれぞれデジタル変換する複数のA/Dコンバータ
と、それぞれ対応する増幅器及びA/Dコンバータにお
いて生じる総合的なオフセット電圧を補正する補正動作
及び前記補正動作における補正量を決定するためのオフ
セット電圧検出動作を行う複数の電圧補正回路とを備え
る電圧補正機能付き増幅器であって、前記複数の電圧補
正回路は、前記オフセット電圧検出動作を順に行うこと
を特徴とする電圧補正機能付き増幅器。 - 【請求項12】 直流入力電圧を交流に変換するスイッ
チング回路部と、前記スイッチング回路部からの交流出
力を受けこれを直流に変換する出力回路部と、前記出力
回路部の出力電圧が所定値となるように前記スイッチン
グ回路部の動作を制御する制御回路とを備えるスイッチ
ング電源装置であって、前記制御回路が請求項7に記載
の電圧補正機能付き増幅器を備えていることを特徴とす
るスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002064670A JP2003264462A (ja) | 2002-03-11 | 2002-03-11 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002064670A JP2003264462A (ja) | 2002-03-11 | 2002-03-11 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003264462A true JP2003264462A (ja) | 2003-09-19 |
Family
ID=29197340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002064670A Pending JP2003264462A (ja) | 2002-03-11 | 2002-03-11 | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003264462A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005117146A (ja) * | 2003-10-03 | 2005-04-28 | Hitachi Kokusai Electric Inc | 変調器 |
US7164375B2 (en) | 2004-07-16 | 2007-01-16 | Rohm Co., Ltd. | Analog to digital converter using both analog and digital offset voltages as feedback |
KR100855443B1 (ko) | 2007-01-04 | 2008-09-01 | 콘티넨탈 오토모티브 시스템 주식회사 | 컨버전 에러 보정 ad 컨버터 및 방법 |
JP2009224949A (ja) * | 2008-03-14 | 2009-10-01 | Oki Semiconductor Co Ltd | センサモジュールおよびセンサモジュールの検知出力信号の補正方法 |
JP2011147063A (ja) * | 2010-01-18 | 2011-07-28 | Yokogawa Electric Corp | アナログデジタル変換装置 |
JP2013046390A (ja) * | 2011-08-26 | 2013-03-04 | Toshiba Corp | Ad変換装置およびdc−dc変換装置 |
JP2013051495A (ja) * | 2011-08-30 | 2013-03-14 | Denso Corp | 信号処理装置 |
KR101487779B1 (ko) * | 2013-03-27 | 2015-01-29 | 국방과학연구소 | 디지털수신기 및 이의 adc 보정방법 |
US20160047696A1 (en) * | 2014-08-13 | 2016-02-18 | Freescale Semiconductor, Inc. | Temperature sensor circuit |
JP2018037950A (ja) * | 2016-09-01 | 2018-03-08 | 株式会社東芝 | 増幅回路 |
CN112787507A (zh) * | 2019-11-05 | 2021-05-11 | 三垦电气株式会社 | 电压转换的控制电路、电压转换器和开关电源装置 |
JP2021093683A (ja) * | 2019-12-12 | 2021-06-17 | 新日本無線株式会社 | 増幅装置 |
-
2002
- 2002-03-11 JP JP2002064670A patent/JP2003264462A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005117146A (ja) * | 2003-10-03 | 2005-04-28 | Hitachi Kokusai Electric Inc | 変調器 |
US7164375B2 (en) | 2004-07-16 | 2007-01-16 | Rohm Co., Ltd. | Analog to digital converter using both analog and digital offset voltages as feedback |
KR100855443B1 (ko) | 2007-01-04 | 2008-09-01 | 콘티넨탈 오토모티브 시스템 주식회사 | 컨버전 에러 보정 ad 컨버터 및 방법 |
JP2009224949A (ja) * | 2008-03-14 | 2009-10-01 | Oki Semiconductor Co Ltd | センサモジュールおよびセンサモジュールの検知出力信号の補正方法 |
JP4597204B2 (ja) * | 2008-03-14 | 2010-12-15 | Okiセミコンダクタ株式会社 | センサモジュールおよびセンサモジュールの検知出力信号の補正方法 |
US7877221B2 (en) * | 2008-03-14 | 2011-01-25 | Oki Semiconductor Co., Ltd. | Sensor module and method for correcting sense output signal therefrom |
JP2011147063A (ja) * | 2010-01-18 | 2011-07-28 | Yokogawa Electric Corp | アナログデジタル変換装置 |
JP2013046390A (ja) * | 2011-08-26 | 2013-03-04 | Toshiba Corp | Ad変換装置およびdc−dc変換装置 |
JP2013051495A (ja) * | 2011-08-30 | 2013-03-14 | Denso Corp | 信号処理装置 |
KR101487779B1 (ko) * | 2013-03-27 | 2015-01-29 | 국방과학연구소 | 디지털수신기 및 이의 adc 보정방법 |
US20160047696A1 (en) * | 2014-08-13 | 2016-02-18 | Freescale Semiconductor, Inc. | Temperature sensor circuit |
US9719861B2 (en) * | 2014-08-13 | 2017-08-01 | Nxp Usa, Inc. | Temperature sensor circuit |
JP2018037950A (ja) * | 2016-09-01 | 2018-03-08 | 株式会社東芝 | 増幅回路 |
CN112787507A (zh) * | 2019-11-05 | 2021-05-11 | 三垦电气株式会社 | 电压转换的控制电路、电压转换器和开关电源装置 |
CN112787507B (zh) * | 2019-11-05 | 2024-03-01 | 三垦电气株式会社 | 电压转换的控制电路、电压转换器和开关电源装置 |
JP2021093683A (ja) * | 2019-12-12 | 2021-06-17 | 新日本無線株式会社 | 増幅装置 |
JP7405589B2 (ja) | 2019-12-12 | 2023-12-26 | 日清紡マイクロデバイス株式会社 | 増幅装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896150B2 (ja) | 電子式電力量計 | |
JP2003264462A (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
US5642300A (en) | Precision voltage/current/power source | |
JP5473525B2 (ja) | コンパレータベース/ゼロクロスベーススイッチドキャパシタ回路において非直線性を除去すると共にオフセット誤差をキャンセルするためのシステム及び方法 | |
JP4220708B2 (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
KR20100077300A (ko) | 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치 | |
JP2002111495A (ja) | ディジタル・アナログ変換回路 | |
JP3244212B2 (ja) | ディジタル測定器 | |
US11290098B2 (en) | System and method for calibration of pulse width modulation signals with higher resolution increments | |
JP2006222701A (ja) | A/d変換器の出力補正回路 | |
JP2001339303A (ja) | A/d変換回路 | |
KR20100057278A (ko) | Dsp 또는 마이크로 컨트롤러에서 a/d 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법. | |
JP2812132B2 (ja) | 校正機能付き掛算回路 | |
JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
JP2017126810A (ja) | 増幅器およびイメージセンサ | |
JP3791743B2 (ja) | ピーク・ピーク電圧測定装置の校正方法及びこの校正方法を用いるピーク・ピーク電圧測定装置 | |
JP7491881B2 (ja) | 電流センサ | |
JP2000252770A (ja) | オフセット電圧の較正方式に特徴を有する直流増幅回路 | |
JPS63121320A (ja) | 誤差補正回路付da変換器 | |
JP6349789B2 (ja) | 補正装置、電圧検出装置、及び電力測定システム | |
JPS6165113A (ja) | 零点補正センサ回路 | |
KR19990016226A (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 | |
JPH10107595A (ja) | 任意波形発生器 | |
JP3233176B2 (ja) | アナログ量計測装置 | |
US20050063287A1 (en) | Optical disk reproducing apparatus, and offset adjustment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |