JP4207659B2

JP4207659B2 - 固体撮像装置およびその駆動方法、ならびにカメラ装置

Info

Publication number: JP4207659B2
Application number: JP2003138947A
Authority: JP
Inventors: 圭司馬渕
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-16
Filing date: 2003-05-16
Publication date: 2009-01-14
Anticipated expiration: 2023-05-16
Also published as: US8076697B2; US9560295B2; US9386244B2; KR101010731B1; CN101272447B; KR20100088595A; US20110279719A1; TW200511844A; KR101060711B1; KR20040099165A; US7187020B2; US20070076110A1; US20160134823A1; CN1574916A; US20070097241A1; CN101272447A; TWI255139B; JP2004343529A; CN100448272C; US20050023532A1

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびその駆動方法、ならびにカメラ装置に関し、特にＭＯＳ型固体撮像装置に代表されるＸ−Ｙアドレス型固体撮像装置およびその駆動方法、ならびにこれを撮像デバイスとして用いたカメラ装置（撮像装置）に関する。
【０００２】
【従来の技術】
Ｘ−Ｙアドレス型固体撮像装置、例えばＭＯＳ型固体撮像装置では、単位画素の微細化を図るために、画素を選択する選択トランジスタを省略し、フローティングディフュージョン部（以下、「ＦＤ部」と記す）をリセットするリセットトランジスタによる当該ＦＤ部の電位の制御によって画素の選択を行うようにすることで、単位画素を３つのトランジスタ（以下、「３トランジスタ」と記す）で実現するようにしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−５１２６３号公報（特に、段落００１０〜００１２および図１）
【０００４】
３トランジスタの画素回路の構成を図１５に示す。同図から明らかなように、単位画素１００は、光電変換素子（ここでは、フォトダイオード）１０１、転送トランジスタ１０２、増幅トランジスタ１０３およびリセットトランジスタ１０４を有する構成となっている。そして、この単位画素１００が多数半導体基板上に行列状に２次元配列される。
【０００５】
上記の構成から明らかなように、３トランジスタの画素回路では、選択トランジスタが存在せず、リセットトランジスタ１０４によるＦＤ部１０５の電位の制御によって画素の選択が行われる。すなわち、非選択画素についてはＦＤ部１０５の電位を低レベル（以下、「“Ｌ”レベル」と記す）にしておき、選択画素についてはＦＤ部１０５の電位を高レベル（以下、「“Ｈ”レベル」と記す）にすることで、選択画素の信号を垂直信号線１０７に出力する。その後、選択画素のＦＤ部１０５の電位を“Ｌ”レベルに戻すことで非選択状態に復帰させる。この操作は１行分の画素に対して同時に行われる。
【０００６】
【発明が解決しようとする課題】
上記構成の３トランジスタの画素回路では、増幅トランジスタ１０３のドレイン側は単に電源配線につながり、リセットトランジスタ１０４のドレイン側は行方向（横方向）に延びたドレイン配線１０８につながっている。これに対して、図１６に示すように、増幅トランジスタ１０３およびリセットトランジスタ１０４の各ドレイン側を共通にドレイン配線につなぐ構成を採ることにより、単位画素１００の中のコンタクト、拡散層、配線を削減できるため、単位画素１００をさらに微細化する上で有利となる。
【０００７】
ここで、図１６にはドレイン配線を示していないが、図１５の場合と同様に、行方向に延びたドレイン配線とした場合に、行方向に延びる配線が３本、列方向（縦方向）に延びる配線が１本となるため、画素内に入射光を取り込む開口部を正方形に近い形状に形成するのが難しくなる。また、全ての垂直信号線１０７の電流を１本のドレイン配線から供給することになり、ドレイン配線には大きな電流が流れることになるため、配線抵抗や配線信頼性が問題になる。これらの問題については、ドレイン配線を縦方向または格子状の配線とすることで回避することができる。
【０００８】
以下に、図１６の画素構成の固体撮像装置を駆動する場合について説明する。画素の読出し以外の期間（非読出し期間）では、ドレイン配線を“Ｈ”レベルにする場合も、“Ｌ”レベルにする場合もあるが、“Ｌ”レベルにしておくと、ドレイン配線からリセットトランジスタ１０４および転送トランジスタ１０２を介して光電変換素子１０１まで電子がリークしてしまうという問題がある。したがって、画素の読出し以外の期間では、ドレイン配線を“Ｈ”レベルにする駆動方法を採ることが多い。
【０００９】
このように、画素読出し以外の期間ではドレイン配線を“Ｈ”レベルにする駆動方法を採る場合において、画素読出し期間における選択行の駆動パルス、即ちドレイン電圧ＤＲＮ、リセットパルスＲＳＴおよび転送パルスＴＲＦのタイミング関係を図１７に示す。図１７のタイミングチャートにおいて、時刻ｔ１０１がリセットレベルの取り込みタイミング、時刻ｔ１０２が信号レベルの取り込みタイミングとなる。
【００１０】
非選択行では、ドレイン電圧ＤＲＮは共通に与えられるが、リセットパルスＲＳＴおよび転送パルスＴＲＦは与えられない。ドレイン電圧ＤＲＮは通常“Ｈ”レベル（電源電圧）になっている。ＦＤ部１０５の電位は全行“Ｌ”レベルになっている。選択行にリセットパルスＲＳＴを与えると、リセットトランジスタ１０４がオンすることによって選択行のＦＤ部１０５の電位が“Ｈ”レベルになるので、選択行のリセット時のレベル、即ちリセットレベルが増幅トランジスタ１０３を通して垂直信号線１０７に出力される。このリセットレベルは次段の回路に取り込まれる。
【００１１】
次に、転送パルスＴＲＦを与えると、転送トランジスタ１０２がオンすることによって選択行のＦＤ部１０５に光電変換素子１０１から光電子が転送される。そして、当該光電子に応じたＦＤ部１０５のレベル、即ち信号レベルが増幅トランジスタ１０３を通して垂直信号線１０７に出力される。この信号レベルは次段の回路に取り込まれる。
【００１２】
その後、ドレイン配線を０Ｖにし、リセットパルスＲＳＴを与えて選択行のＦＤ部１０５を“Ｌ”レベルに復帰させてからドレイン配線を“Ｈ”レベルに戻す（以下、「埋め戻し動作」と呼ぶ）。このようにして画素を動作させる一連の期間を、ここでは読出し期間と呼ぶ。この読出し期間において、次段の回路でリセットレベルと信号レベルの差を取ることで、光電変換素子１０１が受光した光量に対応する信号（画素信号）を得ることができる。
【００１３】
本願発明の発明者は、図２の画素構成の固体撮像装置を試作した。そして、このタイプの固体撮像装置においては、撮像画像上で暗電流の多い画素が多く現れることを発見した。さらにそれを解析し、その多くが以下のように説明されるものであることを明らかにした。
【００１４】
垂直信号線１０７には、画素の読出し期間以外でもある期間でバイアス電流が流れる。図４はその説明図である。図４において、水平無効期間は、主に、画素を動作させ、信号を次段の回路に取り込む期間である。水平有効期間は、主に、次段の回路から画素信号を順に出力する期間である。
【００１５】
ある行の画素を読み出すためには、バイアス電流を流す必要がある。図４において、ｎ行読出期間とは、第ｎ行に対する上記の読出し期間である。期間Ａ，Ｂはその前後の、どの行も読み出されていない状態で、バイアス電流が流れる期間である。第ｎ行の画素信号を次段の回路に読み出してから、バイアス電流の供給されるのを遮断し、その後、次段の回路から１行分の信号を順番に出力する水平有効期間を経てから、次の行の読出しを同様に行う。
【００１６】
ここで、期間Ａ，Ｂではどの行も読出し状態にないが、このときバイアス電流は、垂直信号線１０７につながっている多数の画素のうち、増幅トランジスタ１０３とリセットトランジスタ１０４のしきい値のばらつきの関係で、１列中で最も増幅トランジスタ１０３のチャネル電圧の低い画素（以下、これを「低チャネル画素」と呼ぶ）に流れる。ちなみに、増幅トランジスタ１０３やリセットトランジスタ１０４は、動作マージンを確保するためにしきい値を下げているので、少なくともばらつきの中に電流を完全にカットできない画素が存在する。
【００１７】
画素部における、各列の低チャネル画素の分布例を図１８に示す。期間Ａ，Ｂにおいては、これらの低チャネル画素に電流が流れる。その画素の増幅トランジスタ１０３のポテンシャルを図１９に示す。増幅トランジスタ１０３のゲート電位は“Ｌ”レベルとなっている。このとき、垂直信号線１０７からドレイン配線に電子が流れ込むが、増幅トランジスタ１０３のゲート電位が“Ｌ”レベルなので、そのドレイン端でポテンシャル差が大きく、高電界がかかっている。
【００１８】
電子がこの大きなポテンシャル差を流れる際に大きなエネルギーを獲得し（この電子は一般に「ホットキャリア」と呼ばれる）、その一部がＰウェルに放出されたり、光子を生成したりする。この電子や光子が、近傍の光電変換素子１０１に飛び込み、暗電流となる。つまり、図１８に対応する画素の暗電流が大きく、この暗電流が撮像画面上で白い点となって表示されてしまう。実際には、ばらつきの分布や界面の状態により、複数の白い点が出る列や、目立った白点の無い列も存在する。
【００１９】
画素の読出しは１行ずつ順に走査しながら全部の行について行われることになるが、そのどの行に対しても、期間Ａ，Ｂでは各列の低チャネル画素に上述したことが起こるので、低チャネル画素の暗電流が特に大きくなる。つまり、低チャネル画素にとっては、自分が選択行でないときにもこの現象が起こるので暗電流が大きくなる。以上の理由によって生ずる白点を、以降では「非選択ホットキャリア白点」と呼ぶ。
【００２０】
増幅トランジスタ１０３に直列に選択トランジスタが接続されたタイプの画素では、期間Ａ，Ｂも当該選択トランジスタによって電流の供給が完全に遮断されるので非選択ホットキャリア白点の問題は起こらなかった。換言すれば、この非選択ホットキャリア白点の問題は、選択トランジスタが無い３トランジスタタイプの画素構成の固体撮像装置に特有のものである。
【００２１】
そこで、本発明は、選択トランジスタを持たない３トランジスタタイプの画素構成を採用するに当たって、非選択ホットキャリア白点を無くすことを可能にした固体撮像装置およびその駆動方法、並びにカメラ装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
光電変換素子の信号をフローティングディフュージョン部に転送する転送トランジスタ、前記フローティングディフュージョン部の信号を信号線に出力する増幅トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタの３つのトランジスタを有する単位画素が配列されてなる画素部を備え、前記リセットトランジスタのドレインとゲートの電圧を制御することによって各画素を選択する固体撮像装置において、本発明では、前記信号線に供給されるバイアス電流を画素の非読出し期間に直前の選択画素に流す。
【００２３】
画素が３トランジスタ構成の固体撮像装置またはこれを撮像デバイスとして用いたカメラ装置において、信号線に供給されるバイアス電流を画素の非読出し期間に直前の選択画素に流すことで、各画素には１行分の暗電流だけが発生することになり、また１行分の暗電流そのものについても劇的に少なくできる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
図１は、ＭＯＳ型固体撮像装置に代表されるＸ−Ｙアドレス型固体撮像装置の構成の概略を示すブロック図である。図１から明らかなように、Ｘ−Ｙアドレス型固体撮像装置は、単位画素１１が多数行列状に２次元配列されてなる画素部１２の周辺に、垂直デコーダ１３、垂直駆動回路１４、カラム回路１５、水平デコーダ１６、水平駆動回路１７、出力回路１８およびタイミング生成回路（ＴＧ）１９を配置した構成となっている。
【００２６】
垂直デコーダ１３は、垂直方向（縦方向）に走査することにより画素部１２の各画素１１を行単位で選択するとともに、電子シャッタ用の行なども選択する。垂直駆動回路１４は、垂直デコーダ１３によって選択された行の各画素１１を駆動する。カラム回路１５は、画素部１２の各垂直画素列に対応して設けられており、垂直デコーダ１３によって選択された行の各画素１１からリセットレベルと信号レベルとを取り込み、これらレベルの差を取ることによって１行分の画素信号を得るとともに、画素１１の固定パターンノイズを除去する処理やＡＤ変換などの各種の信号処理も行う。
【００２７】
水平デコーダ１６は、水平方向（横方向）に走査することによりカラム回路１５の各々を順番に選択する。水平駆動回路１７は、カラム回路１５の各々で得られる１行分の画素信号を水平デコーダ１６によって順番に選択されるカラム回路１５から水平信号線２０に読み出す。出力回路１８は、１行分の画素信号を水平信号線２０に読み出される順番で出力する。この出力回路１８において、ＡＤ変換を行うことも可能であり、また信号増幅処理、色信号関係処理、信号圧縮処理などの各種の信号処理を行うこともある。
【００２８】
タイミング生成回路１９は、垂直デコーダ１３、垂直駆動回路１４、カラム回路１５、水平デコーダ１６および水平駆動回路１７等の各部の動作に必要な駆動パルスを生成するとともに、画素部１２の各画素１１を駆動する際に用いる後述する各種の駆動パルス（ドレイン電圧ＤＲＮ、リセットパルスＲＳＴ、転送パルスＴＲＦ等）を生成する。すなわち、タイミング生成回路１９は、画素部１２の各画素１１を駆動する駆動手段としての機能を持っている。
【００２９】
図２は、単位画素１１の画素回路の一例を示す回路図である。図２から明らかなように、本例に係る単位画素１１は、光電変換素子（ここでは、フォトダイオード）２１、転送トランジスタ２２、増幅トランジスタ２３およびリセットトランジスタ２４を有する３トランジスタの画素構成となっている。転送トランジスタ２２、増幅トランジスタ２３およびリセットトランジスタ２４は、ＭＯＳトランジスタによって構成されている。リセットトランジスタ２４としては、ディプレション型のトランジスタが用いられる。
【００３０】
この画素回路において、転送トランジスタ２２は、ソースが光電変換素子２１のカソードに、ドレインがＦＤ部２５に、ゲートが転送配線２６にそれぞれ接続されており、光電変換素子２１で光電変換して得られる光電子をＦＤ部２５に転送する。ここで、ＦＤ部２５は、寄生容量を持った拡散層である。増幅トランジスタ２３は、ゲートがＦＤ部２５に、ドレインが図示しないドレイン配線に、ソースが垂直信号線２７にそれぞれ接続されており、ＦＤ部２５の電位に対応した信号（リセットレベル／信号レベル）を垂直信号線２７に出力する。リセットトランジスタ２４は、ソースがＦＤ領域２５に、ドレインが増幅トランジスタ２３のドレインと共通にドレイン配線に、ゲートがリセット配線２８にそれぞれ接続されており、ＦＤ部２５の電位を制御する。
【００３１】
増幅トランジスタ２３およびリセットトランジスタ２４の各ドレイン側が共通に接続されるドレイン配線は、画素部１２の大部分の画素１１に共通に配線される。そして、列方向（縦方向）に延びて画素部１２の端で共通になっているか、または光電変換素子２１の上では孔が開いた格子状の配線になっている。なお、ダミーの画素等、有効画素（画を写すのに使う画素）とはドレイン配線が別になっている画素が一部あっても良い。ドレイン配線にはドレイン電圧ＤＲＮが、転送配線２６には転送パルスＴＲＦが、リセット配線２８にはリセットパルスＲＳＴがそれぞれ与えられる。
【００３２】
上述した３トランジスタ構成の画素１１が行列状に２次元配列されてなり、リセットトランジスタ２４のドレインとゲートの電圧を制御することによって各画素１１の選択を行う構成のＭＯＳ型固体撮像装置において、３トランジスタタイプ特有の非選択ホットキャリア白点の問題を解消するために、本発明では、以下に説明する各実施例に係る駆動方法を採用することを特徴としている。これら各実施例に係る駆動方法は、画素部１２の各画素１１を駆動する駆動手段としての機能を持つタイミング生成回路１９によるタイミング制御の下に実現される。以下、各実施例に係る駆動方法について具体的に説明する。
【００３３】
［第１実施例］
第１実施例に係る固体撮像装置では、図１の構成においてその駆動方法を特徴としている。図３は、第１実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートであり、画素読出し期間における選択行（第ｎ行とする）の駆動パルス、即ちドレイン電圧ＤＲＮ、リセットパルスＲＳＴおよび転送パルスＴＲＦのタイミング関係を示している。図３のタイミングチャートにおいて、時刻ｔ１１がリセットレベルの取り込みタイミング、時刻ｔ１２が信号レベルの取り込みタイミングとなる。
【００３４】
非選択行では、ドレイン電圧ＤＲＮは共通に与えられるが、リセットパルスＲＳＴおよび転送パルスＴＲＦは与えられない。通常、“Ｈ”レベルにあるドレイン配線に対して負極性（“Ｌ”レベル）のパルスを与えると、全行のＦＤ部２５が“Ｌ”レベルにリセットされる。つまり、全行のＦＤ部２５が埋め戻される。ここで、ＦＤ部２５の“Ｌ”レベルはリセットトランジスタ２４のしきい値で決まり、必ずしも０Ｖではない。リセットトランジスタ２４がディプレション型の場合、０．５Ｖ等の電位になる。
【００３５】
次に、選択行にリセットパルスＲＳＴを与えると、リセットトランジスタ２４がオンすることによって選択行のＦＤ部２５が“Ｈ”レベルになるので、選択行のリセット時のレベル、即ちリセットレベルが増幅トランジスタ２３を通して垂直信号線２７に出力される。ここで、ＦＤ部２５の“Ｈ”レベルは、電源電圧ではなく、しきい値オフセット等の影響でそれより低い値、例えば電源電圧−０.５Ｖ等の電位になる。このリセットレベルは、時刻ｔ１１のタイミングでカラム回路１５に取り込まれる。
【００３６】
次に、選択行に転送パルスＴＲＦを与えると、転送トランジスタ２２がオンすることにより選択行のＦＤ部２５に光電変換素子２１から光電子が転送される。そして、当該光電子に応じたＦＤ部２５のレベル、即ち信号レベルが増幅トランジスタ２３を通して垂直信号線２７に出力される。この信号レベルは、時刻ｔ１２のタイミングでカラム回路１５に取り込まれる。
【００３７】
カラム回路１４は、時刻ｔ１１，ｔ１２の各タイミングで取り込んだリセットレベルと信号レベルとの差をとり、その差分をノイズ成分の除去された実際の信号レベル、即ち画素信号レベルとして１行分の画素について保持する。その後、図４に示すように、期間Ｂや、各列のカラム回路１４に保持した信号を順番に水平信号線２０を通して出力する水平有効期間を経て、次の行の駆動に入る。
【００３８】
ここで、前述した従来技術と違う点は、埋め戻し動作を読出しの直前にすることである。よって、画素の読出し後、期間Ｂ、水平有効期間、次の行の期間Ａまでは、第ｎ行のＦＤ部２５が埋め戻しされない。よって、この期間Ｂ，Ａでは、バイアス電流がそのまま第ｎ行に流れる。従来例に係る３トランジスタ画素の駆動方法では、このバイアス電流が各列ごとに常に決まった低チャネル画素に流れていたので、画素部１２に例えば１，０００行ある場合には、１，０００画素分の暗電流が各列の低チャネル画素で発生していた。
【００３９】
これに対して、本実施例に係る固体撮像装置の駆動方法では、各画素が自分が選択されたときの１行分（実際には、列単位であるから１画素分）の暗電流を被るだけである。本実施例に係る固体撮像装置の駆動方法の場合の第ｎ行の増幅トランジスタ２３のポテンシャルを図５に示す。同図から明らかなように、ＦＤ部２５が埋め戻されてないので、増幅トランジスタ２３のゲート電位は“Ｌ”レベルになっていない。したがって、バイアス電流の電子がドレイン配線に流れ込むときの電位差が従来技術の場合よりも小さい。よって、ホットキャリアが生まれにくい。ホットキャリアの生成確率はこの電位差の指数関数で増大するので、電位差が小さいことによってホットキャリア起因の暗電流も劇的に減少する。
【００４０】
上述したように、第１実施例に係る固体撮像装置では、垂直信号線２５に供給されるバイアス電流を、画素の非読出し期間に直前の選択画素に関連する画素、例えば直前の選択画素自身に流すことにより、各画素は自分が選択されたときの１行分（１画素分）の暗電流を被るだけであり、また１行分の暗電流そのものについても劇的に少なくすることができるため、非選択ホットキャリア白点による不良画素を事実上無くすことができる。
【００４１】
なお、本実施例では、好ましい例として、リセットトランジスタ２４としてディプレション型トランジスタを用いるとしたが、ディプレション型トランジスタを用いない場合は、図６に示すように、“Ｌ”レベルのドレイン電圧ＤＲＮを与える期間に、少なくとも前の行にリセットパルスＲＳＴを与えるようにすれば良いことは、同業者なら容易に理解できる。
【００４２】
また、信号レベルの読出し直後に、選択行に再びリセットパルスＲＳＴを与えるようにすれば、選択行のＦＤ部２５のレベルが入射光量によらず必ず“Ｈ”レベルになり、また画素によらずほぼ一定になるので好ましい。また、信号レベル取り込み後、選択行を埋め戻しても、代わりにそれと関連する別の行（例えば、次の行）にリセットパルスＲＳＴを与えてＦＤ部２５を“Ｈ”レベルにし、当該別の行にバイアス電流を流すようにしても良いことは明らかである。
【００４３】
また、複数行の信号をまとめて読み出す複数行読出し構成のものもあるが、その場合は、例えば図７に示すように、第ｎ行の読出し、第ｎ＋１行の読出しの順になる。ここで、第ｎ行の読出しは“埋め戻し→読出し”の順であり、第ｎ＋１行の読出しも“埋め戻し→読出し”の順なので、その後第ｎ＋２行の読出しまでの期間Ｂ，Ａは第ｎ＋１行に電流が流れ、上記と同様にホットキャリア起因の暗電流は問題にならなくなる。
【００４４】
このように、複数行読出し構成のものに適用するのは、ここまでの説明から同業者であれば容易に理解できる。電子シャッタ動作も同様であり、電子シャッタを含めた実施の方法にはいろいろなバリエーションがあり、これらについても同業者には明らかなものである。
【００４５】
［第２実施例］
図８は、第２実施例に係る固体撮像装置の主要部の構成を示すブロック図である。本実施例に係る固体撮像装置では、画素部１２の有効画素（画を写すのに使う画素）領域以外の領域に、垂直信号線２７に供給されるバイアス電流を画素の非読出し期間に画素部１２の各画素１１以外に流す手段、例えば垂直信号線２７の各々に付加されたダミー画素（１行分でダミー行）３１を設けることを特徴としている。
【００４６】
図８において、ダミー画素３１は、単一のＭＯＳトランジスタ３２によって構成されている。ＭＯＳトランジスタ３２は、ソースが垂直信号線２７に、ゲートがダミー配線３３に、ドレインが電源Ｖｄｄにそれぞれ接続されている。このように、垂直信号線２７の各々にダミー画素３１を付加してなる第２実施例に係る固体撮像装置において、その駆動は次のようにして行われる。
【００４７】
図９は、第２実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートであり、画素読出し期間における選択行（第ｎ行とする）の駆動パルス、即ちドレイン電圧ＤＲＮ、リセットパルスＲＳＴ、転送パルスＴＲＦおよびダミーパルスＤＭＹのタイミング関係を示している。ここで、ダミーパルスＤＭＹは、ダミー配線３３を介してダミー画素３１、即ちＭＯＳトランジスタ３２のゲートに与えられる駆動パルスである。
【００４８】
図９のタイミングチャートにおいて、ドレイン電圧ＤＲＮ、リセットパルスＲＳＴおよび転送パルスＴＲＦの各タイミング関係は、従来技術に係る場合（図１７参照）と基本的に同じであり、時刻ｔ２１がリセットレベルの取り込みタイミング、時刻ｔ２２が信号レベルの取り込みタイミングとなる。そして、選択行の読出し期間以外では、ダミー画素３１をオン状態にし、当該ダミー画素３１にバイアス電流を流すようにしている点で従来技術の場合と相違している。
【００４９】
具体的には、選択行の読出し期間では、ダミーパルスＤＭＹを“Ｌ”レベルにすることによってダミー画素３１のＭＯＳトランジスタ３２をオフ状態にする一方、選択行の読出し期間以外の期間（非読出し期間）では、ダミーパルスＤＭＹを“Ｈ”レベルにすることによってＭＯＳトランジスタ３２をオン状態にする。ＭＯＳトランジスタ３２がオン状態になることで、非読出し期間では、バイアス電流源３４から供給されるバイアス電流はダミー画素３１を通して電源Ｖｄｄ側に流れる。
【００５０】
上述したように、第２実施例に係る固体撮像装置では、画素部１２の有効画素領域以外の領域に、垂直信号線２７に供給されるバイアス電流を画素の非読出し期間に画素部１２の各画素１１以外に流す手段、例えば垂直信号線２７の各々に付加されたダミー画素３１を設けたことにより、画素部１２の各画素１１、特に低チャネル画素にはバイアス電流が流れ込まず、非選択ホットキャリア白点の発生がダミー画素３１に集中するため、有効画素についての非選択ホットキャリア白点による不良画素を事実上無くすことができる。
【００５１】
なお、本実施例では、ダミー画素３１を単一のＭＯＳトランジスタ３２によって構成するとしたが、有効画素領域の画素１１と同じ構成、即ち３トランジスタの画素構成にして、どの行においても読出しが行われていないときに、当該ダミー画素を選択し、ここにバイアス電流が流れ込むように駆動することで、非選択ホットキャリア白点による不良画素を無くすことができる。
【００５２】
ダミー画素３１を有効画素領域の画素１１と同じ構成とすることで、当該画素１１と同じプロセスでダミー画素３１を作製できるという利点がある。ただし、ダミー画素３１を単一のＭＯＳトランジスタで構成した方が、ダミー画素３１を極微細に形成できるため、ダミー画素３１を画素１１と同じ構成にする場合に比べて画素部１２の面積を拡大することなく、非選択ホットキャリア白点による不良画素を無くすことができるという利点がある。
【００５３】
［第３実施例］
図１０は、第３実施例に係る固体撮像装置の主要部の構成を示すブロック図である。本実施例に係る固体撮像装置では、バイアス電流源３４に対して直列に、画素の非読出し期間に当該バイアス電流の供給を遮断する手段、例えばスイッチ素子３５を設けることを特徴としている。
【００５４】
図１０において、バイアス電流源３４（図８のバイアス電流源３４と同じ）は、ソースが接地され、ゲートが負荷配線３６に接続された負荷ＭＯＳトランジスタ３７によって構成されている。負荷ＭＯＳトランジスタ３７は、ゲートに負荷配線３６を通して１Ｖ程度の電圧が与えられることにより、垂直信号線２７に流すバイアス電流の電流値を決める。
【００５５】
バイアス電流の供給を遮断するスイッチ素子３５は、バイアス電流源３４に対して直列に、例えばソースが負荷ＭＯＳトランジスタ３７のドレインに、ドレインが垂直信号線２７に、ゲートがスイッチ配線３８にそれぞれ接続されたＭＯＳトランジスタ３９によって構成されている。ＭＯＳトランジスタ３９は、ゲート電位が０Ｖと電源電圧との間でスイングすることによってスイッチング動作を行い得る程度に十分大きくチャネル幅Ｗが設定されている。
【００５６】
図１１は、第３実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートであり、画素読出し期間における選択行（第ｎ行とする）の駆動パルス、即ちドレイン電圧ＤＲＮ、リセットパルスＲＳＴ、転送パルスＴＲＦおよびスイッチパルスＬＳＷのタイミング関係を示している。ここで、スイッチパルスＬＳＷは、スイッチ配線３８を介してスイッチ素子３５、即ちＭＯＳトランジスタ３９のゲートに与えられる駆動パルスである。
【００５７】
図１１のタイミングチャートにおいて、ドレイン電圧ＤＲＮ、リセットパルスＲＳＴおよび転送パルスＴＲＦの各タイミング関係は、従来技術に係る場合（図１７参照）と基本的に同じであり、時刻ｔ３１がリセットレベルの取り込みタイミング、時刻ｔ３２が信号レベルの取り込みタイミングとなる。そして、選択行の読出し期間だけスイッチ素子３５をオン（閉）状態にして垂直信号線２７にバイアス電流を供給し、選択行の読出し期間以外の期間（非読出し期間）ではスイッチ素子３５をオフ（開）状態にしてバイアス電流の供給を遮断するようにしている。これにより、図４における期間Ａ，Ｂを無くす、又は十分短くする。
【００５８】
上述したように、第３実施例に係る固体撮像装置では、画素の非読出し期間に垂直信号線２７へのバイアス電流の供給を遮断する手段を設けて当該バイアス電流を読み出しの前後にカットすることにより、低チャネル画素に非選択ホットキャリア白点の発生の原因となるバイアス電流が流れ込むことがないため、非選択ホットキャリア白点による不良画素を事実上無くすことができる。
【００５９】
なお、本実施例では、バイアス電流の供給を遮断する手段として、負荷ＭＯＳトランジスタ３７と垂直信号線２７との間に接続されたＭＯＳトランジスタ３９を用いているが、負荷ＭＯＳトランジスタ３７そのものを当該手段として兼用することも可能である。すなわち、画素の非読出し期間に負荷ＭＯＳトランジスタ３７のゲート電圧を０Ｖにし、当該ＭＯＳトランジスタ３７をオフ状態にすることによってバイアス電流の供給を遮断することができる。負荷ＭＯＳトランジスタ３７を、バイアス電流の供給を遮断する手段として兼用することにより、当該手段を専用に設ける場合に比べて素子数を削減できる利点がある。ただし、この手法を採る場合、バイアス電流の供給を開始する際に当該バイアス電流が安定化するのに要する時間を確保できるだけの動作スピードが要求される。
【００６０】
［第４実施例］
第４実施例に係る固体撮像装置では、図２の画素構成においてその駆動方法を特徴としている。図１２は、第４実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートであり、画素読出し期間における選択行（第ｎ行とする）の駆動パルス、即ちドレイン電圧ＤＲＮ、リセットパルスＲＳＴおよび転送パルスＴＲＦのタイミング関係を示している。図１２のタイミングチャートにおいて、時刻ｔ４１がリセットレベルの取り込みタイミング、時刻ｔ４２が信号レベルの取り込みタイミングとなる。
【００６１】
図１２のタイミングチャートから明らかなように、本実施例に係る固体撮像装置の駆動方法では、リセットトランジスタ２４のドレイン電圧ＤＲＮを“Ｈ”レベル（＝電源電圧）にするのは読出し期間だけとし、それ以外は０Ｖに近い中間電圧（電源電圧レベルとグランドレベルとの間の電圧）とする。中間電圧とするのは、ドレイン配線から光電変換素子２１へ電子がリークしないようにするためである。また、０Ｖに近い中間電圧としては、０．２〜０．７Ｖ程度の電圧値のものが望ましい。このとき、図４の期間Ａ，Ｂ共にドレイン電圧ＤＲＮが“Ｈ”レベルではない、又は“Ｈ”レベルの時間が十分短くなるので、ホットキャリアの生成が抑えられ、暗電流が十分小さくなる。
【００６２】
上述したように、第２本実施例に係る固体撮像装置では、画素の非読出し期間にリセットトランジスタ２４のドレイン電圧ＤＲＮを中間電圧、好ましくは０．２〜０．７Ｖにすることにより、ホットキャリアの生成を抑え、暗電流を十分小さくすることができるため、非選択ホットキャリア白点による不良画素を事実上無くすことができる。
【００６３】
［第５実施例］
第５実施例に係る固体撮像装置では、図２の画素構成においてその駆動方法を特徴としている。図１３は、第５実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートであり、画素読出し期間における選択行（第ｎ行とする）の駆動パルス、即ちドレイン電圧ＤＲＮ、リセットパルスＲＳＴおよび転送パルスＴＲＦのタイミング関係を示している。
【００６４】
図１３のタイミングチャートにおいて、ドレイン電圧ＤＲＮ、リセットパルスＲＳＴおよび転送パルスＴＲＦの各タイミング関係は、従来技術に係る場合（図１７参照）と基本的に同じであり、時刻ｔ５１がリセットレベルの取り込みタイミング、時刻ｔ５２が信号レベルの取り込みタイミングとなる。
【００６５】
そして、本実施例に係る固体撮像装置の駆動方法では、リセットパルスＲＳＴの“Ｈ”レベル側の電圧値をドレイン電圧ＤＲＮの“Ｈ”レベル側の電圧値（＝電源電圧の電圧）よりも高く設定することで、増幅トランジスタ２３とリセットトランジスタ２４のしきい値を下げずに動作マージンを確保し、かつ非選択時の電流を確実にオフ状態するようにしている。この場合、全画素について電流をオフ状態にするので、垂直信号線２７の電位は０Ｖなど、バイアス電流源３４（図８参照）がバイアス電流を流さない電圧になる。
【００６６】
増幅トランジスタ２３とリセットトランジスタ２４のしきい値がいずれも０．２Ｖ以上、好ましくは０．４〜０．５Ｖ程度であれば、電流をオフ状態にすることができる。また、リセットパルスＲＳＴの“Ｈ”レベル側の電圧値をドレイン電圧ＤＲＮの“Ｈ”レベル側の電圧値よりも高く設定するに当たっては、固体撮像装置内部において、昇圧回路を用いて電源電圧の電圧値を昇圧することによって生成しても良いし、また外部から供給するようにしても良い。
【００６７】
上述したように、第５実施例に係る固体撮像装置では、増幅トランジスタ２３とリセットトランジスタ２４のしきい値を０．２Ｖ以上に設定し、かつリセットパルスＲＳＴの“Ｈ”レベル側の電圧値をドレイン電圧ＤＲＮの“Ｈ”レベル側の電圧値よりも高く設定することにより、非選択時の電流が確実にオフ状態となり、垂直信号線２７にはバイアス電流が流れなくなるため、非選択ホットキャリア白点による不良画素を事実上無くすことができる。
【００６８】
なお、上記各実施例では、単位画素が３トランジスタ構成の固体撮像装置において、図２に示す画素構成、即ち増幅トランジスタおよびリセットトランジスタの各ドレイン側を共通にドレイン配線につなぐ構成の画素に適用する場合を例に挙げて説明したが、これに限られるものではなく、図１５に示す画素構成、即ち増幅トランジスタのドレイン側を電源配線につなぎ、リセットトランジスタのドレイン側をドレイン配線につなぐ構成の画素に適用することも可能である。
【００６９】
すなわち、このタイプの画素においても、従来技術に係る駆動方法（図１７のタイミングチャートに基づく駆動方法）による駆動では、増幅トランジスタおよびリセットトランジスタの各ドレイン側を共通にドレイン配線につなぐ構成の画素の場合と同様の理由で非選択ホットキャリア白点が発生することになるが、上記各実施例に係る駆動方法を適用することにより、非選択ホットキャリア白点の発生を抑えることができる。
【００７０】
増幅トランジスタのドレイン側を電源配線につなぎ、リセットトランジスタのドレイン側をドレイン配線につなぐタイプの画素は、図２に示す構成のものよりも画素サイズは大きくなるが、画素部全面に亘る配線を駆動する必要が無くなるため、画素数を増やす上で有利である。この画素に適用する場合も、上記各実施例に係る駆動方法と同じ駆動方法によって駆動することができる。すなわち、リセットトランジスタとのみつながって行方向に延びるドレイン配線に対して、図２の画素におけるドレイン電圧ＤＲＮと同じパルス電圧を与えるようにすれば良い。ただし、ドレイン配線にドレイン電圧を与えるのは選択行だけとなる。
【００７１】
図１４は、本発明に係るカメラ装置（撮像装置）の構成の概略を示すブロック図である。図１４から明らかなように、本カメラ装置は、撮像デバイス４１と、この撮像デバイス４１の画素領域に入射光を導く光学系、例えば入射光（像光）を撮像面上に結像させるレンズ４２と、撮像デバイス４１の制御や、当該撮像デバイス４１からの信号の処理を行うカメラＩＣ４３などを具備する構成となっている。
【００７２】
このカメラ装置において、撮像デバイス４１として、上記第１〜第５実施例に係る固体撮像装置、即ち単位画素１１が光電変換素子（例えば、フォトダイオード）２１の外に、転送トランジスタ２２、増幅トランジスタ２３およびリセットトランジスタ２４を有する３トランジスタ構成のＭＯＳ型固体撮像装置が用いられる。
【００７３】
カメラＩＣ４３は、撮像デバイス４１と通信し、当該撮像デバイス４３の制御を行う。例えば、電子シャッタの制御や、読出しモードの制御を行う。また、カメラＩＣ４３は、撮像デバイス４１からの信号を処理する。例えば、ホワイトバランス等の色関係の処理や、信号の圧縮などを行う。この例では、画像処理に使うフレームメモリやＲＯＭがカメラＩＣ４３に含まれている構成であるが、別チップになっていても良い。
【００７４】
このように、本カメラ装置によれば、先述した第１〜第５実施例に係るＭＯＳ型固体撮像装置を撮像デバイス４１およびそれを駆動する駆動回路４３として用いることにより、当該ＭＯＳ型固体撮像装置では非選択ホットキャリア白点による不良画素を事実上無くすことができるため、高画質の撮像画像を得ることができる。
【００７５】
なお、上記構成の本発明に係るカメラ装置は、携帯電話、ＰＣ（パーソナルコンピュータ）などの電気機器に組み込まれるカメラモジュールとして用いられる場合が考えられる。
【００７６】
【発明の効果】
以上説明したように、本発明によれば、３トランジスタ構成の画素を有し、リセットトランジスタのドレインとゲートの電圧を制御することによって各画素を選択する固体撮像装置において、信号線に供給されるバイアス電流を画素の非読出し期間に直前の選択画素に関連する画素に流すことにより、各画素に発生するのは１行分の暗電流だけとなり、また１行分の暗電流そのものについても劇的に少なくすることができるため、非選択ホットキャリア白点による不良画素を事実上無くすことができる。
【図面の簡単な説明】
【図１】Ｘ−Ｙアドレス型固体撮像装置の構成の概略を示すブロック図である。
【図２】単位画素の画素回路の一例を示す回路図である。
【図３】第１実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートである。
【図４】固体撮像装置の動作説明図である。
【図５】第１実施例に係る固体撮像装置の駆動方法を採る場合の増幅トランジスタのポテンシャル図である。
【図６】リセットトランジスタとしてディプレション型トランジスタを用いない場合のタイミングチャートである。
【図７】１水平無効期間に２行を読み出す場合の動作説明図である。
【図８】第２実施例に係る固体撮像装置の主要部の構成を示すブロック図である。
【図９】第２実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートである。
【図１０】第３実施例に係る固体撮像装置の主要部の構成を示すブロック図である。
【図１１】第３実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートである。
【図１２】第４実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートである。
【図１３】第５実施例に係る固体撮像装置の駆動方法を説明するためのタイミングチャートである。
【図１４】本発明に係るカメラ装置の構成の概略を示すブロック図である。
【図１５】３トランジスタ構成の画素回路の第１例を示す回路図である。
【図１６】３トランジスタ構成の画素回路の第２例を示す回路図である。
【図１７】従来例に係る駆動タイミングを示すタイミングチャートである。
【図１８】低チャネル画素の分布例を示す図である。
【図１９】従来例に係る固体撮像装置の駆動方法を採る場合の増幅トランジスタのポテンシャル図である。
【符号の説明】
１１…単位画素、１２…画素部、１３…垂直デコーダ、１４…垂直駆動回路、１５…カラム回路、１６…水平デコーダ、１７…水平駆動回路、１８…出力回路、１９…タイミング生成回路、２０…水平信号線、２１…光電変換素子、２２…転送トランジスタ、２３…増幅トランジスタ、２４…リセットトランジスタ、２５…フローティングディフュージョン（ＦＤ）部、２７…垂直信号線、３１…ダミー画素、３４…バイアス電流源、３５…スイッチ素子、４１…撮像デバイス、４３…カメラＩＣ

Claims

光電変換素子の信号をフローティングディフュージョン部に転送する転送トランジスタ、前記フローティングディフュージョン部の信号を信号線に出力する増幅トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタの３つのトランジスタを有する単位画素が配列されてなる画素部と、
前記画素部の各画素を前記リセットトランジスタのドレインとゲートの電圧を制御することによって選択するとともに、前記信号線に供給されるバイアス電流を画素の非読出し期間に直前の選択画素に流す駆動手段と
を備えた固体撮像装置。
前記駆動手段は、画素の非読出し期間では前記リセットトランジスタのドレイン電圧を高レベルにする場合において、選択画素の信号読み出しの直前に、前記画素のフローティングディフュージョン部を低レベルにし、読み出しの直後に、読み出した画素のフローティングディフュージョン部を低レベルに戻さない
請求項１記載の固体撮像装置。
前記駆動手段は、読み出しの直後に、読み出した画素のフローティングディフュージョン部を高レベルにする
請求項２記載の固体撮像装置。
光電変換素子の信号をフローティングディフュージョン部に転送する転送トランジスタ、前記フローティングディフュージョン部の信号を信号線に出力する増幅トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタの３つのトランジスタを有する単位画素が配列されてなる画素部を備えた固体撮像装置の駆動に当たって、
前記画素部の各画素を前記リセットトランジスタのドレインとゲートの電圧を制御することによって選択するとともに、前記信号線に供給されるバイアス電流を画素の非読出し期間に直前の選択画素に流す
固体撮像装置の駆動方法。
選択画素の信号読み出しの直前に、前記画素のフローティングディフュージョン部を低レベルにし、読み出しの直後に、読み出した画素のフローティングディフュージョン部を低レベルに戻さない
請求項４記載の固体撮像装置の駆動方法。
選択画素の信号読み出しの直前に、前記画素のフローティングディフュージョン部を低レベルにし、読み出しの直後に、読み出した画素のフローティングディフュージョン部を高レベルにする
請求項４記載の固体撮像装置の駆動方法。
光電変換素子の信号をフローティングディフュージョン部に転送する転送トランジスタ、前記フローティングディフュージョン部の信号を信号線に出力する増幅トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタの３つのトランジスタを有する単位画素が配列されてなる画素部を有する固体撮像素子と、
前記固体撮像装置の前記画素部に入射光を導く光学系と、
前記画素部の各画素を前記リセットトランジスタのドレインとゲートの電圧を制御することによって選択するとともに、前記信号線に供給されるバイアス電流を画素の非読出し期間に直前の選択画素に流す駆動手段と
を備えたカメラ装置。