JP4197863B2 - 光起電力装置の製造方法 - Google Patents
光起電力装置の製造方法 Download PDFInfo
- Publication number
- JP4197863B2 JP4197863B2 JP2001298513A JP2001298513A JP4197863B2 JP 4197863 B2 JP4197863 B2 JP 4197863B2 JP 2001298513 A JP2001298513 A JP 2001298513A JP 2001298513 A JP2001298513 A JP 2001298513A JP 4197863 B2 JP4197863 B2 JP 4197863B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- photovoltaic device
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光起電力装置の製造方法に関し、特に、透明導電膜を形成する方法に関する。
【０００２】
【従来の技術】
ＨＩＴ（Heterojunction with Intrinsic Thin-layer）型の光起電力装置は、シリコンウエハ上に非晶質半導体層，透明導電膜，集電極を順次形成して構成され、シリコンウエハとは反対側から入射する光を主に利用した光起電力装置である。このＨＩＴ型光起電力装置は、結晶系の光起電力装置に比べて低温状態で製造プロセスが可能であり、低コスト化及び高変換効率化を図れる光起電力装置として期待されている。
【０００３】
１枚のシリコンウエハにて高い変換出力を得るためには、光電変換面積を増やすことが重要であり、そのために透明導電膜の形成面積をできる限り大きくすることが行われている。
【０００４】
【発明が解決しようとする課題】
このように透明導電膜の形成面積を大きくしようとした場合、シリコンウエハに形成された非晶質半導体層上に透明導電膜を形成する際に、非晶質半導体層が形成されていない部分にまで透明導電膜が形成されることがある。このような場合に、この余分に形成された透明導電膜とシリコンウエハとでリークが起こり、光電変換特性の劣化の原因となるという問題がある。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、形成した透明導電膜の端部に高抵抗化処理を施すことにより、上述したようなリークを防止でき、高い歩留りと高い変換特性とを実現できる光起電力装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
第１発明に係る光起電力装置の製造方法は、基板上に半導体層、透明導電膜及び集電極がこの順に形成されており、主に前記集電極側から光を入射する光起電力装置を製造する方法において、前記基板上の中央部分に前記半導体層を形成し、前記半導体層上に前記透明導電膜を形成すると共に、前記基板の前記半導体層よりも外側の部分上に形成された前記透明導電膜に選択的に高抵抗化処理を施すことを特徴とする。
【０００７】
第１発明にあっては、基板上の中央部分に半導体層及び透明導電膜を形成した後、透明導電膜の中央の有効部分をマスキングして、基板の半導体層よりも外側の部分上に形成された透明導電膜を選択的に高抵抗化する。よって、半導体層の形成領域を越えて余分に透明導電膜が形成されても、その部分は高抵抗化されるため、基板とのリークは生じない。
【０００８】
第２発明に係る光起電力装置の製造方法は、第１発明において、前記高抵抗化処理は、酸素プラズマ処理であることを特徴とする。
【０００９】
第２発明にあっては、酸素プラズマ処理によって透明導電膜の端部のみを選択的に高抵抗化する。よって、容易に高抵抗化処理を行える。
【００１０】
第３発明に係る光起電力装置の製造方法は、第１発明において、前記高抵抗化処理は、酸素雰囲気中でのエネルギービーム照射処理であることを特徴とする。
【００１１】
第３発明にあっては、酸素雰囲気中でのエネルギービーム照射によって透明導電膜の端部のみを選択的に高抵抗化する。よって、容易に高抵抗化処理を行える。
【００１２】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
（第１実施の形態）
図１は、第１実施の形態による光起電力装置の製造方法の工程図である。まず、約１Ω・ｃｍ，厚さ３００μｍのｎ型（１００）シリコンウエハを通常洗浄して、不純物を除去して基板１を準備する（図１（ａ））。
【００１３】
次に、基板１上の一方の表面に、プラズマＣＶＤ方法にて、ｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３をこの順に形成する（図１（ｂ））。具体的には、公知のＲＦプラズマＣＶＤ装置（１３．５６ＭＨｚ）を用いて、基板温度：１００〜２５０℃，反応圧力：０．２〜０．６Ｔｏｒｒ，ＲＦパワー：１０〜１００Ｗ／ｃｍ2 の条件にて、ｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３の夫々の膜厚を５０Å以下とした。
【００１４】
次に、ｐ型非晶質シリコン層３上に、スパッタ法にて、透明導電膜４を形成する（図１（ｃ））。具体的には、公知のマグネトロンスパッタ装置を用いて、基板温度：２５０℃以下，ガス流量：Ａｒが２００ｓｃｃｍ以下でＯ2 が５０ｓｃｃｍ以下，パワー：０．５〜３ｋＷの条件にて、膜厚１０００Å程度のＩＴＯ膜を形成した。ここで、形成した透明導電膜４の端部では、下地層（ｐ型非晶質シリコン層３／ｉ型非晶質シリコン層２）よりも外側の部分に起因する微小リークが発生し、光電変換特性低下の原因となる。
【００１５】
そこで、第１実施の形態では、酸素プラズマ処理により、透明導電膜４の端部（ハッチングを付した部分）のみに選択的に高抵抗化処理を施す（図１（ｄ））。具体的には、上記のＲＦプラズマＣＶＤ装置（１３．５６ＭＨｚ）を用いて、基板温度：２００℃，Ｏ2 ：２００ｓｃｃｍ，圧力：５０Ｐａ，パワー：３００ｍＷ／ｃｍ2 の条件にて酸素プラズマを発生させ、中央の有効部分をＳＵＳ，Ａｌ等の金属製のマスク材７にてマスキングして、透明導電膜４の端部にのみ酸素を選択的に導入して高抵抗化した。
【００１６】
図２は、ガラス基板上に形成したＩＴＯ膜（膜厚：１０００Å）に対して公知のＲＦプラズマＣＶＤ法による酸素プラズマ処理を行った場合のプラズマ処理時間とシート抵抗との関係を示すグラフである。図２のシート抵抗は、酸素プラズマ処理を行わなかった場合のシート抵抗に対する規格化値で表している。図２の結果から、プラズマ処理時間の増加に従ってシート抵抗が増加することを確認でき、この第１実施の形態における酸素プラズマ処理によって、透明導電膜４（ＩＴＯ膜）の端部を十分に高抵抗化できることが分かる。
【００１７】
最後に、透明導電膜４上に櫛形の集電極５及びバスバー電極をプラス側の電極として形成すると共に、基板１の裏面に裏面電極６をマイナス側の電極として形成して（図１（ｅ））、光起電力装置を製造する。具体的には、エポキシ樹脂にＡｇの微粉末を練り込んだＡｇペーストをスクリーン印刷法にて厚さ約１０〜３０μｍ，幅１００〜５００μｍにて透明導電膜４上に塗布した後、１５０〜２５０℃で焼成硬化させることにより、複数の互いに平行な枝部を有する櫛形の集電極５と集電極５に流れる電流を集合させるバスバー電極とを形成すると共に、基板１の裏面にＡｌを蒸着させて裏面電極６を形成した。
【００１８】
第１実施の形態にあって、透明導電膜４を形成した後に下地の非晶質半導体層（ｐ型非晶質シリコン層３／ｉ型非晶質シリコン層２）の形成領域の周囲１ｍｍ内側にマスキングを行い、上記の条件（基板温度：２００℃，Ｏ2 ：２００ｓｃｃｍ，圧力：５０Ｐａ，パワー：３００ｍＷ／ｃｍ2 ）にて、プラズマ処理の時間を変化させた複数種の光起電力装置を製造した。製造したこれらの光起電力装置について開放電圧Ｖocと曲線因子ＦＦとの積を測定した。図３は、酸素プラズマ処理時間とＶoc×ＦＦとの関係を示すグラフである。図３のＶoc×ＦＦの値は、酸素プラズマ処理を行わなかった場合のＶoc×ＦＦの値で規格化している。
【００１９】
図３の結果から、酸素プラズマ処理時間の増加に伴ってＶoc×ＦＦの値が改善されていることが分かる。これは、ＩＴＯ膜の端部が選択的に高抵抗化されたために、端部のリークに伴うＶoc×ＦＦが抑制されたことに起因する。上記プラズマ条件では、処理時間が１２０秒以上になった場合に、Ｖoc×ＦＦの値が変化しないことが分かるが、この特性（Ｖoc×ＦＦ）はプラズマ処理の条件及びＩＴＯの膜質に大きく影響されることは勿論である。
【００２０】
なお、プラズマ処理時にマスク材を用いなくてもよいように、端部領域に対応した開口型放電電極を用いて基板近傍のみにプラズマを生成させた場合でも、マスク材を使用した場合と同様の効果が得られることを確認した。
【００２１】
（第２実施の形態）
図４は、第２実施の形態による光起電力装置の製造方法の工程図である。第１実施の形態と同様に、ｎ型（１００）シリコンウエハからなる基板１を準備し（図４（ａ））、基板１上の一方の表面に、ｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３をこの順に形成し（図４（ｂ））、ｐ型非晶質シリコン層３上に、透明導電膜４を形成する（図４（ｃ））。
【００２２】
次に、酸素雰囲気でのエネルギビーム照射により、透明導電膜４の端部（ハッチングを付した部分）のみに選択的に高抵抗化処理を施す（図４（ｄ））。具体的には、中央の有効部分をＳＵＳ，Ａｌ等の金属製のマスク材７にてマスキングし、形成した透明導電膜４の端部の非晶質半導体層の形成領域の周囲１ｍｍを含む外側部分にのみ酸素雰囲気中でエキシマレーザによってレーザビームを照射して、照射領域の高抵抗化を行った。
【００２３】
図５は、ガラス基板上に形成したＩＴＯ膜（膜厚：１０００Å）に対して酸素雰囲気中でのエキシマレーザビームによりレーザ処理を行った場合のレーザパワーとシート抵抗との関係を示すグラフである。図５のシート抵抗は、レーザ処理を行わなかった場合のシート抵抗に対する規格化値で表している。図５の結果から、レーザパワーの増加に従ってシート抵抗が増加することを確認でき、この第２実施の形態におけるレーザビーム照射によって、透明導電膜４（ＩＴＯ膜）の端部を十分に高抵抗化できることが分かる。
【００２４】
最後に、第１実施の形態と同様に、櫛形の集電極５及びバスバー電極と裏面電極６とを形成して（図４（ｅ））、光起電力装置を製造する。
【００２５】
第２実施の形態にあって、透明導電膜４を形成した後に下地の非晶質半導体層（ｐ型非晶質シリコン層３／ｉ型非晶質シリコン層２）の形成領域の周囲１ｍｍ内側にマスキングを行い、酸素雰囲気中でエキシマレーザビームを照射してその照射部に選択的に酸素を導入し、そのレーザパワーを変化させた複数種の光起電力装置を製造した。製造したこれらの光起電力装置について開放電圧Ｖocと曲線因子ＦＦとの積を測定した。図６は、レーザパワーとＶoc×ＦＦとの関係を示すグラフである。図６のＶoc×ＦＦの値は、レーザパワーを０．１Ｊ／ｃｍ2 とした場合のＶoc×ＦＦの値で規格化している。
【００２６】
図６の結果から、レーザパワーが０．２５Ｊ／ｃｍ2 である場合にＶoc×ＦＦの値が最も大きくなり、最適なレーザパワーが存在することが分かる。レーザパワーが強くなり過ぎると、下地の非晶質半導体層が微結晶化して新たなリーク成分となる。
【００２７】
なお、エキシマレーザビームの代わりに、他のエネルギビームを照射しても、また、スポット状プラズマによる処理を施しても、同様の効果が得られることを確認した。
【００２８】
（第３実施の形態）
夫々にｉ型非晶質シリコン層２／ｐ型非晶質シリコン層３及び透明導電膜４を形成した複数の基板１を積み重ねて、その積重体の最表面及び最裏面をダミーウエハを用いて固定治具にて覆った状態で、第１実施の形態による酸素プラズマ処理または第２実施の形態によるエキシマレーザビームの照射処理を行うことにより、各ウエハでの透明導電膜４の端部を高抵抗化できる。この第３実施の形態では、一度に複数枚のウエハに対する処理を行えるので、生産性が極めて高い。
【００２９】
なお、酸素プラズマ処理，エネルギビームの照射処理以外に、ＨＣｌ溶液への浸漬、または、ＨＣｌプラズマ処理によっても、透明導電膜４の端部の高抵抗化は可能である。また、半導体層として非晶質シリコンを用いる場合について説明したが、結晶系シリコンにて構成しても同様の効果を奏する。更に、透明導電膜４としてＩＴＯ膜を用いることとしたが、ＺｎＯ膜でも良いことは勿論である。。また、基板の裏面にｉ型非晶質シリコン，ｎ型非晶質シリコン，透明導電膜，集電極を形成した場合には、裏面側にも本発明を適用することができる。
【００３０】
【発明の効果】
以上のように本発明では、基板上に半導体層及び透明導電膜を形成した後、透明導電膜の中央の有効部分をマスキングして、端部のみを選択的に高抵抗化するようにしたので、基板と余分な透明導電膜とのリークを防止でき、高い歩留りと高い光電変換特性とを実現することができる。
【００３１】
また、酸素プラズマ処理または酸素雰囲気中でのエネルギービーム照射処理によって、透明導電膜の端部の高抵抗化を図るようにしたので、容易に高抵抗化処理を行うことができる。
【図面の簡単な説明】
【図１】第１実施の形態による光起電力装置の製造方法の工程図である。
【図２】第１実施の形態における酸素プラズマ処理時間とシート抵抗との関係を示すグラフである。
【図３】第１実施の形態における酸素プラズマ処理時間とＶoc×ＦＦとの関係を示すグラフである。
【図４】第２実施の形態による光起電力装置の製造方法の工程図である。
【図５】第２実施の形態におけるレーザパワーとシート抵抗との関係を示すグラフである。
【図６】第２実施の形態におけるレーザパワーとＶoc×ＦＦとの関係を示すグラフである。
【符号の説明】
１ 基板
２ ｉ型ａ−Ｓｉ層
３ ｐ型ａ−Ｓｉ層
４ 透明導電膜
５ 集電極
６ 裏面電極
７ マスク材
【発明の属する技術分野】
本発明は、光起電力装置の製造方法に関し、特に、透明導電膜を形成する方法に関する。
【０００２】
【従来の技術】
ＨＩＴ（Heterojunction with Intrinsic Thin-layer）型の光起電力装置は、シリコンウエハ上に非晶質半導体層，透明導電膜，集電極を順次形成して構成され、シリコンウエハとは反対側から入射する光を主に利用した光起電力装置である。このＨＩＴ型光起電力装置は、結晶系の光起電力装置に比べて低温状態で製造プロセスが可能であり、低コスト化及び高変換効率化を図れる光起電力装置として期待されている。
【０００３】
１枚のシリコンウエハにて高い変換出力を得るためには、光電変換面積を増やすことが重要であり、そのために透明導電膜の形成面積をできる限り大きくすることが行われている。
【０００４】
【発明が解決しようとする課題】
このように透明導電膜の形成面積を大きくしようとした場合、シリコンウエハに形成された非晶質半導体層上に透明導電膜を形成する際に、非晶質半導体層が形成されていない部分にまで透明導電膜が形成されることがある。このような場合に、この余分に形成された透明導電膜とシリコンウエハとでリークが起こり、光電変換特性の劣化の原因となるという問題がある。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、形成した透明導電膜の端部に高抵抗化処理を施すことにより、上述したようなリークを防止でき、高い歩留りと高い変換特性とを実現できる光起電力装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
第１発明に係る光起電力装置の製造方法は、基板上に半導体層、透明導電膜及び集電極がこの順に形成されており、主に前記集電極側から光を入射する光起電力装置を製造する方法において、前記基板上の中央部分に前記半導体層を形成し、前記半導体層上に前記透明導電膜を形成すると共に、前記基板の前記半導体層よりも外側の部分上に形成された前記透明導電膜に選択的に高抵抗化処理を施すことを特徴とする。
【０００７】
第１発明にあっては、基板上の中央部分に半導体層及び透明導電膜を形成した後、透明導電膜の中央の有効部分をマスキングして、基板の半導体層よりも外側の部分上に形成された透明導電膜を選択的に高抵抗化する。よって、半導体層の形成領域を越えて余分に透明導電膜が形成されても、その部分は高抵抗化されるため、基板とのリークは生じない。
【０００８】
第２発明に係る光起電力装置の製造方法は、第１発明において、前記高抵抗化処理は、酸素プラズマ処理であることを特徴とする。
【０００９】
第２発明にあっては、酸素プラズマ処理によって透明導電膜の端部のみを選択的に高抵抗化する。よって、容易に高抵抗化処理を行える。
【００１０】
第３発明に係る光起電力装置の製造方法は、第１発明において、前記高抵抗化処理は、酸素雰囲気中でのエネルギービーム照射処理であることを特徴とする。
【００１１】
第３発明にあっては、酸素雰囲気中でのエネルギービーム照射によって透明導電膜の端部のみを選択的に高抵抗化する。よって、容易に高抵抗化処理を行える。
【００１２】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
（第１実施の形態）
図１は、第１実施の形態による光起電力装置の製造方法の工程図である。まず、約１Ω・ｃｍ，厚さ３００μｍのｎ型（１００）シリコンウエハを通常洗浄して、不純物を除去して基板１を準備する（図１（ａ））。
【００１３】
次に、基板１上の一方の表面に、プラズマＣＶＤ方法にて、ｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３をこの順に形成する（図１（ｂ））。具体的には、公知のＲＦプラズマＣＶＤ装置（１３．５６ＭＨｚ）を用いて、基板温度：１００〜２５０℃，反応圧力：０．２〜０．６Ｔｏｒｒ，ＲＦパワー：１０〜１００Ｗ／ｃｍ2 の条件にて、ｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３の夫々の膜厚を５０Å以下とした。
【００１４】
次に、ｐ型非晶質シリコン層３上に、スパッタ法にて、透明導電膜４を形成する（図１（ｃ））。具体的には、公知のマグネトロンスパッタ装置を用いて、基板温度：２５０℃以下，ガス流量：Ａｒが２００ｓｃｃｍ以下でＯ2 が５０ｓｃｃｍ以下，パワー：０．５〜３ｋＷの条件にて、膜厚１０００Å程度のＩＴＯ膜を形成した。ここで、形成した透明導電膜４の端部では、下地層（ｐ型非晶質シリコン層３／ｉ型非晶質シリコン層２）よりも外側の部分に起因する微小リークが発生し、光電変換特性低下の原因となる。
【００１５】
そこで、第１実施の形態では、酸素プラズマ処理により、透明導電膜４の端部（ハッチングを付した部分）のみに選択的に高抵抗化処理を施す（図１（ｄ））。具体的には、上記のＲＦプラズマＣＶＤ装置（１３．５６ＭＨｚ）を用いて、基板温度：２００℃，Ｏ2 ：２００ｓｃｃｍ，圧力：５０Ｐａ，パワー：３００ｍＷ／ｃｍ2 の条件にて酸素プラズマを発生させ、中央の有効部分をＳＵＳ，Ａｌ等の金属製のマスク材７にてマスキングして、透明導電膜４の端部にのみ酸素を選択的に導入して高抵抗化した。
【００１６】
図２は、ガラス基板上に形成したＩＴＯ膜（膜厚：１０００Å）に対して公知のＲＦプラズマＣＶＤ法による酸素プラズマ処理を行った場合のプラズマ処理時間とシート抵抗との関係を示すグラフである。図２のシート抵抗は、酸素プラズマ処理を行わなかった場合のシート抵抗に対する規格化値で表している。図２の結果から、プラズマ処理時間の増加に従ってシート抵抗が増加することを確認でき、この第１実施の形態における酸素プラズマ処理によって、透明導電膜４（ＩＴＯ膜）の端部を十分に高抵抗化できることが分かる。
【００１７】
最後に、透明導電膜４上に櫛形の集電極５及びバスバー電極をプラス側の電極として形成すると共に、基板１の裏面に裏面電極６をマイナス側の電極として形成して（図１（ｅ））、光起電力装置を製造する。具体的には、エポキシ樹脂にＡｇの微粉末を練り込んだＡｇペーストをスクリーン印刷法にて厚さ約１０〜３０μｍ，幅１００〜５００μｍにて透明導電膜４上に塗布した後、１５０〜２５０℃で焼成硬化させることにより、複数の互いに平行な枝部を有する櫛形の集電極５と集電極５に流れる電流を集合させるバスバー電極とを形成すると共に、基板１の裏面にＡｌを蒸着させて裏面電極６を形成した。
【００１８】
第１実施の形態にあって、透明導電膜４を形成した後に下地の非晶質半導体層（ｐ型非晶質シリコン層３／ｉ型非晶質シリコン層２）の形成領域の周囲１ｍｍ内側にマスキングを行い、上記の条件（基板温度：２００℃，Ｏ2 ：２００ｓｃｃｍ，圧力：５０Ｐａ，パワー：３００ｍＷ／ｃｍ2 ）にて、プラズマ処理の時間を変化させた複数種の光起電力装置を製造した。製造したこれらの光起電力装置について開放電圧Ｖocと曲線因子ＦＦとの積を測定した。図３は、酸素プラズマ処理時間とＶoc×ＦＦとの関係を示すグラフである。図３のＶoc×ＦＦの値は、酸素プラズマ処理を行わなかった場合のＶoc×ＦＦの値で規格化している。
【００１９】
図３の結果から、酸素プラズマ処理時間の増加に伴ってＶoc×ＦＦの値が改善されていることが分かる。これは、ＩＴＯ膜の端部が選択的に高抵抗化されたために、端部のリークに伴うＶoc×ＦＦが抑制されたことに起因する。上記プラズマ条件では、処理時間が１２０秒以上になった場合に、Ｖoc×ＦＦの値が変化しないことが分かるが、この特性（Ｖoc×ＦＦ）はプラズマ処理の条件及びＩＴＯの膜質に大きく影響されることは勿論である。
【００２０】
なお、プラズマ処理時にマスク材を用いなくてもよいように、端部領域に対応した開口型放電電極を用いて基板近傍のみにプラズマを生成させた場合でも、マスク材を使用した場合と同様の効果が得られることを確認した。
【００２１】
（第２実施の形態）
図４は、第２実施の形態による光起電力装置の製造方法の工程図である。第１実施の形態と同様に、ｎ型（１００）シリコンウエハからなる基板１を準備し（図４（ａ））、基板１上の一方の表面に、ｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３をこの順に形成し（図４（ｂ））、ｐ型非晶質シリコン層３上に、透明導電膜４を形成する（図４（ｃ））。
【００２２】
次に、酸素雰囲気でのエネルギビーム照射により、透明導電膜４の端部（ハッチングを付した部分）のみに選択的に高抵抗化処理を施す（図４（ｄ））。具体的には、中央の有効部分をＳＵＳ，Ａｌ等の金属製のマスク材７にてマスキングし、形成した透明導電膜４の端部の非晶質半導体層の形成領域の周囲１ｍｍを含む外側部分にのみ酸素雰囲気中でエキシマレーザによってレーザビームを照射して、照射領域の高抵抗化を行った。
【００２３】
図５は、ガラス基板上に形成したＩＴＯ膜（膜厚：１０００Å）に対して酸素雰囲気中でのエキシマレーザビームによりレーザ処理を行った場合のレーザパワーとシート抵抗との関係を示すグラフである。図５のシート抵抗は、レーザ処理を行わなかった場合のシート抵抗に対する規格化値で表している。図５の結果から、レーザパワーの増加に従ってシート抵抗が増加することを確認でき、この第２実施の形態におけるレーザビーム照射によって、透明導電膜４（ＩＴＯ膜）の端部を十分に高抵抗化できることが分かる。
【００２４】
最後に、第１実施の形態と同様に、櫛形の集電極５及びバスバー電極と裏面電極６とを形成して（図４（ｅ））、光起電力装置を製造する。
【００２５】
第２実施の形態にあって、透明導電膜４を形成した後に下地の非晶質半導体層（ｐ型非晶質シリコン層３／ｉ型非晶質シリコン層２）の形成領域の周囲１ｍｍ内側にマスキングを行い、酸素雰囲気中でエキシマレーザビームを照射してその照射部に選択的に酸素を導入し、そのレーザパワーを変化させた複数種の光起電力装置を製造した。製造したこれらの光起電力装置について開放電圧Ｖocと曲線因子ＦＦとの積を測定した。図６は、レーザパワーとＶoc×ＦＦとの関係を示すグラフである。図６のＶoc×ＦＦの値は、レーザパワーを０．１Ｊ／ｃｍ2 とした場合のＶoc×ＦＦの値で規格化している。
【００２６】
図６の結果から、レーザパワーが０．２５Ｊ／ｃｍ2 である場合にＶoc×ＦＦの値が最も大きくなり、最適なレーザパワーが存在することが分かる。レーザパワーが強くなり過ぎると、下地の非晶質半導体層が微結晶化して新たなリーク成分となる。
【００２７】
なお、エキシマレーザビームの代わりに、他のエネルギビームを照射しても、また、スポット状プラズマによる処理を施しても、同様の効果が得られることを確認した。
【００２８】
（第３実施の形態）
夫々にｉ型非晶質シリコン層２／ｐ型非晶質シリコン層３及び透明導電膜４を形成した複数の基板１を積み重ねて、その積重体の最表面及び最裏面をダミーウエハを用いて固定治具にて覆った状態で、第１実施の形態による酸素プラズマ処理または第２実施の形態によるエキシマレーザビームの照射処理を行うことにより、各ウエハでの透明導電膜４の端部を高抵抗化できる。この第３実施の形態では、一度に複数枚のウエハに対する処理を行えるので、生産性が極めて高い。
【００２９】
なお、酸素プラズマ処理，エネルギビームの照射処理以外に、ＨＣｌ溶液への浸漬、または、ＨＣｌプラズマ処理によっても、透明導電膜４の端部の高抵抗化は可能である。また、半導体層として非晶質シリコンを用いる場合について説明したが、結晶系シリコンにて構成しても同様の効果を奏する。更に、透明導電膜４としてＩＴＯ膜を用いることとしたが、ＺｎＯ膜でも良いことは勿論である。。また、基板の裏面にｉ型非晶質シリコン，ｎ型非晶質シリコン，透明導電膜，集電極を形成した場合には、裏面側にも本発明を適用することができる。
【００３０】
【発明の効果】
以上のように本発明では、基板上に半導体層及び透明導電膜を形成した後、透明導電膜の中央の有効部分をマスキングして、端部のみを選択的に高抵抗化するようにしたので、基板と余分な透明導電膜とのリークを防止でき、高い歩留りと高い光電変換特性とを実現することができる。
【００３１】
また、酸素プラズマ処理または酸素雰囲気中でのエネルギービーム照射処理によって、透明導電膜の端部の高抵抗化を図るようにしたので、容易に高抵抗化処理を行うことができる。
【図面の簡単な説明】
【図１】第１実施の形態による光起電力装置の製造方法の工程図である。
【図２】第１実施の形態における酸素プラズマ処理時間とシート抵抗との関係を示すグラフである。
【図３】第１実施の形態における酸素プラズマ処理時間とＶoc×ＦＦとの関係を示すグラフである。
【図４】第２実施の形態による光起電力装置の製造方法の工程図である。
【図５】第２実施の形態におけるレーザパワーとシート抵抗との関係を示すグラフである。
【図６】第２実施の形態におけるレーザパワーとＶoc×ＦＦとの関係を示すグラフである。
【符号の説明】
１ 基板
２ ｉ型ａ−Ｓｉ層
３ ｐ型ａ−Ｓｉ層
４ 透明導電膜
５ 集電極
６ 裏面電極
７ マスク材
Claims (3)
- 基板上に半導体層、透明導電膜及び集電極がこの順に形成されており、主に前記集電極側から光を入射する光起電力装置を製造する方法において、前記基板上の中央部分に前記半導体層を形成し、前記半導体層上に前記透明導電膜を形成すると共に、前記基板の前記半導体層よりも外側の部分上に形成された前記透明導電膜に選択的に高抵抗化処理を施すことを特徴とする光起電力装置の製造方法。
- 前記高抵抗化処理は、酸素プラズマ処理である請求項１記載の光起電力装置の製造方法。
- 前記高抵抗化処理は、酸素雰囲気中でのエネルギービーム照射である請求項１記載の光起電力装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298513A JP4197863B2 (ja) | 2001-09-27 | 2001-09-27 | 光起電力装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298513A JP4197863B2 (ja) | 2001-09-27 | 2001-09-27 | 光起電力装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101048A JP2003101048A (ja) | 2003-04-04 |
| JP4197863B2 true JP4197863B2 (ja) | 2008-12-17 |
Family
ID=19119406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001298513A Expired - Lifetime JP4197863B2 (ja) | 2001-09-27 | 2001-09-27 | 光起電力装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4197863B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6294694B2 (ja) * | 2014-02-12 | 2018-03-14 | 株式会社カネカ | 太陽電池およびその製造方法、ならびに太陽電池モジュール |
| KR101821394B1 (ko) * | 2016-01-14 | 2018-01-23 | 엘지전자 주식회사 | 태양전지 |
| CN106449815A (zh) * | 2016-08-11 | 2017-02-22 | 上海大学 | 基于非晶硅薄膜的异质结太阳能电池器件的制备方法 |
| CN106654067A (zh) * | 2017-01-11 | 2017-05-10 | 京东方科技集团股份有限公司 | 触控基板及其制备方法、显示装置 |
| JP2021144960A (ja) * | 2018-06-05 | 2021-09-24 | パナソニック株式会社 | 太陽電池セル及び太陽電池セルの製造方法 |
-
2001
- 2001-09-27 JP JP2001298513A patent/JP4197863B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003101048A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271053B1 (en) | Method of manufacturing a thin film solar battery module | |
| US20100311203A1 (en) | Passivation process for solar cell fabrication | |
| RU2456709C2 (ru) | Солнечный элемент и способ и аппарат для его изготовления | |
| KR100343241B1 (ko) | 광기전력소자제조방법 | |
| JP2020017763A (ja) | 光電変換装置の製造方法 | |
| JP5520834B2 (ja) | パッシベーション膜の成膜方法、及び太陽電池素子の製造方法 | |
| JP4197863B2 (ja) | 光起電力装置の製造方法 | |
| JP3243232B2 (ja) | 薄膜太陽電池モジュール | |
| US20110192452A1 (en) | Photoelectric conversion device and fabrication method thereof | |
| JP2003037278A (ja) | 光起電力素子の製造方法及び光起電力素子 | |
| JP2014075418A (ja) | 太陽電池用シリコン基板及びその製造方法、並びに太陽電池 | |
| WO2020184706A1 (ja) | バックコンタクト型太陽電池セルの製造方法 | |
| JP4440389B2 (ja) | 薄膜太陽電池モジュールの製造方法 | |
| JPH09219530A (ja) | カルコパイライト構造半導体薄膜太陽電池及びその製造方法 | |
| US6902948B2 (en) | Method of producing photovoltaic element | |
| JP7264673B2 (ja) | バックコンタクト型太陽電池セルの製造方法 | |
| JPS6249753B2 (ja) | ||
| JP3504838B2 (ja) | 非晶質シリコン太陽電池 | |
| JP4497914B2 (ja) | シリコン薄膜太陽電池の製造方法 | |
| JP2000004036A (ja) | 微結晶半導体層の形成方法、および光起電力素子 | |
| JP4052782B2 (ja) | 集積型光起電力装置及びその製造方法 | |
| JPWO2019004126A1 (ja) | 光電変換装置の製造方法 | |
| JP4485767B2 (ja) | 光電変換装置の製造方法 | |
| JP2009152441A (ja) | 光電変換装置の製造方法及び光電変換装置 | |
| TWI427809B (zh) | 矽薄膜太陽能電池模組之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |