JP4195427B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4195427B2 JP4195427B2 JP2004253059A JP2004253059A JP4195427B2 JP 4195427 B2 JP4195427 B2 JP 4195427B2 JP 2004253059 A JP2004253059 A JP 2004253059A JP 2004253059 A JP2004253059 A JP 2004253059A JP 4195427 B2 JP4195427 B2 JP 4195427B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- data
- column
- logic
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
前記メモリセルに記憶されたデータを読み出す制御を行うセンスアンプと、を備え、
前記センスアンプは、
前記メモリセルが接続される一対のビット線に対応して設けられる一対のセンスノードと、
前記一対のビット線および前記一対のセンスノードの間に接続され、書込制御信号が所定論理のときに前記一対のビット線および前記一対のセンスノードを電気的に接続する接続切替回路と、
前記メモリセルへのデータの書込時に、カラム選択信号が書込対象のメモリセルの接続されたカラムを選択するのと略同時に前記書込制御信号を前記所定論理に設定し、前記メモリセルにデータを書き込むのに必要な所定期間内は前記書込制御信号を前記所定論理に維持するタイミング制御回路と、を備え、
前記タイミング制御回路は、前記カラム選択信号が選択状態の期間が前記メモリセルへのデータ書込みに必要な期間よりも短い場合には、前記カラム選択信号が非選択状態になってから所定の基準期間が経過するまでは前記書込制御信号を前記所定論理に維持することを特徴とする半導体記憶装置が適用される。
2 センスアンプ
7 カラムデコーダ
10 WCSLタイマ
43 フリップフロップ
47 遅延回路
Claims (4)
- ロウ方向およびカラム方向に列設される複数のメモリセルからなるセルアレイと、
前記メモリセルに記憶されたデータを読み出す制御を行うセンスアンプと、を備え、
前記センスアンプは、
前記メモリセルが接続される一対のビット線に対応して設けられる一対のセンスノードと、
前記一対のビット線および前記一対のセンスノードの間に接続され、書込制御信号が所定論理のときに前記一対のビット線および前記一対のセンスノードを電気的に接続する接続切替回路と、
前記メモリセルへのデータの書込時に、カラム選択信号が書込対象のメモリセルの接続されたカラムを選択するのと略同時に前記書込制御信号を前記所定論理に設定し、前記メモリセルにデータを書き込むのに必要な所定期間内は前記書込制御信号を前記所定論理に維持するタイミング制御回路と、を備え、
前記タイミング制御回路は、前記カラム選択信号が選択状態の期間が前記メモリセルへのデータ書込みに必要な期間よりも短い場合には、前記カラム選択信号が非選択状態になってから所定の基準期間が経過するまでは前記書込制御信号を前記所定論理に維持することを特徴とする半導体記憶装置。 - 前記タイミング制御回路は、各カラムごとに設けられ、対応するカラムが前記カラム選択信号にて選択されたときに出力信号が第1論理になり、前記第1論理になってから前記基準期間経過後に第2論理になるフリップフロップを有することを特徴とする請求項1に記載の半導体記憶装置。
- 前記タイミング制御回路は、
前記フリップフロップの出力信号に応じてオン/オフする、直列接続される2つのトランジスタと、
前記2つのトランジスタ間に接続されるインピーダンス素子と、
前記2つのトランジスタのうち一方のトランジスタと前記インピーダンス素子とを介して放電を行うキャパシタ素子と、を有し、
前記フリップフロップは、前記インピーダンス素子のインピーダンスと前記キャパシタ素子のキャパシタンスとの時定数で決まる前記基準期間経過後に、前記第2論理になることを特徴とする請求項2に記載の半導体記憶装置。 - 前記接続切替回路は、前記メモリセルからのデータの読み出し時には、前記一対のビット線および前記一対のセンスノードの間を遮断することを特徴とする請求項1に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253059A JP4195427B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体記憶装置 |
US11/092,922 US7023752B2 (en) | 2004-08-31 | 2005-03-30 | Semiconductor storage apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253059A JP4195427B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073061A JP2006073061A (ja) | 2006-03-16 |
JP4195427B2 true JP4195427B2 (ja) | 2008-12-10 |
Family
ID=35942827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004253059A Expired - Fee Related JP4195427B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7023752B2 (ja) |
JP (1) | JP4195427B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338793A (ja) * | 2005-06-02 | 2006-12-14 | Toshiba Corp | 半導体記憶装置 |
KR100819552B1 (ko) | 2006-10-30 | 2008-04-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 동작 방법 |
JP2008293605A (ja) * | 2007-05-25 | 2008-12-04 | Elpida Memory Inc | 半導体記憶装置 |
JP5665266B2 (ja) * | 2008-08-07 | 2015-02-04 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体記憶装置 |
KR101080200B1 (ko) * | 2009-04-14 | 2011-11-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 리프레쉬 제어 방법 |
JP2012128895A (ja) * | 2010-12-13 | 2012-07-05 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2601951B2 (ja) * | 1991-01-11 | 1997-04-23 | 株式会社東芝 | 半導体集積回路 |
US5262982A (en) * | 1991-07-18 | 1993-11-16 | National Semiconductor Corporation | Nondestructive reading of a ferroelectric capacitor |
US6621725B2 (en) | 2000-08-17 | 2003-09-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device with floating storage bulk region and method of manufacturing the same |
US6912150B2 (en) * | 2003-05-13 | 2005-06-28 | Lionel Portman | Reference current generator, and method of programming, adjusting and/or operating same |
-
2004
- 2004-08-31 JP JP2004253059A patent/JP4195427B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-30 US US11/092,922 patent/US7023752B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006073061A (ja) | 2006-03-16 |
US20060044890A1 (en) | 2006-03-02 |
US7023752B2 (en) | 2006-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4110115B2 (ja) | 半導体記憶装置 | |
JP4164241B2 (ja) | 半導体装置 | |
JP3326560B2 (ja) | 半導体メモリ装置 | |
US7616510B2 (en) | Dynamic semiconductor storage device and method for operating same | |
KR100619580B1 (ko) | 반도체 집적회로장치 | |
US7869274B2 (en) | Semiconductor memory device | |
US7626879B2 (en) | Semiconductor memory device | |
JP2009070480A (ja) | 半導体記憶装置 | |
JP2008257833A (ja) | センス増幅回路およびセンス増幅方法 | |
US7679947B2 (en) | Semiconductor devices with source and bulk coupled to separate voltage supplies | |
WO2000021092A1 (en) | Semiconductor device | |
US7558139B2 (en) | Semiconductor memory device | |
JP2007536684A (ja) | メモリデバイスにおける動的リフレッシュを改善する装置及び方法 | |
EP1630818B1 (en) | Dynamic semiconductor storage with refresh control circuit | |
US7023752B2 (en) | Semiconductor storage apparatus | |
JP2009099174A (ja) | 半導体記憶装置 | |
JP2009093708A (ja) | 半導体記憶装置およびその駆動方法 | |
JP5134208B2 (ja) | 半導体記憶装置 | |
Ohsawa et al. | A memory using one-transistor gain cell on SOI (FBC) with performance suitable for embedded DRAM's | |
US6980474B2 (en) | Semiconductor memory device | |
JP2006073055A (ja) | 半導体記憶装置 | |
US6744658B2 (en) | Semiconductor memory device capable of holding write data for long time | |
TWI646549B (zh) | 輸出入多工器 | |
JP4373464B2 (ja) | 半導体装置 | |
JP2003297074A (ja) | 強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |