JP4187718B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP4187718B2
JP4187718B2 JP2004366936A JP2004366936A JP4187718B2 JP 4187718 B2 JP4187718 B2 JP 4187718B2 JP 2004366936 A JP2004366936 A JP 2004366936A JP 2004366936 A JP2004366936 A JP 2004366936A JP 4187718 B2 JP4187718 B2 JP 4187718B2
Authority
JP
Japan
Prior art keywords
bumps
bump
thin film
contact
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004366936A
Other languages
English (en)
Other versions
JP2006173503A (ja
Inventor
健司 山田
義朗 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004366936A priority Critical patent/JP4187718B2/ja
Priority to US11/299,656 priority patent/US7589543B2/en
Priority to TW094144390A priority patent/TWI387030B/zh
Priority to KR1020050125161A priority patent/KR20060070446A/ko
Priority to CN2005101361506A priority patent/CN1812070B/zh
Publication of JP2006173503A publication Critical patent/JP2006173503A/ja
Application granted granted Critical
Publication of JP4187718B2 publication Critical patent/JP4187718B2/ja
Priority to US12/412,102 priority patent/US7982482B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49151Assembling terminal to base by deforming or shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、半導体ウエハに形成された複数の半導体集積回路素子の電気特性をウエハ状態で一括して検査するためのプローブカードおよびアライメント方法に関し、特に、ウエハレベルバーンイン検査に際して、半導体ウエハの検査用電極とプローブカードのバンプの全数を高精度で安定してコンタクトするための技術に関するものである。
近年、半導体集積回路素子(以後、「半導体装置」と称する)を搭載した電子機器の小型化及び低価格化の進展は目覚しく、半導体装置に対する小型化及び低価格化の要求はより強くなってきている。
半導体装置は従来、半導体チップとリードフレームとをボンディングワイヤにより電気的に接続して樹脂又はセラミックスで封止した状態で供給され、回路基板に実装されてきた。しかし電子機器の小型化の要求から、半導体チップを半導体ウエハから切り出したままの状態で回路基板に実装する方法が主流になりつつあり、このような半導体チップ(ベアチップ)を品質保証して、また低価格で供給することが強く望まれている。
半導体チップを品質保証するためには、ウエハ状態でバーンイン等の検査をする必要がある。その際に、半導体ウエハ上に形成されている複数の半導体チップに対して1個づつ又は数個づつ何度にも分けて検査を行うことは、時間的にもコスト的にも現実的ではない。そのため、半導体ウエハ上の全ての半導体チップに対して一括してバーンイン等の検査を行う方法が開発されてきている。
半導体ウエハ上の複数の半導体チップに対して一括して検査を行うには、複数の半導体チップの電極に電源電圧や信号を同時に印加して、各半導体チップを動作させる必要がある。そのためには非常に多く(通常数万個以上)のプローブ針を持ったプローブカードを用意する必要があるが、従来のニードル型プローブカードではピン数の点からも価格の点からも対応ができない。
そこで、ウエハ上の多数のパッド電極に対して一括してコンタクトできるプローブ電極を持ったプローブカードが使用されるようになった。プローブカードに多数のバンプを形成してプローブ電極として用いるのである(たとえば特許文献1)。
プローブカード上の多数のバンプを対応するウエハ上の多数の電極に確実にコンタクトさせるためには、プローブカード上のバンプ配置とウエハ上の電極配置とを観測しながら、両者の位置合わせ(アライメント)を精度良く行わなければならない。一般にはアライメントは、アライメント装置の特定部分に固定されたプローブカードのバンプを基準にして、ウエハの位置を相対的に移動させることによって行われている。プローブカードに開口(穴)などのアライメントマークを付加し、そのアライメントマークを認識装置で画像処理して、コンタクト位置の基準とする方法も提案されている(たとえば特許文献2)。
特開平7−231019号公報 特開平11−154694号公報
しかしながら、プローブカードに形成されるバンプは、その構造上の特徴から、製造時のバラツキや特性検査時の熱サイクルによって位置ずれが起こりやすい。そのため、バンプを基準にする従来の方法では、基準となるバンプの位置ずれが原因で正確なコンタクトが達成できない場合がある。またバンプのサイズが非常に小さいことから、認識装置での画像処理が極めて難しく、画像処理時に誤差が発生することもある。
専用のアライメントマークを用いる方法では、バンプの形成後にその位置精度を考慮してアライメントマークを付加しているのであるが、これはプローブカード製造時の位置精度のみに対応できる方法であって、その後の熱サイクルなどによる変化に対応できるものではない。バンプと同時に形成しないため、アライメントマークを付加する工程でバンプ位置との精度誤差が発生する不具合も発生する。
本発明は上記問題に鑑みてなされたもので、ウエハ一括型検査の際にウエハ上の多数の電極と最適位置にコンタクトできるプローブカードおよびアライメント方法を提供することを目的とする。
上記課題を解決するために本発明は、半導体ウエハに形成された複数の半導体集積回路素子の電気特性を一括して検査するためのプローブカードを、前記複数の半導体集積回路素子の検査用電極の全数に同時にコンタクトさせるための複数のバンプが形成され、剛性リングに保持されたバンプ付き薄膜を有し、前記バンプ付き薄膜に、前記コンタクト用のバンプと同時に形成されたバンプよりなるアライメントマークが付加され、該アライメントマークの背面側に、認識カメラを用いた画像処理でバンプと明暗差を生じる薄膜がアライメントマークよりも大きく設けられた構造としたことを特徴とする。
これによれば、アライメントマークを構成しているバンプは、コンタクト用のバンプと同時に形成されているため、コンタクト用のバンプに対する相対位置が確保されることになり、このアライメントマークを基準として、ウエハ上の検査用電極にコンタクト用のバンプが確実にコンタクトするバンプ位置を画像処理装置を利用して算出して、最適位置にアライメントすることが可能になる。また画像取り込み誤差を最小限に抑えることが可能となる。
専用のアライメントマークであるため、コンタクト用のバンプの一部を基準としていた従来の方法と比べて以下のような利点がある。
コンタクト用のバンプは半導体集積回路素子(半導体チップ)の品種により位置が異なるが、専用のアライメントマークは半導体集積回路素子の品種にかかわらず一定の位置に付加できるので、プローブカードを製造する際にロット間などでの品質の変化を把握し易く、アライメント装置側でも品種毎に画像処理の動作を設定する必要がない。
コンタクト用のバンプは密集しているため(例えば120μmピッチ以下)、バンプ位置を間違えるなどの不具合の発生もあるが、専用のアライメントマークは任意の位置に任意のバンプピッチで付加できるため、そのような不具合を回避できる。
コンタクト用のバンプは、検査用電極と何度もコンタクトする間に先端が摩耗したり汚れが付着して画像処理に悪影響を及ぼすことがあるが、専用のアライメントマークのバンプは検査用電極にコンタクトしないので、長期間にわたって使用しても摩耗や汚れを生じず画像処理に影響を及ぼさない。
専用のアライメントマークを付加する従来の方法(特許文献2の方法)に比べても次のような利点がある。
薄膜上に形成されるバンプは、薄膜の伸縮によって位置精度が大きく影響される。特許文献2では、上述したように、薄膜の伸縮の影響を回避すべくバンプの形成後にその位置精度を考慮してアライメントマークを付加しているのであるが、プローブカード製造時の位置精度に対応できるものの、その後の熱サイクルなどによる変化に対応できず、アライメントマークを付加する工程でバンプ位置との精度誤差が発生する不具合も発生する。
これに対し、本発明にかかるアライメントマーク(バンプ)は、コンタクト用のバンプと同時に形成するので、その製造過程においてコンタクト用のバンプとの相対位置さえ確保しておけば、アライメントマークを測定することで、薄膜の伸縮によるバンプ位置精度の変化を容易に判断することができ、またその変化をアライメント装置で画像処理することで、対象の検査用電極との最適位置を算出できるので、安定したコンタクトを実現することが出来る。位置算出の結果、伸縮が大きくて最適位置が確保出来ないことが判明した場合には、コンタクトを中止することで、コンタクト位置ずれによる半導体チップの破損を防止することができる。
アライメントマークは、複数のバンプを配列して形成されるのが好ましい。複数のバンプを集合させて一つのアライメントマークとすることで、画像処理の際の位置算出誤差を最小限にすることが可能となる。
アライメントマークは、コンタクト用のバンプの形成領域よりも外周側に、バンプ付き薄膜のセンターに関して互いに対称な2個を1組として、少なくとも2組形成されるのが好ましい。バンプ付き薄膜の製造過程等で発生する薄膜の伸縮の影響は外周側に大きく表れるので、その部分にアライメントマークを形成するのが好ましいのである。また薄膜の伸縮が一様でなく偏りが発生することがあるが、アライメントマークの数を多くすることで、伸縮の偏りの発生を把握して、検査用電極に対するコンタクト用バンプの位置を最適化できる。
本発明のプローブカードの製造方法は、導電層と絶縁層とが積層した二重構造の薄膜を剛性リングに貼り付け、貼り付けた薄膜に、前記半導体ウエハ上の複数の半導体集積回路素子の検査用電極の全数にコンタクトさせるための複数のバンプとアライメントマークとなるバンプとを同時に形成し、前記薄膜から導電層の不要部分を除去して、バンプ付き薄膜を形成する工程と、前記バンプ付き薄膜を配線基板に電気的に接続し固定する工程とを行うことを特徴とする。
本発明のアライメント方法は、半導体ウエハに形成された複数の半導体集積回路素子の電気特性を一括して検査する際に、前記複数の半導体集積回路素子の検査用電極の全数に同時にコンタクトさせるための複数のバンプと、前記コンタクト用のバンプと同時に形成されたバンプよりなるアライメントマークとを有したプローブカードを用い、前記プローブカードのコンタクト用のバンプを半導体ウエハ上の検査用電極に対してコンタクトさせるに先立って、前記アライメントマークを基準にして、半導体ウエハとプローブカードとの位置合わせを行うことを特徴とする。
また、位置合わせに先立って、プローブカードの個々のアライメントマークの位置を画像処理で測定し、各アライメントマークの設計上の位置と比較して誤差を算出し、誤差が予め決めた許容範囲内にない時にプローブカードを交換することを特徴とする。
本発明のプローブカードは、バンプ付薄膜フィルムにコンタクト用バンプと同時に別個のバンプを形成してアライメントマークとして用いるので、薄膜が伸縮してもコンタクト用のバンプに対するアライメントマークの相対位置を確保することができ、アライメントマークを基準として、コンタクト用バンプの位置精度の変化を画像処理装置にて容易に測定すること、その測定結果から検査対象のウエハの検査用電極との最適なコンタクト位置を算出することができる。専用のアライメントマークであるため、検査対象のウエハの品種にかかわらず一定の位置に設けることができ、新たな品種へも速やかに対応できる。プローブカードを長期的に使用しても、アライメントマークのバンプはコンタクトしないため画像処理に影響を及ぼす先端形状の変化は生じず、ウエハへの一括コンタクトを安定して行うことが可能である。
以下、本発明の実施の形態を図面を参照しながら説明する。
本発明の理解を容易にするために、ウエハ一括コンタクト技術について説明する。
図1(a)(b)に示すように、ウエハ1の半導体チップ領域2内に形成された複数の半導体チップ3のそれぞれに、電気特性を検査するためのパッド電極4(以下、電極4という)が形成されている。
図2に示すように、検査ボード5は、プローブカード6と、その電気的接続を検査装置に繋ぐための多層配線基板7とで構成されている。8は多層配線基板7の裏面に複数個設けられた接続用コネクタである。
図3(a)(b)に示すように、プローブカード6は、ガラス基板9と局在型異方導電ゴム10とコンタクトプローブ11とにより構成されている。
ガラス基板9は、コンタクトプローブ11の電気的接続を図2に示した検査ボード5の多層配線基板7に繋ぐための配線基板である。
コンタクトプローブ11は、バンプ12が形成されたバンプ付薄膜13の周縁部をセラミックスリング14で保持したものである。バンプ付薄膜13において、バンプ12は薄膜15にメッキ技術により形成されたもので、半球状をしている。バンプ12に背反する薄膜15の裏面には、バンプ12のメッキ形成のため、また局在型異方導電ゴム10との導通を良くするための銅薄膜16が設けられている。
局在型異方導電ゴム10は、ウエハ1上の電極4やコンタクトプローブ11上のバンプ12の高さバラツキを吸収するクッション的な役割を果たしながら、コンタクトプローブ11とガラス基板9との導通をとる。
図4(a)はコンタクトプローブ11のバンプ形成面を示し、図4(b)はその一部を拡大図示している。コンタクトプローブ11の中央部に、ウエハ1の半導体チップ領域2に対応する測定バンプエリア17があり、測定バンプエリア17に設けられた複数の半導体チップエリア18のそれぞれに、半導体チップ3の電極4に対応するようにバンプ12が配列されている。コンタクトプローブ11の外周縁部には、ウエハ1との位置合わせの基準となるアライアライメントマーク19が形成されている。ここではアライメントマーク19は、コンタクトプローブ11のセンターに関して互いに対称な2個を1組として、2組設けられている。アライメントマーク19については後述する。
図5および図6はそれぞれ、アライメント装置の構成および動作を示す。
プローブカード6を具備した検査ボード5は、図示したようにステージ20上に載せられ、検査ボード位置決めローラ21と検査ボード位置決めシリンダ22により位置決めされるようになっている。
ステージ20の下方に、ウエハ1を真空保持するウエハトレイ23を載せてアライメント動作をおこなうXYZθテーブル24が配置されている。XYZθ軸は図示されない制御用モータ等によって制御される。ウエハトレイ23には、外周部分にシールリング25が設けられるとともに、シールリング25が対象物に密着して形成する密閉空間を真空引きする真空カプラ26が設けられている。真空カプラ26は自動閉塞型のもので、真空引きのノズルをはずすとその時の状態をキープする。
ステージ20の裏面にウエハ用認識カメラ27が取り付けられるとともに、XYZθテーブル24にバンプ用認識カメラ28が取り付けられていて、各カメラ27,28の撮像画像から画像認識装置(図示せず)がウエハ1の電極4位置とプローブカード6のバンプ12の位置とを認識し、最適コンタクト位置を演算し、決定するようになっている。
アライメントおよびコンタクトの際の動作について説明する。
XYZθテーブル24に載せられたウエハトレイ23上にウエハ1を真空チャックで固定する。このウエハ1について、ウエハ用認識カメラ27によってウエハ1上の電極4をとらえ、その電極4の位置と高さを基準にして、XYZθテーブル24のXY軸に対する傾きをθ軸により修正すると共に、修正後のウエハ1のセンター座標を記憶しておく。
ウエハ用認識カメラ27によって捕らえるのは、たとえば図1に斜線で示したような、理論上のウエハセンターに関して対称な2個ずつ2組の半導体チップ3上にある、ウエハセンターに関して対称な電極4である。対称な電極4どうしを結ぶ2本の直線から、ウエハ1の前記XY軸に対する傾きを求め、修正するとともに、直線どうしの交点としてセンター座標を求める。更に求めたセンター座標から電極4までの位置とその理論上の位置との差についても記憶する。
次に、ステージ20上で位置決めされた検査ボード5のプローブカード6について、バンプ用認識カメラ28によって、コンタクトプローブ11に付加されたアライメントマーク19をとらえ、そのアライメントマーク19を基準にして、コンタクトプローブ11のセンター座標とXYZθテーブル24のXY軸に対する傾きを求め、記憶する。
バンプ用認識カメラ28によって捕らえるのは、たとえば図4(a)に示したような、理論上のプローブセンターに関して対称な2個ずつ、2組のアライメントマーク19である。理論上のプローブセンターの両側のアライメントマーク19の中心どうしを結ぶ2本の直線から、コンタクトプローブ11の前記XY軸に対する角度差を求めるとともに、直線どうしの交点としてセンター座標を求める。更に求めたセンター座標からアライメントマーク19の中心までの位置とその理論上の位置との差についても記憶する。
画像処理対象の全ての電極4及びアラメントマーク19の中心が、それぞれのセンター座標からの理論上の位置とに差がない場合は、その後に、ウエハ1のセンター座標とコンタクトプローブ11のセンター座標を合わせるとともに、XYZθテーブル24のXY軸に対するコンタクトプローブ11の傾きにウエハ1の傾きを合わせるように、ウエハ1の最適コンタクト位置を決める。理論上の位置とに差がある場合は、ウエハ1のセンター座標とコンタクトプローブ11のセンター座標を合わせるのではなく、それぞれの位置で理論上との差が平均化される最適コンタクト位置を算出してウエハ1を位置合わせ(アライメント)する。これまでの傾向によるとウエハ1側の電極4の位置はその生産方式から、理論上の位置との差は無視できるほど小さく、最適位置の算出が必要なのはコンタクトプローブ11側に限定される。
アライメントの終了後に、ウエハトレイ23を一定の高さまで上昇させて、ウエハトレイ23上のウエハ1の電極4と、プローブカード6のコンタクトプローブ11のバンプ12とを全てコンタクトさせる。コンタクト状態を保持するために、真空カプラ26よりウエハ1とコンタクトプローブ11との密閉空間を真空引きする。それにより、密閉空間外の大気圧によって、コンタクトプローブ11のバンプ12がウエハ1の全面の電極4に対して均等な力でコンタクトする。
コンタクトが終了したら、プローブカード6,ウエハ1,ウエハトレイ23をこの状態のまま一体的に検査装置に投入して、高温中で電圧を印加する電気的検査を行なう。検査が終了したら、プローブカード6,ウエハ1,ウエハトレイ23を検査装置から取出し、密閉空間の圧力を大気圧程度に回復させて、ウエハトレイ20をプローブカード6から分離し、ウエハ1を取出す。
上記したように、ウエハ1の全面に形成された数万個以上の電極4に対して、プローブカード6のコンタクトプローブ11に形成された対応するバンプ12を同時に確実にコンタクトさせるためには、コンタクトに先立ってコンタクトプローブ11とウエハ1との間のアライメントを高精度で実行する必要がある。アライメントについて詳述する。
再び図3を参照する。コンタクトプローブ11は、バンプ付薄膜13をセラミックスリング14で保持したものである。製造に際しては、バンプ付薄膜13の基材として、たとえば厚み18μm程度のポリイミド製の薄膜15と厚さ35μm程度の銅薄膜16とが2層になったフィルムを用意する。そして、厚み2mm、枠幅9mm程度のセラミックスリング14の側面に熱硬化性接着剤(約170℃硬化)を薄く均等に塗って、ポリイミド製の薄膜15上に載せる。その状態で加熱炉の中に入れて接着剤を熱硬化させることにより、セラミックスリング14と薄膜15を接着固定する。
その際に、ポリイミドの熱膨張係数(約16×10−6/℃)とセラミックスの熱膨張係数(約3×10−6/℃)との差によって、基材は、セラミックスリング14よりも大きく伸びた状態で接着され、接着剤の硬化温度である170℃から常温に戻すと、ポリイミド製の薄膜15に一定の張力が加わった状態でセラミックスリング14に固定される。この張力を得ることでバンプ12の位置精度が確保される。
次に、セラミックスリング14に貼り付けられた基材に、バンプ形成用の多数の穴(内径20μm〜30μm程度)を形成する。アライメントマーク19となるバンプのための穴も同時に加工する。同時加工することによって、コンタクト用のバンプ12とアライメントマーク19との相対位置関係を他のどのような方法よりも正確に守ることが出来る。バンプ12とアライメントマーク19との相対位置を守ることは、アライメントマーク19を基準としてバンプ12の位置を決定する方法において非常に重要である。バンプ12の位置精度は穴の位置精度に依存するため、穴加工精度が非常に重要となる。穴加工の手段としては、穴加工精度を確保できるだけでなく、品種に応じた穴位置の変更などにも容易に対応できる事や、バンプ12をメッキ法で形成するので銅薄膜を残したポリイミド薄膜のみの止まり穴加工である事からレーザ加工などが好ましい。薄膜15のどの位置にバンプ12を形成するかは、測定対象のウエハ1の電極4の位置に依る。
穴加工が終わったら、電解メッキなどの方法を用いて全ての穴をNi等の金属材料で埋め込み、全ての穴に同時にバンプ12を形成する。バンプ12は、たとえば高さ40μm程度、径60μm程度とする。その後に、ポリイミド製の薄膜15に重なった銅薄膜16をバンプ12の周囲部分を残してエッチングすることにより、バンプ付薄膜13を得る。
バンプ付薄膜13のバンプ12は、その製造方法によっては位置ずれが起こることがある。上記したようにポリイミド製の薄膜15と銅薄膜16とが2層になった基材に多数の穴を設けてバンプ12を形成する場合、最終的に銅薄膜16の大部分が除去されるので、セラミックスリング14に貼り付けることで張力を与えたポリイミド製の薄膜15に銅薄膜16の除去による応力緩和が生じ、銅薄膜16の除去前後でバンプ12の位置が変動する。つまり応力緩和によるバンプ再配置が起こる。この際のバンプ12の位置変動の程度は、バンプ12の形成位置や残される銅薄膜16のパターンにも依存する。これまでに、バンプ12のための穴加工位置をその応力緩和による変動量を加味した位置とすることで、バンプ12の最終的な位置精度±10〜15μmが実現されている。
しかし銅薄膜16の除去による応力緩和は、バンプ付薄膜13の製造過程やセラミックスリング14との接着過程のバラツキによって偏りが生じ、バンプ付薄膜13の全面にわたって均一には生じないことがある。安定したコンタクトを実現するためには、コンタクトプローブ11の単体での位置精度がある程度確保されていても、応力緩和の偏りに応じたより最適な位置を算出してコンタクトする必要がある。そのためにアライメントマーク19のデザインやレイアウトも重要である。
プローブカードに形成するアライメントマークについて説明する。
図7(a)に従来のアライメントマークのデザインを示す。このアライメントマーク29は、レーザービームによって径10μm〜20μm程度の開口として形成されたもので、実際にウエハ1上の電極4とコンタクトするバンプ12を形成して位置精度の測定を行い、その誤差を把握したうえで、最適な位置に付加される。
しかしこのアライメントマーク29は、バンプ12を形成した後での付加であることから、付加工程でバンプ12との相対位置関係に誤差を生じてしまう。またこのアライメントマーク29を画像処理装置で安定して画像に取り込むのは非常に困難である。アライメントマーク29が付加されるポリイミド製の薄膜15は半透明であるため、開口とその周囲部分との境界線は画像には明白には現われにくい。また微小な開口であることから、薄膜15上の汚れや傷、あるいは薄膜15から透けて見える背景の模様との区別が出来ない場合もある。
図7(b)〜(d)に本発明に係るアライメントマークのデザインを示す。
図7(b)に示すアライメントマーク19aは、上下に配列した2個のバンプ12aからなる。図7(c)に示すアライメントマーク19bは、上下左右に十字状に配列した5個のバンプ12aからなる。図7(d)に示すアライメントマーク19cは、上下左右に3列に配列した9個のバンプ12aからなる。
各アライメントマーク19a,19b,19cのバンプ12aは、電極4にコンタクトさせるバンプ12と同じ方法で同時にポリイミド製の薄膜15に同時に形成される。つまりバンプ12aはメッキ工法を用いてNiメッキとして半球状に形成される。このことにより、コンタクト用のバンプ12との相対位置関係を守ることができるとともに、画像取り込みした際に図示したように黒っぽく表示され、背景との境界が明瞭になる。
しかしこれらのアライメントマーク19a,19b,19cのバンプ12aも、バンプ12と同じ方法で同時に形成されるため径60μm程度であり、レーザービームで形成される従来のアライメントマーク29ほど小さくはないものの、薄膜15上の汚れや傷と区別されないという画像取り込みの不安定さは残ってしまう。またメッキ工法で形成されることから、半球状といっても歪みがある場合があり、そのような形状のバンプ12aを画像取り込みすると、重心位置が大きくずれ、位置算出結果もずれてしまう。これらの不具合を最小限にするために、図7(b)(c)(d)に示したアライメントマーク19a,19b,19cでは、複数個のバンプ12aを密集させている。これにより、汚れや傷などとバンプ12aと差別化することが可能になり、またバンプ12a単体の形状の出来栄えにあまり影響されずに位置座標を算出することが可能となる。
アライメントマーク19a,19b,19cで算出される座標位置は、図示したクロスライン30の交点である。
図7(b)に示したアライメントマーク19aは2個のバンプ12aを配列したものであるが、認識装置は理論上の交点の座標を記憶しているため、2個のバンプ12aの配列方向を利用して実際の交点の座標を画像上で容易に算出することができる。
図7(c)に示したアライメントマーク19bのように、理論上の交点を中心にして十字状(放射状)にバンプ12aを配置した5点のデザインにしておけば、いずれか一つのバンプ12aが何らかの理由で画像取り込み出来なかった場合も、実際の交点の位置を画像から容易に安定して求めることが出来る。
バンプ形状の出来栄えの安定度や、電極4のレイアウトにはありえない配置であって電極4とコンタクトされるバンプ12から差別化できる等の理由で、図7(d)に示したアライメントマーク19cのような、9個のバンプ12aを上下左右に3列に配列するデザインが理想的と言える。バンプ12a間のピッチは100μm程度とすればよい。
画像取り込みの不安定さ、形状不安定さは残るが、1個のみのバンプよりなるアライメントマークを形成しても、理論上の交点座標を利用して実際の交点の座標を算出することは可能であり、コンタクト用のバンプ12との相対位置関係を確保できるという利点はある。
アライメントマーク19としては他に、サイズの大きいバンプを1個だけ形成したり、従来のアライメントマーク29(つまり開口)にNiメッキでバンプを形成するなども考えられる。しかし本来、薄膜基材の全体をメッキ槽の中に入れてメッキすることにより、数万個のバンプ12をコンタクトプローブ11の全面にわたって均一に形成することが可能になっている。アライメントマークとするバンプのみのサイズを大きくすることは、部分的にメッキ条件を変えることとなり、非常に困難であるし、バンプの安定形成にも影響が出てくるので、都合が悪い。従来のアライメントマーク29(開口)にバンプを形成することも、部分的なメッキ形成になるため難しく、裏面の銅薄膜16もコンタクト用のバンプ12の周囲部分しか残っておらず電流供給困難なので、都合が悪い。
上記したようにコンタクト用のバンプ12と同時に同一方法でバンプ12aを密集させて、特徴のあるデザインのアライメントマーク19a,19b,19cなどを形成することが、安定した座標算出の方法であると言える。
図8はアライメントマークを画像取り込みした状態を示す。
図8(a)では、アライメントマーク19cの背景が黒っぽく表示されている。これは、アライメントマーク19cのバンプ12aも、先に図4を用いて説明したコンタクト用のバンプ12と同様に、薄膜15の裏面の銅薄膜16をバンプ周囲部分のみ残して形成した場合である。上述したようにバンプ付薄膜13の裏側には局在型異方導電ゴム10があり、この局在型異方導電ゴム10は一般に黒っぽい色であるため、アライメントマーク19cの背景に薄膜15を透して局在型異方導電ゴム10が黒っぽく表示される。この場合、画像処理によってもバンプ12aの外形境界部分が明瞭に画像に映り出されず、取り込み誤差を発生させる恐れがある。最悪の場合、画像が取り込めないエラーになる恐れもある。
図8(b)では、アライメントマーク19cの背景が白っぽく表示されている。これは、画像取り込み誤差を最小限に抑えるために、アライメントマーク19cのサイズよりも大きく銅薄膜16を残した場合である。バンプ付薄膜13の裏側の局在型異方導電ゴム10に全く影響されることなく、アライメントマーク19cの背景に銅薄膜16が白っぽく表示され、この銅薄膜16との対比でバンプ12aの外形境界部分が明暗差で明瞭に映り出されている。したがってアライメントマーク19cの中心座標を容易に安定して算出可能である。
このようにアライメントマーク19cよりも銅薄膜16を大きく残すためには、コンタクト用のバンプ12の裏側に残す銅薄膜16のエッチング用マスクを製作する際に、アライメントマーク19c用に配慮して設計するだけでよく、容易な手法でありながら、画像取り込みの安定化効果が非常に大きく、コンタクトプローブ11の製作コストも全くアップせずに実現できるので、都合が良い。
アライメントマーク19cに限らず本発明にかかるアライメントマークは、コンタクト用のバンプ12とは別途のバンプ12aにて、バンプ12が配列された測定バンプエリア17を避けて、コンタクトプローブ11の外周縁部に配置されるので、銅薄膜16を大きく残すことができ、自由なデザイン、自由なレイアウトとすることができる。これに対し、コンタクト用のバンプをアライメント用のキーとして利用する従来技術では、バンプのピッチが120μmより狭い場合もあり、銅薄膜をあまり大きく取ることは出来ないため、上記したように銅薄膜を利用した画像取り込みの安定化方法を用いることは出来ない。
図9はプローブカードにおけるアライメントマークのレイアウトを示す。
前述したように、バンプ付薄膜13は、その製造過程で応力緩和によるバンプ再配置が起こり、そのバンプ再配置はバンプ付薄膜13の全面で均一に起こらず偏ることもあるし、コンタクト後の検査装置での125℃程度の加熱を繰り返すことで偏りが更に拡大することもある。そのため、バンプ位置精度の管理は、コンタクトプローブ11の製造時だけでなく、コンタクト直前にも常に必要である。規格の位置精度からはずれたコンタクトプローブ11を使用すると、コンタクト対象の電極4からバンプ12が外れることとなるので、正規の検査が出来ないばかりか、電極4以外のところにバンプ痕が残り、その部分の半導体チップが不良品となる場合もある。
図9に示したコンタクトプローブ11のバンプ付薄膜13では、アライメントマーク19を、セラミックスリング14に近い外周部分に周方向に沿って等間隔をおいて8ヶ所、配置している。ここでは、先に図7(d)を用いて説明したアライメントマーク19cを示しているが、これに限定されない。
バンプ位置精度の偏りの管理のためには、アライメントマーク19をセラミックスリング14に近い外周部分に少なくとも4ヶ所、レイアウトすればよい。アライメントマーク19の数が少ないと、バンプ付薄膜13の伸縮などに起因するバンプ12の位置精度の偏りの発生が把握できないことになる。電極4とバンプ12との位置の最適化のためには、バンプ付薄膜13に付加するアライメントマーク19をより多く配置することが好ましい。
アライメントに先立って、個々のアライメントマーク19の位置をアライメント装置の画像処理装置で測定し、理論上の位置との比較を行い、その誤差を算出して、コンタクト可能な(規格内)の位置精度かどうかの判断を行う。規格内であれば、電極4との相対関係で全体として最も適正な位置にアライメントしてコンタクトを行う。そのために、アライメント装置には、電極4とバンプ12とのコンタクト適正位置を算出する機能だけではなく、コンタクトプローブ11のアライメントマーク19(バンプ12a)の位置精度を測定する機能も付加して、生産上の管理を容易にしている。誤差が規格内にない時にはプローブカード6を交換する。
アライメントマーク19の数は少なくとも4ヶ所あればよいが、これまでの偏りの傾向から判断すると8ヶ所が理想的と言える。アライメントマーク19を増やすと画像処理時間も当然に長くなるが、アライメント工程後の検査はバーンイン検査であって、少なくとも数時間を要する検査であるため、生産ラインの処理能力から判断すると、アライメント工程のために十分に時間的余裕があり、画像処理時間のアップは大きな問題とはならない。
以上説明したように、本発明のプローブカード6は、コンタクト用のバンプ12と同時に別個のバンプ12aを形成してアライメントマーク19として用いるようにしたため、コンタクト用のバンプ12と相対位置関係を守れるとともに、画像処理を行いやすく、アライメントマーク19の位置からプローブカード6の適否を判断したうえで、アライメントマーク19を基準としてアライメントを行うことで、コンタクト用のバンプ12とウエハ1上の電極4との高精度且つ安定したコンタクトを実現できる。特にウエハ一括型検査に用いるプローブカードのような、柔軟かつ高精度のバンプを持つプローブカードとして適している。
本発明のプローブカードは、コンタクト用のバンプと同時に形成したバンプをアライメントマークとして用いるようにしたもので、特にウエハ一括型検査に用いるプローブカードのような、柔軟かつ高精度のバンプを持つプローブカードとして適している。
本発明のプローブカードがコンタクトする従来よりあるウエハの半導体チップおよびその電極の配列を説明する平面図 本発明のプローブカードが固定される従来よりある検査ボードの概略構成を説明する斜視図 本発明のプローブカードとウエハとのコンタクト状態を説明する断面図およびプローブカードの一部拡大図 本発明のプローブカードを構成するコンタクトプローブの平面図および一部拡大図 従来よりあるアライメント装置の構成図 アライメント装置の動作を説明する断面図 本発明のプローブカードのアライメントマークのデザインを従来のアライメントマークとともに示した説明図 本発明のプローブカードのアライメントマークの画像を示す説明図 本発明のプローブカードのアライメントマークのレイアウトを示す平面図
符号の説明
1 ウエハ
2 半導体チップ領域
3 半導体チップ
4 電極
6 プローブカード
9 ガラス基板
10 局在型異方導電ゴム
11 コンタクトプローブ
12,12a バンプ
13 バンプ付薄膜フィルム
14 セラミックスリング
15 薄膜
16 銅薄膜
19 アライメントマーク
19a,19b,19c アライメントマーク

Claims (3)

  1. 半導体ウエハに形成された複数の半導体集積回路素子の電気特性を一括して検査するためのプローブカードであって、前記複数の半導体集積回路素子の検査用電極の全数に同時にコンタクトさせるための複数のバンプが形成され、剛性リングに保持されたバンプ付き薄膜を有し、前記バンプ付き薄膜に、前記コンタクト用のバンプと同時に形成されたバンプよりなるアライメントマークが付加され、該アライメントマークの背面側に、認識カメラを用いた画像処理でバンプと明暗差を生じる薄膜がアライメントマークよりも大きく設けられたプローブカード。
  2. アライメントマークが、複数のバンプを配列して形成された請求項1記載のプローブカード。
  3. アライメントマークが、コンタクト用のバンプの形成領域よりも外周側に、バンプ付き薄膜のセンターに関して互いに対称な2個を1組として、少なくとも2組形成された請求項1記載のプローブカード。
JP2004366936A 2004-12-20 2004-12-20 プローブカード Expired - Fee Related JP4187718B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004366936A JP4187718B2 (ja) 2004-12-20 2004-12-20 プローブカード
US11/299,656 US7589543B2 (en) 2004-12-20 2005-12-13 Probe card having a conductive thin film on the surface of an insulating film behind each of the alignment marks each marks comprises a plurality of second bumps
TW094144390A TWI387030B (zh) 2004-12-20 2005-12-15 探針卡及其製造方法、以及對準方法
KR1020050125161A KR20060070446A (ko) 2004-12-20 2005-12-19 프로브 카드, 그 제조방법, 및 얼라인먼트 방법
CN2005101361506A CN1812070B (zh) 2004-12-20 2005-12-20 探测卡及其制造方法以及对准方法
US12/412,102 US7982482B2 (en) 2004-12-20 2009-03-26 Probe card, method of manufacturing the probe card and alignment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004366936A JP4187718B2 (ja) 2004-12-20 2004-12-20 プローブカード

Publications (2)

Publication Number Publication Date
JP2006173503A JP2006173503A (ja) 2006-06-29
JP4187718B2 true JP4187718B2 (ja) 2008-11-26

Family

ID=36594860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366936A Expired - Fee Related JP4187718B2 (ja) 2004-12-20 2004-12-20 プローブカード

Country Status (5)

Country Link
US (2) US7589543B2 (ja)
JP (1) JP4187718B2 (ja)
KR (1) KR20060070446A (ja)
CN (1) CN1812070B (ja)
TW (1) TWI387030B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187718B2 (ja) 2004-12-20 2008-11-26 松下電器産業株式会社 プローブカード
EP1739440A3 (de) * 2005-06-30 2009-05-13 Feinmetall GmbH Elektrisches Prüfverfahren und -vorrichtung sowie Verfahren zur Herstellung einer Kontaktiervorrichtung
CN100399532C (zh) * 2006-07-24 2008-07-02 友达光电股份有限公司 对位精度检测装置
JPWO2009041637A1 (ja) * 2007-09-28 2011-01-27 日本電気株式会社 半導体検査装置及び検査方法ならびに被検査半導体装置
JPWO2010038433A1 (ja) * 2008-09-30 2012-03-01 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
KR101316049B1 (ko) 2009-03-27 2013-10-07 가부시키가이샤 어드밴티스트 제조 장치, 제조 방법 및 패키지 디바이스
KR101350499B1 (ko) 2009-03-27 2014-01-16 가부시키가이샤 어드밴티스트 시험 장치, 시험 방법 및 제조 방법
DE112009005202T5 (de) 2009-09-02 2012-07-19 Advantest Corporation Prüfvorrichtung, Prüfverfahren und Prog ramm
JP5616047B2 (ja) 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ
JP5530191B2 (ja) * 2010-01-15 2014-06-25 株式会社日本マイクロニクス 電気的試験用プローブ及びその製造方法、並びに電気的接続装置及びその製造方法
JP2011163807A (ja) 2010-02-05 2011-08-25 Advantest Corp 電子部品試験装置
JPWO2012023180A1 (ja) * 2010-08-17 2013-10-28 株式会社アドバンテスト 接続装置、それを備えた半導体ウェハ試験装置、及び接続方法
TWI413815B (zh) * 2010-11-09 2013-11-01 Sumika Technology Co A pattern difference film with a registration mark
ITVI20110343A1 (it) * 2011-12-30 2013-07-01 St Microelectronics Srl Sistema e adattatore per testare chips con circuiti integrati in un package
CN103808255B (zh) * 2012-11-06 2019-05-10 株式会社富士 裸片位置判定***
JP5825502B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置
CN104215892A (zh) * 2013-05-31 2014-12-17 立锜科技股份有限公司 测试操作机与测试载具以及相关测试方法
JP6220596B2 (ja) * 2013-08-01 2017-10-25 東京エレクトロン株式会社 プローバ
JP6443715B2 (ja) * 2014-04-24 2018-12-26 日本電産リード株式会社 基板検査治具設計方法
US10170444B2 (en) * 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices
TWI571644B (zh) * 2015-07-16 2017-02-21 旺矽科技股份有限公司 針測裝置
DE102016114459A1 (de) * 2016-08-04 2018-02-08 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zur Vermessung einer Vielzahl an Halbleiterchips in einem Waferverbund
CN109616427B (zh) * 2017-09-29 2023-12-29 韩美半导体株式会社 半导体材料附接方法
JP7018784B2 (ja) * 2018-02-23 2022-02-14 東京エレクトロン株式会社 コンタクト精度保証方法および検査装置
JP7218909B2 (ja) * 2019-05-09 2023-02-07 株式会社昭和真空 プローブピン位置合せ装置及びプローブピン位置合せ装置を使用した電子デバイスの製造方法
US11579182B1 (en) * 2020-02-11 2023-02-14 Meta Platforms Technologies, Llc Probe card for efficient screening of highly-scaled monolithic semiconductor devices
KR102257740B1 (ko) * 2020-05-19 2021-05-28 (주)티에스이 테스트 소켓용 절연 필름 및 이를 포함하는 테스트 소켓
CN111834757B (zh) * 2020-08-07 2021-12-31 中车大连机车车辆有限公司 一种连接器检测装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101440A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd バンプ用プローブカード
KR100196195B1 (ko) * 1991-11-18 1999-06-15 이노우에 쥰이치 프로우브 카드
US5559446A (en) * 1993-07-19 1996-09-24 Tokyo Electron Kabushiki Kaisha Probing method and device
TW279202B (ja) * 1993-11-24 1996-06-21 Tokyo Electron Co Ltd
JP2828410B2 (ja) 1993-12-21 1998-11-25 松下電器産業株式会社 プローブカード及び半導体チップの検査方法
TW293938B (en) * 1995-11-09 1996-12-21 Formfactor Inc Probe card assembly and kit, and methods of using same
KR100212169B1 (ko) * 1996-02-13 1999-08-02 오쿠보 마사오 프로브, 프로브의 제조, 그리고 프로브를 사용한 수직동작형 프로브 카드 어셈블리
JP3467394B2 (ja) * 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JPH11154694A (ja) * 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP2001007165A (ja) * 1999-06-21 2001-01-12 Mitsubishi Electric Corp プローブカード装置
DE60132892T2 (de) * 2000-05-26 2009-02-12 Northwestern University, Evanston Verfahren mittels abtastenden mikroskopspritzen und produkte dafür oder dadurch erzeugt
US6486954B1 (en) 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
US6933738B2 (en) * 2001-07-16 2005-08-23 Formfactor, Inc. Fiducial alignment marks on microelectronic spring contacts
US7342402B2 (en) * 2003-04-10 2008-03-11 Formfactor, Inc. Method of probing a device using captured image of probe structure in which probe tips comprise alignment features
TWI220171B (en) * 2003-06-27 2004-08-11 Macronix Int Co Ltd Lift type probe card reverse-side probe adjustment tool
US7129730B2 (en) * 2004-12-15 2006-10-31 Chipmos Technologies (Bermuda) Ltd. Probe card assembly
JP4187718B2 (ja) * 2004-12-20 2008-11-26 松下電器産業株式会社 プローブカード

Also Published As

Publication number Publication date
US20090183363A1 (en) 2009-07-23
TW200623303A (en) 2006-07-01
JP2006173503A (ja) 2006-06-29
US20060132155A1 (en) 2006-06-22
US7982482B2 (en) 2011-07-19
TWI387030B (zh) 2013-02-21
KR20060070446A (ko) 2006-06-23
CN1812070B (zh) 2010-09-22
US7589543B2 (en) 2009-09-15
CN1812070A (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
JP4187718B2 (ja) プローブカード
TWI236723B (en) Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
US4918374A (en) Method and apparatus for inspecting integrated circuit probe cards
JP4794624B2 (ja) プローブカードの製造方法及び製造装置
JP2008504559A (ja) パターン化された導電層を有する基板
JP2008053624A (ja) アライメント装置
JP4519571B2 (ja) 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法
US8148646B2 (en) Process of positioning groups of contact structures
JP4615057B1 (ja) プローブカード
JP2006118945A (ja) 薄膜プローブシートおよび半導体チップ検査装置
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP2004063877A (ja) ウェハの位置決め修正方法
US5508629A (en) Method and apparatus for inspecting integrated circuit probe cards
JP2011054630A (ja) 検査用プローブおよび検査用プローブの製造方法
JPS5833700B2 (ja) 固定プロ−ブ・ボ−ド
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
KR100971732B1 (ko) 프로브 본딩 방법과 이를 포함하는 프로브 카드의 리페어방법
JP2002139547A (ja) 電気的特性検査装置におけるプロービング装置およびプロービングシート構造並びに角錐バンプ付プリント配線基板の製造方法
JP2006318965A (ja) 半導体デバイスの検査方法および半導体デバイス検査装置
JP2006292471A (ja) コンタクトプローブの製造方法およびコンタクトプローブ製造装置
KR101846010B1 (ko) 영상표시패널 검사용 프로브 유닛의 제작 방법 및 이에 의해 제작된 프로브 유닛
JP4472469B2 (ja) プローブ部材の修正方法、及びプローブ部材の製造方法
JP2004245671A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP2007121152A (ja) 半導体集積回路装置の製造方法およびプローブカードの製造方法
JP2006177787A (ja) 針圧調整用プローブカード、プローブ針の針圧調整方法および半導体装置の特性検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080402

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080909

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees