JP4186273B2 - プラズマ表示装置及びその駆動方法 - Google Patents
プラズマ表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4186273B2 JP4186273B2 JP29984698A JP29984698A JP4186273B2 JP 4186273 B2 JP4186273 B2 JP 4186273B2 JP 29984698 A JP29984698 A JP 29984698A JP 29984698 A JP29984698 A JP 29984698A JP 4186273 B2 JP4186273 B2 JP 4186273B2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- period
- plasma display
- sustain discharge
- panels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを用いた表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
特開平９−２４４５７８号公報には、プラズマディスプレイパネル（以下ＰＤＰと略す）の２つの例の記載がある。図８は同公報に示された第１のＰＤＰの概略ブロック図である。図において、１０はパネル２０と駆動回路３０で構成されたパネル部であり、上記パネル２０は複数のＸ電極２１と、複数のスキャン用のＹ電極２２と、上記Ｙ電極２２に交叉して設けられた複数のアドレス電極２３を有する。
【０００３】
上記駆動回路３０は、上記パネル２０のアドレス電極２３に接続されたアドレスドライバ３１と、上記パネル２０のスキャン用のＹ電極２２に接続されたスキャンドライバ３２と、上記パネル２０のＸ電極２１に接続されたＸドライバ３３と、上記スキャンドライバ３２に接続されたＹドライバ３４を有する。
【０００４】
４０は外部よりクロック信号、表示データ信号、同期信号の各信号を入力して、上記パネル２０を駆動する制御回路で、４１は上記アドレスドライバ３１に接続された表示データ制御部、４２は上記スキャンドライバ３２に接続されたスキャンドライバ制御部、４３は上記Ｘドライバ３３、Ｙドライバ３４に接続されたＸＹドライバ制御部である。
【０００５】
以上の様な構成の従来のＰＤＰは、図９の駆動波形により表示を行う。すなわち、ＰＤＰの全セルを同じ状態にするリセット期間と、それに続き点灯すべきセルを選択するアドレス期間と、アドレス期間中に選択されたセルの放電を維持させる維持放電期間を組み合わせて駆動される。リセット期間は、パネル２０のＸ電極２１に全面書き込みパルスを一斉に印加し、全てのセルを放電させて壁電荷の無い状態にリセットする。アドレス期間は、パネル２０のＹ電極２２のスキャンに同期して、点灯させるべきセルに対応するアドレス電極２３に対しアドレスパルスを印加し、上記Ｙ電極２２とアドレス電極２３との間の選択的な放電により壁電荷を蓄積する。このアドレスは、パネル２０の全Ｙ電極２２を順次スキャンして行う。維持放電期間は、パネル２０の全てのＸ電極２１とＹ電極２２との間に維持パルスを交互に印加し、上記アドレス期間中に壁電荷が蓄積されたセルのみが維持放電を行う。この維持放電期間の長さによって輝度が変化するので、ＰＤＰの階調は維持放電期間を調節して制御される。
【０００６】
図１０は従来のＰＤＰの１フレーム分（１６．６ｍｓｅｃ）のタイムチャート図であり、１フレームをＮ＝６個のサブフィールドに分割した場合を示す。各サブフィールドは、それぞれが同じ長さのリセット期間とアドレス期間、及びそれぞれが異なる長さの維持放電期間で構成される。維持放電期間の長さは、各サブフィールドに対し１、２、４、・・・・、２N-1 の比率で割り当てるので、１フレームを６個のサブフィールドに分割した図１２の場合には６４階調の表示を行う。
【０００７】
同特開平９−２４４５７８号公報記載の第２のＰＤＰは、１個のパネルを２つの部分に分け、一方がアドレス期間の時、他方を維持放電期間とし、一方が維持放電期間の時には、他方をアドレス期間とするように駆動するものである。
【０００８】
【発明が解決しようとする課題】
かかる従来の第１のＰＤＰは、リセット期間と維持放電期間にはパネル全面が同時に放電するので、短時間に大きな電流が流れる。このようなＰＤＰのパネルを複数配列して表示装置を構成した場合、複数のパネルが同時にリセットの放電や維持放電を行うので、非常に大きな電流で電圧が低下して動作が不安定になったり、ＥＭＩが大きくなるといった問題点があった。
【０００９】
また、従来の第２のＰＤＰにおいても、１個のパネルでは、それを２つの部分に分けて交互にアドレスと維持を行うので電流は分散するが、複数のパネルを同時に駆動すると、パネル数に応じた大電流が流れ、従来の第１のＰＤＰと同様に電圧が低下して動作が不安定になったり、ＥＭＩが大きくなるといった問題点があった。
【００１０】
本発明は、上述のような問題点を解決するためになされたものであり、ＰＤＰのパネルを複数配列した表示装置において、各パネルの放電時間が異なるようにして大電流を回避し、安定して動作するプラズマ表示装置およびその駆動方法を提供することを目的とする。
【００１１】
この発明に係るプラズマ表示装置は、画像を表示するプラズマディスプレイパネル、パネルに駆動パルスを供給する駆動回路、駆動回路のパルスシーケンスを制御する制御回路を備え、パネル全面の画素を同時に放電させるリセット期間と、表示画素を選択するアドレス期間と、選択画素を点灯して画像表示を行う維持放電期間とで駆動されるプラズマディスプレイパネルを複数配列したプラズマ表示装置において、
上記複数のプラズマディスプレイパネルのリセット期間とアドレス期間と維持放電期間とを同期させ、リセット期間では、個々のプラズマディスプレイパネルのリセットとなる全面放電を上記複数の各パネルに対し順次行い、維持放電期間では、個々のプラズマディスプレイパネルの維持放電を上記複数の各パネルに対し順次行う複数のパネルの駆動回路の制御部を設けた
【００１６】
また、本発明の第２の構成に係るプラズマ表示装置の駆動方法は、画像を表示するプラズマディスプレイパネル、パネルに駆動パルスを供給する駆動回路、駆動回路のパルスシーケンスを制御する制御回路を備え、パネル全面の画素を同時に放電させるリセット期間と、表示画素を選択するアドレス期間と、選択画素を点灯して画像表示を行う維持放電期間とで駆動するプラズマディスプレイパネルを複数配列したプラズマ表示装置において、
上記複数のプラズマディスプレイパネルのリセット期間とアドレス期間と維持放電期間とを同期させ、リセット期間では、個々のプラズマディスプレイパネルのリセットとなる全面放電を上記複数の各パネルに対し順次行わせ、維持放電期間では、個々のプラズマディスプレイパネルの維持放電を上記複数の各パネルに対し順次行わせるものである。
【００１７】
【発明の実施の形態】
実施の形態１．
以下、図面に従って本発明の実施の形態について説明する。図１は本発明のＰＤＰの概略ブロック図である。図において、１０１、１０２、１０３及び１１０は、それぞれパネル１、２、・・、Ｎｐと駆動回路で構成されたパネル部で、図８のパネル部１０に相当する部分である。
【００１８】
４００は制御回路で表示データ制御部４０１、スキャンドライバ制御部４０２、ＸＹドライバ制御部４０３及びリセット・維持放電制御部４０４で構成されるる。このリセット・維持放電制御部４０４は、各パネル部１０１〜１１０のリセットの全面放電が重ならず、かつ、維持放電が重ならないように各パネルのリセット及び維持放電のタイミングを制御する機能を有する。
【００１９】
図２は図１のように構成したＰＤＰを駆動する場合の１フレーム分のタイムチャート図である。各パネル部１０１〜１１０のパネル１〜Ｎｐはリセット期間、アドレス期間、維持放電期間から成るサブフィールド１、２、・・、６の順で駆動される。各サブフィールドでは、リセット期間は上記リセット・維持放電制御部４０４の制御に従いパネル１、２、・・、Ｎｐの順で全面書き込みパルスが印加され、全てのセルが放電して壁電荷の無い状態に順次リセットが行われる。
【００２０】
続くアドレス期間はパネル毎にＹ電極のスキャンに同期して、点灯させるべきセルに対応するアドレス電極に対しアドレスパルスを印加し、Ｙ電極とアドレス電極との間の選択的な放電により壁電荷が蓄積される。このアドレスは、パネル１、２、・・、Ｎｐにおいて同時に行われる。
【００２１】
維持放電期間はパネルの全てのＸ電極とＹ電極との間に維持パルスを交互に印加し、上記アドレス期間中に壁電荷が蓄積されたセルのみが維持放電を行う。この維持放電は上記リセット・維持放電制御部４０４の制御に従いパネル１、２、・・、Ｎｐの順で行われる。
【００２２】
図３は本発明のＰＰＤの駆動波形図（１）であり、１例としてサブフィールド１について示したものである。リセット期間において上記リセット・維持放電制御部４０４の制御で全面書き込みパルスがパネル１、パネル２、・・、パネルＮｐの順で印加される。このため全てのセルが放電して壁電荷の無い状態となるリセットがパネル毎に順次行われる。
【００２３】
続くアドレス期間は各パネルのアドレス電極に各パネルの表示データに応じたアドレスパルスが印加され、Ｙ電極にはスキャンパルスが印加される。このアドレスは全パネルにおいて同時に行われる。
【００２４】
続く維持放電期間は上記リセット・維持放電制御部４０４の制御で、まずパネル１に対し維持パルスがサブフィールド毎の所定の時間だけ印加され、パネル１の維持放電が行われる。パネル１の維持放電が終了すると次いでパネル２に維持放電パルスが印加されてパネル２の維持放電が行われる。このようにして各パネルは、それぞれの維持放電期間が重ならないようにして維持放電を行う。
【００２５】
実施の形態２．
図４は本発明のＰＤＰの駆動波形図（２）である。リセット期間及びアドレス期間は上記説明の図３と同様にして行われる。アドレス期間に続く維持放電期間は次のようにしてパルスが印加される。まず上記リセット・維持放電制御部４０４の制御によりパネル１のＹ電極に一方の極性の維持パルスが印加され、パネル１が放電する。次いでパネル２のＹ電極に上記パネル１と同じ極性の維持パルスが印加され、パネル２が放電する。このようにして同じ極性の維持パルスが順次各パネルに印加され、パネルはそれぞれ異なるタイミングで放電を行う。
【００２６】
パネルＮｐの放電後、上記とは逆極性の維持パルスがパネル１から順次印加され、各パネルは上記説明と同じようにそれぞれ異なるタイミングで放電を行う。かかるパネル毎に位相をずらした維持パルスの印加は、サブフィールド毎の所定の時間、詳しくは各サブフィールドの所定の維持期間にパネル数Ｎｐを乗じた時間継続する。このようにして各パネルは、それぞれの放電が重ならないようにして維持放電を行う。
【００２７】
図５は本発明のＰＤＰのタイムチャート図（２）である。リセット期間及びアドレス期間は前述の図２と同様である。すなわち、リセット期間はパネル毎に順次全面放電のリセットが行われ、アドレス期間は全パネル同時に各パネルの表示データに応じたアドレスが行われる。
【００２８】
維持放電期間は、リセット・維持放電制御部４０４の制御によりパネル毎に位相をずらした維持パルスが印加され、各パネルはそれぞれの放電が重ならないようにして維持放電を行う。
【００２９】
実施の形態３．
図６は本発明の複数のＰＤＰを配列した複合画面プラズマ表示装置の斜視図 （１）であり、図において、１００はパネル及び駆動回路から成るパネル部で、複数のパネルの表示面は同じ方向である。
【００３０】
実施の形態４．
図７は本発明の複合画面プラズマ表示装置の斜視図（２）であり、図において、１００はパネル及び駆動回路から成るパネル部である。複数パネルを複数のブロックに分け、ブロック毎のパネルの表示面を異なる方向としたものである。例えば２つのブロックに分け、各ブロックのパネル表示面を互いに反対方向となるように１８０度の角度としたものが図７の２方向型である。
【００３１】
同様に、４つのブロックに分け、各ブロックのパネルの表示面を９０度ずつ異なる角度としたものが図７の４方向型である。
【００３２】
かかる図７の複合画面プラズマ表示装置は複合画面全体あるいは各ブロック毎に前述した駆動がなされる。
【００３３】
以上、説明したように本発明のＰＤＰは、パネルに全面書き込みパルスを印加して全面放電により各セルの壁電荷を無くすリセット期間に、リセット・維持放電制御部の制御により各パネルへの全面書き込みパルスの印加時期を異なるようにしたので、パネル毎に全面放電の時期が異なり複数パネルの全面放電電流が重ならず、ほぼパネル１個に相当する程度の電流に抑えることが出来る。
【００３４】
また、維持放電期間ではリセット・維持放電制御部の制御によりパネル毎に維持パルスの印加期間を異なるようにしたり、パネル毎に位相をずらした維持パルスを印加するようにしたので、パネル毎の維持放電の時期やタイミングが異なり複数パネルの維持放電電流が重ならず、ほぼパネル１個に相当する程度の電流に抑えることが出来る。
【００３５】
【発明の効果】
以上説明した通り本発明によれば、複数のＰＤＰを配列し、パネルのリセット期間にパネル毎に異なる時期に全面書き込みパルスを印加して複数のパネルの全面放電が同時に起こらないようにし、維持放電期間にはパネル毎に維持パルスの印加期間を異なるようにしたり、パネル毎に位相をずらした維持パルスを印加するようにしてパネル毎の維持放電の時期やタイミングが異なるようにしたので、複数パネルの全面書き込み放電や維持放電の電流が重ならず、ほぼパネル１個に相当する程度の電流に抑えることが出来るので、複数のパネルを同時にリセットの全面放電や維持放電を行う場合に比べ、瞬間的な大電流による電圧降下が小さく、安定した表示がなされ、ＥＭＩを低く抑える効果がある。また、電源の容量を小さく出来る効果もある。
【図面の簡単な説明】
【図１】 本発明のＰＤＰの概略ブロック図である。
【図２】 本発明のＰＤＰのタイムチャート図（１）である。
【図３】 本発明のＰＤＰの駆動波形図（１）である。
【図４】 本発明のＰＤＰの駆動波形図（２）である。
【図５】 本発明のＰＤＰのタイムチャート図（２）である。
【図６】 本発明の複合画面プラズマ表示装置の斜視図（１）である。
【図７】 本発明の複合画面プラズマ表示装置の斜視図（２）である。
【図８】 従来のＰＤＰの概略ブロック図である。
【図９】 従来のＰＤＰの駆動波形図である。
【図１０】 従来のＰＤＰのタイムチャート図である。
【符号の説明】
１０，１００，１０１，１０２，１０３，１１０ パネル部、２０ パネル、２１ Ｘ電極、２２ Ｙ電極、２３ アドレス電極、３０ 駆動回路、３１ アドレスドライバ、３２ スキャンドライバ、３３ Ｘドライバ、３４ Ｙドライバ、４０，４００ 制御回路、４１，４０１ 表示データ制御部、４２，４０２スキャンドライバ制御部、４３，４０３ ＸＹドライバ制御部、４０４ リセット・維持放電制御部。
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを用いた表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
特開平９−２４４５７８号公報には、プラズマディスプレイパネル（以下ＰＤＰと略す）の２つの例の記載がある。図８は同公報に示された第１のＰＤＰの概略ブロック図である。図において、１０はパネル２０と駆動回路３０で構成されたパネル部であり、上記パネル２０は複数のＸ電極２１と、複数のスキャン用のＹ電極２２と、上記Ｙ電極２２に交叉して設けられた複数のアドレス電極２３を有する。
【０００３】
上記駆動回路３０は、上記パネル２０のアドレス電極２３に接続されたアドレスドライバ３１と、上記パネル２０のスキャン用のＹ電極２２に接続されたスキャンドライバ３２と、上記パネル２０のＸ電極２１に接続されたＸドライバ３３と、上記スキャンドライバ３２に接続されたＹドライバ３４を有する。
【０００４】
４０は外部よりクロック信号、表示データ信号、同期信号の各信号を入力して、上記パネル２０を駆動する制御回路で、４１は上記アドレスドライバ３１に接続された表示データ制御部、４２は上記スキャンドライバ３２に接続されたスキャンドライバ制御部、４３は上記Ｘドライバ３３、Ｙドライバ３４に接続されたＸＹドライバ制御部である。
【０００５】
以上の様な構成の従来のＰＤＰは、図９の駆動波形により表示を行う。すなわち、ＰＤＰの全セルを同じ状態にするリセット期間と、それに続き点灯すべきセルを選択するアドレス期間と、アドレス期間中に選択されたセルの放電を維持させる維持放電期間を組み合わせて駆動される。リセット期間は、パネル２０のＸ電極２１に全面書き込みパルスを一斉に印加し、全てのセルを放電させて壁電荷の無い状態にリセットする。アドレス期間は、パネル２０のＹ電極２２のスキャンに同期して、点灯させるべきセルに対応するアドレス電極２３に対しアドレスパルスを印加し、上記Ｙ電極２２とアドレス電極２３との間の選択的な放電により壁電荷を蓄積する。このアドレスは、パネル２０の全Ｙ電極２２を順次スキャンして行う。維持放電期間は、パネル２０の全てのＸ電極２１とＹ電極２２との間に維持パルスを交互に印加し、上記アドレス期間中に壁電荷が蓄積されたセルのみが維持放電を行う。この維持放電期間の長さによって輝度が変化するので、ＰＤＰの階調は維持放電期間を調節して制御される。
【０００６】
図１０は従来のＰＤＰの１フレーム分（１６．６ｍｓｅｃ）のタイムチャート図であり、１フレームをＮ＝６個のサブフィールドに分割した場合を示す。各サブフィールドは、それぞれが同じ長さのリセット期間とアドレス期間、及びそれぞれが異なる長さの維持放電期間で構成される。維持放電期間の長さは、各サブフィールドに対し１、２、４、・・・・、２N-1 の比率で割り当てるので、１フレームを６個のサブフィールドに分割した図１２の場合には６４階調の表示を行う。
【０００７】
同特開平９−２４４５７８号公報記載の第２のＰＤＰは、１個のパネルを２つの部分に分け、一方がアドレス期間の時、他方を維持放電期間とし、一方が維持放電期間の時には、他方をアドレス期間とするように駆動するものである。
【０００８】
【発明が解決しようとする課題】
かかる従来の第１のＰＤＰは、リセット期間と維持放電期間にはパネル全面が同時に放電するので、短時間に大きな電流が流れる。このようなＰＤＰのパネルを複数配列して表示装置を構成した場合、複数のパネルが同時にリセットの放電や維持放電を行うので、非常に大きな電流で電圧が低下して動作が不安定になったり、ＥＭＩが大きくなるといった問題点があった。
【０００９】
また、従来の第２のＰＤＰにおいても、１個のパネルでは、それを２つの部分に分けて交互にアドレスと維持を行うので電流は分散するが、複数のパネルを同時に駆動すると、パネル数に応じた大電流が流れ、従来の第１のＰＤＰと同様に電圧が低下して動作が不安定になったり、ＥＭＩが大きくなるといった問題点があった。
【００１０】
本発明は、上述のような問題点を解決するためになされたものであり、ＰＤＰのパネルを複数配列した表示装置において、各パネルの放電時間が異なるようにして大電流を回避し、安定して動作するプラズマ表示装置およびその駆動方法を提供することを目的とする。
【００１１】
この発明に係るプラズマ表示装置は、画像を表示するプラズマディスプレイパネル、パネルに駆動パルスを供給する駆動回路、駆動回路のパルスシーケンスを制御する制御回路を備え、パネル全面の画素を同時に放電させるリセット期間と、表示画素を選択するアドレス期間と、選択画素を点灯して画像表示を行う維持放電期間とで駆動されるプラズマディスプレイパネルを複数配列したプラズマ表示装置において、
上記複数のプラズマディスプレイパネルのリセット期間とアドレス期間と維持放電期間とを同期させ、リセット期間では、個々のプラズマディスプレイパネルのリセットとなる全面放電を上記複数の各パネルに対し順次行い、維持放電期間では、個々のプラズマディスプレイパネルの維持放電を上記複数の各パネルに対し順次行う複数のパネルの駆動回路の制御部を設けた
【００１６】
また、本発明の第２の構成に係るプラズマ表示装置の駆動方法は、画像を表示するプラズマディスプレイパネル、パネルに駆動パルスを供給する駆動回路、駆動回路のパルスシーケンスを制御する制御回路を備え、パネル全面の画素を同時に放電させるリセット期間と、表示画素を選択するアドレス期間と、選択画素を点灯して画像表示を行う維持放電期間とで駆動するプラズマディスプレイパネルを複数配列したプラズマ表示装置において、
上記複数のプラズマディスプレイパネルのリセット期間とアドレス期間と維持放電期間とを同期させ、リセット期間では、個々のプラズマディスプレイパネルのリセットとなる全面放電を上記複数の各パネルに対し順次行わせ、維持放電期間では、個々のプラズマディスプレイパネルの維持放電を上記複数の各パネルに対し順次行わせるものである。
【００１７】
【発明の実施の形態】
実施の形態１．
以下、図面に従って本発明の実施の形態について説明する。図１は本発明のＰＤＰの概略ブロック図である。図において、１０１、１０２、１０３及び１１０は、それぞれパネル１、２、・・、Ｎｐと駆動回路で構成されたパネル部で、図８のパネル部１０に相当する部分である。
【００１８】
４００は制御回路で表示データ制御部４０１、スキャンドライバ制御部４０２、ＸＹドライバ制御部４０３及びリセット・維持放電制御部４０４で構成されるる。このリセット・維持放電制御部４０４は、各パネル部１０１〜１１０のリセットの全面放電が重ならず、かつ、維持放電が重ならないように各パネルのリセット及び維持放電のタイミングを制御する機能を有する。
【００１９】
図２は図１のように構成したＰＤＰを駆動する場合の１フレーム分のタイムチャート図である。各パネル部１０１〜１１０のパネル１〜Ｎｐはリセット期間、アドレス期間、維持放電期間から成るサブフィールド１、２、・・、６の順で駆動される。各サブフィールドでは、リセット期間は上記リセット・維持放電制御部４０４の制御に従いパネル１、２、・・、Ｎｐの順で全面書き込みパルスが印加され、全てのセルが放電して壁電荷の無い状態に順次リセットが行われる。
【００２０】
続くアドレス期間はパネル毎にＹ電極のスキャンに同期して、点灯させるべきセルに対応するアドレス電極に対しアドレスパルスを印加し、Ｙ電極とアドレス電極との間の選択的な放電により壁電荷が蓄積される。このアドレスは、パネル１、２、・・、Ｎｐにおいて同時に行われる。
【００２１】
維持放電期間はパネルの全てのＸ電極とＹ電極との間に維持パルスを交互に印加し、上記アドレス期間中に壁電荷が蓄積されたセルのみが維持放電を行う。この維持放電は上記リセット・維持放電制御部４０４の制御に従いパネル１、２、・・、Ｎｐの順で行われる。
【００２２】
図３は本発明のＰＰＤの駆動波形図（１）であり、１例としてサブフィールド１について示したものである。リセット期間において上記リセット・維持放電制御部４０４の制御で全面書き込みパルスがパネル１、パネル２、・・、パネルＮｐの順で印加される。このため全てのセルが放電して壁電荷の無い状態となるリセットがパネル毎に順次行われる。
【００２３】
続くアドレス期間は各パネルのアドレス電極に各パネルの表示データに応じたアドレスパルスが印加され、Ｙ電極にはスキャンパルスが印加される。このアドレスは全パネルにおいて同時に行われる。
【００２４】
続く維持放電期間は上記リセット・維持放電制御部４０４の制御で、まずパネル１に対し維持パルスがサブフィールド毎の所定の時間だけ印加され、パネル１の維持放電が行われる。パネル１の維持放電が終了すると次いでパネル２に維持放電パルスが印加されてパネル２の維持放電が行われる。このようにして各パネルは、それぞれの維持放電期間が重ならないようにして維持放電を行う。
【００２５】
実施の形態２．
図４は本発明のＰＤＰの駆動波形図（２）である。リセット期間及びアドレス期間は上記説明の図３と同様にして行われる。アドレス期間に続く維持放電期間は次のようにしてパルスが印加される。まず上記リセット・維持放電制御部４０４の制御によりパネル１のＹ電極に一方の極性の維持パルスが印加され、パネル１が放電する。次いでパネル２のＹ電極に上記パネル１と同じ極性の維持パルスが印加され、パネル２が放電する。このようにして同じ極性の維持パルスが順次各パネルに印加され、パネルはそれぞれ異なるタイミングで放電を行う。
【００２６】
パネルＮｐの放電後、上記とは逆極性の維持パルスがパネル１から順次印加され、各パネルは上記説明と同じようにそれぞれ異なるタイミングで放電を行う。かかるパネル毎に位相をずらした維持パルスの印加は、サブフィールド毎の所定の時間、詳しくは各サブフィールドの所定の維持期間にパネル数Ｎｐを乗じた時間継続する。このようにして各パネルは、それぞれの放電が重ならないようにして維持放電を行う。
【００２７】
図５は本発明のＰＤＰのタイムチャート図（２）である。リセット期間及びアドレス期間は前述の図２と同様である。すなわち、リセット期間はパネル毎に順次全面放電のリセットが行われ、アドレス期間は全パネル同時に各パネルの表示データに応じたアドレスが行われる。
【００２８】
維持放電期間は、リセット・維持放電制御部４０４の制御によりパネル毎に位相をずらした維持パルスが印加され、各パネルはそれぞれの放電が重ならないようにして維持放電を行う。
【００２９】
実施の形態３．
図６は本発明の複数のＰＤＰを配列した複合画面プラズマ表示装置の斜視図 （１）であり、図において、１００はパネル及び駆動回路から成るパネル部で、複数のパネルの表示面は同じ方向である。
【００３０】
実施の形態４．
図７は本発明の複合画面プラズマ表示装置の斜視図（２）であり、図において、１００はパネル及び駆動回路から成るパネル部である。複数パネルを複数のブロックに分け、ブロック毎のパネルの表示面を異なる方向としたものである。例えば２つのブロックに分け、各ブロックのパネル表示面を互いに反対方向となるように１８０度の角度としたものが図７の２方向型である。
【００３１】
同様に、４つのブロックに分け、各ブロックのパネルの表示面を９０度ずつ異なる角度としたものが図７の４方向型である。
【００３２】
かかる図７の複合画面プラズマ表示装置は複合画面全体あるいは各ブロック毎に前述した駆動がなされる。
【００３３】
以上、説明したように本発明のＰＤＰは、パネルに全面書き込みパルスを印加して全面放電により各セルの壁電荷を無くすリセット期間に、リセット・維持放電制御部の制御により各パネルへの全面書き込みパルスの印加時期を異なるようにしたので、パネル毎に全面放電の時期が異なり複数パネルの全面放電電流が重ならず、ほぼパネル１個に相当する程度の電流に抑えることが出来る。
【００３４】
また、維持放電期間ではリセット・維持放電制御部の制御によりパネル毎に維持パルスの印加期間を異なるようにしたり、パネル毎に位相をずらした維持パルスを印加するようにしたので、パネル毎の維持放電の時期やタイミングが異なり複数パネルの維持放電電流が重ならず、ほぼパネル１個に相当する程度の電流に抑えることが出来る。
【００３５】
【発明の効果】
以上説明した通り本発明によれば、複数のＰＤＰを配列し、パネルのリセット期間にパネル毎に異なる時期に全面書き込みパルスを印加して複数のパネルの全面放電が同時に起こらないようにし、維持放電期間にはパネル毎に維持パルスの印加期間を異なるようにしたり、パネル毎に位相をずらした維持パルスを印加するようにしてパネル毎の維持放電の時期やタイミングが異なるようにしたので、複数パネルの全面書き込み放電や維持放電の電流が重ならず、ほぼパネル１個に相当する程度の電流に抑えることが出来るので、複数のパネルを同時にリセットの全面放電や維持放電を行う場合に比べ、瞬間的な大電流による電圧降下が小さく、安定した表示がなされ、ＥＭＩを低く抑える効果がある。また、電源の容量を小さく出来る効果もある。
【図面の簡単な説明】
【図１】 本発明のＰＤＰの概略ブロック図である。
【図２】 本発明のＰＤＰのタイムチャート図（１）である。
【図３】 本発明のＰＤＰの駆動波形図（１）である。
【図４】 本発明のＰＤＰの駆動波形図（２）である。
【図５】 本発明のＰＤＰのタイムチャート図（２）である。
【図６】 本発明の複合画面プラズマ表示装置の斜視図（１）である。
【図７】 本発明の複合画面プラズマ表示装置の斜視図（２）である。
【図８】 従来のＰＤＰの概略ブロック図である。
【図９】 従来のＰＤＰの駆動波形図である。
【図１０】 従来のＰＤＰのタイムチャート図である。
【符号の説明】
１０，１００，１０１，１０２，１０３，１１０ パネル部、２０ パネル、２１ Ｘ電極、２２ Ｙ電極、２３ アドレス電極、３０ 駆動回路、３１ アドレスドライバ、３２ スキャンドライバ、３３ Ｘドライバ、３４ Ｙドライバ、４０，４００ 制御回路、４１，４０１ 表示データ制御部、４２，４０２スキャンドライバ制御部、４３，４０３ ＸＹドライバ制御部、４０４ リセット・維持放電制御部。
Claims (2)
- 画像を表示するプラズマディスプレイパネル、パネルに駆動パルスを供給する駆動回路、駆動回路のパルスシーケンスを制御する制御回路を備え、パネル全面の画素を同時に放電させるリセット期間と、表示画素を選択するアドレス期間と、選択画素を点灯して画像表示を行う維持放電期間とで駆動されるプラズマディスプレイパネルを複数配列したプラズマ表示装置において、
上記複数のプラズマディスプレイパネルのリセット期間とアドレス期間と維持放電期間とを同期させ、リセット期間では、個々のプラズマディスプレイパネルのリセットとなる全面放電を上記複数の各パネルに対し順次行い、維持放電期間では、個々のプラズマディスプレイパネルの維持放電を上記複数の各パネルに対し順次行う複数のパネルの駆動回路の制御部を設けたことを特徴とするプラズマ表示装置。 - 画像を表示するプラズマディスプレイパネル、パネルに駆動パルスを供給する駆動回路、駆動回路のパルスシーケンスを制御する制御回路を備え、パネル全面の画素を同時に放電させるリセット期間と、表示画素を選択するアドレス期間と、選択画素を点灯して画像表示を行う維持放電期間とで駆動するプラズマディスプレイパネルを複数配列したプラズマ表示装置において、
上記複数のプラズマディスプレイパネルのリセット期間とアドレス期間と維持放電期間とを同期させ、リセット期間では、個々のプラズマディスプレイパネルのリセットとなる全面放電を上記複数の各パネルに対し順次行わせ、維持放電期間では、個々のプラズマディスプレイパネルの維持放電を上記複数の各パネルに対し順次行わせるプラズマ表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29984698A JP4186273B2 (ja) | 1998-10-21 | 1998-10-21 | プラズマ表示装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29984698A JP4186273B2 (ja) | 1998-10-21 | 1998-10-21 | プラズマ表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000122604A JP2000122604A (ja) | 2000-04-28 |
| JP4186273B2 true JP4186273B2 (ja) | 2008-11-26 |
Family
ID=17877651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29984698A Expired - Fee Related JP4186273B2 (ja) | 1998-10-21 | 1998-10-21 | プラズマ表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4186273B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014651A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 表示装置 |
| KR100381267B1 (ko) * | 2001-04-06 | 2003-04-26 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법 |
| JP5031952B2 (ja) * | 2001-06-27 | 2012-09-26 | 株式会社日立製作所 | プラズマディスプレイ |
-
1998
- 1998-10-21 JP JP29984698A patent/JP4186273B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000122604A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633761B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP3511495B2 (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| US6344841B1 (en) | Method for driving a plasma display panel having multiple drivers for odd and even numbered electrode lines | |
| JP4162434B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP5112618B2 (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| WO2001082282A9 (en) | Method for driving plasma display panel | |
| JP3792323B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4158875B2 (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| JP4126577B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| US20020175631A1 (en) | Method and apparatus for driving plasma display panel | |
| JPH1165516A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| JP2005274881A (ja) | プラズマディスプレイ装置 | |
| JP4264696B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6373451B1 (en) | Method for driving AC plasma display panel | |
| JP2001005422A (ja) | プラズマディスプレイ装置駆動方法およびプラズマディスプレイ装置 | |
| JPH07261699A (ja) | 平面表示装置及びその駆動方法 | |
| US6400342B2 (en) | Method of driving a plasma display panel before erase addressing | |
| JP4186273B2 (ja) | プラズマ表示装置及びその駆動方法 | |
| US20080136748A1 (en) | Ac-Type Gas-Discharge Display Device | |
| JPH11265163A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JPH11190984A (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
| JP2000181405A (ja) | 表示パネルの駆動方法及び表示装置 | |
| JP2001013915A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4108916B2 (ja) | プラズマ表示パネルの駆動方法 | |
| JP4012529B2 (ja) | プラズマディスプレイパネル及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |