JP4176002B2

JP4176002B2 - Constant voltage power supply

Info

Publication number: JP4176002B2
Application number: JP2003416606A
Authority: JP
Inventors: 弘造伊藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-12-15
Filing date: 2003-12-15
Publication date: 2008-11-05
Anticipated expiration: 2023-12-15
Also published as: JP2005174208A

Description

本発明は、負荷の過渡変動による出力電圧の変動に対して高速に応答することができると共に、低消費電流で作動することができる定電圧電源装置に関するものである。 The present invention relates to a constant voltage power supply apparatus that can respond to a change in output voltage due to a transient change in a load at a high speed and can operate with a low current consumption.

従来、入力電圧を所定の定電圧に変換して出力する定電圧電源装置の構成として、通常、出力電圧と基準電圧とを比較して該差電圧が最小になるように、出力電圧を制御する出力制御用トランジスタにフィードバックを施している。このため、出力電圧の変化が、出力制御用トランジスタに伝達されて、出力電圧を所定の電圧値に復帰させるためには多少の時間が必要になる。このような伝達に要する時間が応答遅れとなる。該応答遅れが大きいと、負荷電流が過渡的に大きく変動した場合等に伴って出力電圧も大きく変動し、最悪の場合は、該出力電圧が出力される出力端子に接続された負荷回路の動作保証電圧を下回り、該負荷回路に不具合が生じる可能性があった。 Conventionally, as a configuration of a constant voltage power supply apparatus that converts an input voltage into a predetermined constant voltage and outputs the output voltage, the output voltage is usually controlled by comparing the output voltage with a reference voltage and minimizing the difference voltage. Feedback is applied to the output control transistor. For this reason, a change in the output voltage is transmitted to the output control transistor, and some time is required to restore the output voltage to a predetermined voltage value. The time required for such transmission is delayed in response. If the response delay is large, the output voltage also fluctuates greatly when the load current fluctuates greatly, etc., and in the worst case, the operation of the load circuit connected to the output terminal from which the output voltage is output There was a possibility that the load circuit would fail because the voltage was lower than the guaranteed voltage.

このような、応答遅れの多くは、定電圧電源装置の制御回路内での配線間容量及びトランジスタの電極間にある寄生容量と、これらの容量を充放電する電流値によって決まる。すなわち、応答速度を速くするためには、このような容量を減少させるか、このような容量を充放電する電流値を大きくすればよい。しかし、このような容量は、制御回路を構成しているＩＣのレイアウトや、出力電流を制御するために必要なトランジスタの大きさによってほぼ決定されてしまうことから、通常は充放電の電流値を大きくする方法が行われていた。 Many of such response delays are determined by the inter-wiring capacitance in the control circuit of the constant voltage power supply device, the parasitic capacitance between the electrodes of the transistor, and the current value for charging and discharging these capacitances. That is, in order to increase the response speed, such a capacity may be reduced or a current value for charging and discharging such a capacity may be increased. However, since such a capacitance is almost determined by the layout of the IC constituting the control circuit and the size of the transistor necessary for controlling the output current, the charge / discharge current value is usually set. There was a way to make it bigger.

しかし、前記充放電の電流値を大きくするということは、定電圧電源装置における制御回路の駆動電流値を大きくすることであり、必然的に電源装置自体の消費電流が増加する。近年、環境問題に対する配慮から、電気機器の省電力化が求められており、特に電池で駆動される機器においてそのような傾向が顕著である。このため、定電圧電源装置の制御回路においても、できるだけ低電流で作動させることが望ましい。 However, increasing the charge / discharge current value means increasing the drive current value of the control circuit in the constant voltage power supply device, and inevitably increases the current consumption of the power supply device itself. In recent years, in consideration of environmental problems, power saving of electric devices has been demanded, and such a tendency is particularly remarkable in devices driven by batteries. For this reason, it is desirable to operate the control circuit of the constant voltage power supply apparatus with as low a current as possible.

そこで、図７で示すような、定電圧電源装置における出力電圧の応答速度を改善する技術があった（例えば、特許文献１参照。）。
図７において、帰還型電圧供給源１１０の電圧出力端子ＴＯに電流供給回路１３０と電流吸引回路１４０が接続されている。
電源供給回路１３０は、電圧出力端子ＴＯの定常電圧よりもわずかに低い電圧ＶＬを発生する電圧源１３１と、カソードが電圧出力端子ＴＯに接続された第１のダイオード１３３とカソードが電圧源１３１に接続された第２のダイオード１３４と、電流出力端子がこれら第１及び第２の各ダイオードにおけるそれぞれのアノードの接続点に接続された電流源１３２とで構成されている。 Therefore, there has been a technique for improving the response speed of the output voltage in the constant voltage power supply device as shown in FIG. 7 (see, for example, Patent Document 1).
In FIG. 7, a current supply circuit 130 and a current suction circuit 140 are connected to the voltage output terminal TO of the feedback voltage supply source 110.
The power supply circuit 130 includes a voltage source 131 that generates a voltage VL slightly lower than a steady voltage at the voltage output terminal TO, a first diode 133 having a cathode connected to the voltage output terminal TO, and a cathode connected to the voltage source 131. The connected second diode 134 and a current source 132 having a current output terminal connected to the connection point of the anode of each of the first and second diodes.

また、電流吸引回路１４０は、電圧出力端子ＴＯの定常電圧よりわずかに高い電圧ＶＨを出力する電圧源１４１と、アノードが電圧出力端子ＴＯに接続された第３のダイオード１４３と、アノードが電圧源１４１に接続された第４のダイオード１４４と、電流出力端子がこれら第３及び第４の各ダイオードにおけるそれぞれのカソードの接続点に接続された電流源１４２とで構成されている。 The current suction circuit 140 includes a voltage source 141 that outputs a voltage VH that is slightly higher than the steady voltage of the voltage output terminal TO, a third diode 143 that has an anode connected to the voltage output terminal TO, and an anode that is a voltage source. 141 and a fourth diode 144 connected to 141, and a current source 142 whose current output terminal is connected to the connection point of the respective cathodes of the third and fourth diodes.

各電圧源１３１，１４１と電圧出力端子ＴＯの電圧ＶｏがＶＨ＞Ｖｏ＞ＶＬの関係を保持している間は、電流源１３２の出力電流は電圧源１３１に流れ、電流源１４２の出力電流は電圧源１４１に流れ、電圧出力端子ＴＯには電流が流れない。ここで、電圧出力端子ＴＯの電圧Ｖｏが低下して、Ｖｏ＜ＶＬになると、電流源１３２から電圧出力端子ＴＯに電流が供給され、電圧出力端子ＴＯの電圧Ｖｏが電圧ＶＬ以下になるのを防止する。同様に、電圧出力端子ＴＯの電圧Ｖｏが上昇して、ＶＨ＜Ｖｏになると、電流源１４２は電圧出力端子ＴＯから電流を吸引し、電圧出力端子ＴＯの電圧Ｖｏが電圧ＶＨ以上になるのを防止する。このようにして、電圧Ｖｏの応答遅れによる電圧変動を抑制することができる。
特開平１０−１２４１５９号公報 While the voltage Vo of each voltage source 131, 141 and the voltage output terminal TO maintains the relationship of VH>Vo> VL, the output current of the current source 132 flows to the voltage source 131, and the output current of the current source 142 is The current flows to the voltage source 141, and no current flows to the voltage output terminal TO. Here, when the voltage Vo at the voltage output terminal TO decreases and Vo <VL, current is supplied from the current source 132 to the voltage output terminal TO, and the voltage Vo at the voltage output terminal TO becomes equal to or lower than the voltage VL. To prevent. Similarly, when the voltage Vo at the voltage output terminal TO rises and VH <Vo, the current source 142 draws current from the voltage output terminal TO, and the voltage Vo at the voltage output terminal TO becomes equal to or higher than the voltage VH. To prevent. In this way, voltage fluctuation due to response delay of the voltage Vo can be suppressed.
JP-A-10-124159

しかし、バッテリにより駆動され、特に内部に中央演算処理装置（ＣＰＵ）を備える携帯情報端末等の機器の普及に伴い、低消費型の定電圧電源装置が要求されており、単純に駆動電流を増加させる、すなわち消費電流を増加させるこのような手法を取ることは実用的ではなかった。このような手法以外では、誤差増幅器の増幅段数を増やして増幅率を上げる方法が知られている。しかし、このような手法では、誤差増幅器の駆動電流を減少させると増幅率の増加に対して、逆に高周波領域での位相の遅れを増進させるため、閉ループの位相余裕を十分に取った負帰還回路、すなわち安定した定電圧回路とすることが困難であった。このため、結果として定電圧電源装置の消費電流を増加させる必要があり、定電圧電源装置の消費電流を低減させることができなかった。 However, with the widespread use of devices such as portable information terminals that are driven by a battery and have a central processing unit (CPU) inside, there is a need for a low-consumption type constant voltage power supply, which simply increases the drive current. It is not practical to take such a method of increasing the consumption current. Other than this method, a method of increasing the amplification factor by increasing the number of amplification stages of the error amplifier is known. However, in such a method, if the error amplifier drive current is decreased, the phase delay in the high-frequency region is increased against the increase in the amplification factor. Therefore, negative feedback with sufficient closed-loop phase margin is provided. It has been difficult to obtain a circuit, that is, a stable constant voltage circuit. Therefore, as a result, it is necessary to increase the current consumption of the constant voltage power supply device, and the current consumption of the constant voltage power supply device cannot be reduced.

本発明は、上記のような問題を解決するためになされたものであり、単に差動増幅回路の増幅率を増加させて副次的に消費電流を増加させることなく、かつ誤差増幅器の定常的な駆動電流を増加させることもなく、負荷の消費電流の変動に対する応答速度を向上させることができる定電圧電源装置を得ることを目的とする。 The present invention has been made in order to solve the above-described problems, and does not increase the current consumption by simply increasing the amplification factor of the differential amplifier circuit, but without increasing the current consumption. An object of the present invention is to obtain a constant voltage power supply device capable of improving the response speed to fluctuations in the consumption current of a load without increasing the driving current.

この発明に係る定電圧電源装置は、入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う差動増幅器を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記差動増幅器に流れる駆動電流を供給する第１電流源の出力電流を制御して該差動増幅器の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、
制御電極及び電流入力端が前記ドライバトランジスタの制御電極及び電流入力端に対応して接続され、前記ドライバトランジスタの出力電流に比例した電流を出力する第１トランジスタと、
電流入力端が該第１トランジスタの電流出力端に接続された、該第１トランジスタの電流出力端の電圧を制御するための第２トランジスタと、
該第２トランジスタから出力される電流を電圧に変換する電流−電圧変換回路部と、
前記第１トランジスタの電流出力端の電圧が前記電圧Ｖｏｕｔになるように、前記第２トランジスタの動作制御を行う制御回路部と、
前記電流−電圧変換回路部で変換された電圧と前記第１電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えるものである。 In the constant voltage power supply device according to the present invention, the voltage Vbat input to the input terminal IN is converted into a predetermined voltage and output from the output terminal OUT.
A driver transistor for controlling a current output from the input terminal IN to the output terminal OUT;
An output voltage detection circuit unit that detects the voltage Vout of the output terminal OUT, generates and outputs a voltage Vd that is proportional to the detected voltage Vout;
A reference voltage generation circuit unit that generates and outputs a predetermined reference voltage Vr;
An error amplifier circuit unit having a differential amplifier for controlling the operation of the driver transistor so that the proportional voltage Vd from the output voltage detection circuit unit becomes the reference voltage Vr;
A drive current that controls the response speed of the differential amplifier by controlling the output current of the first current source that supplies the drive current flowing through the differential amplifier according to the current value of the output current io from the output terminal OUT. A control circuit unit;
With
The drive current control circuit unit includes:
A first transistor having a control electrode and a current input terminal connected to the control electrode and the current input terminal of the driver transistor, and outputting a current proportional to an output current of the driver transistor;
A second transistor for controlling the voltage of the current output terminal of the first transistor, the current input terminal of which is connected to the current output terminal of the first transistor;
A current-voltage conversion circuit unit for converting a current output from the second transistor into a voltage;
A control circuit unit for controlling the operation of the second transistor so that the voltage at the current output terminal of the first transistor becomes the voltage Vout;
A coupling capacitor that AC-couples the voltage converted by the current-voltage conversion circuit unit and the control electrode of the first current source;
Is provided.

また、前記誤差増幅回路部は、差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を備え、前記カップリングコンデンサは、前記電流−電圧変換回路部で変換された電圧と、該増幅回路に流れる電流を供給する第３電流源の制御電極とをＡＣ結合し、前記駆動電流制御回路部は、前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて前記増幅回路に流れる駆動電流を制御し前記増幅回路の応答速度を制御するようにした。 The error amplifying circuit unit includes at least one stage amplifying circuit that amplifies the output signal of the differential amplifier and outputs the amplified signal to the control electrode of the driver transistor, and the coupling capacitor includes the current-voltage conversion circuit unit And the drive current control circuit unit adjusts the voltage value of the output current io from the output terminal OUT to the current value of the output current io from the output terminal OUT. Accordingly, the drive current flowing through the amplifier circuit is controlled to control the response speed of the amplifier circuit .

また、この発明に係る定電圧電源装置は、入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う差動増幅器を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記差動増幅器に流れる駆動電流を供給する第１電流源の出力電流を制御して該差動増幅器の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、
制御電極及び電流入力端が前記ドライバトランジスタの制御電極及び電流入力端に対応して接続され、前記ドライバトランジスタの出力電流に比例した電流を出力する第３トランジスタと、
電流入力端が前記出力端子に、電流出力端が該第３トランジスタの電流出力端にそれぞれ接続された、２つのカレントミラー回路が直列に接続されてなるカレントミラー回路部と、
前記第３トランジスタの電流出力端に直列に接続された、前記２つのカレントミラー回路における各トランジスタの接続部と、前記第１電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えるものである。 The constant voltage power supply device according to the present invention is a constant voltage power supply device that converts the voltage Vbat input to the input terminal IN into a predetermined voltage and outputs the voltage from the output terminal OUT.
A driver transistor for controlling a current output from the input terminal IN to the output terminal OUT;
An output voltage detection circuit unit that detects the voltage Vout of the output terminal OUT, generates and outputs a voltage Vd that is proportional to the detected voltage Vout;
A reference voltage generation circuit unit that generates and outputs a predetermined reference voltage Vr;
An error amplifier circuit unit having a differential amplifier for controlling the operation of the driver transistor so that the proportional voltage Vd from the output voltage detection circuit unit becomes the reference voltage Vr;
A drive current that controls the response speed of the differential amplifier by controlling the output current of the first current source that supplies the drive current flowing through the differential amplifier according to the current value of the output current io from the output terminal OUT. A control circuit unit;
With
The drive current control circuit unit includes:
A third transistor for connecting a control electrode and a current input terminal corresponding to the control electrode and the current input terminal of the driver transistor, and outputting a current proportional to an output current of the driver transistor;
A current mirror circuit unit in which two current mirror circuits are connected in series, each having a current input terminal connected to the output terminal and a current output terminal connected to the current output terminal of the third transistor;
A coupling capacitor that is connected in series to the current output terminal of the third transistor and that AC-couples the connection of each transistor in the two current mirror circuits and the control electrode of the first current source;
Is provided.

また、前記誤差増幅回路部は、差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を備え、前記カップリングコンデンサは、前記２つのカレントミラー回路における各トランジスタの接続部と、該増幅回路に流れる駆動電流を供給する第３電流源の制御電極とをＡＣ結合して、前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて前記増幅回路に流れる駆動電流を制御し前記増幅回路の応答速度を制御するようにした。 The error amplification circuit section includes at least one amplification circuit that amplifies the output signal of the differential amplifier and outputs the amplified signal to the control electrode of the driver transistor, and the coupling capacitor in the two current mirror circuits A connection portion of each transistor and a control electrode of a third current source that supplies a driving current flowing through the amplifier circuit are AC-coupled to the amplifier circuit according to the current value of the output current io from the output terminal OUT. The driving current that flows is controlled to control the response speed of the amplifier circuit.

また、この発明に係る定電圧電源装置は、入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う、差動増幅器及び該差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記増幅回路に流れる駆動電流を供給する第３電流源の出力電流を制御して該誤差増幅回路部の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、
制御電極及び電流入力端が前記ドライバトランジスタの制御電極及び電流入力端に対応して接続され、前記ドライバトランジスタの出力電流に比例した電流を出力する第３トランジスタと、
電流入力端が前記出力端子に、電流出力端が該第３トランジスタの電流出力端にそれぞれ接続された、２つのカレントミラー回路が直列に接続されてなるカレントミラー回路部と、
前記第３トランジスタの電流出力端に直列に接続された、前記２つのカレントミラー回路における各トランジスタの接続部と、前記第３電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えるものである。 The constant voltage power supply device according to the present invention is a constant voltage power supply device that converts the voltage Vbat input to the input terminal IN into a predetermined voltage and outputs the voltage from the output terminal OUT.
A driver transistor for controlling a current output from the input terminal IN to the output terminal OUT;
An output voltage detection circuit unit that detects the voltage Vout of the output terminal OUT, generates and outputs a voltage Vd that is proportional to the detected voltage Vout;
A reference voltage generation circuit unit that generates and outputs a predetermined reference voltage Vr;
A differential amplifier for controlling the operation of the driver transistor so that the proportional voltage Vd from the output voltage detection circuit unit becomes the reference voltage Vr, and a control electrode of the driver transistor by amplifying an output signal of the differential amplifier An error amplification circuit unit having at least one stage of amplification circuit that outputs to
A drive current that controls the response speed of the error amplifier circuit section by controlling the output current of the third current source that supplies the drive current flowing through the amplifier circuit according to the current value of the output current io from the output terminal OUT. A control circuit unit;
With
The drive current control circuit unit includes:
A third transistor for connecting a control electrode and a current input terminal corresponding to the control electrode and the current input terminal of the driver transistor, and outputting a current proportional to an output current of the driver transistor;
A current mirror circuit unit in which two current mirror circuits are connected in series, each having a current input terminal connected to the output terminal and a current output terminal connected to the current output terminal of the third transistor;
A coupling capacitor that is connected in series to the current output terminal of the third transistor and that AC-couples the connection of each transistor in the two current mirror circuits and the control electrode of the third current source;
Is provided .

また、前記駆動電流制御回路部は、前記出力電流ｉｏが増加すると前記増幅回路に流れる駆動電流を増加させて前記誤差増幅回路部の応答速度を上昇させ、前記出力電流ｉｏが減少すると前記増幅回路に流れる駆動電流を減少させて前記誤差増幅回路部の応答速度を低下させるようにした。 The drive current control circuit unit increases the drive current flowing through the amplifier circuit when the output current io increases to increase the response speed of the error amplifier circuit unit, and when the output current io decreases, the amplifier circuit The response current of the error amplifying circuit section is lowered by reducing the drive current flowing through the error amplifier.

また、前記差動増幅器は、所定の駆動電流を差動対に供給する第２電流源を備えるようにした。 In addition, the differential amplifier includes a second current source that supplies a predetermined drive current to the differential pair .

本発明の定電圧電源装置によれば、出力端子ＯＵＴから出力される電流ｉｏの変化に応じて、ドライバトランジスタを制御する差動増幅器、又は増幅回路の駆動電流を変えるようにしたことから、通常動作時は定電圧電源装置の低消費電力化を図ることができ、更に、出力電流が急峻に増加又は減少した場合の復帰応答時間を短縮させることができ、該復帰応答の高速化を図ることができる。 According to the constant voltage power supply device of the present invention, the drive current of the differential amplifier or amplifier circuit that controls the driver transistor is changed according to the change of the current io output from the output terminal OUT. The power consumption of the constant voltage power supply device can be reduced during operation, and the recovery response time when the output current increases or decreases sharply can be shortened, and the recovery response can be speeded up. Can do.

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧電源装置の例を示した回路図である。
図１の定電圧電源装置１において、入力端子ＩＮには電源として電池等の直流電源１０から電源電圧Ｖｂａｔが入力されており、出力端子ＯＵＴには負荷１１が接続されている。定電圧電源装置１は、入力された電圧Ｖｂａｔを所定の定電圧に変換して負荷１１に供給する。 Next, the present invention will be described in detail based on the embodiments shown in the drawings.
First embodiment.
FIG. 1 is a circuit diagram showing an example of a constant voltage power supply device according to the first embodiment of the present invention.
In the constant voltage power supply device 1 of FIG. 1, a power supply voltage Vbat is input as a power supply from a DC power supply 10 such as a battery, and a load 11 is connected to an output terminal OUT. The constant voltage power supply device 1 converts the input voltage Vbat into a predetermined constant voltage and supplies it to the load 11.

定電圧電源装置１は、基準電圧発生回路２、定電流バイアス回路３、定電圧制御回路４、出力電流モニタ回路５及びカップリングコンデンサＣ１で構成されている。基準電圧発生回路２は、所定の基準電圧Ｖｒを生成して定電圧制御回路４に出力し、定電流バイアス回路３は、定電圧制御回路４に所定の駆動電流が供給されるように制御する。定電圧制御回路４は、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成し、該比例電圧Ｖｄと基準電圧Ｖｒとの電圧差に応じた電流を出力端子ＯＵＴに出力して出力電圧Ｖｏｕｔが所定の電圧で一定になるようにする。また、出力電流モニタ回路５は、出力端子ＯＵＴから出力される電流ｉｏを検出し、該検出した出力電流ｉｏの電流値に応じて定電圧制御回路４に流れる駆動電流の電流値の制御を行う。定電圧制御回路４は、前記駆動電流の電流値に応じて、出力電圧Ｖｏｕｔの変動に対する応答特性、すなわち応答速度が変わる。 The constant voltage power supply device 1 includes a reference voltage generation circuit 2, a constant current bias circuit 3, a constant voltage control circuit 4, an output current monitor circuit 5, and a coupling capacitor C1. The reference voltage generation circuit 2 generates a predetermined reference voltage Vr and outputs it to the constant voltage control circuit 4, and the constant current bias circuit 3 controls the constant voltage control circuit 4 so that a predetermined drive current is supplied. . The constant voltage control circuit 4 generates a voltage Vd proportional to the output voltage Vout output from the output terminal OUT, and outputs a current corresponding to the voltage difference between the proportional voltage Vd and the reference voltage Vr to the output terminal OUT. The output voltage Vout is made constant at a predetermined voltage. The output current monitor circuit 5 detects the current io output from the output terminal OUT, and controls the current value of the drive current flowing in the constant voltage control circuit 4 according to the detected current value of the output current io. . The constant voltage control circuit 4 changes the response characteristic to the fluctuation of the output voltage Vout, that is, the response speed, according to the current value of the drive current.

定電流バイアス回路３は、定電流源７とＮＭＯＳトランジスタＭ１で構成され、定電圧制御回路４は、ＮＭＯＳトランジスタＭ２〜Ｍ４及びＰＭＯＳトランジスタＭ５，Ｍ６で構成された差動増幅器８と、該差動増幅器８の出力信号に応じた電流を入力端子ＩＮから出力端子ＯＵＴに出力するＰＭＯＳトランジスタからなるドライバトランジスタＭ７と、出力電圧Ｖｏｕｔを分圧して前記比例電圧Ｖｄを生成して出力する抵抗Ｒ１，Ｒ２とで構成されている。また、出力電流モニタ回路５は、ＰＭＯＳトランジスタＭ８〜Ｍ１１，Ｍ１３、ＮＭＯＳトランジスタＭ１２，Ｍ１４及び抵抗Ｒ３で構成されている。 The constant current bias circuit 3 includes a constant current source 7 and an NMOS transistor M1, and the constant voltage control circuit 4 includes a differential amplifier 8 including NMOS transistors M2 to M4 and PMOS transistors M5 and M6, and the differential amplifier. A driver transistor M7 composed of a PMOS transistor that outputs a current corresponding to the output signal of the amplifier 8 from the input terminal IN to the output terminal OUT, and resistors R1 and R2 that divide the output voltage Vout to generate and output the proportional voltage Vd. It consists of and. The output current monitor circuit 5 includes PMOS transistors M8 to M11 and M13, NMOS transistors M12 and M14, and a resistor R3.

定電流バイアス回路３において、電源電圧Ｖｂａｔと接地電圧との間には、定電流源７とＮＭＯＳトランジスタＭ１が直列に接続されている。ＮＭＯＳトランジスタＭ１において、ドレインとゲートが接続され、該ゲートはＮＭＯＳトランジスタＭ２のゲートに接続されている。ＮＭＯＳトランジスタＭ１及びＭ２は、カレントミラー回路を形成している。
また、定電圧制御回路４において、電源電圧ＶｂａｔとＮＭＯＳトランジスタＭ２のドレインとの間には、ＰＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ３の直列回路、及びＰＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ４の直列回路が並列に接続されており、ＮＭＯＳトランジスタＭ２のソースは接地電圧に接続されている。 In the constant current bias circuit 3, a constant current source 7 and an NMOS transistor M1 are connected in series between the power supply voltage Vbat and the ground voltage. In the NMOS transistor M1, the drain and the gate are connected, and the gate is connected to the gate of the NMOS transistor M2. The NMOS transistors M1 and M2 form a current mirror circuit.
In the constant voltage control circuit 4, a series circuit of a PMOS transistor M5 and an NMOS transistor M3 and a series circuit of a PMOS transistor M6 and an NMOS transistor M4 are connected in parallel between the power supply voltage Vbat and the drain of the NMOS transistor M2. The source of the NMOS transistor M2 is connected to the ground voltage.

ＰＭＯＳトランジスタＭ５及びＭ６はカレントミラー回路を形成し、ＮＭＯＳトランジスタＭ３及びＭ４は差動対をなしている。ＰＭＯＳトランジスタＭ５及びＭ６のゲートは接続され、該接続部はＰＭＯＳトランジスタＭ６のドレインに接続されている。また、電源電圧Ｖｂａｔと接地電圧との間には、ドライバトランジスタＭ７、抵抗Ｒ１及びＲ２が直列に接続されている。ドライバトランジスタＭ７と抵抗Ｒ１との接続部は出力端子ＯＵＴに接続され、出力端子ＯＵＴと接地電圧の間に負荷１１が接続されている。抵抗Ｒ１とＲ２との接続部はＮＭＯＳトランジスタＭ４のゲートに接続されてＮＭＯＳトランジスタＭ４のゲートには比例電圧Ｖｄが入力され、ＮＭＯＳトランジスタＭ３のゲートには基準電圧Ｖｒが入力されている。また、ドライバトランジスタＭ７のゲートは、差動増幅器８の出力端をなすＰＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ３との接続部に接続されている。 The PMOS transistors M5 and M6 form a current mirror circuit, and the NMOS transistors M3 and M4 form a differential pair. The gates of the PMOS transistors M5 and M6 are connected, and the connection is connected to the drain of the PMOS transistor M6. A driver transistor M7 and resistors R1 and R2 are connected in series between the power supply voltage Vbat and the ground voltage. A connection portion between the driver transistor M7 and the resistor R1 is connected to the output terminal OUT, and the load 11 is connected between the output terminal OUT and the ground voltage. The connection between the resistors R1 and R2 is connected to the gate of the NMOS transistor M4, the proportional voltage Vd is input to the gate of the NMOS transistor M4, and the reference voltage Vr is input to the gate of the NMOS transistor M3. Further, the gate of the driver transistor M7 is connected to a connection portion between the PMOS transistor M5 and the NMOS transistor M3 that form the output terminal of the differential amplifier 8.

出力電流モニタ回路５において、電源電圧Ｖｂａｔと接地電圧との間には、ＰＭＯＳトランジスタＭ１０、Ｍ１１及びＮＭＯＳトランジスタＭ１２が直列に接続されており、出力端子ＯＵＴと接地電圧との間には、ＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１４が直列に接続されている。また、電源電圧Ｖｂａｔと接地電圧との間には、ＰＭＯＳトランジスタＭ８、Ｍ９及び抵抗Ｒ３が直列に接続され、ＰＭＯＳトランジスタＭ９と抵抗Ｒ３との接続部Ａは、カップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ２のゲートに接続されている。 In the output current monitor circuit 5, PMOS transistors M10 and M11 and an NMOS transistor M12 are connected in series between the power supply voltage Vbat and the ground voltage, and the PMOS transistor is connected between the output terminal OUT and the ground voltage. M13 and NMOS transistor M14 are connected in series. Further, PMOS transistors M8 and M9 and a resistor R3 are connected in series between the power supply voltage Vbat and the ground voltage, and a connection portion A between the PMOS transistor M9 and the resistor R3 is an NMOS transistor via a coupling capacitor C1. It is connected to the gate of M2.

ＰＭＯＳトランジスタＭ８及びＭ１０の各ゲートは、ドライバトランジスタＭ７のゲートにそれぞれ接続されている。ＰＭＯＳトランジスタＭ９、Ｍ１１及びＭ１３はカレントミラー回路を形成し、ＰＭＯＳトランジスタＭ９、Ｍ１１及びＭ１３の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１３のドレインに接続されている。また、ＮＭＯＳトランジスタＭ１２及びＭ１４はカレントミラー回路を形成し、ＮＭＯＳトランジスタＭ１２及びＭ１４の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１２のドレインに接続されている。各ＰＭＯＳトランジスタ及び各ＮＭＯＳトランジスタにおいて、サブストレートゲートはそれぞれソースに接続されている。 The gates of the PMOS transistors M8 and M10 are connected to the gate of the driver transistor M7, respectively. The PMOS transistors M9, M11 and M13 form a current mirror circuit, the gates of the PMOS transistors M9, M11 and M13 are connected, and the connection is connected to the drain of the PMOS transistor M13. The NMOS transistors M12 and M14 form a current mirror circuit, the gates of the NMOS transistors M12 and M14 are connected, and the connection is connected to the drain of the NMOS transistor M12. In each PMOS transistor and each NMOS transistor, the substrate gate is connected to the source.

なお、抵抗Ｒ１及びＲ２は出力電圧検出回路部を、基準電圧発生回路２は基準電圧発生回路部を、定電流バイアス回路３及び差動増幅器８は誤差増幅回路部を、出力電流モニタ回路５及びカップリングコンデンサＣ１は駆動電流制御回路部をそれぞれなす。また、ＮＭＯＳトランジスタＭ２は差動増幅器の電流源をなす。 The resistors R1 and R2 are the output voltage detection circuit unit, the reference voltage generation circuit 2 is the reference voltage generation circuit unit, the constant current bias circuit 3 and the differential amplifier 8 are the error amplification circuit unit, the output current monitor circuit 5 and The coupling capacitor C1 forms a drive current control circuit unit. The NMOS transistor M2 forms a current source for the differential amplifier.

このような構成において、定電流バイアス回路３の定電流源７で生成された電流は、ＮＭＯＳトランジスタＭ１とＭ２で構成されるカレントミラー回路を介して定電圧制御回路４の差動増幅器８に駆動電流として供給される。差動増幅器８は、ＮＭＯＳトランジスタＭ３のゲート電圧とＮＭＯＳトランジスタＭ４のゲート電圧との電圧差を増幅してドライバトランジスタＭ７のゲートへ出力する。図１の回路の場合、ＮＭＯＳトランジスタＭ４のゲート電圧がＮＭＯＳトランジスタＭ３のゲート電圧よりも小さくなると、差動増幅器８は、ドライバトランジスタＭ７のゲート電圧を低下させる方向に作動し、ドライバトランジスタＭ７は更にオン抵抗が低下し、結果として出力電圧Ｖｏｕｔが上昇する。 In such a configuration, the current generated by the constant current source 7 of the constant current bias circuit 3 is driven to the differential amplifier 8 of the constant voltage control circuit 4 through the current mirror circuit composed of the NMOS transistors M1 and M2. Supplied as current. The differential amplifier 8 amplifies the voltage difference between the gate voltage of the NMOS transistor M3 and the gate voltage of the NMOS transistor M4 and outputs the amplified voltage difference to the gate of the driver transistor M7. In the case of the circuit of FIG. 1, when the gate voltage of the NMOS transistor M4 becomes smaller than the gate voltage of the NMOS transistor M3, the differential amplifier 8 operates in a direction to lower the gate voltage of the driver transistor M7, and the driver transistor M7 further The on-resistance decreases, and as a result, the output voltage Vout increases.

また、ＮＭＯＳトランジスタＭ４のゲート電圧がＮＭＯＳトランジスタＭ３のゲート電圧よりも大きくなると、ドライバトランジスタＭ７のゲート電圧を上昇させる方向へ作動し、ドライバトランジスタＭ７はオン抵抗が上昇し、出力電圧Ｖｏｕｔは低下する。結果としてＮＭＯＳトランジスタＭ３及びＭ４の各ゲートは同電圧となるように負帰還がかかるため、出力電圧Ｖｏｕｔは、下記（１）式のようになって安定する。なお、下記（１）式では、Ｒ１，Ｒ２は抵抗Ｒ１，Ｒ２の抵抗値をそれぞれ示している。
Ｖｏｕｔ＝Ｖｒ×（Ｒ１＋Ｒ２）／Ｒ２………………（１） Further, when the gate voltage of the NMOS transistor M4 becomes higher than the gate voltage of the NMOS transistor M3, the gate voltage of the driver transistor M7 operates to increase, the driver transistor M7 increases on-resistance, and the output voltage Vout decreases. . As a result, since negative feedback is applied so that the gates of the NMOS transistors M3 and M4 have the same voltage, the output voltage Vout is stabilized as shown in the following equation (1). In the following formula (1), R1 and R2 indicate resistance values of the resistors R1 and R2, respectively.
Vout = Vr × (R1 + R2) / R2 (1)

出力電流モニタ回路５において、ＰＭＯＳトランジスタＭ１１とＭ１３における各トランジスタの幅Ｗ×長さＬの比と、ＮＭＯＳトランジスタＭ１２とＭ１４における各トランジスタの幅Ｗ×長さＬの比を、同一又は任意の倍率にすることにより、ＰＭＯＳトランジスタＭ１１からＮＭＯＳトランジスタＭ１２に流れる電流値とＰＭＯＳトランジスタＭ１３からＮＭＯＳトランジスタＭ１４に流れる電流値をそれぞれ、同一又は任意の倍率に設定することができる。このとき、ＰＭＯＳトランジスタＭ１３のゲート‐ソース間電圧とＰＭＯＳトランジスタＭ１１のゲート‐ソース間電圧は同一となり、それぞれのゲート電圧が同一である。 In the output current monitor circuit 5, the ratio of the width W × length L of each transistor in the PMOS transistors M11 and M13 and the ratio of the width W × length L of each transistor in the NMOS transistors M12 and M14 are the same or arbitrary magnification. Thus, the current value flowing from the PMOS transistor M11 to the NMOS transistor M12 and the current value flowing from the PMOS transistor M13 to the NMOS transistor M14 can be set to the same or an arbitrary magnification. At this time, the gate-source voltage of the PMOS transistor M13 and the gate-source voltage of the PMOS transistor M11 are the same, and the respective gate voltages are the same.

このことから、ＰＭＯＳトランジスタＭ１３のソース電圧となる出力電圧Ｖｏｕｔと、ＰＭＯＳトランジスタＭ１０のドレイン電圧、すなわちＰＭＯＳトランジスタＭ１１のソース電圧は等しくなり、ＰＭＯＳトランジスタＭ８のドレイン電圧、すなわちＰＭＯＳトランジスタＭ９のソース電圧も同様である。このため、ドライバトランジスタＭ７、ＰＭＯＳトランジスタＭ８及びＭ１０の各ソース電圧、各ゲート電圧及び各ドレイン電圧が同等となり、それぞれのドレイン‐ソース間に流れる電流は、トランジスタサイズ比と同じ比になる。 Therefore, the output voltage Vout, which is the source voltage of the PMOS transistor M13, and the drain voltage of the PMOS transistor M10, that is, the source voltage of the PMOS transistor M11 are equal, and the drain voltage of the PMOS transistor M8, that is, the source voltage of the PMOS transistor M9 is also It is the same. Therefore, the source voltage, gate voltage, and drain voltage of the driver transistor M7 and PMOS transistors M8 and M10 are equal, and the current flowing between the drain and source is the same as the transistor size ratio.

したがって、ＰＭＯＳトランジスタＭ８及びＭ１０のソース‐ドレイン間に流れる各電流は、ドライバトランジスタＭ７に流れる電流をトランジスタサイズ比倍した電流が流れることになり、抵抗Ｒ３は、ＰＭＯＳトランジスタＭ８のソース‐ドレイン間に流れる電流を電圧に変換する。ＰＭＯＳトランジスタＭ９と抵抗Ｒ３との接続部Ａからは、ドライバトランジスタＭ７から出力された電流に比例した電圧が出力される。接続部Ａは、カップリングコンデンサＣ１によって、差動増幅器８のＮＭＯＳトランジスタＭ２のゲートにＡＣカップリング接続されている。このため、ドライバトランジスタＭ７の出力電流の変動が接続部Ａの電圧変動となり、接続部ＡのＡＣ成分がＮＭＯＳトランジスタＭ２のゲートに伝達される。 Therefore, each current flowing between the source and drain of the PMOS transistors M8 and M10 is a current obtained by multiplying the current flowing through the driver transistor M7 by a transistor size ratio, and the resistor R3 is connected between the source and drain of the PMOS transistor M8. Convert the flowing current into voltage. A voltage proportional to the current output from the driver transistor M7 is output from the connection portion A between the PMOS transistor M9 and the resistor R3. The connection portion A is AC coupled to the gate of the NMOS transistor M2 of the differential amplifier 8 by a coupling capacitor C1. For this reason, the fluctuation of the output current of the driver transistor M7 becomes the voltage fluctuation of the connection portion A, and the AC component of the connection portion A is transmitted to the gate of the NMOS transistor M2.

すなわち、ドライバトランジスタＭ７の出力電流が増加する方向に変動すると、接続部Ａの電圧は上昇する方向に変動し、ＮＭＯＳトランジスタＭ２のゲート電圧を過渡的に上昇させる。ＮＭＯＳトランジスタＭ２のゲート電圧が上昇すると、差動増幅器８の駆動電流が過渡的に増加し、出力電圧Ｖｏｕｔの変動に対する差動増幅器８の応答特性が向上する。逆に、ドライバトランジスタＭ７の出力電流が減少する方向に変動すると、差動増幅器８の駆動電流が過渡的に減少し、出力電圧Ｖｏｕｔの変動に対する差動増幅器８の応答特性が低下する。通常、定電圧回路の場合、出力電流が増加する時の応答特性が重要であり、出力電流増加時の差動増幅器８の応答特性を向上させることができる。 That is, when the output current of the driver transistor M7 fluctuates in the increasing direction, the voltage at the connection portion A fluctuates in the increasing direction, and transiently increases the gate voltage of the NMOS transistor M2. When the gate voltage of the NMOS transistor M2 rises, the drive current of the differential amplifier 8 increases transiently, and the response characteristics of the differential amplifier 8 with respect to fluctuations in the output voltage Vout are improved. On the other hand, when the output current of the driver transistor M7 fluctuates in a decreasing direction, the drive current of the differential amplifier 8 decreases transiently, and the response characteristic of the differential amplifier 8 with respect to the fluctuation of the output voltage Vout deteriorates. Usually, in the case of a constant voltage circuit, the response characteristic when the output current increases is important, and the response characteristic of the differential amplifier 8 when the output current increases can be improved.

なお、図２に示すように、図１のＰＭＯＳトランジスタＭ８，Ｍ９及び抵抗Ｒ３を削除して、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２との接続部ＢをカップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ２のゲートに接続するようにしてもよい。このようにした場合、ドライバトランジスタＭ７の出力電流と接続部Ｂの電圧は比例せず、ドライバトランジスタＭ７の出力電流の変化に対する接続部Ｂの電圧変動は、ＮＭＯＳトランジスタＭ１２のＶｇｓ‐Ｉｄｓ特性によって決まる。なお、図２において、出力電流モニタ回路５ａ及びカップリングコンデンサＣ１は駆動電流制御回路部をなす。 As shown in FIG. 2, the PMOS transistors M8 and M9 and the resistor R3 in FIG. 1 are deleted, and the connection B between the PMOS transistor M11 and the NMOS transistor M12 is connected to the gate of the NMOS transistor M2 via the coupling capacitor C1. You may make it connect to. In this case, the output current of the driver transistor M7 is not proportional to the voltage of the connection B, and the voltage fluctuation of the connection B with respect to the change of the output current of the driver transistor M7 is determined by the Vgs-Ids characteristic of the NMOS transistor M12. . In FIG. 2, the output current monitor circuit 5a and the coupling capacitor C1 form a drive current control circuit unit.

第２の実施の形態．
前記第１の実施の形態では、定電圧制御回路４は２段増幅型をなしていたが、３段増幅型をなすようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における定電圧電源装置の例を示した回路図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、図１の定電圧制御回路４にＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６で形成された増幅回路を追加したことにある。このことから、図１の定電圧制御回路４を定電圧制御回路４ｂにすると共に図１の定電圧電源装置１を定電圧電源装置１ｂにした。 Second embodiment.
In the first embodiment, the constant voltage control circuit 4 is a two-stage amplification type. However, the constant voltage control circuit 4 may be a three-stage amplification type, and this is the second embodiment of the present invention. The form is as follows.
FIG. 3 is a circuit diagram showing an example of a constant voltage power supply device according to the second embodiment of the present invention. In FIG. 3, the same or similar parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted here, and only differences from FIG. 1 are described.
3 is different from FIG. 1 in that an amplifier circuit formed of an NMOS transistor M15 and a PMOS transistor M16 is added to the constant voltage control circuit 4 of FIG. Therefore, the constant voltage control circuit 4 of FIG. 1 is changed to the constant voltage control circuit 4b and the constant voltage power supply device 1 of FIG. 1 is changed to the constant voltage power supply device 1b.

図３において、定電圧電源装置１ｂは、基準電圧発生回路２、定電流バイアス回路３、定電圧制御回路４ｂ、出力電流モニタ回路５及びカップリングコンデンサＣ１で構成されている。基準電圧発生回路２は、所定の基準電圧Ｖｒを生成して定電圧制御回路４ｂに出力し、定電流バイアス回路３は、定電圧制御回路４ｂに所定の駆動電流が供給されるように制御する。定電圧制御回路４ｂは、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成し、該比例電圧Ｖｄと基準電圧Ｖｒとの電圧差に応じた電流を出力端子ＯＵＴに出力して出力電圧Ｖｏｕｔが所定の電圧で一定になるようにする。 In FIG. 3, the constant voltage power supply device 1b includes a reference voltage generation circuit 2, a constant current bias circuit 3, a constant voltage control circuit 4b, an output current monitor circuit 5, and a coupling capacitor C1. The reference voltage generation circuit 2 generates a predetermined reference voltage Vr and outputs it to the constant voltage control circuit 4b, and the constant current bias circuit 3 controls the constant voltage control circuit 4b so that a predetermined drive current is supplied. . The constant voltage control circuit 4b generates a voltage Vd proportional to the output voltage Vout output from the output terminal OUT, and outputs a current corresponding to the voltage difference between the proportional voltage Vd and the reference voltage Vr to the output terminal OUT. The output voltage Vout is made constant at a predetermined voltage.

また、出力電流モニタ回路５は、出力端子ＯＵＴから出力される電流ｉｏを検出し、該検出した出力電流ｉｏの電流値に応じて定電圧制御回路４ｂに流れる駆動電流の電流値の制御を行う。定電圧制御回路４ｂは、該駆動電流の電流値に応じて、出力電圧Ｖｏｕｔの変動に対する応答特性、すなわち応答速度が変わる。
定電圧制御回路４ｂは、差動増幅器８と、ドライバトランジスタＭ７と、抵抗Ｒ１，Ｒ２と、該差動増幅器８の出力信号を増幅してドライバトランジスタＭ７に出力する増幅回路を構成するＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６で構成されている。差動増幅器８、ＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６は誤差増幅回路を形成している。 The output current monitor circuit 5 detects the current io output from the output terminal OUT, and controls the current value of the drive current flowing through the constant voltage control circuit 4b according to the detected current value of the output current io. . In the constant voltage control circuit 4b, the response characteristic to the fluctuation of the output voltage Vout, that is, the response speed changes according to the current value of the drive current.
The constant voltage control circuit 4b includes a differential amplifier 8, a driver transistor M7, resistors R1 and R2, and an NMOS transistor M15 constituting an amplifier circuit that amplifies the output signal of the differential amplifier 8 and outputs the amplified signal to the driver transistor M7. And a PMOS transistor M16. The differential amplifier 8, the NMOS transistor M15, and the PMOS transistor M16 form an error amplification circuit.

定電圧制御回路４ｂにおいて、電源電圧Ｖｂａｔと接地電圧との間には、ＰＭＯＳトランジスタＭ１６及びＮＭＯＳトランジスタＭ１５が直列に接続されている。ＰＭＯＳトランジスタＭ１６のゲートは、差動増幅器８の出力端であるＰＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ４との接続部に接続され、ＮＭＯＳトランジスタＭ１５のゲートは、定電流バイアス回路３のＮＭＯＳトランジスタＭ１のゲートに接続されている。ＰＭＯＳトランジスタＭ１６とＮＭＯＳトランジスタＭ１５との接続部は、ドライバトランジスタＭ７及びＰＭＯＳトランジスタＭ８，Ｍ１０の各ゲートにそれぞれ接続されている。 In the constant voltage control circuit 4b, a PMOS transistor M16 and an NMOS transistor M15 are connected in series between the power supply voltage Vbat and the ground voltage. The gate of the PMOS transistor M16 is connected to the connection portion between the PMOS transistor M6 and the NMOS transistor M4, which is the output terminal of the differential amplifier 8, and the gate of the NMOS transistor M15 is connected to the gate of the NMOS transistor M1 of the constant current bias circuit 3. It is connected. A connection portion between the PMOS transistor M16 and the NMOS transistor M15 is connected to each gate of the driver transistor M7 and the PMOS transistors M8 and M10.

なお、定電流バイアス回路３、差動増幅器８、ＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６は誤差増幅回路部をなす。また、ＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６は増幅回路をなし、ＮＭＯＳトランジスタＭ１５は該増幅回路の電流源を、ＰＭＯＳトランジスタＭ１６は該増幅回路の増幅部をそれぞれなす。 The constant current bias circuit 3, the differential amplifier 8, the NMOS transistor M15, and the PMOS transistor M16 form an error amplification circuit unit. The NMOS transistor M15 and the PMOS transistor M16 form an amplification circuit, the NMOS transistor M15 forms a current source of the amplification circuit, and the PMOS transistor M16 forms an amplification unit of the amplification circuit.

このような構成において、定電圧電源装置１ｂは、基本的には図１の定電圧電源装置１の場合と同様な論理で動作する。ただし定電圧電源装置１ｂでは、ドライバトランジスタＭ７がオフする方向となるドライバトランジスタＭ７のゲート電圧上昇方向に対する定電圧制御回路４ｂの応答速度は、差動増幅器８とＰＭＯＳトランジスタＭ１６の増幅効果によって速くなるが、ドライバトランジスタＭ７がオンする方向となるドライバトランジスタＭ７のゲート電圧下降方向に対する定電圧制御回路４ｂの応答速度は、ＮＭＯＳトランジスタＭ１５によって供給される定電流値に依存する。 In such a configuration, the constant voltage power supply 1b basically operates with the same logic as that of the constant voltage power supply 1 of FIG. However, in the constant voltage power supply device 1b, the response speed of the constant voltage control circuit 4b in the direction of increasing the gate voltage of the driver transistor M7 in the direction in which the driver transistor M7 is turned off is increased by the amplification effect of the differential amplifier 8 and the PMOS transistor M16. However, the response speed of the constant voltage control circuit 4b with respect to the gate voltage decreasing direction of the driver transistor M7 in the direction in which the driver transistor M7 is turned on depends on the constant current value supplied by the NMOS transistor M15.

したがって、出力電流モニタ回路５とカップリングコンデンサＣ１により、ドライバトランジスタＭ７の出力電流増加方向への変化に対してＮＭＯＳトランジスタＭ１５の駆動電流が増加すると、定電圧電源装置１ｂの応答速度が速くなる。また、ドライバトランジスタＭ７の出力電流減少方向への変化に対しては、ＮＭＯＳトランジスタＭ２及びＭ１５の各駆動電流は減少する。しかし、ドライバトランジスタＭ７のゲート電圧上昇方向では、差動増幅器８とＰＭＯＳトランジスタＭ１６の増幅効果があるため、定電圧電源装置１ｂの応答速度への影響は小さいばかりか、ドライバトランジスタＭ７のゲートに対してはＮＭＯＳトランジスタＭ１５が駆動する電流値が減ることで接地電圧方向側へのインピーダンスが高くなり、出力電圧Ｖｏｕｔの電圧上昇方向に対する応答速度の低下を、相殺するか又は速めることができる。 Therefore, when the drive current of the NMOS transistor M15 is increased by the output current monitor circuit 5 and the coupling capacitor C1 in response to the change in the output current of the driver transistor M7, the response speed of the constant voltage power supply device 1b is increased. Further, the drive currents of the NMOS transistors M2 and M15 decrease with respect to the change in the output current decrease direction of the driver transistor M7. However, in the direction in which the gate voltage of the driver transistor M7 rises, the differential amplifier 8 and the PMOS transistor M16 have an amplification effect. Therefore, the influence on the response speed of the constant voltage power supply device 1b is small, and the gate of the driver transistor M7 As a result, when the current value driven by the NMOS transistor M15 decreases, the impedance toward the ground voltage direction increases, and the decrease in the response speed with respect to the voltage increase direction of the output voltage Vout can be offset or accelerated.

なお、図４で示すように、図３の場合も、前記図２のように図３のＰＭＯＳトランジスタＭ８，Ｍ９及び抵抗Ｒ３を削除して、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２との接続部ＢをカップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ２及びＭ１５の各ゲートにそれぞれ接続するようにしてもよい。このようにした場合、ドライバトランジスタＭ７の出力電流と接続部Ｂの電圧は比例せず、ドライバトランジスタＭ７の出力電流の変化に対する接続部Ｂの電圧変動は、ＮＭＯＳトランジスタＭ１２のＶｇｓ‐Ｉｄｓ特性によって決まる。図４において、出力電流モニタ回路５ａ及びカップリングコンデンサＣ１は駆動電流制御回路部をなす。 As shown in FIG. 4, also in the case of FIG. 3, the PMOS transistors M8 and M9 and the resistor R3 in FIG. 3 are deleted as shown in FIG. 2, and the connection B between the PMOS transistor M11 and the NMOS transistor M12 is provided. You may make it each connect with each gate of NMOS transistor M2 and M15 via the coupling capacitor | condenser C1. In this case, the output current of the driver transistor M7 is not proportional to the voltage of the connection B, and the voltage fluctuation of the connection B with respect to the change of the output current of the driver transistor M7 is determined by the Vgs-Ids characteristic of the NMOS transistor M12. . In FIG. 4, the output current monitor circuit 5a and the coupling capacitor C1 form a drive current control circuit unit.

第３の実施の形態．
図５は、本発明の第３の実施の形態における定電圧電源装置の例を示した回路図である。なお、図５では、図３と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図３との相違点のみ説明する。
図５における図３との相違点は、図３の定電圧制御回路４ｂにＮＭＯＳトランジスタＭ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１８，Ｍ１９を追加したことと、図３の出力電流モニタ回路５のＰＭＯＳトランジスタＭ８，Ｍ９及び抵抗Ｒ３を削除した、すなわち図４の出力電流モニタ回路５ａを使用したことにある。このことから、図３の定電圧制御回路４ｂを定電圧制御回路４ｄに、図３の出力電流モニタ回路５を出力電流モニタ回路５ａにそれぞれすると共に、図３の定電圧電源装置１ｂを定電圧電源装置１ｄにした。 Third embodiment.
FIG. 5 is a circuit diagram showing an example of a constant voltage power supply device according to the third embodiment of the present invention. In FIG. 5, the same or similar elements as those in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted here, and only differences from FIG. 3 are described.
5 differs from FIG. 3 in that NMOS transistors M17 and M20 and PMOS transistors M18 and M19 are added to the constant voltage control circuit 4b of FIG. 3, and the PMOS transistors M8 and M8 of the output current monitor circuit 5 of FIG. This is because M9 and the resistor R3 are omitted, that is, the output current monitor circuit 5a of FIG. 4 is used. Therefore, the constant voltage control circuit 4b of FIG. 3 is replaced with the constant voltage control circuit 4d, the output current monitor circuit 5 of FIG. 3 is replaced with the output current monitor circuit 5a, and the constant voltage power supply 1b of FIG. The power supply device 1d was used.

図５において、定電圧電源装置１ｄは、基準電圧発生回路２、定電流バイアス回路３、定電圧制御回路４ｄ、出力電流モニタ回路５ａ及びカップリングコンデンサＣ１で構成されている。基準電圧発生回路２は、所定の基準電圧Ｖｒを生成して定電圧制御回路４ｄに出力し、定電流バイアス回路３は、定電圧制御回路４ｄに所定の駆動電流が供給されるように制御する。定電圧制御回路４ｄは、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成し、該比例電圧Ｖｄと基準電圧Ｖｒとの電圧差に応じた電流を出力端子ＯＵＴに出力して出力電圧Ｖｏｕｔが所定の電圧で一定になるようにする。 In FIG. 5, the constant voltage power supply device 1d includes a reference voltage generation circuit 2, a constant current bias circuit 3, a constant voltage control circuit 4d, an output current monitor circuit 5a, and a coupling capacitor C1. The reference voltage generation circuit 2 generates a predetermined reference voltage Vr and outputs it to the constant voltage control circuit 4d, and the constant current bias circuit 3 controls the constant voltage control circuit 4d to be supplied with a predetermined drive current. . The constant voltage control circuit 4d generates a voltage Vd proportional to the output voltage Vout output from the output terminal OUT, and outputs a current corresponding to the voltage difference between the proportional voltage Vd and the reference voltage Vr to the output terminal OUT. The output voltage Vout is made constant at a predetermined voltage.

また、出力電流モニタ回路５ａは、出力端子ＯＵＴから出力される電流ｉｏを検出し、該検出した出力電流ｉｏの電流値に応じて定電圧制御回路４ｄに流れる駆動電流の電流値の制御を行う。定電圧制御回路４ｄは、該駆動電流の電流値に応じて、出力電圧Ｖｏｕｔの変動に対する応答特性、すなわち応答速度が変わる。
定電圧制御回路４ｄは、差動増幅器８と、ドライバトランジスタＭ７と、抵抗Ｒ１，Ｒ２と、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０と、ＰＭＯＳトランジスタＭ１６，Ｍ１８，Ｍ１９とで構成されている。差動増幅器８、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１６，Ｍ１８，Ｍ１９は誤差増幅回路を形成している。 The output current monitor circuit 5a detects the current io output from the output terminal OUT, and controls the current value of the drive current flowing through the constant voltage control circuit 4d according to the detected current value of the output current io. . In the constant voltage control circuit 4d, the response characteristic to the fluctuation of the output voltage Vout, that is, the response speed changes according to the current value of the drive current.
The constant voltage control circuit 4d includes a differential amplifier 8, a driver transistor M7, resistors R1 and R2, NMOS transistors M15, M17, and M20, and PMOS transistors M16, M18, and M19. The differential amplifier 8, the NMOS transistors M15, M17, and M20 and the PMOS transistors M16, M18, and M19 form an error amplification circuit.

定電圧制御回路４ｄにおいて、ＮＭＯＳトランジスタＭ１７は、ＮＭＯＳトランジスタＭ１５とカレントミラー回路を形成すると共に、ＰＭＯＳトランジスタＭ１８及びＭ１９はカレントミラー回路を形成している。また、ＮＭＯＳトランジスタＭ２０は、ＮＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２とカレントミラー回路を形成している。電源電圧Ｖｂａｔと接地電圧との間には、ＰＭＯＳトランジスタＭ１８とＮＭＯＳトランジスタＭ１７が直列に接続されると共にＰＭＯＳトランジスタＭ１９とＮＭＯＳトランジスタＭ２０が直列に接続されている。ＮＭＯＳトランジスタＭ１５とＭ１７の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１７のドレインに接続されている。また、ＰＭＯＳトランジスタＭ１８とＭ１９の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１９のドレインに接続されている。ＮＭＯＳトランジスタＭ２０のゲートは、ＮＭＯＳトランジスタＭ１とＭ２の各ゲートの接続部に接続されている。 In the constant voltage control circuit 4d, the NMOS transistor M17 forms a current mirror circuit with the NMOS transistor M15, and the PMOS transistors M18 and M19 form a current mirror circuit. The NMOS transistor M20 forms a current mirror circuit with the NMOS transistor M1 and the NMOS transistor M2. Between the power supply voltage Vbat and the ground voltage, a PMOS transistor M18 and an NMOS transistor M17 are connected in series, and a PMOS transistor M19 and an NMOS transistor M20 are connected in series. The gates of the NMOS transistors M15 and M17 are connected, and the connection is connected to the drain of the NMOS transistor M17. The gates of the PMOS transistors M18 and M19 are connected, and the connection is connected to the drain of the PMOS transistor M19. The gate of the NMOS transistor M20 is connected to a connection portion between the gates of the NMOS transistors M1 and M2.

一方、出力電流モニタ回路５ａは、ＰＭＯＳトランジスタＭ１０，Ｍ１１，Ｍ１３及びＮＭＯＳトランジスタＭ１２，Ｍ１４で構成されている。
出力電流モニタ回路５ａにおいて、電源電圧Ｖｂａｔと接地電圧との間に、ＰＭＯＳトランジスタＭ１０、Ｍ１１及びＮＭＯＳトランジスタＭ１２が直列に接続され、ドライバトランジスタＭ７のドレインと接地電圧との間にＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１４が直列に接続されている。ＰＭＯＳトランジスタＭ１１及びＭ１３のゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１３のドレインに接続されている。また、ＮＭＯＳトランジスタＭ１２及びＭ１４のゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１２のドレインに接続されると共に、カップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ１５のゲートに接続されている。 On the other hand, the output current monitor circuit 5a is composed of PMOS transistors M10, M11, M13 and NMOS transistors M12, M14.
In the output current monitor circuit 5a, PMOS transistors M10 and M11 and an NMOS transistor M12 are connected in series between the power supply voltage Vbat and the ground voltage, and the PMOS transistor M13 and NMOS are connected between the drain of the driver transistor M7 and the ground voltage. Transistor M14 is connected in series. The gates of the PMOS transistors M11 and M13 are connected, and the connection is connected to the drain of the PMOS transistor M13. The gates of the NMOS transistors M12 and M14 are connected, and the connection is connected to the drain of the NMOS transistor M12 and to the gate of the NMOS transistor M15 through the coupling capacitor C1.

なお、定電流バイアス回路３、差動増幅器８、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１６，Ｍ１８，Ｍ１９は誤差増幅回路部をなす。また、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１６，Ｍ１８，Ｍ１９は増幅回路をなし、ＰＭＯＳトランジスタＭ１６は増幅部を、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１８，Ｍ１９は電流源をなす。 The constant current bias circuit 3, the differential amplifier 8, the NMOS transistors M15, M17, and M20 and the PMOS transistors M16, M18, and M19 form an error amplification circuit unit. The NMOS transistors M15, M17, and M20 and the PMOS transistors M16, M18, and M19 form an amplification circuit, the PMOS transistor M16 forms an amplification unit, and the NMOS transistors M15, M17, and M20 and the PMOS transistors M18 and M19 form a current source.

このような構成において、ドライバトランジスタＭ７のゲートノードの電流を駆動するＮＭＯＳトランジスタＭ１５のゲートを差動増幅器８の駆動電流を駆動するＮＭＯＳトランジスタＭ２のゲートと分割して、ＮＭＯＳトランジスタＭ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１８，Ｍ１９が定電流バイアス回路３に設定された電流をカレントミラー回路でＮＭＯＳトランジスタＭ１５の駆動電流に変換する。 In such a configuration, the gate of the NMOS transistor M15 that drives the current of the gate node of the driver transistor M7 is divided from the gate of the NMOS transistor M2 that drives the driving current of the differential amplifier 8, and the NMOS transistors M17 and M20 and the PMOS are divided. The transistors M18 and M19 convert the current set in the constant current bias circuit 3 into a drive current for the NMOS transistor M15 by the current mirror circuit.

出力電流モニタ回路５ａの接続部Ｂは、カップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ１５及びＭ１７の各ゲートにＡＣ接続される。図３の場合と同じ動作原理で出力電圧Ｖｏｕｔの変動に対する応答特性が向上する。また、ドライバトランジスタＭ７の出力電流減少方向への変化時にも差動増幅器８の駆動電流、すなわち駆動電流の減少がないため、出力電圧Ｖｏｕｔの変動に対する応答特性の悪化がない。このように、図３の場合よりもドライバトランジスタＭ７の出力電流減少方向への変動時の応答速度を向上させることができる。 The connection portion B of the output current monitor circuit 5a is AC-connected to the gates of the NMOS transistors M15 and M17 via the coupling capacitor C1. Response characteristics with respect to fluctuations in the output voltage Vout are improved by the same operating principle as in FIG. In addition, since the drive current of the differential amplifier 8, that is, the drive current does not decrease even when the driver transistor M7 changes in the direction of decreasing the output current, there is no deterioration in the response characteristics with respect to the fluctuation of the output voltage Vout. In this way, the response speed when the driver transistor M7 changes in the direction of decreasing the output current can be improved as compared with the case of FIG.

第４の実施の形態．
前記第１及び第２の各実施の形態において、ドライバトランジスタＭ７の出力電流減少方向への変動時における誤差増幅器８の駆動電流の減少を一定の減少幅以下に押さえるようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図６は、本発明の第４の実施の形態における定電圧電源装置の例を示した回路図である。なお、図６では、図２の場合を例にして示しており、図１、図３及び図４の場合も同様であるのでその説明を省略する。また、図６では、図２と同じものは又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。 Fourth embodiment.
In each of the first and second embodiments, the decrease in the drive current of the error amplifier 8 when the driver transistor M7 fluctuates in the direction of decreasing the output current may be suppressed to a certain decrease or less. This is the fourth embodiment of the present invention.
FIG. 6 is a circuit diagram showing an example of a constant voltage power supply device according to the fourth embodiment of the present invention. Note that FIG. 6 shows the case of FIG. 2 as an example, and the same applies to the cases of FIGS. In FIG. 6, the same or similar parts as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted here, and only differences from FIG. 2 will be described.

図６における図２との相違点は、ＮＭＯＳトランジスタＭ２５と、ＮＭＯＳトランジスタＭ２５から所定の定電流が供給されるようにＮＭＯＳトランジスタＭ２５の動作制御を行う第２定電流バイアス回路９を追加したことにある。これに伴って、図２の差動増幅器８を差動増幅器８ｅにし、図２の定電圧制御回路４を定電圧制御回路４ｅにし、図２の定電圧電源装置１を定電圧電源装置１ｅにした。 6 differs from FIG. 2 in that an NMOS transistor M25 and a second constant current bias circuit 9 for controlling the operation of the NMOS transistor M25 so that a predetermined constant current is supplied from the NMOS transistor M25 are added. is there. Accordingly, the differential amplifier 8 of FIG. 2 is changed to the differential amplifier 8e, the constant voltage control circuit 4 of FIG. 2 is changed to the constant voltage control circuit 4e, and the constant voltage power supply device 1 of FIG. 2 is changed to the constant voltage power supply device 1e. did.

図６において、ＮＭＯＳトランジスタＭ２５はＮＭＯＳトランジスタＭ２に並列に接続され、ＮＭＯＳトランジスタＭ２５のゲートは第２定電流バイアス回路９に接続されている。定電流バイアス回路３の出力端とＮＭＯＳトランジスタＭ２のゲートとの接続部をカップリングコンデンサＣ１でＡＣ接続することによりドライバトランジスタＭ７の出力電流減少方向への出力電圧Ｖｏｕｔの変動時にも、差動増幅器８ｅは、ＮＭＯＳトランジスタＭ２５から駆動電流が供給されて駆動電流が補償されるため、必要以上に駆動電流が減少することを防止できる。なお、第２定電流バイアス回路９及びＮＭＯＳトランジスタＭ２５は第２電流源をなす。 In FIG. 6, the NMOS transistor M25 is connected in parallel to the NMOS transistor M2, and the gate of the NMOS transistor M25 is connected to the second constant current bias circuit 9. By connecting the connection between the output terminal of the constant current bias circuit 3 and the gate of the NMOS transistor M2 with a coupling capacitor C1, the differential amplifier can be used even when the output voltage Vout of the driver transistor M7 varies in the direction of decreasing the output current. In 8e, since the drive current is supplied from the NMOS transistor M25 to compensate the drive current, it is possible to prevent the drive current from being reduced more than necessary. The second constant current bias circuit 9 and the NMOS transistor M25 form a second current source.

本発明の第１の実施の形態における定電圧電源装置の例を示した回路図である。It is the circuit diagram which showed the example of the constant voltage power supply device in the 1st Embodiment of this invention. 本発明の第１の実施の形態における定電圧電源装置の他の例を示した回路図である。It is the circuit diagram which showed the other example of the constant voltage power supply device in the 1st Embodiment of this invention. 本発明の第２の実施の形態における定電圧電源装置の例を示した回路図である。It is the circuit diagram which showed the example of the constant voltage power supply device in the 2nd Embodiment of this invention. 本発明の第２の実施の形態における定電圧電源装置の他の例を示した回路図である。It is the circuit diagram which showed the other example of the constant voltage power supply device in the 2nd Embodiment of this invention. 本発明の第３の実施の形態における定電圧電源装置の例を示した回路図である。It is the circuit diagram which showed the example of the constant voltage power supply device in the 3rd Embodiment of this invention. 本発明の第４の実施の形態における定電圧電源装置の例を示した回路図である。It is the circuit diagram which showed the example of the constant voltage power supply device in the 4th Embodiment of this invention. 従来の定電圧電源装置の例を示した図である。It is the figure which showed the example of the conventional constant voltage power supply device.

符号の説明Explanation of symbols

１，１ａ〜１ｅ定電圧電源装置
２基準電圧発生回路
３定電流バイアス回路
４，４ｂ，４ｄ，４ｅ定電圧制御回路
５，５ａ出力電流モニタ回路
７定電流源
８，８ｅ差動増幅器
９第２定電流バイアス回路
１０直流電源
１１負荷
Ｍ７ドライバトランジスタ
Ｃ１カップリングコンデンサ
1, 1a to 1e constant voltage power supply device 2 reference voltage generation circuit 3 constant current bias circuit 4, 4b, 4d, 4e constant voltage control circuit 5, 5a output current monitor circuit 7 constant current source 8, 8e differential amplifier 9 second Constant current bias circuit 10 DC power supply 11 Load M7 Driver transistor C1 Coupling capacitor

Claims

入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う差動増幅器を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記差動増幅器に流れる駆動電流を供給する第１電流源の出力電流を制御して該差動増幅器の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、
制御電極及び電流入力端が前記ドライバトランジスタの制御電極及び電流入力端に対応して接続され、前記ドライバトランジスタの出力電流に比例した電流を出力する第１トランジスタと、
電流入力端が該第１トランジスタの電流出力端に接続された、該第１トランジスタの電流出力端の電圧を制御するための第２トランジスタと、
該第２トランジスタから出力される電流を電圧に変換する電流−電圧変換回路部と、
前記第１トランジスタの電流出力端の電圧が前記電圧Ｖｏｕｔになるように、前記第２トランジスタの動作制御を行う制御回路部と、
前記電流−電圧変換回路部で変換された電圧と前記第１電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えることを特徴とする定電圧電源装置。 In the constant voltage power supply apparatus that converts the voltage Vbat input to the input terminal IN into a predetermined voltage and outputs the voltage from the output terminal OUT.
A driver transistor for controlling a current output from the input terminal IN to the output terminal OUT;
An output voltage detection circuit unit that detects the voltage Vout of the output terminal OUT, generates and outputs a voltage Vd that is proportional to the detected voltage Vout;
A reference voltage generation circuit unit that generates and outputs a predetermined reference voltage Vr;
An error amplifier circuit unit having a differential amplifier for controlling the operation of the driver transistor so that the proportional voltage Vd from the output voltage detection circuit unit becomes the reference voltage Vr;
A drive current that controls the response speed of the differential amplifier by controlling the output current of the first current source that supplies the drive current flowing through the differential amplifier according to the current value of the output current io from the output terminal OUT. A control circuit unit;
With
The drive current control circuit unit includes:
A first transistor having a control electrode and a current input terminal connected to the control electrode and the current input terminal of the driver transistor, and outputting a current proportional to an output current of the driver transistor;
A second transistor for controlling the voltage of the current output terminal of the first transistor, the current input terminal of which is connected to the current output terminal of the first transistor;
A current-voltage conversion circuit unit for converting a current output from the second transistor into a voltage;
A control circuit unit for controlling the operation of the second transistor so that the voltage at the current output terminal of the first transistor becomes the voltage Vout;
A coupling capacitor that AC-couples the voltage converted by the current-voltage conversion circuit unit and the control electrode of the first current source;
A constant voltage power supply device comprising:

前記誤差増幅回路部は、差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を備え、前記カップリングコンデンサは、前記電流−電圧変換回路部で変換された電圧と、該増幅回路に流れる電流を供給する第３電流源の制御電極とをＡＣ結合し、前記駆動電流制御回路部は、前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて前記増幅回路に流れる駆動電流を制御し前記増幅回路の応答速度を制御することを特徴とする請求項１記載の定電圧電源装置。 The error amplifier circuit unit includes at least one stage of amplifier circuit that amplifies the output signal of the differential amplifier and outputs the amplified signal to the control electrode of the driver transistor, and the coupling capacitor is converted by the current-voltage conversion circuit unit AC voltage is coupled to the control electrode of the third current source that supplies the current flowing through the amplifier circuit, and the drive current control circuit unit is responsive to the current value of the output current io from the output terminal OUT. 2. The constant voltage power supply device according to claim 1, wherein a drive current flowing through the amplifier circuit is controlled to control a response speed of the amplifier circuit .

入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う差動増幅器を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記差動増幅器に流れる駆動電流を供給する第１電流源の出力電流を制御して該差動増幅器の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、
制御電極及び電流入力端が前記ドライバトランジスタの制御電極及び電流入力端に対応して接続され、前記ドライバトランジスタの出力電流に比例した電流を出力する第３トランジスタと、
電流入力端が前記出力端子に、電流出力端が該第３トランジスタの電流出力端にそれぞれ接続された、２つのカレントミラー回路が直列に接続されてなるカレントミラー回路部と、
前記第３トランジスタの電流出力端に直列に接続された、前記２つのカレントミラー回路における各トランジスタの接続部と、前記第１電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えることを特徴とする定電圧電源装置。 In the constant voltage power supply apparatus that converts the voltage Vbat input to the input terminal IN into a predetermined voltage and outputs the voltage from the output terminal OUT.
A driver transistor for controlling a current output from the input terminal IN to the output terminal OUT;
An output voltage detection circuit unit that detects the voltage Vout of the output terminal OUT, generates and outputs a voltage Vd that is proportional to the detected voltage Vout;
A reference voltage generation circuit unit that generates and outputs a predetermined reference voltage Vr;
An error amplifier circuit unit having a differential amplifier for controlling the operation of the driver transistor so that the proportional voltage Vd from the output voltage detection circuit unit becomes the reference voltage Vr;
A drive current that controls the response speed of the differential amplifier by controlling the output current of the first current source that supplies the drive current flowing through the differential amplifier according to the current value of the output current io from the output terminal OUT. A control circuit unit;
With
The drive current control circuit unit includes:
A third transistor for connecting a control electrode and a current input terminal corresponding to the control electrode and the current input terminal of the driver transistor, and outputting a current proportional to an output current of the driver transistor;
A current mirror circuit unit in which two current mirror circuits are connected in series, each having a current input terminal connected to the output terminal and a current output terminal connected to the current output terminal of the third transistor;
A coupling capacitor that is connected in series to the current output terminal of the third transistor and that AC-couples the connection of each transistor in the two current mirror circuits and the control electrode of the first current source;
Constant voltage power supply you comprising: a.

前記誤差増幅回路部は、差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を備え、前記カップリングコンデンサは、前記２つのカレントミラー回路における各トランジスタの接続部と、該増幅回路に流れる駆動電流を供給する第３電流源の制御電極とをＡＣ結合して、前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて前記増幅回路に流れる駆動電流を制御し前記増幅回路の応答速度を制御することを特徴とする請求項３記載の定電圧電源装置。 The error amplification circuit section includes at least one amplification circuit that amplifies the output signal of the differential amplifier and outputs the amplified signal to the control electrode of the driver transistor, and the coupling capacitor includes each transistor in the two current mirror circuits. Are connected to the control electrode of the third current source that supplies the drive current flowing through the amplifier circuit, and the drive current flows through the amplifier circuit according to the current value of the output current io from the output terminal OUT. 4. The constant voltage power supply device according to claim 3, wherein a current is controlled to control a response speed of the amplifier circuit .

入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う、差動増幅器及び該差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記増幅回路に流れる駆動電流を供給する第３電流源の出力電流を制御して該誤差増幅回路部の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、
制御電極及び電流入力端が前記ドライバトランジスタの制御電極及び電流入力端に対応して接続され、前記ドライバトランジスタの出力電流に比例した電流を出力する第３トランジスタと、
電流入力端が前記出力端子に、電流出力端が該第３トランジスタの電流出力端にそれぞれ接続された、２つのカレントミラー回路が直列に接続されてなるカレントミラー回路部と、
前記第３トランジスタの電流出力端に直列に接続された、前記２つのカレントミラー回路における各トランジスタの接続部と、前記第３電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えることを特徴とする定電圧電源装置。 In the constant voltage power supply apparatus that converts the voltage Vbat input to the input terminal IN into a predetermined voltage and outputs the voltage from the output terminal OUT.
A driver transistor for controlling a current output from the input terminal IN to the output terminal OUT;
An output voltage detection circuit unit that detects the voltage Vout of the output terminal OUT, generates and outputs a voltage Vd that is proportional to the detected voltage Vout;
A reference voltage generation circuit unit that generates and outputs a predetermined reference voltage Vr;
A differential amplifier for controlling the operation of the driver transistor so that the proportional voltage Vd from the output voltage detection circuit unit becomes the reference voltage Vr, and a control electrode of the driver transistor by amplifying an output signal of the differential amplifier An error amplification circuit unit having at least one stage of amplification circuit that outputs to
A drive current that controls the response speed of the error amplifier circuit section by controlling the output current of the third current source that supplies the drive current flowing through the amplifier circuit according to the current value of the output current io from the output terminal OUT. A control circuit unit;
With
The drive current control circuit unit includes:
A third transistor for connecting a control electrode and a current input terminal corresponding to the control electrode and the current input terminal of the driver transistor, and outputting a current proportional to an output current of the driver transistor;
A current mirror circuit unit in which two current mirror circuits are connected in series, each having a current input terminal connected to the output terminal and a current output terminal connected to the current output terminal of the third transistor;
A coupling capacitor that is connected in series to the current output terminal of the third transistor and that AC-couples the connection of each transistor in the two current mirror circuits and the control electrode of the third current source;
Constant voltage power supply unit, characterized in that it comprises a.

前記駆動電流制御回路部は、前記出力電流ｉｏが増加すると前記増幅回路に流れる駆動電流を増加させて前記誤差増幅回路部の応答速度を上昇させ、前記出力電流ｉｏが減少すると前記増幅回路に流れる駆動電流を減少させて前記誤差増幅回路部の応答速度を低下させることを特徴とする請求項２、４又は５記載の定電圧電源装置。 When the output current io increases , the drive current control circuit unit increases the drive current flowing through the amplifier circuit to increase the response speed of the error amplifier circuit unit, and when the output current io decreases, the drive current control circuit unit flows through the amplifier circuit. 6. The constant voltage power supply apparatus according to claim 2, wherein the drive current is reduced to reduce the response speed of the error amplifying circuit section.

前記差動増幅器は、所定の駆動電流を差動対に供給する第２電流源を備えることを特徴とする請求項１、２、３、４、５又は６記載の定電圧電源装置。 7. The constant voltage power supply device according to claim 1, wherein the differential amplifier includes a second current source that supplies a predetermined drive current to the differential pair .