JP4166105B2

JP4166105B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4166105B2
Application number: JP2003059905A
Authority: JP
Inventors: 達也藤田; 利典杉原; 久雄越智; 雅司川崎; 英男大野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-03-06
Filing date: 2003-03-06
Publication date: 2008-10-15
Anticipated expiration: 2023-03-06
Also published as: JP2004273614A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関している。
【０００２】
【従来の技術】
液晶表示装置の表示パネルに用いられる薄膜トランジスタの半導体部分は、通常、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐｏｌｙ−Ｓｉ）から形成されている。
【０００３】
これらの半導体材料は可視光を吸収するため、光の照射によって半導体中に電子・正孔対が形成され、トランジスタ特性が劣化する。具体的には、トランジスタがオフ状態にあるときでも、光の照射によって半導体層のチャネル領域にキャリアが生成され、ソース領域とドレイン領域との間に電流が流れる。オフ時のトランジスタを流れる電流は「オフリーク電流」と呼ばれ、この値が大きいと、表示バネルが正常に動作しないという問題がある。このため、光が半導体層を照射しないように遮光膜のパターンを形成することが行われている。しかし、遮光膜のパターンを形成するには、遮光膜の堆積工程やフォトリソグラフィ・エッチング工程が必要になるため、工程が煩雑になる。
【０００４】
このような問題を解決するため、近年、禁制帯幅（バンドギャップ）が３．４ｅＶと広い直接遷移型の半導体である酸化亜鉛（ＺｎＯ）やＺｎＯを主成分とした化合物半導体から形成した透明トランジスタが注目されている。このような透明トランジスタでは、半導体のバンドギャップが可視光帯域の光エネルギよりも大きく、可視光を吸収しないため、光の照射を受けてもオフリーク電流は増大しないという利点を有し、注目されている。
【０００５】
ＺｎＯを半導体層に用いたスタガ型薄膜トランジスタは、例えば、特許文献１に開示されている。図１を参照しながら、ＺｎＯを半導体層に用いたスタガ型薄膜トランジスタの構成を説明する。
【０００６】
図１の薄膜トランジスタは、絶縁性基板１上に形成されたソース電極２０ａおよびドレイン電極２０ｂと、ソース・ドレイン電極２０ａ、２０ｂに接触するように配置されたＺｎＯ層４と、ＺｎＯ層４上に積層されたゲート絶縁層５およびゲート電極６とを備えている。
【０００７】
この薄膜トランジスタは、ＺｎＯ層４の下方にソース・ドレイン電極２０ａ、２０ｂを有し、かつ、ＺｎＯ層４の上方にゲート電極６を有するスタガ構成を備えている。このようなスタガ型薄膜トランジスタを形成するには、ソース・ドレイン電極材料膜をパターニングする工程と、ＺｎＯ膜、ゲート絶縁材料膜、およびゲート電極材料膜の積層体をパターニングする工程とが必要であるが、そのために必要なフォトリソグラフィ工程でのマスクアライメントは最低２回であり、製造コストの削減が期待できる。
【０００８】
一方、近年の表示パネルの大型化および高精細化に伴って、ソース・ドレイン電極２０ａ、２０ｂやソース電極２０ａと一体的に形成されるソースバス配線の材料として、電気抵抗がより低い金属を用いることが求められている。このために、従来から広く用いられているＴａなどの高融点金属よりも比抵抗が低いアルミニウム（Ａｌ）またはＡｌを主成分とするＡｌ合金が注目されている。
【０００９】
【特許文献１】
特開２０００−１５０９００号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、本発明者の検討によると、図１に示されるスタガ型薄膜トランジスタのソース・ドレイン電極２０ａ、２０ｂのための導電材料としてＡｌを用いた場合、ソース・ドレイン電極２０ａ、２０ｂとＺｎＯ層４との接触部において、ソース・ドレイン電極２０ａ、２０ｂに一部欠落などの欠陥・不良が生じることがわかった。
【００１１】
このよう欠陥・不良は、現像液などの電解質を含んだ溶液や大気中に水分と薄膜トランジスタとが接触することにより発生した。このため、ソース・ドレイン電極２０ａ、２０ｂとＺｎＯ層４との接触部で局部電池反応が生じ、その結果、電蝕反応が進行して断線等の不良を引き起こしてしまうと考えられる。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、ＺｎＯから半導体層を形成し、かつ、電極・配線材料としてアルミニウム用いた場合でも電蝕による欠陥・不良が生じない半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による半導体装置は、基板と、前記基板に支持されている少なくとも１つの電極と、前記電極の上面の少なくとも一部に接触する半導体層とを備えた半導体装置であって、前記電極は、第１導電材料から形成された第１導電層と、前記第１導電層の上面と前記半導体層との間に配置され、前記第１導電材料とは異なる第２導電材料から形成された第２導電層と、前記半導体層の下面と前記第１導電層の側面との間に位置する絶縁性保護層とを有している。
【００１４】
ある好ましい実施形態において、前記半導体層は、バンドギャップが３ｅＶ以上の半導体から形成されている。
【００１５】
ある好ましい実施形態において、前記半導体層は、ＺｎＯまたはＺｎＯを主成分とした化合物半導体から形成されている。
【００１６】
ある好ましい実施形態において、前記第１導電体材料は、主としてアルミニウムを含む。
【００１７】
ある好ましい実施形態において、前記絶縁性保護層は、前記第１導電材料の酸化物および／または窒化物から形成されている。
【００１８】
ある好ましい実施形態において、前記第１導電材料の比抵抗は、前記第２導電材料の比抵抗よりも低く、前記第２導電材料は前記第１導電材料に比べて局部電池反応による腐食が生じにくい。
【００１９】
ある好ましい実施形態において、前記第２導電材料と前記半導体層との間でオーミック性を有する接触が生じている。
【００２０】
ある好ましい実施形態において、前記第２導電材料は、第ＩＶ族、第Ｖ族、もしくは第ＶＩ族の金属またはこれらの金属の窒化物である。
【００２１】
ある好ましい実施形態において、前記金属は、Ｔｉ、Ｔａ、およびＭｏからなる群から選択された少なくとも１つの金属である。
【００２２】
ある好ましい実施形態において、前記少なくとも１つの電極は、前記基板上において離れた位置に形成された２つの電極を含んでいる。
【００２３】
ある好ましい実施形態において、前記２つの電極の各々における前記絶縁性保護層は、前記基板上において連続している。
【００２４】
ある好ましい実施形態において、前記絶縁性保護層は、可視光を透過する材料から形成されている。
【００２５】
ある好ましい実施形態において、前記絶縁性保護層は、ＳｉＯ₂、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₃、およびＳｉＮｘ（０≦ｘ＜３）からなる群から選択された少なくとも１つの絶縁材料から形成されている。
【００２６】
ある好ましい実施形態において、前記半導体層の上面側に配置され、前記半導体層と接触する第２の電極を更に有している。
【００２７】
ある好ましい実施形態において、前記２つの電極は、それぞれ、ソース電極およびドレイン電極であり、前記第２の電極は、前記半導体層の上面に形成されたゲート絶縁膜を介して前記半導体層に対向するゲート電極である。
【００２８】
本発明の表示装置は、上記のいずれかに記載の半導体装置を備えている。
【００２９】
本発明による半導体装置の製造方法は、少なくとも１つの電極を基板上に形成する工程と、前記電極を覆うように半導体層を形成する工程とを含む半導体装置の製造方法であって、前記電極を形成する工程は、第１導電材料の膜を形成する工程と、前記第１導電材料以外の第２導電材料の膜を前記第１導電層材料の膜の上に堆積する工程と、前記２つの膜をパターニングすることにより、前記第１導電材料から形成された第１導電層と、前記第２導電材料から形成された第２導電層とを含む積層構造を形成する工程と、前記第１導電層の側面の少なくとも一部を覆う絶縁性保護層を形成する工程とを含む。
【００３０】
ある好ましい実施形態において、前記２つの膜をパターニングする工程は、前記２つの膜の上にレジストマスクを堆積する工程と、前記２つの膜のうちレジストマスクで覆われてない部分をエッチングする工程とを含む。
【００３１】
ある好ましい実施形態において、前記絶縁性保護層を形成する工程は、前記第１導電層の側面を酸化および／または窒素する工程を含む。
【００３２】
ある好ましい実施形態において、前記絶縁性保護層を形成する工程は、前記レジストマスクを除去する前に、絶縁膜を基板上に堆積する工程と、前記レジストマスクを除去することにより、前記絶縁膜の不要部分のリフトオフを行い、前記絶縁膜の一部を前記第１導電層の側面に残置する工程とを含む。
【００３３】
本発明による他の半導体装置は、基板と、前記基板に支持されている少なくとも１つの電極と、前記電極の上面の少なくとも一部に接触する半導体層とを備えた半導体装置であって、前記半導体層は、ＺｎＯまたはＺｎＯを主成分とした化合物半導体から形成されており、前記電極は、アルミニウムを主成分とする第１導電材料から形成された第１導電層と、前記第１導電層の上面と前記半導体層との間に配置され、前記第１導電材料とは異なる第２導電材料から形成された第２導電層とを有しており、前記第２導電材料は、前記第１導電材料に比べて局部電池反応による腐食が生じにくい。
【００３４】
ある好ましい実施形態において、前記第２導電層は、前記第１導電層の上面および側面の両方を覆っている。
【００３５】
ある好ましい実施形態において、前記少なくとも１つの電極は、前記基板上において離れた位置に形成された２つの電極を含んでおり、前記２つの電極の各々における前記第２導電層は、前記基板上において電気的に分離されている。
【００３６】
ある好ましい実施形態において、前記第２導電材料と前記半導体層との間でオーミック性を有する接触が生じている。
【００３７】
ある好ましい実施形態において、前記第２導電材料は、第ＩＶ族、第Ｖ族、もしくは第ＶＩ族の金属またはこれらの金属の窒化物である。
【００３８】
ある好ましい実施形態において、前記金属は、Ｔｉ、Ｔａ、およびＭｏからなる群から選択された少なくとも１つの金属である。
【００３９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の好ましい実施形態を説明する。
【００４０】
（実施形態１）
まず、図２を参照しながら、本発明による半導体装置の第１の実施形態の構成を説明する。本実施形態の半導体装置は、液晶表示装置などの表示パネルに好適に用いられるアクティブマトリクス基板である。
【００４１】
なお、本明細書における「半導体装置」の用語は、基板上に形成された薄膜トランジスタなどの半導体素子そのものを指し示すのではなく、薄膜トランジスタなどの半導体素子が形成された基板を備える構造物、または当該構造物を備えた装置を広く指し示すものとする。また、基板上に形成される半導体素子は、薄膜トランジスタなどの三端子素子に限定されず、発光素子やスイッチング素子として機能するダイオードをも含むものとする。
【００４２】
以下、簡単のため、複数の薄膜トランジスタが行および列からなるマトリクス状に配列されたアクティブマトリクス基板上の単一の薄膜トランジスタに着目して本実施形態を詳述する。図面には、単一の薄膜トランジスタのみを記載しているが、実際の基板上には複数の薄膜トランジスタが形成されている。
【００４３】
本実施形態の半導体装置は、図２に示すように、基板１と、基板１に支持されたソース電極２０ａおよびドレイン電極２０ｂと、ソース・ドレイン電極２０ａ、２０ｂの各々の上面の少なくとも一部に接触する半導体層４とを備えている。半導体層４の上には、ゲート絶縁膜５およびゲート電極６がこの順序で積層されており、薄膜トランジスタか構成されている。なお、図示してはいないが、現実のアクティブマトリクス基板には、上記の薄膜トランジスタに接続されたソースバスライン、ゲートバスライン、および画素電極が形成されており、また、これらを覆う絶縁膜や配向膜が堆積されている。
【００４４】
本実施形態における基板１は、液晶表示装置用の無アルカリガラス（コーニング社製１７３７ガラス）から形成されている。基板１は、ガラスやプラスチックなどの透明材料から形成することが好ましいが、用途によっては、必ずしも透明な絶縁性材料から形成される必要はない。
【００４５】
半導体層４は、ＺｎＯから形成されている。前述したように、ＺｎＯは、バンドギャップが３ｅＶを超える化合物半導体であり、可視光を透過する。透過型の液晶表示装置に用いるアクティブマトリクス基板は、背面側に可視光の光源（バックライト）を配置するため、図示されている薄膜トランジスタもバックライトからの光で照射されることになる。従来のようにシリコンを用いて形成した薄膜トランジスタの場合、バックライトからの光が薄膜トランジスタを照射しないように遮光膜を適切に配置する必要があるが、本実施形態では、そのような必要はない。
【００４６】
ゲート絶縁層５は、ＳｉＯ₂から形成され、ゲート電極６は、Ａｌから形成されている。これらゲート絶縁層５およびゲート電極６の材料は、ここに示したものに限定されず、適宜最適な材料を選択して、用いることができる。
【００４７】
ソース・ドレイン電極２０ａ、２０ｂの各々は、アルミニウム（Ａｌ）から形成された第１導電層２と、チタニウム（Ｔｉ）から形成された第２導電層３と、第１導電層２および第２導電層３の側面を覆う絶縁性保護層７とを有している。言い換えると、第１導電層２の上面と半導体層４との間には第２導電層３が配置され、第１導電層２の側面と半導体層４の下面との間には絶縁性保護層７が配置されている。
【００４８】
本実施形態では、このように第１導電層２と半導体層４との直接的な接触が避けられているため、第１導電層２にＡｌを用い、半導体層４にＺｎＯを用いた場合でも、局部電池反応による電蝕が生じないため、ソース・ドレイン電極２０ａ、２０ｂの断線などの欠陥・不良の発生を防止することができる。
【００４９】
第２導電層３の材料（第２導電材料）としては、第１導電層２の材料（第１導電材料）に比べて、半導体層４の間で局部電池反応による腐食が生じにくい材料を用いることが好ましく、また、半導体層４との間でオーミック性を有する接触が生じる材料を選択することが好ましい。半導体層４の材料としてＺｎＯやＺｎＯを主成分とする化合物半導体を用いる場合、第２導電材料としては、第ＩＶ族、第Ｖ族、もしくは第ＩＶ族の金属またはこれらの金属の窒化物を用いることが可能であり、これらの金属は、具体的にはＴｉ、Ｔａ、および／またはＭｏである。
【００５０】
半導体層４の材料として、ＺｎＯやＺｎＯを主成分とする化合物半導体以外の半導体を用いる場合は、その半導体との間で電蝕が生じにくく、かつ、オーミック接触の可能な材料を適宜選択すればよい。
【００５１】
第２導電層３の厚さは、第１導電層２と半導体層４との間にあって電蝕防止効果を発揮し得る大きさを有しておればよい。また、第２導電層３を厚く形成しすぎると、第２導電材料の堆積に要する工程時間が長くなるため、好ましくない。第２導電層３の厚さは、例えば３０ｎｍ以上２００ｎｍ以下の範囲に設定され得る。
【００５２】
第１導電層２の材料（第１導電材料）は、比抵抗が低いという観点から純度の高いアルミニウムを使用しているが、この代わりに添加物が付与されたアルミニウム合金などを用いても良い。アルミニウムには、温度の高いプロセスを経ると、ヒロックが成長しやすいという問題があるが、本実施形態のように、上面を第２導電層３で覆い、かつ側面を絶縁性保護層７で覆うことにより、ヒロックの発生・成長を抑制する効果も得られる。配線抵抗をより低くするためには、第１導電層２を厚く形成することが好ましく、液晶表示装置が大画面化すると、今までよりも第１導電層２を厚く形成することが必要になる。第１導電層２が厚くなるほど、第２導電層２の側面から成長するヒロックによる短絡などが問題になり得るが、本実施形態のように側面が絶縁性保護層７で覆われていると、そのようなヒロックを効果的に抑制できるという利点が得られる。
【００５３】
第１導電層２の好ましい厚さ範囲は、例えば５０ｎｍ以上７００ｎｍ以下である。第１導電層２が５０ｎｍよりも薄くなると、抵抗低減効果がほんど得られないから好ましくなく、また、第１導電層２が７００ｎｍを超えて厚くなると、表面段差が大きくなりすぎるため、好ましくない。
【００５４】
絶縁性保護層７の厚さは、電蝕防止効果を示すに充分な絶縁性を示す大きさを持つことが好ましい。絶縁性保護層７を厚く形成しすぎると、そのために必要な工程時間が長くなるため、好ましくない。このため、絶縁性保護層７の厚さは、例えば５ｎｍ以上５０ｎｍ以下の範囲に設定され得る。
【００５５】
本実施形態では、絶縁性保護層７を第１導電層２の側面に選択的に形成した絶縁膜から形成している。このため、特別のパターニング工程が不要である。
【００５６】
以下、図２の薄膜トランジスタの製造方法を説明する。
【００５７】
ます、ＤＣスパッタ成膜方法などの薄膜堆積技術を用いて、５０〜７００ｎｍの範囲から選択された厚さ（例えば１００ｎｍ）を有するＡｌ膜を基板１上に堆積した後、Ａｌ膜上に３０〜２００ｎｍの範囲から選択された厚さ（例えば５０ｎｍ）を有するＴｉ膜を堆積する。
【００５８】
次に、図３（ａ）に示すように、上記積層金属膜（Ａｌ／Ｔｉ積層膜）上に、ソース・ドレイン電極およびソース・ドレイン電極２０ａ、２０ｂと一体的に形成される配線の形状を規定するレジストマスク８を形成する。レジストマスク８は、公知のフォトリソグラフィ技術によってフォトレジスト材料を露光・現像することによって作製される。
【００５９】
次に、上記のＡｌ／Ｔｉ積層膜のうちレジストマスク８に覆われていない部分をエッチングすることにより、図３（ａ）に示すような第１導電層２および第２導電層３のＴｉ／Ａｌ積層体を作製する。このエッチングは、好ましくは、プラズマを用いた異方性の高いドライエッチング技術で行う。
【００６０】
次に、Ｔｉ／Ａｌ積層体の側面に対して絶縁性保護層７を形成する。本実施形態では、酸素プラズマ処理により、絶縁性保護層７を形成する。具体的には、まず、基板１をプラズマ処理装置のチャンバー内に挿入し、チャンバー内の圧力が４００〜１０００ｍＴｏｒｒになるよう酸素ガスを導入する。次に、基板１が置かれる下部電極と、それに対向して配置されてい上部電極との間に例えば１３．６ＭＨｚの高周波電界を印加する。投入する電力は、例えば５００〜１０００Ｗの範囲に設定することができる。プラズマ処理装置における上下の電極間に発生した酸素プラズマにより、Ｔｉ／Ａｌ積層体のうちレジストマスク８で覆われていない領域（側面部）が酸化され、その部分に厚さ５〜５０ｎｍ（好ましくは１０〜３０ｎｍ）の絶縁性酸化物が成長し、それによって絶縁性保護層７が形成される。本実施形態における絶縁性保護層７は、Ａｌ₂Ｏ₃部分およびＴｉＯ_x部分から構成されている。より詳細には、絶縁性保護層７のうちのＡｌ₂Ｏ₃部分は第１導電層２の側面を覆い、ＴｉＯ_x部分は第２導電層３の側面を覆っている。ＡｌとＴｉとでは酸化レートが異なるため、絶縁性保護層７のうちのＡｌ₂Ｏ₃部分とＴｉＯ_x部分とでは厚さが異なり得る。
【００６１】
絶縁性保護層７を窒化膜から形成することも可能である。プラズマ処理装置のチャンバー内に窒素を導入し、窒素プラズマでＴｉ／Ａｌ積層体の露出した側面が窒化すればよい。Ｔｉ／Ａｌ積層体の側面を窒化する場合、絶縁性保護層７は、第１導電層２の側面に形成されるＡｌＮから構成されることになる。第２導電層３の側面にはＴｉＮが形成されるが、ＴｉＮは導電性を有するため、絶縁性保護層７としては機能しない。
【００６２】
本実施形態では、プラズマを用いた酸化によって第１導電層２の側面に酸化物を形成したが、陽極酸化法によって、数十ｎｍ程度の酸化物を形成しても良い。陽極酸化は、化成液中に基板１を浸し、７０〜１００Ｖの化成電圧を印加することによって行うことができる。Ａｌの陽極酸化を行う場合、化成液としては、エチレングリコールまたはプロピレングリコールで希釈した酒石酸（ＰＨ：７程度）を用いることが好ましい。このように、Ａｌの陽極酸化にとって最適な条件を採用すると、Ｔｉなどからなる第２導電層３の側面には陽極酸化膜が形成されにくくなる。化成電圧が高くなりにくいため、ソース・ドレイン電極２０ａ、２０ｂにおける第１導電層２の側面に形成されるＡｌ₂Ｏ₃の成長レートも小さい。しかし、Ａｌ₂Ｏ₃の厚さは数十ｎｍ程度もあれば、電蝕反応を抑制する効果は充分に発揮される。また、第２導電層３の側面は酸化膜によって覆われている必要はないため、Ｔｉの陽極酸化膜を形成できなくとも問題ない。
【００６３】
次に、ＣＶＤ法やスパッタ法などの薄膜堆積技術により、ＺｎＯ膜（厚さ：例えば１００ｎｍ）およびＳｉＯ₂膜（厚さ：例えば２００ｎｍ）を基板１上に連続して堆積した後、スパッタ法により、Ａｌ膜（厚さ：例えば１００ｎｍ）をＳｉＯ₂膜上に堆積する。ＺｎＯ膜の堆積にスパッタ法を用いる場合、好ましくは、ＺｎＯの焼結ターゲットを用い、基板温度を例えば２５０℃に保持しながら、ＡｒおよびＯ₂の混合ガス雰囲気中（ガス流量はＡｒ：Ｏ₂＝２：１）でＺｎＯを堆積することができる。この後、必要に応じて熱処理を行ってもよい。
【００６４】
次に、フォトリソグラフィ技術により、ゲート電極・配線のパターンを規定するレジストマスクを形成し、Ａｌ／ＳｉＯ₂／ＺｎＯ積層膜のうちレジストマスクで覆われてない部分を連続的にエッチングする。このエッチングは、好ましくは、プラズマを用いた異方性の高いドライエッチング方法などを用いて実行する。この後、剥離洗浄工程を行い、レジストマスクを除去する。こうして、図２に示すように、半導体層４、ゲート絶縁膜５、およびゲート電極６を形成することができる。
【００６５】
本実施形態の方法によれば、半導体層４、ゲート絶縁膜５、およびゲート電極６が同一の平面レイアウトを有しており、ゲート電極６の下方に半導体層４が存在している。なお、トランジスタ毎に半導体層４を孤立させる場合、ゲート絶縁膜５およびゲート電極６のため膜を堆積する前に、半導体膜をパターニングしてアイランド状の半導体４を得てもよい。
【００６６】
このようにして作製されたスタガ型薄膜トランジスタでは、ＡｌとＺｎＯとの接触が完全に避けることができるため、ＡｌとＺｎＯと間で電蝕反応が生じず、配線不良の発生を防止することができる。
【００６７】
（実施形態２）
以下、図４を参照しながら、本発明による半導体装置の第２の実施形態を説明する。
【００６８】
本実施形態の半導体装置と、実施形態１における半導体装置との相違点は、ソース・ドレイン電極２０ａ、２０ｂの構成にあり、それ以外の点では同様であるため、以下、ソース・ドレイン電極２０ａ、２０ｂの構成およびその作製方法を詳しく説明する。
【００６９】
本実施形態におけるソース・ドレイン電極２０ａ、２０ｂは、図４に示すように、それぞれ。Ａｌから形成された第１導電層２と、Ｔｉから形成された第２導電層３と、第１導電層２および第２導電層３の側面および基板表面を覆う絶縁性保護層７とを有している。実施形態１と同様に、第１導電層２の上面と半導体層４との間には第２導電層３が配置され、第１導電層２の側面と半導体層４の下面との間には絶縁性保護層７が配置されているため、アルミニウムから形成された第１導電層２と半導体層４との直接的な接触が避けられている。
【００７０】
本実施形態で特徴的な点のひとつは、絶縁性保護層７がソース電極２０ａとドレイン電極２０ｂとの間で連続していることにある。
【００７１】
以下、図５（ａ）および（ｂ）を参照しながら、本実施形態の半導体装置の製造方法を説明する。
【００７２】
まず、絶縁性基板１として、無アルカリガラス基板（コーニング社製１７３７ガラス）１を用意し、ＤＣスパッタ成膜方法により、基板１上にＡｌ膜（厚さ：例えば１００ｎｍ）およびＴｉ膜（厚さ：例えば５０ｎｍ）を連続的に堆積する。次に、フォトリソグラフィ工程により、ソース・ドレイン電極２０ａ、２０ｂおよびソース・ドレイン電極２０ａ、２０ｂと一体的に連結された配線の形状を規定するレジストマスク８をＴｉ／Ａｌ積層膜上に作製する。
【００７３】
次に、Ｔｉ／Ａｌ積層膜のうち、レジストマスク８によって覆われていない部分をエッチングし、ソース・ドレイン電極における第１導電層２および第２導電層３を形成する。このエッチングは、好ましくは、反応性イオンエッチング（ＲＩＥ）方式によって行う。具体的には、Ｃｌ₂ガス（圧力：例えば１０ｍＴｏｒｒ）でエッチング装置のチャンバーを満たし、電極間に５ｋＷ程度のＲＦを印加することによって行うことができる。
【００７４】
以上の工程により、図５（ａ）に示す構造を得る。次に、レジストマスク８を除去することなく、ＲＦスパッタリング法またはＣＶＤ法により、本実施形態ではＳｉＯ₂膜（厚さ：３０ｎｍ程度）を基板１上に堆積する（図５（ｂ））。レジストマスク８が基板１上に存在するため、ＳｉＯ₂膜の堆積温度は２００℃以下に設定することが好ましい。
【００７５】
この後、レジストマスク８を剥離する工程を行うことにより、レジストマスク８上のＳｉＯ₂膜の一部をリフトオフで除去する。このリフトオフにより、ＳｉＯ₂膜のうち図５（ｂ）の点線部よりも上に位置する部分がレジストマスク８とともに除去されるため、ソース・ドレイン電極２０ａ、２０ｂにおける第１および第２導電層２、３の側面および基板１の表面を覆うＳｉＯ₂膜が残置されることになる。このようにして残ったＳｉＯ₂が絶縁性保護７として機能する。このように本実施形態では、基板１の上面のうち、ソース・ドレイン電極２０ａ、２０ｂが形成されていない領域が絶縁性保護層７によって覆われている。
【００７６】
次に、ＣＶＤ法やスパッタ法などの薄膜堆積技術により、ＺｎＯ膜（厚さ：例えば１００ｎｍ）およびＳｉＯ₂膜（厚さ：例えば２００ｎｍ）を基板１上に連続して堆積した後、スパッタ法により、Ａｌ膜（厚さ：例えば１００ｎｍ）をＳｉＯ₂膜上に堆積する。
【００７７】
次に、フォトリソグラフィ技術により、ゲート電極・配線のパターンを規定するレジストマスク（不図示）を形成し、Ａｌ／ＳｉＯ₂／ＺｎＯ積層膜のうちレジストマスクで覆われてない部分を連続的にエッチングする。このエッチングは、好ましくは、プラズマを用いた異方性の高いドライエッチング方法により実行する。この後、剥離洗浄工程を行い、レジストマスクを除去する。こうして、図４に示す半導体層４、ゲート絶縁膜５、およびゲート電極６を形成することができる。
【００７８】
以上の方法で作製されたスタガ型薄膜トランジスタでは、ＡｌとＺｎＯとが接触していないため、ＡｌとＺｎＯとの間に電蝕反応が抑制される。
【００７９】
本実施形態では、絶縁性保護層７としてＳｉＯ₂の膜を用いているが、絶縁性保護層７の材料はＳｉＯ₂に限定されない。液晶表示装置の場合、絶縁性保護層７の上に画素電極が形成されるため、透過型の表示を行うには、絶縁性保護層７がバックライトからの光を高い効率で透過する性質を持つことが好ましい。
【００８０】
また、本実施形態における絶縁性保護層７は、ソース電極とドレイン電極との間に連続して存在しているため、その絶縁性が充分に高いことが望まれる。絶縁性保護層７の材料としては、ＳｉＮｘ、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅などの材料が好適である。
【００８１】
上記の実施形態１および２における薄膜トランジスタを液晶表示装置の画像表示領域におけるスイッチング素子として使用する場合、ソース電極２０ａはソースバスライン（信号線）と接続され、ドレイン電極２０ｂは、対応する画素電極に接続される。好ましい態様では、ソースバスラインがソース電極２０ａと一体的に形成され、その場合には、ソースバスラインもソース・ドレイン電極２０ａ、２０ｂと同様の断面構成を有することになる。前述のように、アルミニウムはタンタルなどに比べて比抵抗が小さいため、タンタルからソースバスラインを形成した場合に比べてソースバスラインの配線抵抗を大きく低減することができる。
【００８２】
なお、上記の各実施形態におけるアクティブマトリクス基板を用いて液晶表示装置を作製する場合、公知の製造方法により、対向基板とアクティブマトリクス基板との間に液晶を封止することによって液晶パネルを形成すればよい。
【００８３】
（実施形態３）
次に、図６を参照しながら、本発明による半導体装置の第３の実施形態を説明する。
【００８４】
本実施形態では、薄膜トランジスタではなく、薄膜ダイオードを基板上に形成している。図６に示すように、本実施形態の半導体装置は、基板１と、基板１に支持された第１電極３０と、第１電極３０の上面の少なくとも一部に接触する半導体層４とを備えている。半導体層４の上には、第２電極１２が配置されている。第１電極３０および第２電極１２は、ダイオードのカソードまたはアノードとして機能する。
【００８５】
本実施形態では、半導体層４がＺｎＯから形成されており、半導体層４の下方に位置する第１電極３０が第１導電層１０および第２導電層１１を有し、かつ、側面が絶縁性保護層７によって覆われた構造を有している。
【００８６】
以下、図６の半導体装置の製造方法を説明する。
【００８７】
まず、絶縁性基板１を用意し、その上に、ＤＣスパッタ成膜方法によってＡｌ膜（厚さ：例えば１００ｎｍ）およびＴｉ膜（厚さ：例えば５０ｎｍ）を連続的に堆積する。次に、フォトリソグラフィ工程で、第１電極の形状を規定するレジストマスクをＴｉ／Ａｌ積層膜上に作製する。Ｔｉ／Ａｌ積層膜のうち、レジストマスクで覆わていない部分をエッチングし、第１電極３０の第１導電層１０および第２導電層１１を作製する。ドライエッチングは、反応性イオンエッチング（ＲＩＥ）方式で行う。具体的には、Ｃｌ₂ガス（圧力：１０ｍＴｏｒｒ）でエッチング装置のチャンバーを満たし、電極間に５ｋＷ程度のＲＦを印加することによって行うことができる。
【００８８】
次に、実施形態１と同様の方法で第１導電層１０および第２導電像１１の側面に絶縁性保護層７を形成する。その後、ＣＶＤ又はスパッタ法でＺｎＯからなる半導体層（厚さ：１００ｎｍ）４を堆積し、所定の形状にパターニングする。その後、ＺｎＯとの間でショットキー接合を形成し得る材料（金、白金、Ｎｉなど）からショットキー接合電極（第２電極）１２を形成し、図６に示す薄膜ダイオードを得る。
【００８９】
図６に示す薄膜ダイオードにおいても、ＡｌとＺｎＯとの接触が完全に避けられているため、ＡｌとＺｎＯとの間に電蝕反応が抑制されている。
【００９０】
（実施形態４）
図７は、実施形態２で説明した方法で絶縁性保護層７を形成した点以外は、上記の実施形態３と同様の方法で作製した薄膜ダイオードの断面構成を示している。本実施形態における薄膜ダイオードにおいても、ＡｌとＺｎＯとの接触が完全に避けられているため、ＡｌとＺｎＯとの間に電蝕反応が抑制されている。
【００９１】
以上説明してきた各実施形態では、いずれも、半導体層をＺｎＯから形成しているが、本発明はこれに限定されない。ＺｎＯを主成分とした化合物半導体から半導体層を形成する場合にも本発明の電蝕防止効果を発揮する。また、半導体層としてシリコン層を用いる場合であっても、アルミニウムとシリコンとが直接接触しないことによる種々の効果を奏することができる。アルミニウムとシリコンとは相互拡散しやすく、直接接触した状態で高温の熱処理を行うと、アルミニウムがシリコン層の内部に深く拡散してしまうという問題がある。また、アルミニウムからは、熱処理によってはヒロックを成長しやすく、配線の短絡などを引き起こす可能性がある。しかし、上記実施形態の構成によれば、第１導電層の上面および側面をヒロックが発生しにくい材料から形成した層で覆っているため、第１導電層の材料としてアルミニウムのようにヒロックを発生しやすい材料を用いても、配線の短絡を防止することができる。アルミニウムを主成分とする導電材料は、比抵抗の低い材料であり、電極・配線として好んで用いられる傾向にあるが、ヒロックを形成しやすいという欠点を有している。本発明によれば、第２導電層が第１導電層の上面から延びるヒロックの発生を効果的に抑制する一方、絶縁性保護層が第１導電層の側面から延びるヒロックの発生を効果的に抑制する。なお、第１導電層の厚さが比較的薄い場合は、第１導電層の側面から延びるヒロックの問題はさほど重要ではないが、今後、第１導電層の抵抗を低下させるために第１導電層を厚くしてゆくと、側面からのヒロックが重要な不良要因となり得る。しかし、上記の各実施形態によれば、第１導電層と半導体層との間に配置した絶縁保護層によってこのような側面ヒロックの発生を効果的に抑制できる。
【００９２】
第１導電層の材料（第１導電材料）は、アルミニウムに限定されない。アルミニウムに他の元素が添加された合金や複合材料であっても、ＺｎＯまたはＺｎＯを主成分とした化合物半導体との間で電蝕反応が生じると考えられるため、本発明の構成を採用することによる効果がある。
【００９３】
更に、アルミニウムを実質的に含有しない導電材料から第１導電層を形成する場合であっても、その側面が絶縁性保護層で覆われているため、少なくとも短絡や断線が生じにくいという効果が得られると考えられる。このため、本発明によれば、第１導電層の材料および半導体層の材料の組合せによらず、半導体装置の信頼性が向上すると考えられる。
【００９４】
（実施形態５）
図８を参照しながら、本発明による半導体装置の第５の実施形態を説明する。
【００９５】
本実施形態に特徴的な点は、ソース電極２５ａおよびドレイン電極２５ｂの各々が第１導電層２および第２導電層３の積層構造を有しているが、第１導電層２の側面に絶縁性保護層が存在していない点にある。
【００９６】
本実施形態によれば、第１導電層２の上面と半導体層４の下面との直接的な接触が避けられるが、第１導電層２の側面と半導体層４の下面との間が直接接触している。このため、第１導電層２の上面の面積に比べて第１導電層２の側面の面積が格段に小さい場合や、第１導電層２の側面に形成される自然酸化膜によって第１導電層２と半導体層４との間の電気的抵抗が充分に高い場合、局部電池反応による電蝕をある程度抑制することが可能である。また、本実施形態によれば、絶縁性保護層を形成する工程が不要になるため、製造工程を単純化できるという利点がある。
【００９７】
（実施形態６）
図９を参照しながら、本発明による半導体装置の第６の実施形態を説明する。
【００９８】
本実施形態に特徴的な点は、ソース・ドレイン電極２５ａ、２５ｂが第１導電層２および第２導電層３の積層構造を有しており、しかも、第２導電層３が第１導電層２の側面をも覆っている点にある。
【００９９】
本実施形態によれば、第１導電層２の半導体層４との直接的な接触を避けることができるため、局部電池反応による電蝕をある充分に抑制することができる。ただし、ソース電極２５ａとドレイン電極２５ｂとの間において、第２導電層３を電気的に分離する必要がある。このため、第２導電層３を基板１の上面に堆積した後、フォトリソグラフィ工程およびエッチング工程により、第２導電層３をパターニングする工程が付加的に必要になる。
【０１００】
なお、選択成長法により、第１導電層２の上面および側面にのみに第２導電層３を選択的に成長させることができれば、上記のフォトリソグラフィ工程およびエッチング工程は不要である。
【０１０１】
【発明の効果】
本発明によれば、第１導電層の上面と半導体層との間に第２導電層を配置しているため、第１導電層の材料として半導体層との間で電蝕しやすい材料を用いたとしても、局部電池反応を抑制し、それによって電蝕を抑制することが可能である。更に、第１半導体層の側面と半導体層との間に絶縁性保護層を設けることにより、電蝕防止効果を更に高めるとともに、第１導電層の側面から延びるヒックに起因した断線などを効果的に防止することが可能になる。
【０１０２】
本発明によれば、透明半導体として注目されているＺｎＯやＺｎＯを主成分とする化合物半導体から半導体層を形成し、かつ、電極・配線材料として低抵抗であるが電蝕反応を引き起こしやすいアルミニウムまたはアルミニウム合金を用いることが可能になる。
【図面の簡単な説明】
【図１】従来の半導体装置を示す断面図である。
【図２】本発明による半導体装置の第１の実施形態を示す断面図である。
【図３】（ａ）および（ｂ）は、本発明による半導体装置の第１の実施形態の製造方法を示す工程断面図である。
【図４】本発明による半導体装置の第２の実施形態を示す断面図である。
【図５】（ａ）および（ｂ）は、本発明による半導体装置の第２の実施形態の製造方法を示す工程断面図である。
【図６】本発明による半導体装置の第３の実施形態を示す断面図である。
【図７】本発明による半導体装置の第４の実施形態を示す断面図である。
【図８】本発明による半導体装置の第５の実施形態を示す断面図である。
【図９】本発明による半導体装置の第６の実施形態を示す断面図である。
【符号の説明】
１・・・基板
２・・・ソース・ドレイン電極の第１導電層
３・・・ソース・ドレイン電極の第２導電層
４・・・半導体層
５・・・ゲート絶縁層
６・・・ゲート電極
７・・・絶縁性保護層
８・・・レジストマスク
１０・・・第１電極の第１導電層
１１・・・第１電極の第２導電層
１２・・・第２電極
２０ａ・・・ソース電極
２０ｂ・・・ドレイン電極
２５ａ・・・ソース電極
２５ｂ・・・ドレイン電極
３０・・・第１電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof.
[0002]
[Prior art]
A semiconductor portion of a thin film transistor used for a display panel of a liquid crystal display device is usually made of amorphous silicon (a-Si) or polycrystalline silicon (poly-Si).
[0003]
Since these semiconductor materials absorb visible light, electron-hole pairs are formed in the semiconductor by light irradiation, and transistor characteristics deteriorate. Specifically, even when the transistor is off, carriers are generated in the channel region of the semiconductor layer by light irradiation, and current flows between the source region and the drain region. The current flowing through the transistor when it is off is called “off-leakage current”. If this value is large, there is a problem that the display panel does not operate normally. For this reason, the pattern of the light shielding film is formed so that light does not irradiate the semiconductor layer. However, in order to form the pattern of the light shielding film, a process for depositing the light shielding film and a photolithography / etching process are required, which makes the process complicated.
[0004]
In order to solve such problems, in recent years, a transparent transistor formed of a compound semiconductor mainly composed of zinc oxide (ZnO) or ZnO, which is a direct transition semiconductor having a wide forbidden band (band gap) of 3.4 eV. Is attracting attention. Such a transparent transistor has the advantage that the off-leakage current does not increase even when irradiated with light because the band gap of the semiconductor is larger than the optical energy in the visible light band and does not absorb visible light. Yes.
[0005]
A staggered thin film transistor using ZnO as a semiconductor layer is disclosed in Patent Document 1, for example. A structure of a staggered thin film transistor using ZnO as a semiconductor layer will be described with reference to FIG.
[0006]
The thin film transistor of FIG. 1 is stacked on a source electrode 20a and a drain electrode 20b formed on an insulating substrate 1, a ZnO layer 4 disposed so as to be in contact with the source / drain electrodes 20a and 20b, and the ZnO layer 4. The gate insulating layer 5 and the gate electrode 6 are provided.
[0007]
This thin film transistor has a staggered configuration having source / drain electrodes 20 a and 20 b below the ZnO layer 4 and a gate electrode 6 above the ZnO layer 4. In order to form such a staggered thin film transistor, a process of patterning a source / drain electrode material film and a process of patterning a stacked body of a ZnO film, a gate insulating material film, and a gate electrode material film are necessary. Therefore, the mask alignment in the photolithography process necessary for that is at least twice, and a reduction in manufacturing cost can be expected.
[0008]
On the other hand, with a recent increase in the size and definition of a display panel, a metal having a lower electrical resistance is used as a material for the source / drain electrodes 20a and 20b and the source bus wiring formed integrally with the source electrode 20a. It is demanded. For this reason, aluminum (Al) having a specific resistance lower than that of refractory metals such as Ta, which has been widely used, or an Al alloy containing Al as a main component has attracted attention.
[0009]
[Patent Document 1]
JP 2000-150900 A
[0010]
[Problems to be solved by the invention]
However, according to the study of the present inventor, when Al is used as the conductive material for the source / drain electrodes 20a, 20b of the staggered thin film transistor shown in FIG. 1, the source / drain electrodes 20a, 20b, the ZnO layer 4 and It was found that defects / defects such as partial missing occurred in the source / drain electrodes 20a and 20b.
[0011]
Such defects / defects are caused by the contact between moisture and the thin film transistor in a solution containing an electrolyte such as a developer or in the atmosphere. For this reason, it is considered that a local battery reaction occurs at the contact portion between the source / drain electrodes 20a, 20b and the ZnO layer 4, and as a result, the electrolytic corrosion reaction proceeds to cause defects such as disconnection.
[0012]
The present invention has been made in view of the above circumstances, and its object is to form defects and defects due to electrolytic corrosion even when a semiconductor layer is formed from ZnO and aluminum is used as an electrode / wiring material. There is no semiconductor device to provide.
[0013]
[Means for Solving the Problems]
A semiconductor device according to the present invention is a semiconductor device comprising a substrate, at least one electrode supported by the substrate, and a semiconductor layer in contact with at least a part of the upper surface of the electrode, A first conductive layer formed from a first conductive material; and a second conductive layer disposed between an upper surface of the first conductive layer and the semiconductor layer and formed from a second conductive material different from the first conductive material. A conductive layer; and an insulating protective layer positioned between a lower surface of the semiconductor layer and a side surface of the first conductive layer.
[0014]
In a preferred embodiment, the semiconductor layer is made of a semiconductor having a band gap of 3 eV or more.
[0015]
In a preferred embodiment, the semiconductor layer is made of ZnO or a compound semiconductor containing ZnO as a main component.
[0016]
In a preferred embodiment, the first conductor material mainly includes aluminum.
[0017]
In a preferred embodiment, the insulating protective layer is formed of an oxide and / or nitride of the first conductive material.
[0018]
In a preferred embodiment, the specific resistance of the first conductive material is lower than the specific resistance of the second conductive material, and the second conductive material is less likely to be corroded by a local battery reaction than the first conductive material. .
[0019]
In a preferred embodiment, an ohmic contact is made between the second conductive material and the semiconductor layer.
[0020]
In a preferred embodiment, the second conductive material is a Group IV, Group V, or Group VI metal or a nitride of these metals.
[0021]
In a preferred embodiment, the metal is at least one metal selected from the group consisting of Ti, Ta, and Mo.
[0022]
In a preferred embodiment, the at least one electrode includes two electrodes formed at positions apart on the substrate.
[0023]
In a preferred embodiment, the insulating protective layer in each of the two electrodes is continuous on the substrate.
[0024]
In a preferred embodiment, the insulating protective layer is made of a material that transmits visible light.
[0025]
In a preferred embodiment, the insulating protective layer is made of SiO. ₂ , Al ₂ O _Three , Ta ₂ O _Three , And at least one insulating material selected from the group consisting of SiNx (0 ≦ x <3).
[0026]
In a preferred embodiment, the semiconductor device further includes a second electrode disposed on the upper surface side of the semiconductor layer and in contact with the semiconductor layer.
[0027]
In a preferred embodiment, the two electrodes are a source electrode and a drain electrode, respectively, and the second electrode is opposed to the semiconductor layer through a gate insulating film formed on an upper surface of the semiconductor layer. It is a gate electrode.
[0028]
A display device of the present invention includes any of the semiconductor devices described above.
[0029]
A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device, comprising: a step of forming at least one electrode on a substrate; and a step of forming a semiconductor layer so as to cover the electrode. Forming the first conductive material film; depositing a second conductive material film other than the first conductive material on the first conductive layer material film; and Patterning a film to form a laminated structure including a first conductive layer formed from the first conductive material and a second conductive layer formed from the second conductive material; and Forming an insulating protective layer covering at least part of the side surface of the layer.
[0030]
In a preferred embodiment, the steps of patterning the two films include depositing a resist mask on the two films, and etching a portion of the two films not covered by the resist mask. including.
[0031]
In a preferred embodiment, the step of forming the insulating protective layer includes a step of oxidizing and / or nitrogen a side surface of the first conductive layer.
[0032]
In a preferred embodiment, the step of forming the insulating protective layer includes a step of depositing an insulating film on a substrate before removing the resist mask, and removing the resist mask to remove the resist mask. And a step of performing lift-off of an unnecessary portion and leaving a part of the insulating film on a side surface of the first conductive layer.
[0033]
Another semiconductor device according to the present invention is a semiconductor device comprising a substrate, at least one electrode supported by the substrate, and a semiconductor layer in contact with at least a part of an upper surface of the electrode. The layer is formed of ZnO or a compound semiconductor containing ZnO as a main component, and the electrode includes a first conductive layer formed of a first conductive material containing aluminum as a main component, and an upper surface of the first conductive layer. And a second conductive layer that is formed from a second conductive material different from the first conductive material, and the second conductive material is the first conductive material. Corrosion due to local battery reaction is less likely to occur.
[0034]
In a preferred embodiment, the second conductive layer covers both an upper surface and a side surface of the first conductive layer.
[0035]
In a preferred embodiment, the at least one electrode includes two electrodes formed at positions separated on the substrate, and the second conductive layer in each of the two electrodes is formed on the substrate. Electrically separated.
[0036]
In a preferred embodiment, an ohmic contact is made between the second conductive material and the semiconductor layer.
[0037]
In a preferred embodiment, the second conductive material is a Group IV, Group V, or Group VI metal or a nitride of these metals.
[0038]
In a preferred embodiment, the metal is at least one metal selected from the group consisting of Ti, Ta, and Mo.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0040]
(Embodiment 1)
First, the configuration of the first embodiment of the semiconductor device according to the present invention will be described with reference to FIG. The semiconductor device of this embodiment is an active matrix substrate that is preferably used for a display panel such as a liquid crystal display device.
[0041]
Note that the term “semiconductor device” in this specification does not indicate a semiconductor element itself such as a thin film transistor formed over a substrate, but a structure including a substrate on which a semiconductor element such as a thin film transistor is formed, or the structure. Widely refer to devices with objects. The semiconductor element formed over the substrate is not limited to a three-terminal element such as a thin film transistor, and includes a diode that functions as a light-emitting element or a switching element.
[0042]
Hereinafter, for simplicity, the present embodiment will be described in detail focusing on a single thin film transistor on an active matrix substrate in which a plurality of thin film transistors are arranged in a matrix of rows and columns. Although only a single thin film transistor is shown in the drawing, a plurality of thin film transistors are formed on an actual substrate.
[0043]
As shown in FIG. 2, the semiconductor device of this embodiment is formed on at least a part of the upper surface of the substrate 1, the source electrode 20a and the drain electrode 20b supported by the substrate 1, and the source / drain electrodes 20a and 20b. And a semiconductor layer 4 in contact therewith. On the semiconductor layer 4, a gate insulating film 5 and a gate electrode 6 are laminated in this order to form a thin film transistor. Although not shown in the figure, an actual active matrix substrate has a source bus line, a gate bus line, and a pixel electrode connected to the thin film transistor, and an insulating film and an orientation for covering these. A film is deposited.
[0044]
The substrate 1 in the present embodiment is made of non-alkali glass (1737 glass manufactured by Corning) for liquid crystal display devices. The substrate 1 is preferably formed from a transparent material such as glass or plastic. However, depending on the application, the substrate 1 is not necessarily formed from a transparent insulating material.
[0045]
The semiconductor layer 4 is made of ZnO. As described above, ZnO is a compound semiconductor having a band gap exceeding 3 eV and transmits visible light. Since an active matrix substrate used for a transmissive liquid crystal display device has a visible light source (backlight) disposed on the back side, the illustrated thin film transistor is also irradiated with light from the backlight. In the case of a thin film transistor formed using silicon as in the prior art, it is necessary to appropriately arrange a light shielding film so that light from the backlight does not irradiate the thin film transistor. However, in this embodiment, such a need is not necessary.
[0046]
The gate insulating layer 5 is made of SiO. ₂ The gate electrode 6 is made of Al. The materials of the gate insulating layer 5 and the gate electrode 6 are not limited to those shown here, and an optimal material can be appropriately selected and used.
[0047]
Each of the source / drain electrodes 20a and 20b includes a first conductive layer 2 made of aluminum (Al), a second conductive layer 3 made of titanium (Ti), a first conductive layer 2 and a second conductive layer. And an insulating protective layer 7 covering the side surface of the layer 3. In other words, the second conductive layer 3 is disposed between the upper surface of the first conductive layer 2 and the semiconductor layer 4, and the insulating protective layer is disposed between the side surface of the first conductive layer 2 and the lower surface of the semiconductor layer 4. 7 is arranged.
[0048]
In this embodiment, since direct contact between the first conductive layer 2 and the semiconductor layer 4 is avoided in this way, even when Al is used for the first conductive layer 2 and ZnO is used for the semiconductor layer 4. Since the electric corrosion due to the local battery reaction does not occur, it is possible to prevent the occurrence of defects and defects such as disconnection of the source / drain electrodes 20a and 20b.
[0049]
As the material of the second conductive layer 3 (second conductive material), a material that is less susceptible to corrosion due to local cell reaction between the semiconductor layers 4 than the material of the first conductive layer 2 (first conductive material) is used. In addition, it is preferable to select a material that can make ohmic contact with the semiconductor layer 4. In the case of using ZnO or a compound semiconductor containing ZnO as a main component as the material of the semiconductor layer 4, a Group IV, Group V, or Group IV metal or a nitride of these metals is used as the second conductive material. These metals are in particular Ti, Ta and / or Mo.
[0050]
When a semiconductor other than ZnO or a compound semiconductor containing ZnO as a main component is used as the material of the semiconductor layer 4, a material that is unlikely to cause electrolytic corrosion with the semiconductor and capable of ohmic contact can be selected as appropriate. Good.
[0051]
The thickness of the 2nd conductive layer 3 should just have the magnitude | size which can be between the 1st conductive layer 2 and the semiconductor layer 4, and can exhibit the electrolytic corrosion prevention effect. Further, if the second conductive layer 3 is formed too thick, the process time required for depositing the second conductive material becomes long, which is not preferable. The thickness of the second conductive layer 3 can be set, for example, in a range of 30 nm to 200 nm.
[0052]
As the material of the first conductive layer 2 (first conductive material), high-purity aluminum is used from the viewpoint of low specific resistance, but an aluminum alloy to which an additive is added may be used instead. . Aluminum has a problem that hillocks are likely to grow after a high temperature process, but the upper surface is covered with the second conductive layer 3 and the side surface is covered with the insulating protective layer 7 as in this embodiment. As a result, an effect of suppressing generation and growth of hillocks can also be obtained. In order to lower the wiring resistance, it is preferable to form the first conductive layer 2 thicker. When the liquid crystal display device has a large screen, it is necessary to form the first conductive layer 2 thicker than before. . As the first conductive layer 2 becomes thicker, a short circuit due to hillock growing from the side surface of the second conductive layer 2 may become a problem, but when the side surface is covered with the insulating protective layer 7 as in this embodiment, There is an advantage that such hillocks can be effectively suppressed.
[0053]
A preferable thickness range of the first conductive layer 2 is, for example, not less than 50 nm and not more than 700 nm. When the first conductive layer 2 is thinner than 50 nm, the resistance reduction effect is hardly obtained, which is not preferable. When the first conductive layer 2 is thicker than 700 nm, the surface step becomes too large, which is not preferable. .
[0054]
It is preferable that the thickness of the insulating protective layer 7 has a size that exhibits sufficient insulation to exhibit an electrolytic corrosion prevention effect. If the insulating protective layer 7 is formed too thick, the process time required for this is increased, which is not preferable. For this reason, the thickness of the insulating protective layer 7 can be set in a range of, for example, 5 nm or more and 50 nm or less.
[0055]
In this embodiment, the insulating protective layer 7 is formed of an insulating film that is selectively formed on the side surface of the first conductive layer 2. For this reason, a special patterning process is unnecessary.
[0056]
Hereinafter, a method for manufacturing the thin film transistor of FIG. 2 will be described.
[0057]
First, an Al film having a thickness (for example, 100 nm) selected from a range of 50 to 700 nm is deposited on the substrate 1 using a thin film deposition technique such as a DC sputtering film forming method, and then 30 to 30 nm on the Al film. A Ti film having a thickness (for example, 50 nm) selected from the range of 200 nm is deposited.
[0058]
Next, as shown in FIG. 3A, the shape of the wiring formed integrally with the source / drain electrodes and the source / drain electrodes 20a, 20b on the laminated metal film (Al / Ti laminated film) is formed. A prescribed resist mask 8 is formed. The resist mask 8 is produced by exposing and developing a photoresist material by a known photolithography technique.
[0059]
Next, by etching the portion of the Al / Ti laminated film that is not covered with the resist mask 8, the Ti / Ti of the first conductive layer 2 and the second conductive layer 3 as shown in FIG. An Al laminate is prepared. This etching is preferably performed by a highly anisotropic dry etching technique using plasma.
[0060]
Next, the insulating protective layer 7 is formed on the side surface of the Ti / Al laminated body. In this embodiment, the insulating protective layer 7 is formed by oxygen plasma treatment. Specifically, first, the substrate 1 is inserted into a chamber of a plasma processing apparatus, and oxygen gas is introduced so that the pressure in the chamber becomes 400 to 1000 mTorr. Next, a high frequency electric field of 13.6 MHz, for example, is applied between the lower electrode on which the substrate 1 is placed and the upper electrode arranged opposite to the lower electrode. The power to be input can be set in the range of 500 to 1000 W, for example. Oxygen plasma generated between the upper and lower electrodes in the plasma processing apparatus oxidizes a region (side surface portion) of the Ti / Al laminated body that is not covered with the resist mask 8, and a thickness of 5 to 50 nm (preferably An insulating oxide of 10 to 30 nm) grows, whereby the insulating protective layer 7 is formed. Insulating protective layer 7 in this embodiment is made of Al. ₂ O _Three Part and TiO _x It consists of parts. More specifically, Al of the insulating protective layer 7 is used. ₂ O _Three The portion covers the side surface of the first conductive layer 2, and TiO _x The portion covers the side surface of the second conductive layer 3. Since Al and Ti have different oxidation rates, Al in the insulating protective layer 7 ₂ O _Three Part and TiO _x The thickness can vary from part to part.
[0061]
It is also possible to form the insulating protective layer 7 from a nitride film. Nitrogen is introduced into the chamber of the plasma processing apparatus, and the exposed side surface of the Ti / Al laminated body may be nitrided by nitrogen plasma. When nitriding the side surface of the Ti / Al laminated body, the insulating protective layer 7 is made of AlN formed on the side surface of the first conductive layer 2. TiN is formed on the side surface of the second conductive layer 3, but TiN has conductivity, and thus does not function as the insulating protective layer 7.
[0062]
In the present embodiment, an oxide is formed on the side surface of the first conductive layer 2 by oxidation using plasma, but an oxide of about several tens of nm may be formed by an anodic oxidation method. Anodization can be performed by immersing the substrate 1 in a chemical conversion solution and applying a chemical conversion voltage of 70 to 100V. When performing anodization of Al, it is preferable to use tartaric acid (PH: about 7) diluted with ethylene glycol or propylene glycol as the chemical conversion solution. As described above, when the optimum conditions for the anodic oxidation of Al are adopted, it becomes difficult to form the anodic oxide film on the side surface of the second conductive layer 3 made of Ti or the like. Al is formed on the side surfaces of the first conductive layer 2 in the source / drain electrodes 20a and 20b because the formation voltage is difficult to increase. ₂ O _Three The growth rate is small. But Al ₂ O _Three If the thickness is about several tens of nanometers, the effect of suppressing the electrolytic corrosion reaction is sufficiently exhibited. Further, since the side surface of the second conductive layer 3 does not need to be covered with an oxide film, there is no problem even if the Ti anodic oxide film cannot be formed.
[0063]
Next, a ZnO film (thickness: 100 nm, for example) and SiO 2 are deposited by a thin film deposition technique such as CVD or sputtering. ₂ After a film (thickness: 200 nm, for example) is continuously deposited on the substrate 1, an Al film (thickness: 100 nm, for example) is formed on the SiO 2 by sputtering. ₂ Deposit on the film. When a sputtering method is used for depositing a ZnO film, it is preferable to use a sintered target of ZnO and hold Ar and O while maintaining the substrate temperature at, for example, 250 ° C. ₂ In a mixed gas atmosphere (the gas flow rate is Ar: O ₂ = 2: 1) ZnO can be deposited. Thereafter, heat treatment may be performed as necessary.
[0064]
Next, a resist mask for defining the gate electrode / wiring pattern is formed by photolithography, and Al / SiO 2 is formed. ₂ A portion of the / ZnO laminated film that is not covered with the resist mask is continuously etched. This etching is preferably performed using a highly anisotropic dry etching method using plasma. Thereafter, a peeling cleaning process is performed to remove the resist mask. Thus, the semiconductor layer 4, the gate insulating film 5, and the gate electrode 6 can be formed as shown in FIG.
[0065]
According to the method of the present embodiment, the semiconductor layer 4, the gate insulating film 5, and the gate electrode 6 have the same planar layout, and the semiconductor layer 4 exists below the gate electrode 6. When the semiconductor layer 4 is isolated for each transistor, the island-shaped semiconductor 4 may be obtained by patterning the semiconductor film before depositing the film for the gate insulating film 5 and the gate electrode 6.
[0066]
In the staggered thin film transistor manufactured in this way, contact between Al and ZnO can be completely avoided, so that no electrolytic corrosion reaction occurs between Al and ZnO, and the occurrence of wiring defects can be prevented. .
[0067]
(Embodiment 2)
Hereinafter, a second embodiment of the semiconductor device according to the present invention will be described with reference to FIG.
[0068]
The difference between the semiconductor device of the present embodiment and the semiconductor device of the first embodiment is the configuration of the source / drain electrodes 20a and 20b, and the other points are the same. The configuration of 20b and the manufacturing method thereof will be described in detail.
[0069]
As shown in FIG. 4, the source / drain electrodes 20a and 20b in the present embodiment are respectively provided. The first conductive layer 2 made of Al, the second conductive layer 3 made of Ti, and the insulating protective layer 7 covering the side surfaces of the first conductive layer 2 and the second conductive layer 3 and the substrate surface are provided. is doing. As in the first embodiment, the second conductive layer 3 is disposed between the upper surface of the first conductive layer 2 and the semiconductor layer 4, and between the side surface of the first conductive layer 2 and the lower surface of the semiconductor layer 4. Since the insulating protective layer 7 is disposed, direct contact between the first conductive layer 2 made of aluminum and the semiconductor layer 4 is avoided.
[0070]
One characteristic point of this embodiment is that the insulating protective layer 7 is continuous between the source electrode 20a and the drain electrode 20b.
[0071]
Hereinafter, the method for manufacturing the semiconductor device of this embodiment will be described with reference to FIGS.
[0072]
First, an alkali-free glass substrate (Corning 1737 glass) 1 is prepared as the insulating substrate 1, and an Al film (thickness: for example, 100 nm) and a Ti film (thickness) are formed on the substrate 1 by a DC sputtering film forming method. For example, 50 nm). Next, a resist mask 8 that defines the shape of the wiring integrally connected to the source / drain electrodes 20a, 20b and the source / drain electrodes 20a, 20b is formed on the Ti / Al laminated film by a photolithography process.
[0073]
Next, a portion of the Ti / Al laminated film that is not covered with the resist mask 8 is etched to form the first conductive layer 2 and the second conductive layer 3 in the source / drain electrodes. This etching is preferably performed by a reactive ion etching (RIE) method. Specifically, Cl ₂ This can be performed by filling the chamber of the etching apparatus with a gas (pressure: for example, 10 mTorr) and applying RF of about 5 kW between the electrodes.
[0074]
Through the above steps, the structure shown in FIG. Next, without removing the resist mask 8, in this embodiment, the SiO sputtering method or the CVD method is used. ₂ A film (thickness: about 30 nm) is deposited on the substrate 1 (FIG. 5B). Since the resist mask 8 exists on the substrate 1, SiO 2 ₂ The deposition temperature of the film is preferably set to 200 ° C. or lower.
[0075]
Thereafter, a step of peeling the resist mask 8 is performed, whereby SiO on the resist mask 8 is obtained. ₂ Part of the film is removed by lift-off. By this lift-off, SiO ₂ Since the portion of the film located above the dotted line in FIG. 5B is removed together with the resist mask 8, the side surfaces and the substrate of the first and second conductive layers 2 and 3 in the source / drain electrodes 20a and 20b. SiO covering the surface of 1 ₂ The membrane will be left behind. The remaining SiO in this way ₂ Functions as the insulating protection 7. As described above, in this embodiment, the region where the source / drain electrodes 20 a and 20 b are not formed on the upper surface of the substrate 1 is covered with the insulating protective layer 7.
[0076]
Next, a ZnO film (thickness: 100 nm, for example) and SiO 2 are deposited by a thin film deposition technique such as CVD or sputtering. ₂ After a film (thickness: 200 nm, for example) is continuously deposited on the substrate 1, an Al film (thickness: 100 nm, for example) is formed on the SiO 2 by sputtering. ₂ Deposit on the film.
[0077]
Next, a resist mask (not shown) for defining the gate electrode / wiring pattern is formed by photolithography, and Al / SiO 2 is formed. ₂ A portion of the / ZnO laminated film that is not covered with the resist mask is continuously etched. This etching is preferably performed by a highly anisotropic dry etching method using plasma. Thereafter, a peeling cleaning process is performed to remove the resist mask. Thus, the semiconductor layer 4, the gate insulating film 5, and the gate electrode 6 shown in FIG. 4 can be formed.
[0078]
In the staggered thin film transistor manufactured by the above method, since Al and ZnO are not in contact with each other, the electrolytic corrosion reaction is suppressed between Al and ZnO.
[0079]
In the present embodiment, the insulating protective layer 7 is made of SiO. ₂ The material of the insulating protective layer 7 is SiO. ₂ It is not limited to. In the case of a liquid crystal display device, since the pixel electrode is formed on the insulating protective layer 7, in order to perform a transmissive display, the insulating protective layer 7 has a property of transmitting light from the backlight with high efficiency. It is preferable to have it.
[0080]
Moreover, since the insulating protective layer 7 in this embodiment exists continuously between the source electrode and the drain electrode, it is desirable that the insulating property is sufficiently high. As the material of the insulating protective layer 7, SiNx, Al ₂ O _Three , Ta ₂ O _Five Materials such as are suitable.
[0081]
When the thin film transistor in the first and second embodiments is used as a switching element in the image display region of the liquid crystal display device, the source electrode 20a is connected to the source bus line (signal line), and the drain electrode 20b is connected to the corresponding pixel electrode. Connected. In a preferred embodiment, the source bus line is formed integrally with the source electrode 20a, and in this case, the source bus line also has the same cross-sectional configuration as the source / drain electrodes 20a and 20b. As described above, since aluminum has a lower specific resistance than tantalum or the like, the wiring resistance of the source bus line can be greatly reduced as compared with the case where the source bus line is formed from tantalum.
[0082]
When a liquid crystal display device is manufactured using the active matrix substrate in each of the above embodiments, a liquid crystal panel is formed by sealing liquid crystal between the counter substrate and the active matrix substrate by a known manufacturing method. That's fine.
[0083]
(Embodiment 3)
Next, a third embodiment of the semiconductor device according to the present invention will be described with reference to FIG.
[0084]
In this embodiment, not a thin film transistor but a thin film diode is formed on a substrate. As shown in FIG. 6, the semiconductor device of this embodiment includes a substrate 1, a first electrode 30 supported by the substrate 1, and a semiconductor layer 4 that contacts at least a part of the upper surface of the first electrode 30. ing. A second electrode 12 is disposed on the semiconductor layer 4. The first electrode 30 and the second electrode 12 function as a cathode or an anode of the diode.
[0085]
In the present embodiment, the semiconductor layer 4 is made of ZnO, the first electrode 30 located below the semiconductor layer 4 has the first conductive layer 10 and the second conductive layer 11, and the side surface is insulative. The structure is covered with the protective layer 7.
[0086]
A method for manufacturing the semiconductor device of FIG. 6 will be described below.
[0087]
First, an insulating substrate 1 is prepared, and an Al film (thickness: for example 100 nm) and a Ti film (thickness: for example 50 nm) are successively deposited thereon by a DC sputtering film forming method. Next, a resist mask that defines the shape of the first electrode is formed on the Ti / Al laminated film by a photolithography process. A portion of the Ti / Al laminated film that is not covered with the resist mask is etched to produce the first conductive layer 10 and the second conductive layer 11 of the first electrode 30. Dry etching is performed by a reactive ion etching (RIE) method. Specifically, Cl ₂ This can be done by filling the chamber of the etching apparatus with gas (pressure: 10 mTorr) and applying RF of about 5 kW between the electrodes.
[0088]
Next, the insulating protective layer 7 is formed on the side surfaces of the first conductive layer 10 and the second conductive image 11 by the same method as in the first embodiment. Thereafter, a semiconductor layer (thickness: 100 nm) 4 made of ZnO is deposited by CVD or sputtering, and patterned into a predetermined shape. Thereafter, a Schottky junction electrode (second electrode) 12 is formed from a material (gold, platinum, Ni, etc.) capable of forming a Schottky junction with ZnO, and the thin film diode shown in FIG. 6 is obtained.
[0089]
Also in the thin film diode shown in FIG. 6, since the contact between Al and ZnO is completely avoided, the galvanic reaction between Al and ZnO is suppressed.
[0090]
(Embodiment 4)
FIG. 7 shows a cross-sectional configuration of a thin film diode manufactured by the same method as in the third embodiment except that the insulating protective layer 7 is formed by the method described in the second embodiment. Also in the thin film diode in the present embodiment, since the contact between Al and ZnO is completely avoided, the electrolytic corrosion reaction is suppressed between Al and ZnO.
[0091]
In each of the embodiments described above, the semiconductor layer is formed of ZnO, but the present invention is not limited to this. Even when the semiconductor layer is formed from a compound semiconductor containing ZnO as a main component, the electrolytic corrosion preventing effect of the present invention is exhibited. In addition, even when a silicon layer is used as the semiconductor layer, various effects due to the fact that aluminum and silicon are not in direct contact can be achieved. Aluminum and silicon are easy to diffuse each other, and if high temperature heat treatment is performed in direct contact, aluminum is diffused deeply into the silicon layer. Further, from aluminum, hillocks are likely to grow depending on the heat treatment, which may cause a short circuit of the wiring. However, according to the configuration of the above embodiment, since the upper surface and the side surface of the first conductive layer are covered with a layer formed of a material that does not easily generate hillocks, hillocks are generated like aluminum as the material of the first conductive layer. Even if an easy-to-use material is used, a short circuit of the wiring can be prevented. A conductive material containing aluminum as a main component is a material having a low specific resistance, and tends to be preferably used as an electrode / wiring, but has a drawback of easily forming hillocks. According to the present invention, the second conductive layer effectively suppresses the generation of hillocks extending from the upper surface of the first conductive layer, while the insulating protective layer effectively suppresses the generation of hillocks extending from the side surfaces of the first conductive layer. Suppress. When the thickness of the first conductive layer is relatively thin, the problem of hillocks extending from the side surface of the first conductive layer is not so important, but in order to reduce the resistance of the first conductive layer in the future, the first conductive layer As the layer is made thicker, hillocks from the side can become an important failure factor. However, according to each of the embodiments described above, the generation of such side hillocks can be effectively suppressed by the insulating protective layer disposed between the first conductive layer and the semiconductor layer.
[0092]
The material of the first conductive layer (first conductive material) is not limited to aluminum. Even if it is an alloy or composite material in which other elements are added to aluminum, it is considered that an electrolytic corrosion reaction occurs with ZnO or a compound semiconductor containing ZnO as a main component. There is an effect.
[0093]
Furthermore, even when the first conductive layer is formed from a conductive material that does not substantially contain aluminum, since the side surface is covered with the insulating protective layer, at least an effect that short-circuiting or disconnection hardly occurs is obtained. It is thought that. For this reason, according to the present invention, it is considered that the reliability of the semiconductor device is improved regardless of the combination of the material of the first conductive layer and the material of the semiconductor layer.
[0094]
(Embodiment 5)
A fifth embodiment of a semiconductor device according to the present invention will be described with reference to FIG.
[0095]
A characteristic point of this embodiment is that each of the source electrode 25a and the drain electrode 25b has a laminated structure of the first conductive layer 2 and the second conductive layer 3, but is insulated on the side surface of the first conductive layer 2. The protective layer is not present.
[0096]
According to the present embodiment, direct contact between the upper surface of the first conductive layer 2 and the lower surface of the semiconductor layer 4 is avoided, but direct contact between the side surface of the first conductive layer 2 and the lower surface of the semiconductor layer 4 is avoided. is doing. Therefore, when the area of the side surface of the first conductive layer 2 is much smaller than the area of the upper surface of the first conductive layer 2 or when the first conductive layer is formed by a natural oxide film formed on the side surface of the first conductive layer 2. When the electrical resistance between the semiconductor layer 4 and the semiconductor layer 4 is sufficiently high, it is possible to suppress the electrolytic corrosion due to the local battery reaction to some extent. Moreover, according to this embodiment, since the process of forming an insulating protective layer becomes unnecessary, there exists an advantage that a manufacturing process can be simplified.
[0097]
(Embodiment 6)
A sixth embodiment of the semiconductor device according to the present invention will be described with reference to FIG.
[0098]
A characteristic point of this embodiment is that the source / drain electrodes 25a and 25b have a laminated structure of the first conductive layer 2 and the second conductive layer 3, and the second conductive layer 3 is the first conductive layer. It is in the point which covers 2 side.
[0099]
According to this embodiment, since direct contact with the semiconductor layer 4 of the 1st conductive layer 2 can be avoided, the electric corrosion by a local cell reaction can be suppressed to a certain extent. However, it is necessary to electrically isolate the second conductive layer 3 between the source electrode 25a and the drain electrode 25b. For this reason, after depositing the second conductive layer 3 on the upper surface of the substrate 1, a process of patterning the second conductive layer 3 by a photolithography process and an etching process is additionally required.
[0100]
If the second conductive layer 3 can be selectively grown only on the upper surface and side surfaces of the first conductive layer 2 by the selective growth method, the above-described photolithography process and etching process are unnecessary.
[0101]
【The invention's effect】
According to the present invention, since the second conductive layer is disposed between the upper surface of the first conductive layer and the semiconductor layer, a material that easily erodes with the semiconductor layer is used as the material of the first conductive layer. Even if it is, it is possible to suppress the local battery reaction and thereby suppress the electrolytic corrosion. Furthermore, by providing an insulating protective layer between the side surface of the first semiconductor layer and the semiconductor layer, the effect of preventing galvanic corrosion can be further enhanced, and disconnection caused by nicks extending from the side surface of the first conductive layer can be effectively prevented. It becomes possible to prevent.
[0102]
According to the present invention, a semiconductor layer is formed from ZnO or a compound semiconductor containing ZnO as a main component, which has been attracting attention as a transparent semiconductor, and the electrode or wiring material has a low resistance but is likely to cause an erosion reaction. An aluminum alloy can be used.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a conventional semiconductor device.
FIG. 2 is a cross-sectional view showing a first embodiment of a semiconductor device according to the present invention.
FIGS. 3A and 3B are process cross-sectional views illustrating a manufacturing method of a first embodiment of a semiconductor device according to the present invention. FIGS.
FIG. 4 is a cross-sectional view showing a second embodiment of a semiconductor device according to the present invention.
5A and 5B are process cross-sectional views illustrating a manufacturing method of a second embodiment of a semiconductor device according to the present invention.
FIG. 6 is a cross-sectional view showing a third embodiment of a semiconductor device according to the present invention.
FIG. 7 is a cross-sectional view showing a fourth embodiment of a semiconductor device according to the present invention.
FIG. 8 is a cross-sectional view showing a fifth embodiment of a semiconductor device according to the present invention.
FIG. 9 is a sectional view showing a sixth embodiment of a semiconductor device according to the present invention.
[Explanation of symbols]
1 ... Substrate
2... First conductive layer of source / drain electrodes
3 ... Second conductive layer of source / drain electrodes
4 ... Semiconductor layer
5 ... Gate insulating layer
6 ... Gate electrode
7 ・・・ Insulating protective layer
8 ・・・ Resist mask
10: First conductive layer of the first electrode
11: Second conductive layer of the first electrode
12 ... Second electrode
20a ... Source electrode
20b ... Drain electrode
25a ... Source electrode
25b ... Drain electrode
30 ... 1st electrode

Claims

基板と、
前記基板に支持されている少なくとも１つの電極と、
前記電極の上面の少なくとも一部に接触する半導体層と、
を備えた半導体装置であって、
前記半導体層は、ＺｎＯまたはＺｎＯを主成分とした化合物半導体から形成されており、
前記電極は、
アルミニウムを主成分とする第１導電材料から形成された第１導電層と、
前記第１導電層の上面と前記半導体層との間に配置され、前記第１導電材料とは異なる第２導電材料から形成された第２導電層と、
前記半導体層の下面と前記第１導電層の側面との間に位置する絶縁性保護層と、
を有しており、
前記第２導電材料は、前記第１導電材料に比べて局部電池反応による腐食が生じにくい半導体装置。A substrate,
At least one electrode supported by the substrate;
A semiconductor layer in contact with at least a portion of the upper surface of the electrode;
A semiconductor device comprising:
The semiconductor layer is formed of ZnO or a compound semiconductor containing ZnO as a main component,
The electrode is
A first conductive layer formed of a first conductive material containing aluminum as a main component ;
A second conductive layer disposed between an upper surface of the first conductive layer and the semiconductor layer and formed from a second conductive material different from the first conductive material;
An insulating protective layer positioned between a lower surface of the semiconductor layer and a side surface of the first conductive layer;
A has,
The second conductive material is a semiconductor device that is less susceptible to corrosion due to a local battery reaction than the first conductive material .

前記半導体層は、バンドギャップが３ｅＶ以上の半導体から形成されている請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the semiconductor layer is formed of a semiconductor having a band gap of 3 eV or more.

前記絶縁性保護層は、前記第１導電材料の酸化物および／または窒化物から形成されている請求項１または２に記載の半導体装置。The insulating protective layer, the semiconductor device according to claim 1 or 2 is formed from an oxide and / or nitride of the first conductive material.

前記第１導電材料の比抵抗は、前記第２導電材料の比抵抗よりも低い請求項１から３のいずれかに記載の半導体装置。The resistivity of the first conductive material, a semiconductor device according to any one of 3 from lower claims 1 than the resistivity of the second conductive material.

前記第２導電材料と前記半導体層との間でオーミック性を有する接触が生じている請求項１から４のいずれかに記載の半導体装置。The semiconductor device according to any one of 4 claims 1 contact occurs with an ohmic resistance between the semiconductor layer and the second conductive material.

前記第２導電材料は、第ＩＶ族、第Ｖ族、もしくは第ＶＩ族の金属またはこれらの金属の窒化物である請求項５に記載の半導体装置。The semiconductor device according to claim 5 , wherein the second conductive material is a Group IV, Group V, or Group VI metal or a nitride of these metals.

前記金属は、Ｔｉ、Ｔａ、およびＭｏからなる群から選択された少なくとも１つの金属である請求項６に記載の半導体装置。The semiconductor device according to claim 6 , wherein the metal is at least one metal selected from the group consisting of Ti, Ta, and Mo.

前記少なくとも１つの電極は、前記基板上において離れた位置に形成された２つの電極を含んでいる請求項１から７のいずれかに記載の半導体装置。Wherein the at least one electrode, the semiconductor device according to any one of claims 1 to 7 which contains two electrodes formed at a position apart in the substrate.

前記２つの電極の各々における前記絶縁性保護層は、前記基板上において連続している請求項８に記載の半導体装置。The semiconductor device according to claim 8 , wherein the insulating protective layer in each of the two electrodes is continuous on the substrate.

前記絶縁性保護層は、可視光を透過する材料から形成されている請求項９に記載の半導体装置。The semiconductor device according to claim 9 , wherein the insulating protective layer is made of a material that transmits visible light.

前記絶縁性保護層は、ＳｉＯ₂、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₃、およびＳｉＮｘ（０≦ｘ＜３）からなる群から選択された少なくとも１つの絶縁材料から形成されている請求項１０に記載の半導体装置。The insulating protective layer, the _{_{_{SiO 2, Al 2 O 3,}}} Ta 2 O 3, and SiNx (0 ≦ x <3) according to claim 10, which is formed from at least one insulating material selected from the group consisting of The semiconductor device described.

前記半導体層の上面側に配置され、前記半導体層と接触する第２の電極を更に有している請求項１から７のいずれかに記載の半導体装置。Wherein disposed on the upper surface side of the semiconductor layer, a semiconductor device according to any one of the second electrode further from claim 1 has a 7 in contact with the semiconductor layer.

前記２つの電極は、それぞれ、ソース電極およびドレイン電極であり、
前記半導体層の上面に形成されたゲート絶縁膜を介して前記半導体層に対向するゲート電極を有する請求項９または１０に記載の半導体装置。The two electrodes are a source electrode and a drain electrode, respectively.
The semiconductor device according to claim 9 or 10 having opposite gate electrode on the semiconductor layer via a gate insulating film formed on the upper surface of the semiconductor layer.

請求項１から１３のいずれかに記載の半導体装置を備えた表示装置。Display device comprising the semiconductor device according to any one of claims 1 13.

少なくとも１つの電極を基板上に形成する工程と、
前記電極を覆うように、ＺｎＯまたはＺｎＯを主成分とした化合物半導体から半導体層を形成する工程と
を含む半導体装置の製造方法であって、
前記電極を形成する工程は、
アルミニウムを主成分とする第１導電材料の膜を形成する工程と、
前記第１導電材料に比べて局部電池反応による腐食が生じにくい第２導電材料の膜を前記第１導電材料の膜の上に堆積する工程と、
前記２つの膜をパターニングすることにより、前記第１導電材料から形成された第１導電層と、前記第２導電材料から形成された第２導電層とを含む積層構造を形成する工程と、
前記第１導電層の側面を覆う絶縁性保護層を形成する工程と
を含む、製造方法。Forming at least one electrode on a substrate;
Forming a semiconductor layer from ZnO or a compound semiconductor containing ZnO as a main component so as to cover the electrode,
The step of forming the electrode includes:
Forming a first conductive material film mainly composed of aluminum ;
Depositing a film of the second conductive material less likely to occur corrosion due to a local cell reaction as compared to the first conductive material over the first conductive material film,
Forming a laminated structure including a first conductive layer formed from the first conductive material and a second conductive layer formed from the second conductive material by patterning the two films;
And forming an insulating protective layer covering the side surface of the first conductive layer, the manufacturing method.

前記２つの膜をパターニングする工程は、
前記２つの膜の上にレジストマスクを堆積する工程と、
前記２つの膜のうちレジストマスクで覆われてない部分をエッチングする工程とを含む請求項１５に記載の製造方法。The step of patterning the two films includes
Depositing a resist mask on the two films;
The manufacturing method of Claim 15 including the process of etching the part which is not covered with a resist mask among these two films | membranes.

前記絶縁性保護層を形成する工程は、前記第１導電層の側面を酸化および／または窒化する工程を含む、請求項１５または１６に記載の製造方法。Wherein the step of forming the insulating protective layer comprises a step of oxidizing and / or nitriding the side of the first conductive layer, the manufacturing method according to claim 15 or 16.

前記絶縁性保護層を形成する工程は、
前記レジストマスクを除去する前に、絶縁膜を基板上に堆積する工程と、
前記レジストマスクを除去することにより、前記絶縁膜の不要部分のリフトオフを行い、前記絶縁膜の一部を前記第１導電層の側面に残置する工程と、
を含む請求項１６に記載の製造方法。The step of forming the insulating protective layer includes
Depositing an insulating film on the substrate before removing the resist mask;
Removing the resist mask to lift off unnecessary portions of the insulating film and leaving a part of the insulating film on the side surfaces of the first conductive layer;
The manufacturing method of Claim 16 containing these.

基板と、
前記基板に支持されている少なくとも１つの電極と、
前記電極の上面の少なくとも一部に接触する半導体層と、
を備えた半導体装置であって、
前記半導体層は、ＺｎＯまたはＺｎＯを主成分とした化合物半導体から形成されており、
前記電極は、
アルミニウムを主成分とする第１導電材料から形成された第１導電層と、
前記第１導電層の上面と前記半導体層との間に配置され、前記第１導電材料とは異なる第２導電材料から形成された第２導電層と、
を有しており、
前記第２導電材料は、前記第１導電材料に比べて局部電池反応による腐食が生じにくい半導体装置。A substrate,
At least one electrode supported by the substrate;
A semiconductor layer in contact with at least a portion of the upper surface of the electrode;
A semiconductor device comprising:
The semiconductor layer is formed of ZnO or a compound semiconductor containing ZnO as a main component,
The electrode is
A first conductive layer formed of a first conductive material containing aluminum as a main component;
A second conductive layer disposed between an upper surface of the first conductive layer and the semiconductor layer and formed from a second conductive material different from the first conductive material;
Have
The second conductive material is a semiconductor device that is less susceptible to corrosion due to a local battery reaction than the first conductive material.

前記第２導電層は、前記第１導電層の上面および側面の両方を覆っている、請求項１９に記載の半導体装置。The semiconductor device according to claim 19 , wherein the second conductive layer covers both an upper surface and a side surface of the first conductive layer.

前記少なくとも１つの電極は、前記基板上において離れた位置に形成された２つの電極を含んでおり、前記２つの電極の各々における前記第２導電層は、前記基板上において電気的に分離されている請求項２０に記載の半導体装置。The at least one electrode includes two electrodes formed at positions separated on the substrate, and the second conductive layer in each of the two electrodes is electrically separated on the substrate. The semiconductor device according to claim 20 .

前記第２導電材料と前記半導体層との間でオーミック性を有する接触が生じている請求項２１に記載の半導体装置。The semiconductor device according to claim 21 , wherein a contact having an ohmic property is generated between the second conductive material and the semiconductor layer.

前記第２導電材料は、第ＩＶ族、第Ｖ族、もしくは第ＶＩ族の金属またはこれらの金属の窒化物である請求項２２に記載の半導体装置。23. The semiconductor device according to claim 22 , wherein the second conductive material is a Group IV, Group V, or Group VI metal or a nitride of these metals.

前記金属は、Ｔｉ、Ｔａ、およびＭｏからなる群から選択された少なくとも１つの金属である請求項２３に記載の半導体装置。24. The semiconductor device according to claim 23 , wherein the metal is at least one metal selected from the group consisting of Ti, Ta, and Mo.