JP2000036603A - Manufacture of thin-film transistor - Google Patents
Manufacture of thin-film transistorInfo
- Publication number
- JP2000036603A JP2000036603A JP20462798A JP20462798A JP2000036603A JP 2000036603 A JP2000036603 A JP 2000036603A JP 20462798 A JP20462798 A JP 20462798A JP 20462798 A JP20462798 A JP 20462798A JP 2000036603 A JP2000036603 A JP 2000036603A
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- drain electrode
- semiconductor layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、アクティブマトリ
ックス駆動方式液晶表示装置用薄膜トランジスタの製造
方法、特に、工程簡略化による生産性向上と薄膜トラン
ジスタ特性の向上及び安定化に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor for an active matrix driving type liquid crystal display device, and more particularly to an improvement in productivity by simplifying a process and an improvement and stabilization of thin film transistor characteristics.
【０００２】[0002]
【従来の技術】薄膜トランジスタを用いたアクティブマ
トリックス駆動方式液晶表示装置（以後ＴＦＴ−ＬＣＤ
と称す）は、次世代映像情報ディスプレイとして、現在
カラー用ノート型パーソナルコンピュータや、ラップト
ップワークステーションに実用化されており、更なる低
消費電力化や軽量化に向けて日々研究が進められてい
る。このＴＦＴ−ＬＣＤに搭載される水素化非晶質珪素
（以下、ａ−Ｓｉ：Ｈと記す）を用いた薄膜トランジス
タ（以後ＴＦＴと称す）は、透明絶縁性基板上にソース
バスラインからなる信号線とゲートバスラインからなる
走査線の交点に設けられており、この薄膜トランジスタ
を含むスイッチング素子と画素電極を接続することによ
り、各画素電極の透過率を駆動回路等によって制御する
ことで、高コントラストで高品位な画像を表示すること
が可能となる。2. Description of the Related Art An active matrix driving type liquid crystal display device using a thin film transistor (hereinafter referred to as a TFT-LCD).
) Is currently being used as a next-generation video information display in color notebook personal computers and laptop workstations, and research is being conducted daily to further reduce power consumption and weight. I have. A thin film transistor (hereinafter, referred to as TFT) using hydrogenated amorphous silicon (hereinafter abbreviated as a-Si: H) mounted on the TFT-LCD has a signal line composed of a source bus line on a transparent insulating substrate. And a scanning line composed of a gate bus line.The switching element including the thin film transistor is connected to the pixel electrode, so that the transmittance of each pixel electrode is controlled by a driving circuit or the like, thereby achieving high contrast. High quality images can be displayed.
【０００３】以下に、従来のＴＦＴ−ＬＣＤ用ＴＦＴア
レイ基板の製造方法を図６を用いて簡単に説明する。ま
ず、透明絶縁性基板であるガラス基板１上にスパッタ法
等により金属膜を成膜し、ゲート電極配線２を形成する
（図６(a) ）。次に、ＣＶＤ法等により、ゲート絶縁膜
３、ａ−Ｓｉ：Ｈよりなる半導体層４、ｎ型不純物半導
体からなるコンタクト層５を連続して成膜し、フォトリ
ソグラフィ法及びドライエッチングにより半導体層４及
びコンタクト層５をアイランド状にパターニングする
（図６(b) ）。続いて、ＩＴＯ等の透明導電膜をスパッ
タ法等により成膜し、画素電極６を形成し（図６(c)
）、さらに、スパッタ法等により金属膜を成膜し、ソ
ース・ドレイン電極配線７を形成する（図６(d) ）。A conventional method of manufacturing a TFT array substrate for a TFT-LCD will be briefly described with reference to FIG. First, a metal film is formed on a glass substrate 1 which is a transparent insulating substrate by a sputtering method or the like, and a gate electrode wiring 2 is formed (FIG. 6A). Next, a gate insulating film 3, a semiconductor layer 4 made of a-Si: H, and a contact layer 5 made of an n-type impurity semiconductor are continuously formed by a CVD method or the like, and the semiconductor layer is formed by a photolithography method and dry etching. 4 and the contact layer 5 are patterned into an island shape (FIG. 6B). Subsequently, a transparent conductive film such as ITO is formed by a sputtering method or the like to form a pixel electrode 6 (FIG. 6C).
6) Further, a metal film is formed by a sputtering method or the like to form source / drain electrode wiring 7 (FIG. 6 (d)).
【０００４】次に、ソース・ドレイン電極配線７間（バ
ックチャネル部１０）に露出しているコンタクト層５あ
るいはシリサイド化したコンタクト層５を、湿式または
乾式法によって半導体層４まで堀り込み（以下、この工
程をバックチャネルエッチと称す）、ソース・ドレイン
電極配線７間のリーク電流を抑止する。最後にシリコン
窒化膜等からなるパッシベーション膜８にてＴＦＴ素子
全面を被覆し、フォトリソグラフィ法によって端子部を
露出させ、ＴＦＴアレイ基板が完成する（図６(e) ）。
また、その他の従来のＴＦＴアレイ基板の製造方法とし
ては、図７に示すように、ゲート電極配線２及びゲート
絶縁膜３、半導体層４及びコンタクト層５、ソース・ド
レイン電極配線７を順次形成した後に、パッシベーショ
ン膜８を成膜し、必要な箇所にコンタクトホールを設
け、最後にＩＴＯよりなる画素電極６を広範囲に形成す
る方法もある。Next, the contact layer 5 or the silicidized contact layer 5 exposed between the source / drain electrode wirings 7 (back channel portion 10) is dug into the semiconductor layer 4 by a wet or dry method (hereinafter referred to as a "semiconductor layer 4"). This step is referred to as a back channel etch), and suppresses a leak current between the source / drain electrode wires 7. Finally, the entire surface of the TFT element is covered with a passivation film 8 made of a silicon nitride film or the like, and the terminal portions are exposed by photolithography, thereby completing the TFT array substrate (FIG. 6E).
As another conventional method of manufacturing a TFT array substrate, as shown in FIG. 7, a gate electrode wiring 2, a gate insulating film 3, a semiconductor layer 4, a contact layer 5, and a source / drain electrode wiring 7 are sequentially formed. Later, there is also a method in which a passivation film 8 is formed, a contact hole is provided in a necessary portion, and finally, a pixel electrode 6 made of ITO is formed in a wide range.
【０００５】[0005]
【発明が解決しようとする課題】上記のように、液晶表
示装置用ＴＦＴアレイ基板の製造工程におけるバックチ
ャネルエッチは、ソース・ドレイン電極配線７間でのリ
ーク電流抑止のために、バックチャネル部１０のコンタ
クト層５を除去し、半導体層４を露出させることが主目
的であり、理想的にはコンタクト層５と半導体層４の界
面にて、コンタクト層５のみを除去することが望まし
い。しかしながら、基板内の全ての素子においてコンタ
クト層５のみをエッチングすることは、現状のエッチン
グ均一性では困難であるため、最終的にバックチャネル
部１０を構成する半導体層４の残膜が３００〜２０００
Å程度になるように、予め半導体層４の膜厚を厚く形成
する必要があった。As described above, the back channel etching in the manufacturing process of the TFT array substrate for the liquid crystal display device is performed by the back channel portion 10 in order to suppress the leak current between the source and drain electrode wirings 7. The main purpose is to remove the contact layer 5 and expose the semiconductor layer 4. Ideally, it is desirable to remove only the contact layer 5 at the interface between the contact layer 5 and the semiconductor layer 4. However, it is difficult to etch only the contact layer 5 in all the elements in the substrate with the current etching uniformity, so that the remaining film of the semiconductor layer 4 constituting the back channel portion 10 finally has a thickness of 300 to 2,000.
The thickness of the semiconductor layer 4 has to be formed in advance so as to be about Å.
【０００６】また、バックチャネルエッチを乾式のドラ
イエッチングにて行った場合、半導体層４表面の粗度が
膜形成時と比べ大きくなる現象が見られる。この表層の
起伏または凸部がアンテナとしての機能を持ち、ドライ
エッチング時並びに大気中の静電気等によって半導体層
４表層に電荷を蓄え易くなることから、ＴＦＴ特性のオ
フ電流増加を招く恐れがあると共にパネルの輝度欠陥等
の原因となっていた。このため、バックチャネル部に蓄
積された電荷を除電するために、プラズマ放電された空
間に基板を配置し除電を行う必要があった。さらに、ド
ライエッチングによるバックチャネルエッチでは、レジ
ストマスクにて被覆されないチャネル部以外のゲート絶
縁膜３も同時にエッチングされてしまうため、チャネル
部とゲート絶縁膜３間に段差が発生し、ソース・ドレイ
ン電極配線７の断線の発生確率が大きくなるという問題
があり、狭配線幅化による開口率向上の妨げとなってい
た。When the back channel etching is performed by dry dry etching, a phenomenon that the surface roughness of the semiconductor layer 4 becomes larger than that at the time of film formation is observed. The undulations or protrusions of the surface layer have a function as an antenna, and it is easy to store electric charges in the surface layer of the semiconductor layer 4 during dry etching and due to static electricity in the air and the like. This was the cause of panel luminance defects and the like. For this reason, in order to eliminate charges accumulated in the back channel portion, it is necessary to dispose the substrate by disposing the substrate in a space where plasma discharge has occurred. Further, in the back channel etching by dry etching, the gate insulating film 3 other than the channel portion not covered with the resist mask is also etched at the same time, so that a step is generated between the channel portion and the gate insulating film 3, and the source / drain electrode There is a problem that the probability of occurrence of disconnection of the wiring 7 increases, which hinders the improvement of the aperture ratio due to the narrow wiring width.
【０００７】また、従来の液晶表示装置用ＴＦＴのバッ
クチャネル部１０は、半導体層４が露出した状態である
ため、バックチャネル部１０へのパーティクル及びＮａ
等による汚染や、カーボンとシリコン原子の結合の影響
等もあった。さらに、高温雰囲気下における処理工程を
チャネル形成後に行う場合には、チャネルを構成する半
導体層４及びコンタクト層５中に存在する水素離脱が発
生し、ＴＦＴアレイの特性劣化が懸念される。このた
め、チャネル上のソース・ドレイン電極配線７間の短絡
を防ぐ上においても、チャネル上には絶縁且つ緻密性に
優れたバリア層の形成が必要であり、これがマスク数低
減あるいは生産性向上の妨げになっていた。Further, in the back channel portion 10 of the conventional TFT for a liquid crystal display device, since the semiconductor layer 4 is exposed, particles and Na
Contamination and the effect of bonding between carbon and silicon atoms. Furthermore, when the processing step in a high-temperature atmosphere is performed after the formation of the channel, hydrogen existing in the semiconductor layer 4 and the contact layer 5 constituting the channel is released, and there is a concern that the characteristics of the TFT array may be deteriorated. Therefore, in order to prevent a short circuit between the source / drain electrode wirings 7 on the channel, it is necessary to form a barrier layer having excellent insulation and denseness on the channel, which reduces the number of masks or improves productivity. Was hindered.
【０００８】このような問題に対し、例えば特開平５−
６７７８６号公報では、ｎ型半導体層よりなるコンタク
ト層のソース・ドレイン電極間の部分を、その全厚にわ
たって陽極酸化し、酸化絶縁層を設けることで、半導体
層にダメージを与えることなく、しかも少ないマスク数
にてＴＦＴを製造する手法が提案されている。しかしな
がら、酸化絶縁膜のような比誘電率が低い膜をバックチ
ャネル上に設けた場合には、図８(a) に示すように、オ
フ電流（Ｉoff ）増加の影響を受けやすいという問題が
あった。図８(b) は、ＴＦＴのＩｄ−Ｖｇ特性を示す図
であるが、ＴＦＴのオフ電流（図８(b) 中、丸印で示
す）が低いほど、動作時の電荷を保持する上で好まし
く、良好なＴＦＴ特性が得られる。さらに、バックチャ
ネル部１０にシリコン酸化物系絶縁膜を設けた場合、シ
リコン窒化物系絶縁膜を設けた場合に比べてＴＦＴパネ
ルの長期的な動作におけるしきい値変化（Ｖthシフト）
が大きく、ＴＦＴアレイの信頼性を著しく低下させると
いう問題があった。To solve such a problem, see, for example,
According to Japanese Patent No. 67786, a portion between a source electrode and a drain electrode of a contact layer made of an n-type semiconductor layer is anodized over its entire thickness, and an oxide insulating layer is provided. A method of manufacturing a TFT using the number of masks has been proposed. However, when a film having a low relative dielectric constant such as an oxide insulating film is provided on the back channel, as shown in FIG. 8A, there is a problem that the film is susceptible to an increase in off-current (Ioff). Was. FIG. 8B is a diagram showing the Id-Vg characteristics of the TFT. The lower the off-state current of the TFT (indicated by a circle in FIG. 8B), the more the charge during operation is retained. Preferably, good TFT characteristics are obtained. Furthermore, when a silicon oxide-based insulating film is provided in the back channel portion 10, the threshold voltage change (Vth shift) in the long-term operation of the TFT panel is greater than when a silicon nitride-based insulating film is provided.
And the reliability of the TFT array is significantly reduced.
【０００９】また、例えば特開平７−１３１０２３号公
報では、プラズマ陽極酸化を用いてコンタクト層を改質
し絶縁化することで、コンタクト層とソース・ドレイン
電極配線間の分離をする手法により、半導体層及びコン
タクト層を従来より薄く形成し、装置の負荷低減を図る
ことが提案されている。しかしながら、この手法では、
コンタクト層を長時間プラズマに曝す必要があり、コン
タクト層を薄膜化すると、ソース・ドレイン電極配線下
のシリサイド層が深さ方向に浸透し、オーミックコンタ
クトとしての機能が果たせず特性劣化の原因となる。ま
た、例えば半導体層及びコンタクト層を薄膜化して窒素
や酸素をプラズマ生成ガスとして用いる場合、各種材料
ガスの原子がコンタクト層を突き抜けて半導体層の深さ
方向に浸透し、プラズマ電力等の条件によってはゲート
絶縁膜近傍まで達し、悪影響を与える可能性があった。
また、プラズマ処理時間によっては、半導体層表面の起
伏がさらに大きくなり、電荷蓄積の影響を受け易くなる
可能性があった。[0009] For example, in Japanese Patent Application Laid-Open No. Hei 7-131023, a semiconductor layer is separated from a contact layer and a source / drain electrode wiring by modifying a contact layer using plasma anodic oxidation to insulate the contact layer. It has been proposed to form the layer and the contact layer thinner than before to reduce the load on the device. However, with this approach,
It is necessary to expose the contact layer to plasma for a long time, and when the contact layer is thinned, the silicide layer under the source / drain electrode wiring penetrates in the depth direction, and does not function as an ohmic contact, causing characteristic deterioration. . Further, for example, when nitrogen and oxygen are used as plasma generation gas by thinning the semiconductor layer and the contact layer, atoms of various material gases penetrate the contact layer and penetrate in the depth direction of the semiconductor layer, and depending on conditions such as plasma power and the like. Has reached the vicinity of the gate insulating film, which may have an adverse effect.
In addition, depending on the plasma processing time, the undulation of the semiconductor layer surface may be further increased, and the semiconductor layer may be easily affected by charge accumulation.
【００１０】本発明は、上記のような問題点を解消する
ためになされたもので、液晶表示装置用ＴＦＴのソース
・ドレイン電極配線間のリーク電流を抑止するためのバ
ックチャネル部の形成において、オフ電流やＶthシフト
等の増加を引き起こさず、半導体層の薄膜化が図られ、
さらにバックチャネル部への電荷蓄積の影響を受けない
製造方法を提案し、液晶表示装置用ＴＦＴの特性安定化
と生産性向上を図るものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to form a back channel portion for suppressing a leak current between source / drain electrode wirings of a TFT for a liquid crystal display device. The semiconductor layer can be made thinner without causing an increase in off-state current or Vth shift.
Further, the present invention proposes a manufacturing method that is not affected by charge accumulation in the back channel portion, and aims to stabilize characteristics of a TFT for a liquid crystal display device and improve productivity.
【００１１】[0011]
【課題を解決するための手段】本発明に係わる薄膜トラ
ンジスタの製造方法は、透明絶縁性基板上に形成された
ゲート電極配線上に、ゲート絶縁膜、チャネル部を形成
するａ−Ｓｉ：Ｈよりなる半導体層、ｎ型不純物半導体
よりなるコンタクト層を連続して成膜し、半導体層及び
コンタクト層をアイランド状にパターニングする工程
と、この基板上に金属薄膜を成膜し、パターニングによ
りソース・ドレイン電極配線を形成する工程と、ソース
・ドレイン電極配線間に露出したコンタクト層を酸化さ
せ、膜厚方向に多数の孔を有する酸化絶縁膜を形成する
工程と、酸化絶縁膜が形成されたソース・ドレイン電極
配線間に窒素プラズマを照射し、半導体層と酸化絶縁膜
の界面に窒化絶縁膜を形成する工程を含んで製造するよ
うにしたものである。A method of manufacturing a thin film transistor according to the present invention comprises a-Si: H for forming a gate insulating film and a channel portion on a gate electrode wiring formed on a transparent insulating substrate. A step of continuously forming a semiconductor layer and a contact layer made of an n-type impurity semiconductor, and patterning the semiconductor layer and the contact layer in an island shape, forming a metal thin film on the substrate, and patterning a source / drain electrode A step of forming a wiring, a step of oxidizing a contact layer exposed between source / drain electrode wirings to form an oxide insulating film having a large number of holes in a film thickness direction, and a step of forming the source / drain having the oxide insulating film formed thereon The method includes irradiating nitrogen plasma between electrode wirings and forming a nitride insulating film at an interface between the semiconductor layer and the oxide insulating film.
【００１２】また、コンタクト層の酸化は、陽極化成処
理により行うものである。また、コンタクト層の酸化
は、減圧または常圧にて水蒸気、酸素及び窒素を含む高
温雰囲気下に曝すことにより行うものである。さらに、
ソース・ドレイン電極配線間に形成された酸化絶縁膜を
湿式法により除去する工程を含んで製造するようにした
ものである。The contact layer is oxidized by anodizing. The contact layer is oxidized by exposing it to a high-temperature atmosphere containing water vapor, oxygen, and nitrogen at reduced pressure or normal pressure. further,
The manufacturing method includes a step of removing an oxide insulating film formed between source / drain electrode wirings by a wet method.
【００１３】また、透明絶縁性基板上に形成されたゲー
ト電極配線上に、ゲート絶縁膜、チャネル部を形成する
ａ−Ｓｉ：Ｈよりなる半導体層、ｎ型不純物半導体より
なるコンタクト層を連続して成膜し、半導体層及びコン
タクト層をアイランド状にパターニングする工程と、こ
の基板上に金属薄膜を成膜し、パターニングによりソー
ス・ドレイン電極配線を形成する工程と、ソース・ドレ
イン電極配線間に露出したコンタクト層をドライエッチ
ングにより除去する工程と、ソース・ドレイン電極配線
間に露出した半導体層表面を酸化させ、酸化絶縁膜を形
成する工程と、酸化絶縁膜を湿式法にて除去する工程を
含んで製造するようにしたものである。また、半導体層
表面の酸化は、陽極化成処理により行うものである。さ
らに、半導体層表面の酸化は、減圧または常圧にて水蒸
気、酸素及び窒素を含む高温雰囲気下に曝すことにより
行うものである。On the gate electrode wiring formed on the transparent insulating substrate, a gate insulating film, a semiconductor layer made of a-Si: H forming a channel portion, and a contact layer made of an n-type impurity semiconductor are continuously formed. Forming a semiconductor layer and a contact layer in an island shape; forming a metal thin film on the substrate and forming a source / drain electrode wiring by patterning; A step of removing the exposed contact layer by dry etching, a step of oxidizing a surface of the semiconductor layer exposed between the source and drain electrode wirings to form an oxide insulating film, and a step of removing the oxide insulating film by a wet method. It is intended to be manufactured by including it. The oxidation of the surface of the semiconductor layer is performed by anodizing treatment. Further, the oxidation of the surface of the semiconductor layer is performed by exposing the semiconductor layer to a high-temperature atmosphere containing water vapor, oxygen and nitrogen under reduced pressure or normal pressure.
【００１４】また、透明絶縁性基板上に形成されたゲー
ト電極配線上に、ゲート絶縁膜、チャネル部を形成する
ａ−Ｓｉ：Ｈよりなる半導体層、ｎ型不純物半導体より
なるコンタクト層を連続して成膜し、半導体層及びコン
タクト層をアイランド状にパターニングする工程と、こ
の基板上に金属薄膜を成膜し、パターニングによりソー
ス・ドレイン電極配線を形成する工程と、この基板上に
有機絶縁性樹脂等よりなるパッシベーション膜を成膜
し、チャネル部近傍上の上記パッシベーション膜をドラ
イエッチングにより除去する工程と、この基板全面をア
ルミ被膜で覆い、ソース・ドレイン電極配線間に露出し
たコンタクト層をアルミシリサイド膜に改質する工程
と、このアルミシリサイド膜を酸化させ、ソース・ドレ
イン電極配線間にアルミシリコン系酸化絶縁膜を設ける
工程を含んで製造するようにしたものである。On the gate electrode wiring formed on the transparent insulating substrate, a gate insulating film, a semiconductor layer of a-Si: H forming a channel portion, and a contact layer of an n-type impurity semiconductor are continuously formed. Forming a semiconductor layer and a contact layer in an island shape; forming a metal thin film on the substrate and forming source / drain electrode wirings by patterning; and forming an organic insulating layer on the substrate. A step of forming a passivation film made of a resin or the like, removing the passivation film in the vicinity of the channel portion by dry etching, and covering the entire surface of the substrate with an aluminum film, and forming a contact layer exposed between source / drain electrode wirings with an aluminum film. Reforming the silicide film and oxidizing the aluminum silicide film to form an Including the step of providing a silicon oxide insulating film is obtained so as to manufacture.
【００１５】また、アルミシリサイド膜の酸化は、陽極
化成処理により行うものである。また、アルミシリサイ
ド膜の酸化は、減圧または常圧にて水蒸気、酸素及び窒
素を含む高温雰囲気下に曝すことにより行うものであ
る。さらに、アルミ被膜を、ソース・ドレイン電極配線
の一部として用いるようにしたものである。The oxidation of the aluminum silicide film is performed by anodizing treatment. The oxidation of the aluminum silicide film is performed by exposing the film to a high-temperature atmosphere containing water vapor, oxygen and nitrogen at reduced pressure or normal pressure. Further, an aluminum film is used as a part of the source / drain electrode wiring.
【００１６】[0016]
【発明の実施の形態】実施の形態１．以下に、本発明の
実施の形態を図について説明する。図１は、本発明の実
施の形態１において作製された液晶表示装置用ＴＦＴア
レイ基板のＴＦＴ部を示す断面図である。図において、
１は透明絶縁性基板であるガラス基板、２はゲート電極
配線、３はゲート絶縁膜、４はチャネル部を形成するａ
−Ｓｉ：Ｈよりなる半導体層、５はｎ型不純物半導体よ
りなるコンタクト層、６はＩＴＯ等の透明導電膜よりな
る画素電極、７はソース・ドレイン電極配線、８はパッ
シベーション膜、９は酸化絶縁膜、１０はバックチャネ
ル部、１１は酸化絶縁膜９と半導体層４の界面に形成さ
れた窒化絶縁膜を示している。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing a TFT portion of a TFT array substrate for a liquid crystal display device manufactured in Embodiment 1 of the present invention. In the figure,
1 is a glass substrate as a transparent insulating substrate, 2 is a gate electrode wiring, 3 is a gate insulating film, and 4 is a channel forming a.
A semiconductor layer made of -Si: H, 5 a contact layer made of an n-type impurity semiconductor, 6 a pixel electrode made of a transparent conductive film such as ITO, 7 a source / drain electrode wiring, 8 a passivation film, and 9 an oxide insulation The film 10 is a back channel portion, and 11 is a nitride insulating film formed at the interface between the oxide insulating film 9 and the semiconductor layer 4.
【００１７】本実施の形態における液晶表示装置用ＴＦ
Ｔアレイ基板の製造方法を図６を流用して説明する。ま
ず、ガラス基板１上にＡｌを主成分とした合金やＣｒ、
Ｔｉ並びにＴａ、Ｔｉ、Ｍｏ等の高融点金属、またはそ
れらを主成分として複合された金属を、スパッタ法を用
いて約２０００〜３０００Å程度成膜する。なお、本実
施の形態ではＣｒ膜を使用した。次に、フォトリソグラ
フィ法を用いてレジストマスクを形成し、湿式法あるい
はドライエッチングにて必要とする電極配線幅並びに傾
斜角のゲート電極配線２を形成する（図６(a) ）。その
後、ＣＶＤ法並びにスパッタリング法、ＳＯＧ（スピン
オングラス）に代表される塗布硬化型絶縁材料を用い
て、第１のゲート絶縁膜を窒化珪素または酸化珪素にて
約５００〜３５００Å程度デポを行い、塗布型絶縁材料
の場合は焼結させて膜形成を行う。さらに、超音波やブ
ラシによる水洗洗浄を行うことで、膜欠損部を露出させ
た後に、半導体膜４界面部と接触する第２のゲート絶縁
膜をＣＶＤ法等によって窒化珪素にて厚さ約５００〜３
５００Å程度形成することで、最終的に３０００〜４０
００Å程度のゲート絶縁膜３を形成する。TF for liquid crystal display device in this embodiment
A method of manufacturing a T array substrate will be described with reference to FIG. First, an alloy mainly composed of Al, Cr,
Ti and a high melting point metal such as Ta, Ti, and Mo, or a metal containing these as a main component are formed into a film of about 2000 to 3000 ° by sputtering. In this embodiment, a Cr film is used. Next, a resist mask is formed by using a photolithography method, and a gate electrode wiring 2 having a required electrode wiring width and an inclination angle is formed by a wet method or dry etching (FIG. 6A). Thereafter, the first gate insulating film is deposited by silicon nitride or silicon oxide by about 500 to 3500 ° using a coating and curing type insulating material typified by a CVD method, a sputtering method, and SOG (spin-on-glass). In the case of a mold insulating material, the film is formed by sintering. Further, by performing washing and washing with an ultrasonic wave or a brush, after exposing the film defect portion, the second gate insulating film which is in contact with the interface of the semiconductor film 4 is formed to a thickness of about 500 nm with silicon nitride by a CVD method or the like. ~ 3
By forming about 500 °, finally, 3000 to 40
A gate insulating film 3 of about 00 ° is formed.
【００１８】続いて、チャネル部を形成するａ−Ｓｉ：
Ｈ膜よりなる半導体層４をおよそ１００〜２０００Å程
度、同じくＰ＋等のｎ型不純物を含む半導体層よりなる
コンタクト膜５を約１００〜１０００Å程度、順次ＣＶ
Ｄ法にて成長させる。なお、ゲート絶縁膜３、半導体層
４及びコンタクト層５の成膜は連続的に行うことが望ま
しく、例えば枚葉式Ｐ−ＣＶＤ装置を用いた場合には同
一反応室内にてプラズマを止めずに３層連続的に処理す
ることで界面上の汚染や自然酸化膜の影響によるチャネ
ル抵抗の低減が可能となる。なお、本実施の形態では、
ゲート電極配線２にＣｒスパッタ膜を使用したが、Ａｌ
合金やＴａ、Ｍｏ系の高融点膜を使用した場合には、電
極配線部に陽極酸化処理を施すと良い。また、不純物半
導体としては、微結晶シリコンを用いることが望まし
い。さらに、フォトリソグラフィ法を用い、乾式法であ
るドライエッチにて例えば六フッ化硫黄と酸素の混合ガ
スを用いた処理を行い、半導体層４及びコンタクト層５
をアイランド状にパターニングする（図６(b) ）。Subsequently, a-Si for forming a channel portion:
The semiconductor layer 4 made of an H film is approximately 100 to 2000 °, and the contact film 5 also made of a semiconductor layer containing an n-type impurity such as P + is approximately 100 to 1000 °.
Growing by D method. Note that the gate insulating film 3, the semiconductor layer 4, and the contact layer 5 are desirably formed successively. For example, when a single-wafer P-CVD apparatus is used, plasma is not stopped in the same reaction chamber. By continuously processing three layers, it is possible to reduce channel resistance due to contamination on the interface and the influence of a natural oxide film. In the present embodiment,
Although a Cr sputtered film was used for the gate electrode wiring 2, Al
When an alloy or a high melting point film of Ta or Mo is used, it is preferable to perform anodization on the electrode wiring portion. It is preferable to use microcrystalline silicon as the impurity semiconductor. Further, the semiconductor layer 4 and the contact layer 5 are subjected to a process using, for example, a mixed gas of sulfur hexafluoride and oxygen by dry etching which is a dry process using a photolithography method.
Is patterned into an island shape (FIG. 6B).
【００１９】次に、ＩＴＯ等の透明導電膜をＡｒと酸素
の反応性スパッタ法を用いて成膜し、画素電極６を形成
する（図６(c) ）。その後、金属薄膜、例えばＣｒから
なる密着強化を目的とした膜を５００〜１０００Å程
度、さらにＡｌ合金をスパッタ法にて３０００Å程度順
次成膜し、パターニングによりソース・ドレイン電極配
線７を形成する。この時のエッチングは、例えば硝酸、
酢酸、燐酸等の薬液をおよそ３０〜４０°Ｃ程度まで加
温した浴槽内にて処理しＡｌ合金の等方エッチを行い、
水洗後に例えば硝酸セリウムアンモニウムと過塩素酸の
混合薬液からなる浴槽内に室温にて浸すことで、所望の
ソース・ドレイン電極配線７の形状並びに幅が得られ
る。なお、本実施の形態では、密着強化膜としてＣｒ膜
を使用したが、Ｍｏ、Ｔｉ、並びにシリサイド系導電材
料を同程度の膜厚で用いることも可能であり、また、Ａ
ｌ並びにＡｌ合金、Ｃｒ、Ｔｉ、Ｍｏ並びにシリサイド
系の導電膜を一括形成することも可能である。Next, a transparent conductive film such as ITO is formed by a reactive sputtering method of Ar and oxygen to form a pixel electrode 6 (FIG. 6C). Thereafter, a thin metal film, for example, a film made of Cr for the purpose of strengthening the adhesion is formed in the order of 500 to 1000 °, and an Al alloy is formed in the order of 3000 ° by sputtering, and the source / drain electrode wiring 7 is formed by patterning. The etching at this time is, for example, nitric acid,
A chemical solution such as acetic acid or phosphoric acid is treated in a bath heated to about 30 to 40 ° C. to perform an isotropic etching of the Al alloy.
After rinsing with water, the desired shape and width of the source / drain electrode wiring 7 can be obtained by immersion at room temperature in a bath made of a mixed chemical solution of cerium ammonium nitrate and perchloric acid, for example. In the present embodiment, the Cr film is used as the adhesion strengthening film. However, Mo, Ti, and a silicide-based conductive material can be used at substantially the same thickness.
It is also possible to collectively form an aluminum alloy, Cr, Ti, Mo, and a silicide-based conductive film.
【００２０】次に、ソース・ドレイン電極配線７間に露
出したコンタクト層５を酸化させ、膜厚方向に多数の孔
を有する酸化絶縁膜９を形成する。まず、ソース・ドレ
イン電極配線７の配線幅より広い幅のレジストマスク
を、これらの配線上にフォトリソグラフィ法を用いて形
成する。なお、バックチャネル部１０は、上述するマス
クにて被覆していないため、シリサイド化されたコンタ
クト層５がそのままの状態にて露出している。次に、図
２に示すように、例えば硝酸からなる薬液を主成分とし
て調整された陽極化成液１３の浴槽中に、ガラス基板１
及び対向電極１４を陽極側に設置した後、陰極板１５を
順次浸漬し、両極間に電圧を印加し、陽極化成処理を行
う。その後、レジストマスクを剥離液によって除去する
ことで、バックチャネル部１０表面に多数の孔を有する
酸化絶縁膜９が形成される。なお、本実施の形態では、
コンタクト層５を酸化させる手段として陽極化成処理を
用いたが、減圧または常圧にて水蒸気、酸素及び窒素を
含む高温雰囲気下に曝すことにより行っても良い。Next, the contact layer 5 exposed between the source / drain electrode wirings 7 is oxidized to form an oxide insulating film 9 having a large number of holes in the film thickness direction. First, a resist mask having a width larger than the wiring width of the source / drain electrode wiring 7 is formed on these wirings by using a photolithography method. Since the back channel portion 10 is not covered with the above-described mask, the silicidized contact layer 5 is exposed as it is. Next, as shown in FIG. 2, a glass substrate 1 is placed in a bath of an anodizing solution 13 adjusted to contain a chemical solution of, for example, nitric acid as a main component.
After placing the counter electrode 14 on the anode side, the cathode plate 15 is sequentially immersed, and a voltage is applied between both electrodes to perform anodizing treatment. Thereafter, the resist mask is removed with a stripping solution, whereby an oxide insulating film 9 having a large number of holes on the surface of the back channel portion 10 is formed. In the present embodiment,
Although the anodization treatment is used as a means for oxidizing the contact layer 5, the contact layer 5 may be exposed to a high-temperature atmosphere containing water vapor, oxygen and nitrogen under reduced pressure or normal pressure.
【００２１】その後さらに、例えばＰ−ＣＶＤ装置を用
い、窒素プラズマ中に上記工程を経たガラス基板１を曝
すことで、酸化絶縁膜９が形成されたソース・ドレイン
電極配線７間に窒素プラズマを照射し、半導体層４と酸
化絶縁膜９の界面に窒化絶縁膜１１を３０〜１００Å程
度形成する。図３(a) 及び図３(b) は、本実施の形態に
おける酸化絶縁膜９を含むバックチャネル部１０を示す
断面図及び斜視図であり、矢印は、窒素プラズマ処理に
おける窒素原子の半導体層４への浸透状態を示してい
る。多数の孔を有する酸化絶縁膜９は、半導体層４の深
さ方向における窒素原子の浸透制御用として機能してお
り、窒素プラズマにより生成される窒素原子を基板面に
対して垂直方向に導くことで、ソース・ドレイン電極配
線７下部の横方向への広がりを抑制している。以上の工
程により、本実施の形態における所望のバックチャネル
部１０が形成される。Thereafter, the glass substrate 1 having undergone the above process is further exposed to nitrogen plasma using, for example, a P-CVD apparatus, thereby irradiating nitrogen plasma between the source / drain electrode wirings 7 on which the oxide insulating film 9 is formed. Then, a nitride insulating film 11 is formed on the interface between the semiconductor layer 4 and the oxide insulating film 9 by about 30 to 100 °. 3A and 3B are a cross-sectional view and a perspective view, respectively, showing the back channel portion 10 including the oxide insulating film 9 according to the present embodiment. The arrows indicate the semiconductor layers of nitrogen atoms in the nitrogen plasma treatment. 4 shows the permeation state. The oxide insulating film 9 having a large number of holes functions to control the penetration of nitrogen atoms in the depth direction of the semiconductor layer 4 and guides nitrogen atoms generated by nitrogen plasma in a direction perpendicular to the substrate surface. This suppresses the lateral spread below the source / drain electrode wiring 7. Through the above steps, a desired back channel portion 10 in the present embodiment is formed.
【００２２】さらに、ソース・ドレイン電極配線７間に
形成された酸化絶縁膜９を湿式法、例えばフッ硝酸から
なる薬液に浸漬させて除去し、半導体層４表面に設けら
れた窒化絶縁膜１１を露出させても良い。このように、
酸化絶縁膜９を湿式法にて除去することで、バックチャ
ネル部１０表面の清浄化及び平滑化が可能である。最後
に、ＣＶＤ法を用いて基板全面に例えば窒化珪素膜をお
よそ３０００〜４０００Å程度成膜し、パッシベーショ
ン膜８を形成し、ドライエッチングにて端子部形成を行
うことで、本実施の形態による液晶表示装置用ＴＦＴア
レイ基板が完成する。Further, the oxide insulating film 9 formed between the source / drain electrode wirings 7 is removed by a wet method, for example, immersion in a chemical solution of hydrofluoric nitric acid to remove the nitride insulating film 11 provided on the surface of the semiconductor layer 4. It may be exposed. in this way,
By removing the oxide insulating film 9 by a wet method, the surface of the back channel portion 10 can be cleaned and smoothed. Finally, for example, a silicon nitride film is formed on the entire surface of the substrate by CVD at about 3000 to 4000 °, a passivation film 8 is formed, and a terminal portion is formed by dry etching. A TFT array substrate for a display device is completed.
【００２３】本実施の形態では、バックチャネル部１０
の形成において、従来のドライエッチングに代わって、
例えば陽極化成処理によりソース・ドレイン電極７間に
露出したコンタクト層５を酸化し、酸化絶縁膜９を設
け、これを半導体層４の深さ方向における窒素原子の浸
透制御用として用いながら窒素プラズマをバックチャネ
ル部１０に照射し、半導体層４と酸化絶縁膜９界面に窒
化絶縁膜１１を設けるようにしたので、オフ電流やＶth
シフトを大きくすることなく、ソース・ドレイン電極配
線７間のリーク電流を抑止することができるため、ＴＦ
Ｔ特性の安定化が図られる。また、半導体層４の掘り込
みによる膜減りを加味した膜厚形成を行う必要がないた
め、半導体層４の薄膜化が図られる。さらに、バックチ
ャネル部１０の形成において従来のドライエッチングを
行わないため、ゲート絶縁膜３と半導体層４間での段差
発生を抑止する効果が得られ、ソース・ドレイン電極配
線７の段切れを防止すると共に、狭配線幅化による開口
率向上並びに薄膜化に寄与できる。以上のことから、液
晶表示装置用ＴＦＴの特性の安定化及び製造歩留まりの
向上が可能となる。In this embodiment, the back channel unit 10
In the formation of, instead of the conventional dry etching,
For example, the contact layer 5 exposed between the source / drain electrodes 7 is oxidized by anodization treatment to provide an oxide insulating film 9, and nitrogen plasma is applied while using the oxide insulating film 9 for controlling the penetration of nitrogen atoms in the depth direction of the semiconductor layer 4. Irradiation is performed on the back channel portion 10 to provide the nitride insulating film 11 at the interface between the semiconductor layer 4 and the oxide insulating film 9.
Since the leak current between the source / drain electrode wires 7 can be suppressed without increasing the shift, the TF
T characteristics are stabilized. Further, since it is not necessary to form the film thickness in consideration of the film reduction due to the dug-out of the semiconductor layer 4, the thickness of the semiconductor layer 4 can be reduced. Further, since conventional dry etching is not performed in the formation of the back channel portion 10, the effect of suppressing the occurrence of a step between the gate insulating film 3 and the semiconductor layer 4 is obtained, and the disconnection of the source / drain electrode wiring 7 is prevented. At the same time, it is possible to contribute to an improvement in aperture ratio and a reduction in thickness by reducing the width of the wiring. From the above, it is possible to stabilize the characteristics of the TFT for a liquid crystal display device and to improve the production yield.
【００２４】実施の形態２．以下に、本発明の実施の形
態２における液晶表示装置用ＴＦＴアレイ基板の製造方
法を説明する。なお、ガラス基板１上にゲート電極配線
２及びゲート絶縁膜３、半導体層４及びコンタクト層５
を形成し、さらに、ＩＴＯよりなる画素電極６及びソー
ス・ドレイン電極配線７を形成する工程までは、上記実
施の形態１と同様であるので説明を省略する。Embodiment 2 FIG. Hereinafter, a method for manufacturing a TFT array substrate for a liquid crystal display device according to Embodiment 2 of the present invention will be described. The gate electrode wiring 2, the gate insulating film 3, the semiconductor layer 4, and the contact layer 5 are formed on the glass substrate 1.
The steps up to the step of forming the pixel electrode 6 and the source / drain electrode wiring 7 made of ITO are the same as those in the first embodiment, so that the description is omitted.
【００２５】次に、ソース・ドレイン電極配線７間に露
出したコンタクト層５をドライエッチングにより除去す
る。まず、ソース・ドレイン電極配線７より広い幅のレ
ジストマスクをこれらの配線上にフォトリソグラフィ法
を用いて形成する。なお、バックチャネル部１０は、上
述するマスクにて被覆していないため、シリサイド化さ
れたコンタクト層５がそのままの状態にて露出してい
る。この状態において、ドライエッチングにてバックチ
ャネル部１０のコンタクト層５を除去し、半導体層４を
露出させる。Next, the contact layer 5 exposed between the source / drain electrode wirings 7 is removed by dry etching. First, a resist mask having a width wider than the source / drain electrode wiring 7 is formed on these wirings by using a photolithography method. Since the back channel portion 10 is not covered with the above-described mask, the silicidized contact layer 5 is exposed as it is. In this state, the contact layer 5 of the back channel portion 10 is removed by dry etching, and the semiconductor layer 4 is exposed.
【００２６】次に、ソース・ドレイン電極配線７間に露
出した半導体層４表面を酸化させ、酸化絶縁膜９を形成
する。半導体層４表面の酸化は、上記実施の形態１と同
様に、陽極化成処理または減圧または常圧にて水蒸気、
酸素及び窒素を含む高温雰囲気下に曝すことにより行
う。その後、レジストマスクを剥離液によって除去する
ことで、半導体層４表面に酸化絶縁膜９が形成される。
なお、この酸化絶縁膜９は膜厚が１００Å以下であり、
ドライエッチングによる表面の起伏及び凹部や表面粗度
を無くす程度のものとする。さらに、上記酸化絶縁膜９
を例えばフッ硝酸を用いた湿式法にて除去することで、
本実施の形態における所望のバックチャネル部１０が形
成される。最後に、ＣＶＤ法を用いて基板全面に例えば
窒化珪素膜をおよそ３０００〜４０００Å程度成膜し、
パッシベーション膜８を形成し、ドライエッチングにて
端子部形成を行うことで、本実施の形態による液晶表示
装置用ＴＦＴアレイ基板が完成する。Next, the surface of the semiconductor layer 4 exposed between the source / drain electrode wirings 7 is oxidized to form an oxide insulating film 9. Oxidation of the surface of the semiconductor layer 4 is performed by anodizing treatment or steam under reduced pressure or normal pressure as in the first embodiment.
This is performed by exposing to a high-temperature atmosphere containing oxygen and nitrogen. Thereafter, the resist mask is removed with a stripping solution, so that an oxide insulating film 9 is formed on the surface of the semiconductor layer 4.
The oxide insulating film 9 has a thickness of 100 ° or less.
Surface roughness due to dry etching, concave portions and surface roughness are eliminated. Further, the oxide insulating film 9
Is removed by, for example, a wet method using hydrofluoric nitric acid,
A desired back channel portion 10 in the present embodiment is formed. Lastly, for example, a silicon nitride film is formed on the entire surface of the substrate by CVD at about 3000 to 4000 °,
By forming the passivation film 8 and forming terminals by dry etching, the TFT array substrate for a liquid crystal display device according to the present embodiment is completed.
【００２７】本実施の形態では、バックチャネル部１０
の形成時にドライエッチングによって露出した半導体層
４表面に陽極化成処理等により酸化絶縁膜９を形成し、
この酸化絶縁膜９を湿式法にて除去するようにしたの
で、ドライエッチング時または大気中の静電気等によっ
て電荷が蓄積された表層部を取り除くことができ、バッ
クチャネル部１０の清浄化及び平滑化が図られ、安定し
たＴＦＴ特性が得られると共に、生産性が向上する。In this embodiment, the back channel unit 10
An oxide insulating film 9 is formed on the surface of the semiconductor layer 4 exposed by dry etching during the formation of
Since the oxide insulating film 9 is removed by a wet method, it is possible to remove a surface layer portion where charges are accumulated during dry etching or due to static electricity in the air, and to clean and smooth the back channel portion 10. , And stable TFT characteristics are obtained, and productivity is improved.
【００２８】実施の形態３．以下に、本発明の実施の形
態３における液晶表示装置用ＴＦＴアレイ基板の製造方
法を説明する。なお、ガラス基板１上にゲート電極配線
２及びゲート絶縁膜３を形成し、半導体層４及びコンタ
クト層５をアイランド状にパターニングする工程まで
は、上記実施の形態１と同様であるので説明を省略す
る。Embodiment 3 Hereinafter, a method for manufacturing a TFT array substrate for a liquid crystal display device according to Embodiment 3 of the present invention will be described. The steps up to the step of forming the gate electrode wiring 2 and the gate insulating film 3 on the glass substrate 1 and patterning the semiconductor layer 4 and the contact layer 5 into an island shape are the same as those in the first embodiment, and therefore the description is omitted. I do.
【００２９】次に、金属薄膜、例えばＣｒからなる密着
強化を目的とした膜を５００〜１０００Å程度、さらに
Ａｌ合金をスパッタ法にて３０００Å程度順次成膜し、
パターニングによりソース・ドレイン電極配線７を形成
する。なお、本実施の形態では、密着強化膜としてＣｒ
膜を使用したが、Ｍｏ、Ｔｉ、並びにシリサイド系導電
材料を同程度の膜厚で用いることも可能であり、また、
Ａｌ並びにＡｌ合金、Ｃｒ、Ｔｉ、Ｍｏ並びにシリサイ
ド系の導電膜を一括形成することも可能である。次に、
上記基板上に、ＣＶＤ法等を用いて、例えば有機絶縁性
樹脂よりなるパッシベーション膜８を成膜し、チャネル
部近傍上のパッシベーション膜８をフォトリソグラフィ
法及びドライエッチングにより除去する。Next, a thin metal film, for example, a film made of Cr for the purpose of strengthening adhesion is formed in the order of 500 to 1000 °, and an Al alloy is formed in the order of 3000 ° by sputtering.
Source / drain electrode wiring 7 is formed by patterning. In this embodiment, the adhesion strengthening film is made of Cr.
Although a film was used, it is also possible to use Mo, Ti, and a silicide-based conductive material with the same thickness.
Al and an Al alloy, Cr, Ti, Mo, and a silicide-based conductive film can also be formed at once. next,
A passivation film 8 made of, for example, an organic insulating resin is formed on the substrate by a CVD method or the like, and the passivation film 8 near the channel portion is removed by photolithography and dry etching.
【００３０】次に、例えばスパッタ法にて基板全面をア
ルミ被膜１６で覆い、ソース・ドレイン電極配線７間に
露出したコンタクト層５をアルミシリサイド膜１７に改
質する（図４(a) ）。次に、このアルミシリサイド膜１
７を酸化させ、ソース・ドレイン電極配線７間にアルミ
シリコン系酸化絶縁膜１８を設ける（図４(b) ）。アル
ミシリサイド膜１７の酸化は、上記実施の形態１と同様
に、陽極化成処理または減圧または常圧にて水蒸気、酸
素及び窒素を含む高温雰囲気下に曝すことにより行う。
さらに、その後、水素、窒素を用いたプラズマ処理を行
うことが望ましい。Next, the entire surface of the substrate is covered with an aluminum film 16 by, for example, a sputtering method, and the contact layer 5 exposed between the source / drain electrode wirings 7 is modified into an aluminum silicide film 17 (FIG. 4A). Next, this aluminum silicide film 1
7 is oxidized to provide an aluminum silicon oxide insulating film 18 between the source / drain electrode wirings 7 (FIG. 4B). The oxidation of the aluminum silicide film 17 is performed by anodizing treatment or exposure to a high-temperature atmosphere containing steam, oxygen, and nitrogen under reduced pressure or normal pressure, as in the first embodiment.
Further, after that, it is desirable to perform a plasma treatment using hydrogen and nitrogen.
【００３１】次に、レジストマスク１２を剥離液を用い
た湿式法で除去した後に、ＩＴＯをＡｒと酸素の反応性
スパッタ法を用いて形成し、画素電極６を形成すること
で、本実施の形態による液晶表示装置用薄膜トランジス
タアレイ基板が完成する（図４(c) ）。なお、本実施の
形態において作製されるアルミシリコン系酸化絶縁膜１
８の比誘電率は８. ０から１０. ０で比較的高いため、
オフ電流増加の影響が小さく、シリコン系酸化絶縁膜よ
りも緻密化されている。また、アルミ被膜１６は、アル
ミシリサイド膜１７の形成に寄与すると共に、図５に示
すように、チャネル部上のソース・ドレイン電極配線７
と接続され、パッシベーション膜８上にソース・ドレイ
ン電極配線７の一部として用いられることにより、画素
電極６をパッシベーション膜８上に設けることが可能と
なる。Next, after the resist mask 12 is removed by a wet method using a stripping solution, ITO is formed by a reactive sputtering method of Ar and oxygen, and the pixel electrode 6 is formed. A thin film transistor array substrate for a liquid crystal display device according to the embodiment is completed (FIG. 4C). Note that the aluminum silicon oxide insulating film 1 manufactured in the present embodiment
Since the relative dielectric constant of 8 is relatively high from 8.0 to 10.0,
The influence of the increase in off-state current is small, and the density is higher than that of the silicon-based oxide insulating film. Further, the aluminum film 16 contributes to the formation of the aluminum silicide film 17 and, as shown in FIG.
The pixel electrode 6 can be provided on the passivation film 8 by being used as a part of the source / drain electrode wiring 7 on the passivation film 8.
【００３２】本実施の形態では、パッシベーション膜８
形成後に、基板全面にアルミ被膜１６を設け、ソース・
ドレイン電極配線７間に露出したコンタクト層５をアル
ミシリサイド膜１７に改質した後に、このアルミシリサ
イド膜１７を陽極化成処理等により酸化し、アルミシリ
コン系酸化絶縁膜１８を設けたので、比較的簡単に比誘
電率が高い膜をバックチャネル部１０上に形成すること
ができ、さらなるＴＦＴアレイ特性及び歩留まりの向上
が図られる。In the present embodiment, the passivation film 8
After formation, an aluminum film 16 is provided on the entire surface of the substrate,
After the contact layer 5 exposed between the drain electrode wirings 7 is modified into an aluminum silicide film 17, the aluminum silicide film 17 is oxidized by anodizing treatment or the like, and an aluminum silicon oxide insulating film 18 is provided. A film having a high relative dielectric constant can be easily formed on the back channel portion 10, and the TFT array characteristics and the yield can be further improved.
【００３３】[0033]
【発明の効果】以上のように、本発明によれば、ソース
・ドレイン電極配線間に露出したコンタクト層を陽極化
成処理により酸化させ、膜厚方向に多数の孔を有する酸
化絶縁膜を形成した後に窒素プラズマを照射し、上記酸
化絶縁膜を半導体層の深さ方向における窒素原子の浸透
制御用として用いながら、半導体層と酸化絶縁膜の界面
に窒化絶縁膜を形成することにより、オフ電流及びＶth
シフトを増加させることなく、ソース・ドレイン電極配
線間でのリーク電流を抑止することができ、薄膜トラン
ジスタ特性の安定化が図られ、さらに、半導体層の膜減
りがほとんどないため、半導体層の薄膜化が図られ、生
産性が向上する効果がある。As described above, according to the present invention, the contact layer exposed between the source and drain electrode wirings is oxidized by anodizing treatment to form an oxide insulating film having a large number of holes in the film thickness direction. Later, by irradiating with nitrogen plasma and forming the nitride insulating film at the interface between the semiconductor layer and the oxide insulating film while using the oxide insulating film for controlling the penetration of nitrogen atoms in the depth direction of the semiconductor layer, off current and Vth
The leak current between the source and drain electrode wirings can be suppressed without increasing the shift, the characteristics of the thin film transistor can be stabilized, and the thickness of the semiconductor layer can be reduced. This has the effect of improving productivity.
【００３４】また、ソース・ドレイン電極配線間に露出
したコンタクト層をドライエッチングにより除去した
後、ソース・ドレイン電極配線間に露出した半導体層表
面に陽極化成処理により酸化絶縁膜を形成し、さらにこ
の酸化絶縁膜を湿式法にて除去するようにしたので、清
浄で平滑な半導体層表面を得ることができ、薄膜トラン
ジスタ特性の安定化が図られ、生産性が向上する。After the contact layer exposed between the source and drain electrode wirings is removed by dry etching, an oxide insulating film is formed on the surface of the semiconductor layer exposed between the source and drain electrode wirings by anodizing treatment. Since the oxide insulating film is removed by a wet method, a clean and smooth semiconductor layer surface can be obtained, the characteristics of the thin film transistor are stabilized, and the productivity is improved.
【００３５】また、パッシベーション膜形成後、基板全
面をアルミ被膜で覆い、ソース・ドレイン電極配線間に
露出したコンタクト層をアルミシリサイド膜に改質し、
さらにこのアルミシリサイド膜を陽極化成処理により酸
化させ、アルミシリコン系酸化絶縁膜を設けるようにし
たので、オフ電流増加の影響を受け難い比誘電率の高い
膜を、比較的容易に設けることが可能となり、薄膜トラ
ンジスタ特性の安定化が図られ、生産性が向上する。After the passivation film is formed, the entire surface of the substrate is covered with an aluminum film, and the contact layer exposed between the source / drain electrode wirings is modified into an aluminum silicide film.
Furthermore, this aluminum silicide film is oxidized by anodizing treatment to provide an aluminum silicon-based oxide insulating film, so that a film with a high relative dielectric constant that is not easily affected by an increase in off-current can be relatively easily provided. Thus, the characteristics of the thin film transistor are stabilized, and the productivity is improved.
【図面の簡単な説明】[Brief description of the drawings]
【図１】 本発明の実施の形態１において作製された液
晶表示装置用ＴＦＴアレイ基板のＴＦＴ部を示す断面図
である。FIG. 1 is a cross-sectional view showing a TFT portion of a TFT array substrate for a liquid crystal display device manufactured in Embodiment 1 of the present invention.
【図２】 本発明の実施の形態１による液晶表示装置用
ＴＦＴアレイ基板の製造方法における陽極化成処理を示
す図である。FIG. 2 is a diagram showing anodizing treatment in the method for manufacturing a TFT array substrate for a liquid crystal display device according to the first embodiment of the present invention.
【図３】 本発明の実施の形態において作製された液晶
表示装置用ＴＦＴアレイ基板のバックチャネル部を示す
断面図及び斜視図である。3A and 3B are a cross-sectional view and a perspective view illustrating a back channel portion of a TFT array substrate for a liquid crystal display device manufactured according to an embodiment of the present invention.
【図４】 本発明の実施の形態３による液晶表示装置用
ＴＦＴアレイ基板の製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating a method for manufacturing a TFT array substrate for a liquid crystal display according to a third embodiment of the present invention.
【図５】 本発明の実施の形態３において作製された液
晶表示装置用ＴＦＴアレイ基板のＴＦＴ部を示す断面図
である。FIG. 5 is a cross-sectional view showing a TFT portion of a TFT array substrate for a liquid crystal display device manufactured in Embodiment 3 of the present invention.
【図６】 従来の液晶表示装置用ＴＦＴアレイ基板の製
造方法を示す断面図である。FIG. 6 is a cross-sectional view illustrating a method for manufacturing a conventional TFT array substrate for a liquid crystal display device.
【図７】 従来の他の液晶表示装置用ＴＦＴアレイ基板
の製造方法を示す断面図である。FIG. 7 is a cross-sectional view illustrating a method of manufacturing another conventional TFT array substrate for a liquid crystal display device.
【図８】 バックチャネル上に設けられた誘電体の比誘
電率とＴＦＴアレイ特性の関係を示す図及びＴＦＴのＩ
ｄ−Ｖｇ特性を示す図である。FIG. 8 is a diagram showing the relationship between the relative permittivity of a dielectric substance provided on a back channel and the characteristics of a TFT array, and I
It is a figure showing d-Vg characteristic.
１ ガラス基板、２ ゲート電極配線、３ ゲート絶縁
膜、４ 半導体層、５ コンタクト層、６ 画素電極、
７ ソース・ドレイン電極配線、８ パッシベーション
膜、９ 酸化絶縁膜、１０ バックチャネル部、１１
窒化絶縁膜、１２ レジストマスク、１３ 陽極化成
液、１４ 対向電極、１５ 陰極板、１６ アルミ被
膜、１７ アルミシリサイド膜、１８ アルミシリコン
系酸化絶縁膜。1 glass substrate, 2 gate electrode wiring, 3 gate insulating film, 4 semiconductor layer, 5 contact layer, 6 pixel electrode,
7 source / drain electrode wiring, 8 passivation film, 9 oxide insulating film, 10 back channel part, 11
Nitride insulating film, 12 resist mask, 13 anodizing solution, 14 counter electrode, 15 cathode plate, 16 aluminum film, 17 aluminum silicide film, 18 aluminum silicon oxide insulating film.
フロントページの続き Ｆターム(参考） 2H092 JA26 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JA44 JA46 JB13 JB23 JB27 JB32 JB33 JB36 JB38 JB56 KA05 KA07 KA12 KA16 KA18 KB05 KB14 KB23 KB24 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA24 MA27 MA31 MA34 MA35 MA41 NA22 NA24 NA25 PA02 PA06 Continued on the front page F term (reference) 2H092 JA26 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JA44 JA46 JB13 JB23 JB27 JB32 JB33 JB36 JB38 JB56 KA05 KA07 KA12 KA16 KA18 KB05 KB14 KB23 KB24 MA05 MA08 MA14 MA15 MA31 MA20 MA20 MA41 NA22 NA24 NA25 PA02 PA06
Claims (11)
極配線上に、ゲート絶縁膜、チャネル部を形成するａ−
Ｓｉ：Ｈよりなる半導体層、ｎ型不純物半導体よりなる
コンタクト層を連続して成膜し、上記半導体層及び上記
コンタクト層をアイランド状にパターニングする工程、 上記基板上に金属薄膜を成膜し、パターニングによりソ
ース・ドレイン電極配線を形成する工程、 上記ソース・ドレイン電極配線間に露出した上記コンタ
クト層を酸化させ、膜厚方向に多数の孔を有する酸化絶
縁膜を形成する工程、 上記酸化絶縁膜が形成された上記ソース・ドレイン電極
配線間に窒素プラズマを照射し、上記半導体層と上記酸
化絶縁膜の界面に窒化絶縁膜を形成する工程を備えたこ
とを特徴とする薄膜トランジスタの製造方法。1. A method of forming a gate insulating film and a channel portion on a gate electrode wiring formed on a transparent insulating substrate.
A step of continuously forming a semiconductor layer of Si: H and a contact layer of an n-type impurity semiconductor, patterning the semiconductor layer and the contact layer in an island shape, forming a metal thin film on the substrate, Forming a source / drain electrode wiring by patterning; oxidizing the contact layer exposed between the source / drain electrode wiring to form an oxide insulating film having a large number of holes in a film thickness direction; Irradiating a nitrogen plasma between said source / drain electrode wirings on which is formed a nitride insulating film at an interface between said semiconductor layer and said oxide insulating film.
より行うことを特徴とする請求項１記載の薄膜トランジ
スタの製造方法。2. The method according to claim 1, wherein the oxidation of the contact layer is performed by anodizing.
にて水蒸気、酸素及び窒素を含む高温雰囲気下に曝すこ
とにより行うことを特徴とする請求項１記載の薄膜トラ
ンジスタの製造方法。3. The method according to claim 1, wherein the contact layer is oxidized by exposing it to a high-temperature atmosphere containing water vapor, oxygen and nitrogen at reduced pressure or normal pressure.
た酸化絶縁膜を湿式法により除去する工程を備えたこと
を特徴とする請求項１〜請求項３のいずれか一項に記載
の薄膜トランジスタの製造方法。4. The thin film transistor according to claim 1, further comprising a step of removing the oxide insulating film formed between the source / drain electrode wirings by a wet method. Production method.
極配線上に、ゲート絶縁膜、チャネル部を形成するａ−
Ｓｉ：Ｈよりなる半導体層、ｎ型不純物半導体よりなる
コンタクト層を連続して成膜し、上記半導体層及び上記
コンタクト層をアイランド状にパターニングする工程、 上記基板上に金属薄膜を成膜し、パターニングによりソ
ース・ドレイン電極配線を形成する工程、 上記ソース・ドレイン電極配線間に露出した上記コンタ
クト層をドライエッチングにより除去する工程、 上記ソース・ドレイン電極配線間に露出した上記半導体
層表面を酸化させ、酸化絶縁膜を形成する工程、 上記酸化絶縁膜を湿式法にて除去する工程を備えたこと
を特徴とする薄膜トランジスタの製造方法。5. A method for forming a gate insulating film and a channel portion on a gate electrode wiring formed on a transparent insulating substrate.
A step of continuously forming a semiconductor layer of Si: H and a contact layer of an n-type impurity semiconductor, patterning the semiconductor layer and the contact layer in an island shape, forming a metal thin film on the substrate, Forming a source / drain electrode wiring by patterning; removing the contact layer exposed between the source / drain electrode wirings by dry etching; oxidizing a surface of the semiconductor layer exposed between the source / drain electrode wirings Forming an oxide insulating film; and removing the oxide insulating film by a wet method.
より行うことを特徴とする請求項５記載の薄膜トランジ
スタの製造方法。6. The method according to claim 5, wherein the oxidation of the surface of the semiconductor layer is performed by anodizing treatment.
にて水蒸気、酸素及び窒素を含む高温雰囲気下に曝すこ
とにより行うことを特徴とする請求項５記載の薄膜トラ
ンジスタの製造方法。7. The method according to claim 5, wherein the oxidation of the surface of the semiconductor layer is performed by exposing the semiconductor layer to a high-temperature atmosphere containing water vapor, oxygen and nitrogen at a reduced pressure or a normal pressure.
極配線上に、ゲート絶縁膜、チャネル部を形成するａ−
Ｓｉ：Ｈよりなる半導体層、ｎ型不純物半導体よりなる
コンタクト層を連続して成膜し、上記半導体層及び上記
コンタクト層をアイランド状にパターニングする工程、 上記基板上に金属薄膜を成膜し、パターニングによりソ
ース・ドレイン電極配線を形成する工程、 上記基板上に有機絶縁性樹脂等よりなるパッシベーショ
ン膜を成膜し、上記チャネル部近傍上の上記パッシベー
ション膜をドライエッチングにより除去する工程、 上記基板全面をアルミ被膜で覆い、上記ソース・ドレイ
ン電極配線間に露出した上記コンタクト層をアルミシリ
サイド膜に改質する工程、 上記アルミシリサイド膜を酸化させ、上記ソース・ドレ
イン電極配線間にアルミシリコン系酸化絶縁膜を設ける
工程を備えたことを特徴とする薄膜トランジスタの製造
方法。8. A method of forming a gate insulating film and a channel portion on a gate electrode wiring formed on a transparent insulating substrate.
A step of continuously forming a semiconductor layer of Si: H and a contact layer of an n-type impurity semiconductor, patterning the semiconductor layer and the contact layer in an island shape, forming a metal thin film on the substrate, Forming a source / drain electrode wiring by patterning; forming a passivation film made of an organic insulating resin or the like on the substrate; removing the passivation film in the vicinity of the channel portion by dry etching; A step of modifying the contact layer exposed between the source / drain electrode wirings into an aluminum silicide film, oxidizing the aluminum silicide film and forming an aluminum silicon oxide insulation between the source / drain electrode wirings A method for manufacturing a thin film transistor, comprising a step of providing a film.
処理により行うことを特徴とする請求項８記載の薄膜ト
ランジスタの製造方法。9. The method according to claim 8, wherein the oxidation of the aluminum silicide film is performed by anodizing treatment.
たは常圧にて水蒸気、酸素及び窒素を含む高温雰囲気下
に曝すことにより行うことを特徴とする請求項８記載の
薄膜トランジスタの製造方法。10. The method according to claim 8, wherein the oxidation of the aluminum silicide film is performed by exposing the film to a high-temperature atmosphere containing water vapor, oxygen and nitrogen at a reduced pressure or a normal pressure.
線の一部として用いることを特徴とする請求項８〜請求
項１０のいずれか一項に記載の薄膜トランジスタの製造
方法。11. The method according to claim 8, wherein an aluminum film is used as a part of the source / drain electrode wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20462798A JP2000036603A (en) | 1998-07-21 | 1998-07-21 | Manufacture of thin-film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20462798A JP2000036603A (en) | 1998-07-21 | 1998-07-21 | Manufacture of thin-film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000036603A true JP2000036603A (en) | 2000-02-02 |
Family
ID=16493615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20462798A Pending JP2000036603A (en) | 1998-07-21 | 1998-07-21 | Manufacture of thin-film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000036603A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401174C (en) * | 2000-09-20 | 2008-07-09 | 株式会社日立制作所 | Liquid crystal display |
| JP2011187859A (en) * | 2010-03-11 | 2011-09-22 | Hitachi Displays Ltd | Display device and method of manufacturing the same |
| JP2011243993A (en) * | 2011-07-04 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2012104655A (en) * | 2010-11-10 | 2012-05-31 | Mitsubishi Electric Corp | Thin-film transistor and method of manufacturing the same |
| WO2013014885A1 (en) * | 2011-07-25 | 2013-01-31 | シャープ株式会社 | Active-matrix substrate and liquid crystal display panel using same |
| US9362273B2 (en) | 2001-04-27 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9552998B2 (en) | 2014-01-20 | 2017-01-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor |
-
1998
- 1998-07-21 JP JP20462798A patent/JP2000036603A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401174C (en) * | 2000-09-20 | 2008-07-09 | 株式会社日立制作所 | Liquid crystal display |
| US9362273B2 (en) | 2001-04-27 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9997543B2 (en) | 2001-04-27 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2011187859A (en) * | 2010-03-11 | 2011-09-22 | Hitachi Displays Ltd | Display device and method of manufacturing the same |
| JP2012104655A (en) * | 2010-11-10 | 2012-05-31 | Mitsubishi Electric Corp | Thin-film transistor and method of manufacturing the same |
| JP2011243993A (en) * | 2011-07-04 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| WO2013014885A1 (en) * | 2011-07-25 | 2013-01-31 | シャープ株式会社 | Active-matrix substrate and liquid crystal display panel using same |
| US9552998B2 (en) | 2014-01-20 | 2017-01-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor |
| US9991319B2 (en) | 2014-01-20 | 2018-06-05 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277548B2 (en) | Display board | |
| US5920772A (en) | Method of fabricating a hybrid polysilicon/amorphous silicon TFT | |
| JP2762968B2 (en) | Method for manufacturing field effect thin film transistor | |
| US20030109086A1 (en) | Manufacturing method for field-effect transistor | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| KR950008261B1 (en) | Making method of semiconductor device | |
| JP2004273614A (en) | Semiconductor device and its fabricating process | |
| JPH1195261A (en) | Liquid crystal display device and its manufacture | |
| KR100404351B1 (en) | Thin-film transistor and fabrication method thereof | |
| JP3356159B2 (en) | Method for manufacturing thin film transistor | |
| JP2000036603A (en) | Manufacture of thin-film transistor | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP3292240B2 (en) | Thin film transistor device and method of manufacturing the same | |
| JPH11274505A (en) | Thin film transistor structure and its manufacture | |
| JP3382130B2 (en) | Method for manufacturing thin film transistor | |
| JP3358284B2 (en) | Method for manufacturing thin film transistor | |
| JP3291069B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2817737B2 (en) | Liquid crystal display | |
| JP4036917B2 (en) | Thin film transistor manufacturing method | |
| JP3388076B2 (en) | Method for manufacturing staggered thin film transistor | |
| JPH07321337A (en) | Semiconductor integrated circuit and manufacture | |
| KR970005952B1 (en) | Thin film transistor & method of manufacturing the same | |
| JP3167445B2 (en) | Method for manufacturing thin film transistor | |
| JP2004064056A (en) | Manufacturing method of semiconductor integrated circuit | |
| JP2714017B2 (en) | Method of manufacturing thin film transistor array for liquid crystal display panel |