JP4165493B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関し、特に画素そのものが増幅機能を持つ増幅型固体撮像装置に関する。

増幅型固体撮像装置としては、ＣＭＤ(Charge Modulation Device)、ＢＡＳＩＳ(Base Stored Image Sensor)、ＢＣＭＤ(Bulk Charge Modulation Device) などが知られている。この増幅型固体撮像装置では、画素そのものに増幅機能を持たせるために、ＭＯＳ構造等の能動素子を用いて画素を構成していることから、能動素子の特性（しきい値電圧Ｖｔｈ等）のバラツキがそのまま画像信号に乗ってきてしまう。この特性のバラツキは、画素それぞれに固定の値を持つため、画面上に固定パターンノイズ（ＦＰＮ;Fixed Pattern Noise)として現れる。

この画素の特性バラツキに起因する固定パターンノイズを除去すべくなされた増幅型固体撮像装置の従来例を図７に示す（例えば、特許文献１参照）。同図において、画素１０１が行列状に多数配列されており、各画素１０１の制御入力端が行単位で垂直選択線１０２の各々に接続され、各出力端が列単位で垂直信号線１０３の各々に接続されている。垂直選択線１０２の各一端は、垂直走査回路１０４の各行の出力端に接続されている。垂直走査回路１０４は、シフトレジスタなどによって構成され、垂直走査パルスφＶ（…，φＶｍ，φＶｍ＋１，…）を順に出力する。

垂直信号線１０３の各々には、ＮｃｈＭＯＳトランジスタからなる２つのサンプリングスイッチ１０５ｓ，１０５ｎの各ドレインが接続されている。サンプリングスイッチ１０５ｓのゲートには、画素１０１から出力される画素リセット前の明時の信号電圧をサンプリングするための動作パルスφＯＰＳが印加される。また、サンプリングスイッチ１０５ｎのゲートには、画素１０１から出力される画素リセット後の暗時の信号電圧をサンプリングするための動作パルスφＯＰＮが印加される。

サンプリングスイッチ１０５ｓ，１０５ｎの各ソースは、２つのキャパシタ１０６ｓ，１０６ｎの各一端にそれぞれ接続されている。これらキャパシタ１０６ｓ，１０６ｎは、明時の信号電圧と暗時の信号電圧とをそれぞれホールドするために設けられたものであり、各他端が共に接地されている。サンプリングスイッチ１０５ｓ，１０５ｎの各ソースはさらに、ＮｃｈＭＯＳトランジスタからなる２つの水平選択スイッチ１０７ｓ，１０７ｎの各ドレインにそれぞれ接続されている。

水平選択スイッチ１０７ｓ，１０７ｎの各ソースは水平信号線１０８に接続され、各ゲートは水平走査回路１０９の各列の出力端に接続されている。水平走査回路１０９は、シフトレジスタなどによって構成され、各列ごとに水平選択スイッチ１０７ｓおよび水平選択スイッチ１０７ｎを順にオンさせるための水平走査パルスφＨ（…，φＨｎ，φＨｎ＋１，…）を出力する。水平信号線１０８は、水平出力回路１１０の入力端に接続されている。水平出力回路１１０の出力端はＣＤＳ（相関二重サンプリング）回路１１１の入力端に接続されている。

次に、上記構成の従来装置における固定パターンノイズの除去のための回路動作について説明する。

水平ブランキング期間において、垂直走査回路１０４による垂直走査によってある行が選択されると、その選択された行の画素１０１の画素リセット前の明時の信号電圧と画素リセット後の暗時の信号電圧とが順にサンプリングスイッチ１０５ｓ，１０５ｎによってサンプリングされ、かつキャパシタ１０６ｓ，１０６ｎにホールドされる。

次に、水平有効期間において、水平走査回路１０９による水平走査によってある列が選択され、その選択された列の水平選択スイッチ１０７ｓ，１０７ｎが順にオンすることにより、キャパシタ１０６ｓ，１０６ｎにホールドされた明時の信号電圧と暗時の信号電圧とが順次水平信号線１０８に読み出される。

そして、ＣＤＳ回路１１１において、明時の信号電圧と暗時の信号電圧との相関二重サンプリングが行われ、その差分がとられることによってノイズ成分が相殺される。その結果、画素１０１のしきい値電圧Ｖｔｈなどの特性バラツキに起因する固定パターンノイズの除去された信号が得られることになる。

特開平９−２８４６５８号公報（特願平８−８８４９２；出願日：平成８年４月１０日）

しかしながら、上述した従来の増幅型固体撮像装置では、明時の信号電圧と暗時の信号電圧とが、時間軸上において相前後して水平信号線１０８によって伝送され、水平出力回路１１０を経てＣＤＳ回路１１１に供給されなければならない。

本発明による固体撮像装置は、画素信号を出力する複数の画素と、前記複数の画素の各出力端に列単位で接続された垂直信号線と、前記垂直信号線に接続された前記画素からの画素リセット前の明時の信号電圧と前記画素からの画素リセット後の暗時の信号電圧とをそれぞれサンプリング処理し、該サンプリング処理された前記明時の信号電圧と前記暗時の信号電圧とを差分処理する垂直出力回路と、前記垂直出力回路の出力端に水平信号線を介して接続された水平出力回路と、前記水平出力回路の出力端に接続された差分回路とを備えた固体撮像装置において、前記垂直出力回路の出力端の基準電位を参照電圧に設定し、前記明時の信号電圧と前記暗時の信号電圧とを前記サンプリング処理し、前記差分処理により該参照電圧を含んだ差分電圧を生成し、前記差分回路は、前記差分電圧と前記参照電圧とを差分する構成となっている。

上記構成の固体撮像装置において、垂直出力回路の出力端の基準電位を参照電圧に設定し、当該垂直出力回路において、画素リセット前の明時の信号電圧と画素リセット後の暗時の信号電圧とをサンプリング処理し、それらの差分をとって該参照電圧を含んだ差分電圧を生成する。この差分電圧は、水平信号線および水平出力回路を経由して差分回路に供給され、当該差分回路において前記参照電圧との差分がとられる。

本発明によれば、垂直出力回路にて画素リセット前の明時の信号電圧と画素リセット後の暗時の信号電圧との差分がとられ、その差分の信号電圧が水平信号線に出力されることで、画素の特性バラツキに起因する固定パターンノイズが抑制された差分の信号電圧が水平信号線を通して読み出されるため、明時の信号電圧と暗時の信号電圧とが、時間軸上において相前後して水平信号線を通して読み出されない。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態を示す概略構成図である。図１において、画素１１が行列状に多数配列されており、各画素１１の制御入力端が行単位で垂直選択線１２の各々に接続され、各出力端が列単位で垂直信号線１３の各々に接続されている。画素１１からは、信号が電圧として垂直信号線１３に出力される。垂直選択線１２の各一端は、垂直走査回路１４の各行の出力端に接続されている。垂直走査回路１４は、シフトレジスタなどによって構成され、垂直走査パルスφＶ（…，φＶｍ，φＶｍ＋１，…）を順に出力する。

垂直信号線１３の各々には、ＮｃｈＭＯＳトランジスタからなるサンプリングスイッチ（第１のスイッチ手段）１５のドレインが接続されている。このサンプリングスイッチ１５のゲートには、画素１１から画素リセット前の明時の信号電圧と、画素１１をリセットするなどして得られる暗時の信号電圧（以下、画素リセット後の暗時の信号電圧と称する）とをそれぞれ読み出すためのサンプリングパルスφＶg-SHが印加される。サンプリングスイッチ１５のソースには、負荷キャパシタ（第１の蓄積手段）１６およびダミーキャパシタ（第２の蓄積手段）１７の各一端が接続されている。

負荷キャパシタ１６の他端とリファレンス電位Ｖ-Refを与える基準電位線１８との間には、ＭＯＳトランジスタからなるリファレンススイッチ（第２のスイッチ手段）１９が接続されている。同様に、ダミーキャパシタ１７と基準電位線１８との間には、ＭＯＳトランジスタからなるダミーリファレンススイッチ（第２のスイッチ手段）２０が接続されている。このリファレンススイッチ１９のゲートにはリファレンスパルスφＶg-Ref が、ダミーリファレンススイッチ２０のゲートにはダミーリファレンスパルスφＶg-dumy Refがそれぞれ印加される。

負荷キャパシタ１６の他端にはさらに、垂直出力回路２１の入力端が接続されている。垂直出力回路２１の出力端は水平信号線２２に接続されている。この垂直出力回路２１は、例えば図２に示すように、電源Ｖｄｄとグランドとの間に直列に接続されたドライブＭＯＳトランジスタＱ１および負荷ＭＯＳトランジスタＱ２からなるソースフォロワ回路２３と、ドライブＭＯＳトランジスタＱ１のソースと水平信号線２２との間に接続されたＭＯＳトランジスタからなる水平選択スイッチ２４とから構成されている。ソースフォロワ回路２３において、負荷ＭＯＳトランジスタＱ２のゲートには、所定のバイアス電圧Ｖg-loadが印加されている。

この水平選択スイッチ２４のゲートは、水平走査回路２５の各列の出力端に接続されている。水平走査回路２５は、シフトレジスタなどによって構成され、水平選択スイッチ２４を順にオンさせるための水平走査パルスφＨ（…，φＨｎ，φＨｎ＋１，…）を出力する。水平信号線２２は水平出力回路２６の入力端に接続されている。水平出力回路２６の出力端はＣＤＳ（相関二重サンプリング）回路２７の入力端に接続されている。

次に、上記構成の本発明の一実施形態に係る増幅型固体撮像装置において、画素１１の特性バラツキに起因する固定パターンノイズと共に、回路バラツキに起因する縦筋状の固定パターンノイズを除去するための駆動方法について、図３のタイミングチャートを用いて説明する。

先ず、信号電圧をサンプルホールドするまでの動作（ｔ１〜ｔ６）について、図４の動作説明図を参照しつつ説明する。

水平ブランキング期間において、先ず、時点ｔ１でサンプリングパルスφＶg-SHが“Ｈ”レベルになり、サンプリングスイッチ１５がオン状態となることで、画素リセット前の明時の信号電圧Ｖｓｉｇｌがサンプリングされる。このとき、リファレンスパルスφＶg-Ref が“Ｈ”レベルにあり、リファレンススイッチ１９がオン状態にあるため、負荷キャパシタ１６の出力側電位はリファレンス電位Ｖ-Refにある。

次に、時点ｔ２において、サンプリングパルスφＶg-SHが“Ｌ”レベルに遷移し、サンプリングスイッチ１５がオフ状態となることにより、明時の信号電圧Ｖｓｉｇｌが負荷キャパシタ１６にホールドされる。この際、サンプリングスイッチ（ＳＨ Ｔｒ）１５のカットオフ時のスイッチングに伴うノイズ成分Ｖαが負荷キャパシタ１６に乗ってくる。

次に、時点ｔ３において、リファレンスパルスφＶg-Ref が“Ｌ”レベルに遷移し、これに応答してリファレンススイッチ１９がオフ状態となる。このとき、サンプリングスイッチ１５がオフ状態にあることによって負荷キャパシタ１６の入力側がフローティング状態にあるため、負荷キャパシタ１６にリファレンススイッチ（Ｒｅｆ Ｔｒ）１９のカットオフ時のスイッチングに伴うノイズ成分Ｖβは乗ってこない。

次に、時点ｔ４でダミーリファレンスパルスφＶg-dumy Refが“Ｈ”レベルとなり、ダミーリファレンススイッチ２０がオン状態となった後、時点ｔ５において、サンプリングパルスφＶg-SHが再び“Ｈ”レベルになり、サンプリングスイッチ１５がオン状態となることで、画素リセット後の暗時の信号電圧Ｖｓｉｇｄがサンプリングされる。

次に、時点ｔ６において、サンプリングパルスφＶg-SHが“Ｌ”レベルに遷移し、サンプリングスイッチ１５がオフ状態となることにより、暗時の信号電圧Ｖｓｉｇｄがダミーキャパシタ１７にホールドされる。この際、サンプリングスイッチ１５の出力側にダミーキャパシタ１７が接続されていることから、明時の信号電圧Ｖｓｉｇｌをホールドした場合と同様に、ダミーキャパシタ１７にサンプリングスイッチ１５のスイッチングに伴うノイズ成分Ｖαが乗る。

このように、サンプリングスイッチ１５の出力端に負荷キャパシタ１６およびダミーキャパシタ１７の各入力側を接続し、これらキャパシタ１６，１７の各出力側をリファレンススイッチ１９，２０によって適宜基準電位線１８に接続するとともに、負荷キャパシタ１６の出力側を垂直出力回路２１の入力端に接続し、上述した手順で駆動することにより、負荷キャパシタ１６の出力側には、（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）という相関二重サンプリングされた信号電圧が導出される。

すなわち、相関二重サンプリング動作を受け持つ回路（負荷キャパシタ１６およびリファレンススイッチ１９）と対称な形でダミーの回路（ダミーキャパシタ１７およびダミーリファレンススイッチ２０）を設け、相関二重サンプリングを行うとともに、明時の信号電圧Ｖｓｉｇｌと暗時の信号電圧Ｖｓｉｇｄとを同一の信号経路を経由して読み出すことにより、画素１１の特性バラツキに起因する固定パターンノイズのみならず、縦筋状の固定パターンノイズの一因となる回路の特性バラツキ、即ちサンプリングスイッチ１５のスイッチングに伴うノイズ成分が除去された信号電圧が得られる。

続いて、水平信号線２２に信号電圧を出力する動作（ｔ７〜ｔ８）について説明する。

水平有効期間において、水平走査回路２５から順次水平走査パルスφＨ（…，φＨｎ，φＨｎ＋１，…）が出力され、時点ｔ７である列の垂直出力回路２１における水平選択スイッチ２４（図２を参照）がオン状態となることにより、その列の信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）が垂直出力回路２１を介して水平信号線２２に読み出される。

次に、時点ｔ８において、リファレンスパルスφＶg-Ref が“Ｈ”レベルとなり、リファレンススイッチ１９がオン状態となることにより、リファレンス電位Ｖ-Refが垂直出力回路２１を介して水平信号線２２に読み出される。このとき、ダミーリファレンスパルスφＶg-dumy Refは“Ｌ”レベルに遷移する。ただし、ダミーリファレンスパルスφＶg-dumy Refが、図３に破線で示すように、そのまま“Ｈ”レベルを維持するようにしても構わない。

このようにして水平信号線２２に順次読み出された信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）とリファレンス電位Ｖ-Refには、垂直出力回路２１を通過する際に、ソースフォロワ回路２３（図２を参照）のオフセットバラツキや水平選択スイッチ２４のスイッチングに伴うノイズ成分が乗り、これらに列間でバラツキがあると、縦筋状の固定パターンノイズとなる。

ところが、水平信号線２２に順次読み出された信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）とリファレンス電位Ｖ-Refとは、時間軸上において列単位で相前後して水平信号線２２によって伝送され、水平出力回路２６を経た後、ＣＤＳ回路２７において相関二重サンプリングが行われ、その差分がとられる。これにより、縦筋状の固定パターンノイズの一因となる垂直出力回路２１における列間の回路の特性バラツキを除くことができる。

以上により、画素１１の特性バラツキに起因する固定パターンノイズのみならず、サンプリングスイッチ１５のスイッチングに伴うノイズ成分や、ソースフォロワ回路２３（図２を参照）のオフセットバラツキや、水平選択スイッチ２４のスイッチングに伴うノイズ成分などの回路の特性バラツキに起因する縦筋状の固定パターンノイズが除去された信号が得られる。

また、従来の増幅型固体撮像装置では、画素リセット前の明時の信号電圧Ｖｓｉｇｌと画素リセット後の暗時の信号電圧Ｖｓｉｇｄとが、時間軸上において列単位で相前後して伝送されるようになっていることから、明時の信号電圧Ｖｓｉｇｌと暗時の信号電圧Ｖｓｉｇｄの間に時間マージンを確保する必要があり、その結果水平走査回路や後段のＣＤＳ回路におけるクロックの位相マージンを十分に確保できなかった。

これに対し、本発明に係る増幅型固体撮像装置では、時間軸上において列単位で信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）に後続するのはリファレンス電位Ｖ-Refであることから、信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）を読み出したら、引き続きリファレンス電位Ｖ-Refを読み出すことができる、即ち信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）とリファレンス電位Ｖ-Refの間に時間マージンを持たせる必要がないため、従来装置に比べて水平走査回路２５や後段のＣＤＳ回路２７におけるクロックの位相マージンを十分に確保できるという利点もある。

図５は、本発明の他の実施形態を示す概略構成図であり、図中、図１と同等部分には同一符号を付して示してある。

先の実施形態では、各列のリファレンススイッチ１９に対してリファレンスパルスφＶg-Ref を共通に与える構成としていたのに対し、本実施形態では、各列のリファレンススイッチ１９に対して各列ごとに異なるリファレンスパルスφＶg-Ref （…，φＶg-Ref(n)，φＶg-Ref(n+1)，…）を与える構成となっている。このリファレンスパルスφＶg-Ref （…，φＶg-Ref(n)，φＶg-Ref(n+1)，…）は、例えば水平走査回路２５から出力される。

この他の実施形態の動作説明のためのタイミングチャートを図６に示す。このタイミングチャートにおいて、時点ｔ１〜時点ｔ６までの動作、即ち信号電圧をサンプルホールドするまでの動作については、先の実施形態の場合と全く同じであり、その説明については重複するので省略し、水平信号線２２に信号電圧を出力する場合の動作について以下に説明する。

水平有効期間において、水平走査回路２５から順次水平走査パルスφＨ（…，φＨｎ，φＨｎ＋１，…）が出力され、時点ｔ７でｎ列の垂直出力回路２１における水平選択スイッチ２４（図２を参照）がオン状態となることにより、ｎ列の信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）が垂直出力回路２１を介して水平信号線２２に読み出される。

次に、時点ｔ８において、ｎ列のリファレンスパルスφＶg-Ref(n)が“Ｈ”レベルとなり、ｎ列のリファレンススイッチ１９がオン状態となることにより、リファレンス電位Ｖ-Refがｎ列の垂直出力回路２１を介して水平信号線２２に読み出される。このとき、ダミーリファレンスパルスφＶg-dumy Refは“Ｈ”レベルでも“Ｌ”レベルでも構わないが、本例では無駄のないようにそのまま“Ｈ”レベルを維持するものとする。

次に、時点ｔ９において、ｎ列の水平走査パルスφＨｎが消滅し、ｎ＋１列の水平走査パルスφＨｎ＋１が発生すると、ｎ＋１列の水平選択スイッチ２４がオン状態となり、ｎ＋１列の信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）が垂直出力回路２１を介して水平信号線２２に読み出される。続いて、ｎ＋１列のリファレンスパルスφＶg-Ref(n+1)が“Ｈ”レベルとなり、ｎ＋１列のリファレンススイッチ１９がオン状態となることにより、リファレンス電位Ｖ-Refがｎ＋１列の垂直出力回路２１を介して水平信号線２２に読み出される。

以降、順に同様の動作が１ライン分に亘って行われる。このようにして水平信号線２２に順次読み出された信号電圧（Ｖｓｉｇｄ−Ｖｓｉｇｌ＋Ｖ-Ref）とリファレンス電位Ｖ-Refとは、時間軸上において列単位で相前後して水平信号線２２によって伝送され、水平出力回路２６を経てＣＤＳ回路２７に供給される。そして、ＣＤＳ回路２７において、相関二重サンプリングが行われ、その差分がとられる。

以上により、先の実施形態の場合と同様に、画素１１の特性バラツキに起因する固定パターンノイズのみならず、サンプリングスイッチ１５のスイッチングに伴うノイズ成分や、ソースフォロワ回路２３のオフセットバラツキや、水平選択スイッチ２４のスイッチングに伴うノイズ成分などの回路の特性バラツキに起因する縦筋状の固定パターンノイズが除去された信号が得られる。

なお、上記各実施形態では、画素１１から信号が電圧として出力される場合としたが、この例として、ＢＣＭＤやＣＭＤをドライブトランジスタとして用いてソースフォロワ回路を組んだ場合や、そのソースフォロワ回路の抵抗を容量に置き換えて容量負荷読み出し動作を行った場合などがある。

容量負荷読み出し動作の場合には、負荷キャパシタ１６やダミーキャパシタ１７をそれぞれ明時の読み出し時と暗時の読み出し時の負荷として利用する。ただし、容量負荷動作の場合、本発明の回路に明時や暗時の信号を読み出す直前に、垂直信号線１３を一定電位にリセットする手段（トランジスタなど）の付加が必要になる。

本発明の一実施形態を示す概略構成図である。 垂直出力回路の構成の一例を示す回路図である。 本発明の一実施形態の動作説明のためのタイミングチャートである。 本発明の一実施形態の動作説明図である。 本発明の他の実施形態を示す概略構成図である。 本発明の他の実施形態の動作説明のためのタイミングチャートである。 従来例を示す概略構成図である。

符号の説明

１１…画素、１３…垂直信号線、１４…垂直走査回路、１５…サンプリングスイッチ、１６…負荷キャパシタ、１７…ダミーキャパシタ、１８…基準電位線、１９…リファレンススイッチ、２０…ダミーリファレンススイッチ、２１…垂直出力回路、２２…水平信号線、２３…ソースフォロワ回路、２４…水平選択スイッチ、２５…水平走査回路、２６…水平出力回路、２７…ＣＤＳ回路

Claims (1)

1. 画素信号を出力する複数の画素と、
   前記複数の画素の各出力端に列単位で接続された垂直信号線と、
   前記垂直信号線に接続された前記画素からの画素リセット前の明時の信号電圧と前記画素からの画素リセット後の暗時の信号電圧とをそれぞれサンプリング処理し、該サンプリング処理された前記明時の信号電圧と前記暗時の信号電圧とを差分処理する垂直出力回路と、
   前記垂直出力回路の出力端に水平信号線を介して接続された水平出力回路と、
   前記水平出力回路の出力端に接続された差分回路とを備えた固体撮像装置において、
   前記垂直出力回路の出力端の基準電位を参照電圧に設定し、前記明時の信号電圧と前記暗時の信号電圧とを前記サンプリング処理し、前記差分処理により該参照電圧を含んだ差分電圧を生成し、
   前記差分回路は、前記差分電圧と前記参照電圧とを差分する
   ことを特徴とする固体撮像装置。

Images