JP2000295533A - 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 画素の黒レベル信号を基に補正する従来の方
法では、ラインアンプごとのオフセットバラツキについ
ては補正できるものの、ゲインバラツキについては補正
することはできない。 【解決手段】 垂直信号線１５ごとにラインアンプ１９
を持つＣＭＯＳ型撮像素子において、ラインアンプ１９
のＤＣバイアスを、垂直ブランキング期間Ｖ−ＢＬＫ内
でＤＣバイアス発生回路２３によって２値（高レベルと
低レベル）で切り換えて、ラインアンプ１９の動作点を
２段階に変化させることにより、画素１１を動作させず
に、黒レベル信号と白レベル信号を生成し、この黒レベ
ル信号と白レベル信号を、後段の信号処理系において、
ラインアンプ１９の特性バラツキを補正する補正信号と
して用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子およ
びその駆動方法、並びに固体撮像素子の信号処理方法に
関し、特に垂直信号線ごとにラインアンプを持つ構成の
固体撮像素子およびその駆動方法、並びに固体撮像素子
の縦筋状のノイズ成分を除去するための信号処理方法に
関する。

【０００２】

【従来の技術】従来、この種の固体撮像素子として、図
９に示すように、単位画素１０１が行列状に２次元配置
されてなる画素部に対して、垂直走査回路１０２によっ
て垂直選択線１０３を介して行選択を行う一方、単位画
素１０１の各々の画素信号を垂直信号線１０４の各々に
接続されたラインアンプ１０５に行単位で蓄えるととも
に、水平走査回路１６によって列選択を行うことで水平
信号線１０７およびセンスアンプ１０８を介して出力す
る構成のＣＭＯＳ型撮像素子が知られている（例えば、
米国特許５，３４５，２６６号参照）。

【０００３】このように、垂直信号線１０４ごとにライ
ンアンプ１０８を持つＣＭＯＳ型撮像素子では、各ライ
ンアンプ１０８を構成する回路素子の特性のバラツキは
避けられなく、この回路素子の特性バラツキは各ライン
アンプ１０８ごとの特性バラツキの要因となる。このラ
インアンプ１０８ごとの特性バラツキとしては、トラン
ジスタのＶｔｈ（閾値電圧）のバラツキ（以下、Ｖｔｈ
バラツキと称す）等によるオフセットバラツキ（むら）
とゲインバラツキがある。

【０００４】これらの特性バラツキは、縦筋状のノイズ
となって現れ、画質に悪影響を及ぼすことになる。この
縦筋状のノイズ成分を除去するために、従来は、撮像素
子の撮像面に入射する入射光を遮断した状態（シャッタ
ーを閉じた状態）で各画素から黒レベル信号を出力し、
これを後段の信号処理系においてフレームメモリに蓄積
しておき、撮像素子から出力される撮像信号との間で画
素ごとに演算することによって補正を行っていた。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たように、画素の黒レベル信号を基に補正する従来の方
法では、Ｖｔｈバラツキ等によるオフセットバラツキに
ついては補正できるものの、黒レベル信号からだけでは
ラインアンプ１０８のゲインに関する情報は得られない
ため、各垂直信号線１０４のラインアンプ１０８ごとの
ゲインバラツキについては補正することはできなく、し
たがって縦筋状のノイズ成分を完全に除去することはで
きなかった。

【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、ラインアンプごとの
オフセットバラツキのみならず、ゲインバラツキについ
ても補正できるようにした固体撮像素子およびその駆動
方法、並びに固体撮像素子の信号処理方法を提供するこ
とにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、単位画素が行列状に２次元配置されて
なる画素部と、この画素部の行方向の画素列ごとに配さ
れた信号線の各々に接続された複数のラインアンプとを
備えた固体撮像素子において、複数のラインアンプの各
々の動作点を変化させるようにする。

【０００８】複数のラインアンプの各々の動作点を変化
させることにより、例えば、黒レベル信号と白レベル信
号の２つの補正信号を生成できる。この２つの補正信号
は、固体撮像素子の出力信号として導出される。そし
て、信号処理系において、２つの補正信号を固体撮像素
子の撮像信号と演算する。その結果、固体撮像素子の撮
像信号中に含まれるノイズ成分、特にラインアンプのゲ
インバラツキに起因するノイズ成分が除去される。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係るＣＭＯＳ撮像素子を示す概略構成図であ
る。

【００１０】図１において、破線で囲まれた領域が単位
画素１１を表している。この単位画素１１は、光電変換
素子であるフォトダイオード（ＰＤ）１２と、画素を行
単位で選択する垂直選択用スイッチである選択用ＭＯＳ
トランジスタ１３と、フォトダイオード１２から信号電
荷を読み出す読み出し用スイッチである読み出し用ＭＯ
Ｓトランジスタ１４とから構成され、これら単位画素１
１が行列状に２次元配置されて画素部を構成している。

【００１１】この単位画素１１において、フォトダイオ
ード１２は入射光を光電変換しかつ光電変換によって得
られた信号電荷を蓄積する。すなわち、フォトダイオー
ド１２は光電変換と電荷蓄積の両機能を兼ね備えてい
る。このフォトダイオード１２のカソード電極と、行方
向（垂直方向）の画素列ごとに配された垂直信号線１５
の間には、選択用ＭＯＳトランジスタ１３および読み出
し用ＭＯＳトランジスタ１４が直列に接続されている。
そして、選択用ＭＯＳトランジスタ１３のゲート電極は
垂直選択線１６に、読み出し用ＭＯＳトランジスタ１４
のゲート電極は読み出しパルス線１７にそれぞれ接続さ
れている。

【００１２】垂直信号線１５の端部と水平信号線１８と
の間には、垂直信号線１５に読み出された信号電荷を信
号電圧に変換するラインアンプ１９と、このラインアン
プ１９の出力電圧を選択的に水平信号線１８に出力する
水平選択用ＭＯＳトランジスタ２０が直列に接続されて
いる。

【００１３】ラインアンプ１９としては、例えば、図２
（Ａ）に示すように、差動アンプ１９１とソース接地ア
ンプ１９２の２段からなる構成のものや、図２（Ｂ）に
示すように、ソースフォロワ回路からなる構成のものが
用いられる。このラインアンプ１９には、キャパシタ２
１と、垂直信号線１５をリセットするリセット用ＭＯＳ
トランジスタ２２が並列に接続されている。なお、ライ
ンアンプ１９として、信号電荷を信号電流に変換する回
路構成のものを用いることも可能である。

【００１４】ラインアンプ１９の直流バイアス（以下、
ＤＣバイアスと称す）は、ＤＣバイアス発生回路２３で
生成される。このＤＣバイアス発生回路２３は、例えば
２値（高レベル／低レベル）化されたＤＣバイアスを発
生し、この高レベル／低レベルのＤＣバイアスをライン
アンプ１９に択一的に与えることにより、このラインア
ンプ１９の動作点を２段階に変化させる動作点調整手段
として機能する。

【００１５】図３に、ＤＣバイアス発生回路２３の回路
構成の一例を示す。本例に係るＤＣバイアス発生回路２
３は、ソース電極が電源に接続され、ゲート電極が接地
されたＰｃｈＭＯＳトランジスタＱ１と、このＰｃｈＭ
ＯＳトランジスタＱ１のドレイン電極とグランド（ＧＮ
Ｄ）の間に接続されたダイオード接続構成のＮｃｈＭＯ
ＳトランジスタＱ２と、ＰｃｈＭＯＳトランジスタＱ１
に対して並列に接続されたＰｃｈＭＯＳトランジスタＱ
３とからなるＭＯＳ抵抗型直流電流源回路の構成となっ
ている。

【００１６】かかる構成のＤＣバイアス発生回路２３に
おいて、ＰｃｈＭＯＳトランジスタＱ３のゲート電極に
直流バイアスを切り換えるためのバイアス切換パルスが
与えられ、ＰｃｈＭＯＳトランジスタＱ１，Ｑ３とＮｃ
ｈＭＯＳトランジスタＱ２の各ドレイン共通接続点Ａの
電位がＤＣバイアスとして取り出されることになる。バ
イアス切換パルスは、図４のタイミングチャートに示す
ように、映像信号フォーマットの垂直ブランキング期間
Ｖ−ＢＬＫ内で発生される。

【００１７】ここで、バイアス切換パルスが高レベルの
ときには、ＭＯＳトランジスタＱ３がオフ状態にあるこ
とから、ドレイン共通接続点Ａには、ＭＯＳトランジス
タＱ１，Ｑ２の各チャネル抵抗による分圧によって低レ
ベルの電位がＤＣバイアスとして得られ、またバイアス
切換パルスが低レベルのときには、ＭＯＳトランジスタ
Ｑ３がオン状態となり、ＭＯＳトランジスタＱ１，Ｑ３
の各チャネル抵抗が並列になるため、略電源電圧の高レ
ベルの電位がＤＣバイアスとして得られることになる。

【００１８】再び図１において、行選択のための垂直走
査回路２４および列選択のための水平走査回路２５が設
けられている。これら走査回路２４，２５は、例えばシ
フトレジスタによって構成される。そして、垂直走査回
路２４から出力される垂直走査パルスφＶｍが垂直選択
線１６に印加され、また水平走査回路２５から出力され
る読み出しパルスφＣｎが読み出しパルス線１７に、水
平走査パルスφＨｎが水平選択用ＭＯＳトランジスタ２
０のゲート電極に、リセットパルスφＲｎがリセット用
ＭＯＳトランジスタ２２のゲート電極にそれぞれ印加さ
れる。

【００１９】水平信号線１８の出力端側には、水平出力
アンプ２６を介して例えば相関二重サンプリング回路
（以下、ＣＤＳ(Correlated Double Sampling)回路と称
する）２７が差分回路として設けられている。このＣＤ
Ｓ回路２７は、単位画素１１の各々から水平信号線１８
を経由して順次供給されるリセットレベルと信号レベル
の差分をとるために設けられたものである。

【００２０】上記構成のＣＭＯＳ型撮像素子において、
単位画素１１が行列状に配置されてなる画素部は、図５
に示すように、その全領域（画素エリア）に対して、特
定の領域が外部から光を取り込んで実際に撮像に寄与す
る開口エリアとなっており、それ以外の領域は遮光膜に
よって覆われて光を取り込まない遮光エリア（光学的
黒；ＯＰＢ）となっている。この遮光エリアは、外部か
ら光が入射されないことから、当該エリア内の画素は黒
レベル信号を出力することになる。この黒レベル信号
は、本撮像素子から出力される撮像信号の基準レベルと
して用いられる。

【００２１】ところで、ＤＣバイアス発生回路２３に与
えられるバイアス切換パルスは、図４のタイミングチャ
ートに示すように、垂直ブランキング期間Ｖ−ＢＬＫ内
のある期間でのみ低レベルとなり、それ以外は高レベル
となる。撮像信号の読み出し時には、バイアス切換パル
スは高レベルの状態にある。このとき、図３に示すＤＣ
バイアス発生回路２３において、ＰｃｈＭＯＳトランジ
スタＱ３はオフ状態となる。

【００２２】ここで、ＰｃｈＭＯＳトランジスタＱ１は
ソース電極が電源に、ゲート電極がグランドにそれぞれ
接続されているので、常にオン状態にある。これによ
り、ＰｃｈＭＯＳトランジスタＱ１とＮｃｈＭＯＳトラ
ンジスタＱ２のチャネル抵抗にしたがってドレイン共通
接続点Ａに得られる電位、即ち出力するＤＣバイアス電
位が決まる。

【００２３】このＤＣバイアス値を、例えば図２（Ａ）
に示す回路構成のラインアンプのＤＣバイアス１として
入力すると、当該ラインアンプの入出力特性は、図６に
示すようになる。すなわち、各画素１１で発生した信号
電荷に応じて、（黒レベル〜飽和レベル）の信号が出力
される。

【００２４】一方、実際の画面上に現れない垂直ブラン
キング期間Ｖ−ＢＬＫにおいては、ラインアンプ１９と
水平走査回路２５によって擬似的に黒レベル信号と飽和
レベル付近の白レベル信号を出力するようにする。

【００２５】先ず、黒レベル信号の出力に際しては、画
像信号の読み出し時と同様に、垂直ブランキング期間Ｖ
−ＢＬＫにおいて、ＤＣバイアス発生回路２３に高レベ
ルのバイアス切換パルスを与える。これにより、Ｐｃｈ
ＭＯＳトランジスタＱ３がオフ状態となり、また垂直ブ
ランキング期間Ｖ−ＢＬＫでは遮光エリアの画素信号が
出力されることになることから、黒レベル信号が出力さ
れる。このとき、ラインアンプ１９の入出力特性は図７
の特性となり、ラインアンプ１９のリセットレベルの
入力で黒レベル信号が出力される。

【００２６】また、白レベル信号の出力に際しては、垂
直ブランキング期間Ｖ−ＢＬＫ内のある期間において、
ＤＣバイアス発生回路２３に低レベルのバイアス切換パ
ルスを与える。これにより、ＰｃｈＭＯＳトランジスタ
Ｑ３がオン状態となる。すると、ＰｃｈＭＯＳトランジ
スタＱ１とＰｃｈＭＯＳトランジスタＱ３の各チャネル
抵抗が並列になるために、ドレイン共通接続点Ａの電
位、即ちＤＣバイアスが電源電圧に近い方へシフトす
る。このとき、ラインアンプ１９の入出力特性は図７の
特性となり、ラインアンプ１９のリセットレベルの入
力で白レベル信号が出力される。

【００２７】上述したように、垂直信号線１５ごとにラ
インアンプ１９を持つＣＭＯＳ型撮像素子において、ラ
インアンプ１９のＤＣバイアスを、垂直ブランキング期
間Ｖ−ＢＬＫ内でＤＣバイアス発生回路２３によって２
値（高レベルと低レベル）で切り換えて、ラインアンプ
１９の動作点を２段階に変化させることにより、画素１
１を動作させずに、黒信号レベルと白信号レベルを生成
することができる。このようにして生成された黒信号レ
ベルと白信号レベルは、後段の信号処理系において、後
述するように、ラインアンプ１９の特性バラツキを補正
する補正信号として用いられる。

【００２８】なお、本実施形態では、ラインアンプ１９
のＤＣバイアスを２値で切り換え、ラインアンプ１９の
動作点を２段階に変化させて黒レベル信号と白レベル信
号を生成するとしたが、ラインアンプ１９の動作点の切
り換えは２段階に限定されるものではなく、ラインアン
プ１９のＤＣバイアスを連続的に変えることによってラ
インアンプ１９の動作点を連続的に変化させて黒レベル
信号および白レベル信号以外に、その間のレベル信号を
連続的に生成することも可能である。

【００２９】これによれば、ラインアンプ１９のゲイン
に関する情報をより多く得ることができるため、ライン
アンプ１９のゲインバラツキをより確実に補正すること
ができ、その結果、本撮像素子の撮像信号中に含まれる
ラインアンプ１９のゲインバラツキに起因する縦筋状の
ノイズ成分を確実に除去できることになる。

【００３０】次に、ラインアンプ１９の特性バラツキを
補正する機能を持つ信号処理系の構成および動作につい
て説明する。図８は、ＣＭＯＳ型撮像素子の信号処理系
の構成の一例を示すブロック図である。

【００３１】図８において、撮像素子３１としては、先
述した構成のＣＭＯＳ型撮像素子が用いられる。これに
より、撮像素子３１からは、通常の撮像信号以外に、垂
直ブランキング期間Ｖ−ＢＬＫにおいて黒レベル信号と
白レベル信号が補正信号として出力される。撮像素子３
１の出力信号は、Ａ／Ｄ変換器３２にデジタル化された
後、演算回路３３およびラインメモリ３４に供給され
る。ラインメモリ３４には、垂直ブランキング期間Ｖ−
ＢＬＫにおいて入力される遮光エリア内の画素の信号、
即ち黒レベル信号が１ライン分格納される。

【００３２】このラインメモリ３４に格納された黒レベ
ル信号は演算回路３３に与えられ、この演算回路３３に
おいて、ＣＭＯＳ型撮像素子３１からＡ／Ｄ変換器３２
を介して供給される撮像信号との間で演算が行われる。
これにより、ラインアンプ１９のオフセットバラツキ
（むら）の補正が行われる。すなわち、演算回路３３で
は、ラインアンプ１９の特性バラツキのうち、オフセッ
トバラツキに起因する縦筋状のノイズ成分が撮像信号中
から除去される。

【００３３】次に、オフセットバラツキに起因する縦筋
状のノイズ成分が除去された撮像信号は、演算回路３５
に供給されるとともに、差分回路３６の一方の入力とな
り、さらに遅延回路３７で所定の時間だけ遅延されて差
分回路３６の他方の入力となる。遅延回路３７は、図４
のタイミングチャートにおいて、垂直ブランキング期間
Ｖ−ＢＬＫにおいて入力される黒レベル信号と白レベル
信号との同時化を図る作用をなす。

【００３４】差動回路３６は、遅延回路３７で同時化さ
れた黒レベル信号と白レベル信号のレベル差を得る。こ
のレベル差は、ラインメモリ３８に１ライン分格納され
る。このラインメモリ３８に格納されたレベル差は演算
回路３５に与えられ、この演算回路３５において、演算
回路３３から供給される撮像信号との間で演算が行われ
る。これにより、ラインアンプ１９のゲインバラツキの
補正が行われる。すなわち、演算回路３５では、ライン
アンプ１９の特性バラツキのうち、ゲインバラツキに起
因する縦筋状のノイズ成分が撮像信号中から除去され
る。

【００３５】このように、垂直信号線ごとにラインアン
プを備え、当該ラインアンプの直流バイアスを変え、ラ
インアンプの動作点を変化させることによって黒レベル
信号と白レベル信号の少なくとも２つの補正信号を生成
する構成の撮像素子３１の信号処理系において、２つの
補正信号に基づいてラインアンプの特性バラツキを補正
するようにしたことにより、オフセットバラツキのみな
らず、ゲインバラツキについても補正することができ
る。これにより、撮像素子３１の撮像信号中に含まれる
縦筋状のノイズ成分を確実に除去することができるた
め、画質向上に寄与できることになる。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
垂直信号線ごとにラインアンプを持つ固体撮像素子にお
いて、これらラインアンプの各動作点を変化させるよう
にしたことにより、例えば黒レベル信号と白レベル信号
の２つの補正信号を生成できるため、この２つの補正信
号を用いて補正処理を行うことによってラインアンプご
とのオフセットバラツキのみならず、ゲインバラツキに
ついても補正でき、よって固体撮像素子の撮像信号中に
含まれる縦筋状のノイズ成分を確実に除去することがで
きることになる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るＣＭＯＳ撮像素子を
示す概略構成図である。

【図２】ラインアンプの回路例（Ａ），（Ｂ）を示す回
路図である。

【図３】ＤＣバイアス発生回路の回路構成の一例を示す
回路図である。

【図４】撮像素子の出力信号とバイアス切換パルスのタ
イミング関係を示すタイミングチャートである。

【図５】画素エリアにおける開口エリアと遮光エリアと
の関係を示す図である。

【図６】撮像信号出力時おけるラインアンプの入出力特
性図である。

【図７】黒／白レベル信号出力時おけるラインアンプの
入出力特性図である。

【図８】信号処理系の回路構成の一例を示すブロック図
である。

【図９】ＣＭＯＳ型撮像素子の基本構成を示す概略構成
図である。

【符号の説明】

１１…単位画素、１２…フォトダイオード、１５…垂直
信号線、１８…水平信号線、１９…ラインアンプ、２３
…ＤＣバイアス発生回路、２７…相関二重サンプリング
（ＣＤＳ）回路、３１…撮像素子、３３，３５…演算回
路、３４，３８…ラインメモリ、３６…差分回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 単位画素が行列状に２次元配置されてな
   る画素部と、 前記画素部の行方向の画素列ごとに配された信号線の各
   々に接続された複数のラインアンプと、 前記複数のラインアンプの各々の動作点を変化させる動
   作点調整手段とを備えたことを特徴とする固体撮像素
   子。
2. 【請求項２】 前記動作点調整手段は、前記複数のライ
   ンアンプの各々の直流バイアスを変化させることを特徴
   とする請求項１記載の固体撮像素子。
3. 【請求項３】 前記動作点調整手段は、前記複数のライ
   ンアンプの各々の直流バイアスを、黒レベルに対応した
   バイアスと白レベルに対応したバイアスの少なくとも２
   つの直流バイアスの間で切り換えることを特徴とする請
   求項２記載の固体撮像素子。
4. 【請求項４】 前記動作点調整手段は、垂直ブランキン
   グ期間内において動作点を変化させることを特徴とする
   請求項１記載の固体撮像素子。
5. 【請求項５】 単位画素が行列状に２次元配置されてな
   る画素部と、前記画素部の行方向の画素列ごとに配され
   た信号線の各々に接続された複数のラインアンプとを備
   えた固体撮像素子において、 前記複数のラインアンプの各々の動作点を変化させるこ
   とを特徴とする固体撮像素子の駆動方法。
6. 【請求項６】 前記複数のラインアンプの各々の直流バ
   イアスを変えることによって動作点を変化させることを
   特徴とする請求項５記載の固体撮像素子の駆動方法。
7. 【請求項７】 単位画素が行列状に２次元配置されてな
   る画素部と、前記画素部の行方向の画素列ごとに配され
   た信号線の各々に接続された複数のラインアンプとを備
   えた固体撮像素子の信号処理方法であって、 前記複数のラインアンプの各々の動作点を変化させるこ
   とによって補正信号を生成し、 前記補正信号に基づいて前記固体撮像素子の撮像信号中
   に含まれるノイズ成分を除去することを特徴とする固体
   撮像素子の信号処理方法。
8. 【請求項８】 前記複数のラインアンプの各々の直流バ
   イアスを変えることによって黒レベル信号と白レベル信
   号の少なくとも２つの補正信号を生成し、 この２つの補正信号に基づいて前記固体撮像素子の撮像
   信号中に含まれるノイズ成分を除去することを特徴とす
   る請求項７記載の固体撮像素子の信号処理方法。