JP4404261B2 - 固体撮像素子および撮像装置 - Google Patents

Description

本発明は、固体撮像素子および撮像装置に関し、特に光電変換によって得られる画素情報を画素単位で読み出すことが可能なＸ‐Ｙアドレス型固体撮像素子および当該固体撮像素子を用いた撮像装置に関する。

Ｘ‐Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子では、画素そのものに増幅機能を持たせるために、ＭＯＳ構造等の能動素子（ＭＯＳトランジスタ）を用いて画素を構成している（例えば、特許文献１参照）。この増幅型固体撮像素子の従来例を図９に示す。図９において、画素トランジスタ８１が行列状に多数配列され、各画素トランジスタ８１のゲート電極が行単位で垂直選択線８２に接続され、各ソース電極が列単位で垂直信号線８３に接続され、さらに各ドレイン電極には電源電圧ＶＤが印加されている。各垂直選択線８２は、垂直スキャナ８４の出力端に接続されている。

各垂直信号線８３は、動作スイッチであるＮｃｈＭＯＳトランジスタ８５のドレイン電極に接続されている。このＭＯＳトランジスタ８５のソース電極は、負荷容量８６の一端に接続されるとともに、水平スイッチであるＮｃｈＭＯＳトランジスタ８７のドレイン電極に接続され、そのゲート電極には、動作パルスφＯＰが印加される。負荷容量８６の他端は接地されている。ＭＯＳトランジスタ８７のソース電極は水平信号線８８に接続され、そのゲート電極は水平走査回路８９の出力端に接続されている。水平信号線８８の一端は、出力端子９０に接続されている。

上記構成の増幅型固体撮像素子において、入射光は画素トランジスタ８１にてその光量に応じた電荷量の信号電荷に光電変換される。画素トランジスタ８１からの入射光量に応じた信号は、垂直信号線８３を経て動作スイッチであるＭＯＳトランジスタ８５を介して負荷容量８６に保持される。この保持された信号は、水平走査回路８９によって制御される水平スイッチであるＭＯＳトランジスタ８７を介して水平信号線８８に出力され、さらにこの水平信号線８８を通して出力端子９０から外部へ導出される。

このような増幅型固体撮像素子では、光電変換によって単位画素に蓄積された信号電荷に対してほぼ線形な出力信号が得られ、単位画素の蓄積できる信号電荷量によって撮像素子のダイナミックレンジが決定されてしまう。図１０は、撮像素子の入射光量と出力信号量の関係を示す入出力特性図である。この入出力特性図から明らかなように、撮像素子のダイナミックレンジは、画素の飽和信号量とノイズレベルで決まってしまう。

特開平５−１６７９２８号公報

上述したように、従来の増幅型固体撮像素子では、単位画素の蓄積できる信号電荷量は、単位画素の大きさに応じて限界があることから、低輝度の被写体にカメラレンズの絞りを合わせると高輝度の被写体の信号は飽和してしまい、逆に高輝度の被写体にカメラレンズの絞りを合わせると低輝度の被写体の信号はノイズに埋もれてしまうため、画像認識等に要求されるダイナミックレンジを得ることができなかった。

本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、入射光量対出力信号量のダイナミックレンジを飛躍的に拡大することが可能な固体撮像素子および当該固体撮像素子を用いた撮像装置を提供することにある。

本発明による固体撮像素子では、行列状に配列されて入射光量に応じて蓄積される電荷を、異なる蓄積時間に対応したタイミングでリセットすることにより、同一行の画素から２以上の異なる蓄積時間の信号を出力する複数の画素と、同一列の画素を共通に接続した複数の垂直信号線と、同一行の画素からの前記２以上の異なる蓄積時間の信号を出力する当該２以上の異なる蓄積時間の信号に対応した２以上の水平信号線とを備え、前記複数の画素のうち、同一列の画素毎に前記複数の垂直信号線を通して読み出された前記２以上の異なる蓄積時間の信号を前記垂直信号線に接続された２以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該２以上の容量に保持された前記２以上の異なる蓄積時間の信号を各蓄積時間毎に分離して前記同一行の画素毎に前記２以上の水平信号線を通して出力し、前記同一行の画素毎に前記２以上の水平信号線を通して出力される前記２以上の異なる蓄積時間の信号を加算する構成となっている。

また、本発明による撮像装置では、行列状に配列されて入射光量に応じて蓄積される電荷を、異なる蓄積時間に対応したタイミングでリセットすることにより、同一行の画素から２以上の異なる蓄積時間の信号を出力する複数の画素のうち、同一列の画素毎に複数の垂直信号線を通して読み出された前記２以上の異なる蓄積時間の信号を前記垂直信号線に接続された２以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該２以上の容量に保持された前記２以上の異なる蓄積時間の信号を各蓄積時間毎に分離して前記同一行の画素毎に前記２以上の異なる蓄積時間の信号に対応した２以上の水平信号線を通して出力する固体撮像素子と、前記同一行の画素毎に前記２以上の水平信号線を通して出力される前記２以上の異なる蓄積時間の信号を加算する信号処理回路とを備えた構成となっている。

本発明による固体撮像素子によれば、同一列の画素毎に複数の垂直信号線を通して読み出された２以上の異なる蓄積時間の信号を垂直信号線に接続された２以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該保持された２以上の異なる蓄積時間の信号を同一行の画素毎に２以上の水平信号線を通して出力し、これらを加算することにより、非常に広い範囲の入射光量に対してコントラストのある映像信号を得ることができるため、入射光量対出力信号量のダイナミックレンジを飛躍的に拡大することができる。

また、本発明による撮像装置によれば、同一列の画素毎に複数の垂直信号線を通して読み出された２以上の異なる蓄積時間の信号を垂直信号線に接続された２以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該保持された２以上の異なる蓄積時間の信号を同一行の画素毎に２以上の水平信号線を通して出力する固体撮像素子を用い、この固体撮像素子から同一行の画素毎に出力される２以上の異なる蓄積時間の信号を加算して映像信号として出力することにより、非常に広い範囲の入射光量に対してコントラストのある映像信号を得ることができるため、入射光量対出力信号量のダイナミックレンジを飛躍的に拡大することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明による固体撮像素子の一実施形態を示す構成図である。図１において、画素トランジスタ（本例では、ＮｃｈＭＯＳトランジスタを示す）１１が行列状に多数配列され、各画素トランジスタ１１のゲート電極が行単位で垂直選択線１２に接続され、各ソース電極が列単位で垂直信号線１３に接続され、さらに各ドレイン電極には電源電圧ＶＤが印加されている。各垂直選択線１２は、垂直走査回路１４および電子シャッタ走査回路１５の出力端に接続されている。

垂直走査回路１４はシフトレジスタ等で構成されており、垂直走査しつつ各ラインごとに画素情報を順に読み出すために、各垂直選択線１２に対して垂直選択パルスφＶ（…，φＶｍ，…，φＶｐ，…）を与える。電子シャッタ走査回路１５も同様にシフトレジスタ等で構成されており、各ラインごとに画素の蓄積時間を制御するためのものである。

各垂直信号線１３は、動作スイッチ（第１のスイッチ手段）である例えば２つのＮｃｈＭＯＳトランジスタ１６，１７の各ドレイン電極に接続されている。これらＭＯＳトランジスタ１６，１７は同一サイズに形成されており、その各ゲート電極には動作パルスφＯＰ１，φＯＰ２が印加される。ＭＯＳトランジスタ１６，１７の各ソース電極は、記憶手段である２つの負荷容量１８，１９の各一端に接続されるとともに、水平スイッチ（第２のスイッチ手段）である２つのＮｃｈＭＯＳトランジスタ２０，２１の各ドレイン電極に接続されている。負荷容量１８，１９の各他端は共に接地されている。

ＭＯＳトランジスタ２０，２１の各ソース電極は水平信号線２２，２３にそれぞれ接続され、各ゲート電極は水平走査回路２４の出力端に共通に接続されている。この水平走査回路２４はシフトレジスタ等で構成され、ＭＯＳトランジスタ２０，２１を導通状態にし、負荷容量１８，１９の各一端を水平信号線２２，２３に接続するために、ＭＯＳトランジスタ２０，２１の各ゲート電極に対して水平走査パルスφＨ（…，φＨｎ，φＨｎ＋１，…）を与える。水平信号線２２，２３の各一端は、出力端子２５，２６にそれぞれ接続されている。以上により、増幅型固体撮像素子１０が構成されている。

次に、上記構成の増幅型固体撮像素子１０の動作について、図２のタイミングチャートを用いて説明する。
先ず、垂直走査期間にほぼ近い時間だけ蓄積したφＶｍ行の垂直選択線１２の画素トランジスタ１１を、ある水平ブランキング期間に垂直信号線１３から動作スイッチであるＭＯＳトランジスタ１６を介して読み出して負荷容量１８に信号電圧として保持する。そして、読み出しが終わったφＶｍ行の垂直選択線１２の画素トランジスタ１１については、当該画素トランジスタ１１に蓄積した信号電荷をリセットする。なお、画素のリセットは、基板パルスφＳＵＢが基板に印加されることによって行われる。また、画素の蓄積時間の制御は、電子シャッタ走査回路１５によって行われる。

次に、同じ水平ブランキング期間に例えば１／１０００秒前に一度読み出されてリセットされたφＶｐ行の垂直選択線１２の画素トランジスタ１１の信号を、垂直信号線１３からＭＯＳトランジスタ１７を介して負荷容量１９に読み出して信号電圧として保持する。読み出しが終わったφＶｐ行の垂直選択線１２の画素トランジスタ１１については、当該画素トランジスタ１１に蓄積した信号電荷をリセットする。すると、垂直走査期間をいま仮に１／６０秒であるとすると、負荷容量１８，１９にはそれぞれ（１／６０−１／１０００）秒と１／１０００秒の蓄積時間の信号が保持される。これらの信号をそれぞれＬ信号、Ｓ信号と称することにする。

この負荷容量１８，１９に保持されたＬ，Ｓ信号は、水平スイッチであるＭＯＳトランジスタ２０，２１を介して水平信号線２２，２３に出力され、さらに出力端子２５，２６を通して出力信号ＯＵＴ１，ＯＵＴ２としてそれぞれ外部へ導出される。ここで、入射光量に対する出力信号ＯＵＴ１，ＯＵＴ２の各信号量の関係を図示すると図３に示すようになる。すなわち、出力信号ＯＵＴ１は従来例の場合と同等の入射光量Ｒ１で飽和してしまうのに対し、もう一方の出力信号ＯＵＴ２は入射光量Ｒ２まで飽和しない。

このように、１本の垂直信号線１３に対して例えば２つの負荷容量１８，１９を設け、蓄積時間が異なる複数行の画素から出力される信号を、垂直信号線１３を通してＭＯＳトランジスタ１６，１７によって読み出して負荷容量１８，１９に記憶させる一方、負荷容量１８，１９に記憶された信号をＭＯＳトランジスタ２０，２１によって水平信号線２２，２３を通して出力する構成としたことで、単一の固体撮像素子１０から同時に蓄積時間の異なる出力信号ＯＵＴ１，ＯＵＴ２が得られる。したがって、従来の固体撮像素子では画素が飽和してコントラストの得られない映像信号がもう一方の端子から出力され、別々の端子からではあるが非常に広い範囲の入射光量に対してコントラストのある信号が得られる。

なお、本実施形態では、１本の垂直信号線１３に対して２つの負荷容量１８，１９を設けるとしたが、２つに限られるものではなく、３つ以上設けることも可能である。この場合、動作スイッチおよび水平スイッチについても同じ数だけ設ける必要がある。

また、図１の構成の固体撮像素子１０においては、出力信号ＯＵＴ１，ＯＵＴ２として、異なる行の画素からの信号が同時に導出されることになるため、表示や画像処理等をする場合に都合が悪い。これに対処できるようにしたのが、本発明による撮像装置である。

図４は、本発明による撮像装置の一実施形態を示すブロック図である。図４において、固体撮像素子１０から出力される、映像信号として後で走査される行の画素信号（図１の説明では、出力信号ＯＵＴ１）をＦＩＦＯ(First In First Out)のＮ行分のラインメモリ３１を通すことにより、出力信号ＯＵＴ１と同一の行でかつ出力信号ＯＵＴ１よりも遅れて出力される出力信号ＯＵＴ２に時間を合わせ（同時化）、その後この同時化された出力信号ＯＵＴ１，ＯＵＴ２を加算器３２で加算する構成の信号処理回路３０を用いる。

ここで、ラインメモリ３１の容量としては、図１の構成の場合は、（ｍ−ｐ）行分だけあれば良い。このことは、図１で説明したように、蓄積時間を短くしたφＶｐ行について、蓄積時間の長いφＶｍ行よりも先に走査されるように設定しておけば、メモリの容量が少なくて済むことを意味している。何故ならば、φＶｐ行の蓄積時間はφＶｍ行との行差と水平走査時間の積で表されるため、先に走査されるφＶｐ行の蓄積時間を短く設定すればφＶｐ行とφＶｍ行との行差が少なくなり、結果的にメモリの容量が少なくなるからである。

このように、映像信号として後で走査される行の画素信号であるＬ信号（出力信号ＯＵＴ１）をラインメモリ３１に記憶し、もう一度同じ行の画素信号がＳ信号（出力信号ＯＵＴ２）として出力されたら、Ｌ信号とＳ信号を加算して映像信号として出力することにより、図５に示すような入射光量対出力信号量の関係が得られる。その結果、図５の入出力特性図から明らかなように、入射光量Ｒ１を境に感度が変化して非線形の関係になるものの、入射光としてのダイナミックレンジが飛躍的に拡大する。

ところで、どのような固体撮像素子においても、画素の飽和信号量にバラツキがあることから、出力信号ＯＵＴ１と出力信号ＯＵＴ２とを単純に加算すると、図５の光量Ｒ１〜Ｒ２の範囲で画素の飽和信号量のバラツキがそのまま映像に現れてしまう。すなわち、光量Ｒ１〜Ｒ２の範囲では、出力信号ＯＵＴ１は画素の飽和信号量のバラツキとなるので、加算信号（ＯＵＴ１＋ＯＵＴ２）は出力信号ＯＵＴ１の飽和信号量のバラツキ、即ち固定パターンノイズの上に出力信号ＯＵＴ２が重畳された非常にＳＮ比の悪い信号となってしまう。

本発明による撮像装置の他の実施形態では、これに対処できるような構成となっている。図６はその構成を示すブロック図であり、図中、図４と同等部分には同一符号を付して示してある。この実施形態に係る信号処理回路３０では、上述した画素の飽和信号量のバラツキを取り除くために、固体撮像素子１０の出力信号ＯＵＴ１の出力端とラインメモリ３１との間にクリップ回路３３を、さらに出力信号ＯＵＴ２の出力端と加算器３２との間にクリップ回路３４をそれぞれ挿入した構成となっている。

ここに、クリップ回路３３，３４とは、ある一定値以上の信号をその一定値で置き換える回路であり、そのある一定値としては、バラツキを持つ画素の飽和信号量のうち最も小さい値よりも小さくとるように設定する。なお、出力信号ＯＵＴ２側にもクリップ回路３４を挿入するとしたが、図５の入出力特性から明らかなように、出力信号ＯＵＴ２については入射光量Ｒ２までは飽和レベルに達しないことから、それ以上のダイナミックレンジを望まない場合には、クリップ回路３４を省略することも可能である。

図７に、クリップ回路３３，３４の入出力特性を示す。かかる入出力特性を持つクリップ回路３３，３４を挿入することで、出力信号ＯＵＴ１が画素の飽和レベルに達しても、画素の飽和信号量よりも小さく設定されたクリップレベルでクリップされるため、画素の飽和信号量のバラツキ、即ち固定パターンノイズの影響を受けることがなく、よってＳＮ比の高い映像信号を得ることができる。

また、図７に示す線形の入出力特性に代えて、図８に示す非線形の入出力特性をクリップ回路３３に持たせることで、図５の入出力特性における入射光量Ｒ１での不自然な段差特性を解消し、その入出力特性を滑らかにすることができる。その結果、自然な階調を持つ映像信号を得ることができる。

本発明による固体撮像素子の一実施形態を示す構成図である。 本発明の動作説明のためのタイミングチャートである。 本発明による固体撮像素子の入出力特性図である。 本発明による撮像装置の一実施形態を示す構成図である。 本発明による撮像装置の入出力特性図である。 本発明による撮像装置の他の実施形態を示す構成図である。 クリップ回路の一例の入出力特性図である。 クリップ回路の他の例の入出力特性図である。 従来例を示す構成図である。 従来例の入出力特性図である。

符号の説明

１０…固体撮像素子、１１…画素トランジスタ、１２…垂直選択線、１３…垂直信号線、１４…垂直走査回路、１５…電子シャッタ走査回路、１６，１７…ＭＯＳトランジスタ（動作スイッチ）、１８，１９…負荷容量、２０，２１…ＭＯＳトランジスタ（水平スイッチ）、２２，２３…水平信号線、２４…水平走査回路、２５，２６…出力端子、３０…信号処理回路、３１…ラインメモリ、３２…加算器、３３，３４…クランプ回路

Claims (2)

1. 行列状に配列されて入射光量に応じて蓄積される電荷を、異なる蓄積時間に対応したタイミングでリセットすることにより、同一行の画素から２以上の異なる蓄積時間の信号を出力する複数の画素と、
   同一列の画素を共通に接続した複数の垂直信号線と、
   同一行の画素からの前記２以上の異なる蓄積時間の信号を出力する当該２以上の異なる蓄積時間の信号に対応した２以上の水平信号線とを備え、
   前記複数の画素のうち、同一列の画素毎に前記複数の垂直信号線を通して読み出された前記２以上の異なる蓄積時間の信号を前記垂直信号線に接続された２以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該２以上の容量に保持された前記２以上の異なる蓄積時間の信号を各蓄積時間毎に分離して前記同一行の画素毎に前記２以上の水平信号線を通して出力し、前記同一行の画素毎に前記２以上の水平信号線を通して出力される前記２以上の異なる蓄積時間の信号を加算する
   ことを特徴とする固体撮像素子。
2. 行列状に配列されて入射光量に応じて蓄積される電荷を、異なる蓄積時間に対応したタイミングでリセットすることにより、同一行の画素から２以上の異なる蓄積時間の信号を出力する複数の画素のうち、同一列の画素毎に複数の垂直信号線を通して読み出された前記２以上の異なる蓄積時間の信号を前記垂直信号線に接続された２以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該２以上の容量に保持された前記２以上の異なる蓄積時間の信号を各蓄積時間毎に分離して前記同一行の画素毎に前記２以上の異なる蓄積時間の信号に対応した２以上の水平信号線を通して出力する固体撮像素子と、
   前記同一行の画素毎に前記２以上の水平信号線を通して出力される前記２以上の異なる蓄積時間の信号を加算する信号処理回路と
   を備えたことを特徴とする撮像装置。

Images