JP4159580B2 - シンボルクロック再生回路 - Google Patents
シンボルクロック再生回路 Download PDFInfo
- Publication number
- JP4159580B2 JP4159580B2 JP2006000823A JP2006000823A JP4159580B2 JP 4159580 B2 JP4159580 B2 JP 4159580B2 JP 2006000823 A JP2006000823 A JP 2006000823A JP 2006000823 A JP2006000823 A JP 2006000823A JP 4159580 B2 JP4159580 B2 JP 4159580B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock signal
- symbol clock
- counter
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
図5において、シンボルクロック再生回路100は、タイミング抽出回路101と、比較器102及び自走カウンタを有するカウンタ103を備えたPLL回路104とで構成され、出力信号である再生クロック信号の位相を、入力された被変調波の位相に合わせるように同期をとる位相引き込み動作を行う。
カウンタ103は、「00h」〜「13h」のカウンタ周期を有する自走カウンタで構成されており、PLL回路104は、図6(b)で示したタイミング抽出回路101から入力されるゼロクロスポイントを示す信号と、図6(c)で示した自走カウンタ値の初期値「00h」が一致するように、自走カウンタ値の調整を行う。すなわち、PLL回路104は、自走カウンタ値の「00h」を図6(a)で示した基地局のシンボルクロック信号の立ち上がりエッジと同期させる動作を行う。
ここで、例えば、図6(d)で示すように、図6(b)のゼロクロスポイントが、自走カウンタ値の「00h」〜「09h」の間で検出された場合、出力する再生シンボルクロック信号の位相を遅らせるために、通常「13h」で初期化する自走カウンタ値を「14h」までカウントアップさせてから初期化する。このようにすることによって、再生シンボルクロック信号の位相を1/20周期遅らせることができる。
なお、従来のディジタル移動通信端末において、ハンドオーバー時に通話の瞬断が短時間で済むように、高速に基地局のシンボルクロックの位相に追従するとともに、受信電界強度が弱い場合でも高安定であるシンボルクロック再生回路があった(例えば、特許文献1参照。)。
実施の形態1.
図1は、本発明の実施の形態1におけるシンボルクロック再生回路の例を示した概略のブロック図である。
図1において、シンボルクロック再生回路1は、タイミング抽出回路2と、PLL回路3とで構成されており、出力信号である再生クロック信号の位相を、入力された被変調波の位相に合わせるように同期をとる位相引き込み動作を行う。PLL回路3は、比較器4、逆位相検出器5及び自走カウンタを有するカウンタ6を備えている。
タイミング抽出回路2は、例えば、1シンボル前のシンボルとの差分から検波を行う遅延検波を用いて、入力された被変調波信号からゼロクロスポイントを検出し、該ゼロクロスポイントを示す信号をPLL回路3の比較器4及び逆位相検出器5に出力する。比較器4及び逆位相検出器5には、タイミング抽出回路2からの出力信号がシンボルクロック信号としてそれぞれ入力される。
図2は、図1で示したPLL回路3の動作例を示したタイミングチャートであり、図2を参照しながら図1の逆位相検出器5の動作について説明する。
カウンタ6は、「00h」〜「13h」のカウンタ周期を有する自走カウンタで構成されており、比較器4は、図2(b)で示したタイミング抽出回路2から入力されるゼロクロスポイントを示す信号と、図2(d)で示した自走カウンタ値の初期値「00h」が一致するように、自走カウンタ値の調整を行う。すなわち、比較器4は、自走カウンタ値の「00h」を図2(a)で示した基地局のシンボルクロック信号の立ち上がりエッジと同期させる動作を行う。
信号処理系の回路では、量子化誤差、ノイズの影響等による特性の劣化が考えられる。このことから、逆位相検出器5の次段にフィルタ11を設け、該フィルタ11によって、複数のシンボル状態によりカウンタ6へのリセット信号の調整を行う。例えば、連続した3シンボル中に2回、逆位相検出器5で逆位相を検出した場合にのみ、カウンタ6にリセット信号を出力するように調整する。このようにすることにより、更に安定した再生シンボルクロック信号を得ることができる。
実施の形態1では、逆位相検出器5で、再生シンボルクロック信号が基地局のシンボルクロック信号と逆位相であることが検出されると、直ちに自走カウンタ値を初期値にリセットするようにしたが、再生シンボルクロック信号が基地局のシンボルクロック信号と逆位相であることが検出されると、自走カウンタ値が所定値になったときに、自走カウンタ値を初期値にリセットするようにしてもよく、このようにしたものを本発明の実施の形態2とする。
2 タイミング抽出回路
3,3a PLL回路
4 比較器
5 逆位相検出器
6 カウンタ
11 フィルタ
Claims (2)
- デジタル移動通信端末等の復調器に使用され、データを識別するタイミングを示したシンボルクロックを受信信号から再生するシンボルクロック再生回路において、
上記受信信号からシンボルクロック信号の位相を検出して出力する位相検出部と、
該位相検出部で検出された位相に同期させたクロック信号を生成して出力するクロック信号生成部と、
を備え、
上記クロック信号生成部は、生成したクロック信号の位相と位相検出部で検出された位相との逆位相状態の検出を行い、連続した所定数のシンボル中に該逆位相状態を所定回数検出すると、生成するクロック信号の位相を位相検出部で検出された位相と同相になるように補正することを特徴とするシンボルクロック再生回路。 - 上記クロック信号生成部は、
所定のカウント周期を有する自走カウンタのカウンタ値に応じてクロック信号を位相可変に生成して出力するカウンタ回路部と、
上記位相検出部で検出された位相と、該カウンタ回路部から出力されるクロック信号の位相とを比較し、該比較結果に応じて上記カウンタ回路部に対して自走カウンタのカウント周期を変える位相比較部と、
上記位相検出部で検出された位相と、上記カウンタ回路部から出力されるクロック信号の位相との逆位相状態の検出を行い、該逆位相状態を検出すると、上記カウンタ回路部に対して、生成されるクロック信号の位相を位相検出部で検出された位相と同相になるように上記自走カウンタのカウンタ値の補正を行う逆位相検出部と、
を備え、
上記逆位相検出部は、連続した所定数のシンボル中に上記逆位相状態を所定回数検出すると、直ちに上記カウンタ回路部に対して上記自走カウンタのカウント値を初期値にリセットするリセット信号を出力することを特徴とする請求項1に記載のシンボルクロック再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000823A JP4159580B2 (ja) | 2006-01-05 | 2006-01-05 | シンボルクロック再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000823A JP4159580B2 (ja) | 2006-01-05 | 2006-01-05 | シンボルクロック再生回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28141499A Division JP3789063B2 (ja) | 1999-10-01 | 1999-10-01 | シンボルクロック再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006157947A JP2006157947A (ja) | 2006-06-15 |
JP4159580B2 true JP4159580B2 (ja) | 2008-10-01 |
Family
ID=36635571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000823A Expired - Fee Related JP4159580B2 (ja) | 2006-01-05 | 2006-01-05 | シンボルクロック再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4159580B2 (ja) |
-
2006
- 2006-01-05 JP JP2006000823A patent/JP4159580B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006157947A (ja) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4077454B2 (ja) | 位相比較回路及びクロックリカバリ回路 | |
JPH09266499A (ja) | デジタル復調回路、最大値検出回路及び受信装置 | |
US20070297549A1 (en) | Clock Recovery Circuit And Receiver Using The Circuit | |
JP4159580B2 (ja) | シンボルクロック再生回路 | |
JP3789063B2 (ja) | シンボルクロック再生回路 | |
US20210342151A1 (en) | Data transmitting and receiving system including clock and data recovery device and operating method of the data transmitting and receiving system | |
JP4054032B2 (ja) | フレーム同期検出方法 | |
JP4952488B2 (ja) | 同期追従回路 | |
JP4855846B2 (ja) | ディジタル復調装置 | |
JP6720769B2 (ja) | 信号再生回路、電子装置及び信号再生方法 | |
JP2004166259A (ja) | 位相誤差補正回路およびこれを用いた受信装置 | |
JP2016066948A (ja) | 信号再生回路および信号再生方法 | |
US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
WO2018204462A2 (en) | Phase interpolation calibration for timing recovery | |
JP2003188931A (ja) | クロック再生装置及びクロック再生方法 | |
JP2004023250A (ja) | 再生データ信号生成装置 | |
JP2009100298A (ja) | 受信装置および受信方法 | |
JPS5819056A (ja) | クロツク再生回路 | |
JP4970765B2 (ja) | デジタルテレビ受信機の同期信号検出器及びその方法 | |
JP4617343B2 (ja) | クロックリカバリ回路 | |
JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
KR100374984B1 (ko) | 시디엠에이 이동통신 시스템에서 비용장 오류 정정 장치 | |
JP3134442B2 (ja) | 復調装置 | |
JPH0818614A (ja) | 同期用符号検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |