JP4157715B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4157715B2 JP4157715B2 JP2002079240A JP2002079240A JP4157715B2 JP 4157715 B2 JP4157715 B2 JP 4157715B2 JP 2002079240 A JP2002079240 A JP 2002079240A JP 2002079240 A JP2002079240 A JP 2002079240A JP 4157715 B2 JP4157715 B2 JP 4157715B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- substrate
- package
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に複数の半導体チップを一つのパッケージ内に内設したMCP(Multi Chip Package)構造を有した半導体装置の製造方法に関する。
【0002】
現在、移動携帯端末に代表される小型電子機器類は小型化の一途を辿っており、それに伴いこれらの機器に内蔵される部品等も小型化している。
【0003】
従って、これらの機器の主要部品である半導体装置の実装面積削減の為、複数の半導体チップを一つのパッケージ内に集約的に配設するMCP構造の半導体装置が注目されるようになってきている。
【0004】
【従来の技術】
図1及び図2は、従来のMCP構造の半導体装置の一例を示している。図1に示す半導体装置1Aは、複数(同図に示す例では2個)の半導体チップ3,4を積層した構成とされている。即ち、基板2の上部に先ず第1の半導体チップ3が配設され、この第1の半導体チップ3の上部に第2の半導体チップ4が積み上げられた構成とされている(このタイプのMCPをスタックタイプという)。
【0005】
この第1及び第2の半導体チップ3,4は、ワイヤ5を用いて基板2と電気的に接続されている。また、基板2の上部には封止樹脂6がモールドされており、各半導体チップ3,4及びワイヤ5はこの封止樹脂6により保護されている。更に、基板2の下面には外部接続端子となる半田ボール7が配設されている。この半田ボール7は、基板2に形成された配線及びスルーホールを介してワイヤ5と接続されている。
【0006】
また、図2に示す半導体装置1Bは、複数(同図に示す例では2個)の半導体チップ3,4を基板2上に水平方向に並んで配設した構成とされている(このタイプのMCPをプレーンタイプという)。第1及び第2の半導体チップ3,4は、ワイヤ5を用いて基板2と電気的に接続されている。また、基板2の上部には封止樹脂6がモールドされており、各半導体チップ3,4及びワイヤ5はこの封止樹脂6により保護されている。更に、基板2の下面には外部接続端子となる半田ボール7が配設されている。この半田ボール7は、基板2に形成された配線及びスルーホールを介してワイヤ5と接続されている。
【0007】
ところで、上記のMCP構造の半導体装置1A,1Bに搭載する半導体チップ3,4は、一般に試験済みの良品チップのみを使用して製品化する。しかし使用しようとする半導体チップ3,4が開発初期段階である場合、或いは半導体チップそのものに技術的な問題等のある場合においては、通常の試験工程のみでは半導体装置の信頼性が確保できない。例えば、DRAMセルコア技術使用のメモリなどである。このような場合、通常試験工程に加え、半導体チップの初期不良品を除去するためのバーンイン(BI)と呼ばれる加熱による加速試験が必要となる。
【0008】
図3及び図4は、従来のMCP構造の半導体装置1A,1Bの製造工程を説明するための図である。図3は半導体装置1A,1Bの製造工程図であり、図4は各製造工程の処理を示す概略図である。
【0009】
ステップ10A〜12A(図では、ステップをSと略称している)は、第1の半導体チップ3を製造する工程である。また、ステップ10B〜12Bは、第2の半導体チップ4を製造する工程である。各半導体チップ3,4を製造するには、まず各半導体チップ3,4が形成されたウェハを各々作製する(ステップ10A,10B)。続いて、このウェハを個々の半導体チップ3,4に個片化するためダイシングを行ない(ステップ11A,11B)、これにより第1及び第2の半導体チップ3,4が製造される(ステップ12A,12B)。
【0010】
バーンインが必要な第1の半導体チップ3と、バーンインが不要な第2の半導体チップ4がそれぞれ製造されると、続いて第1及び第2の半導体チップ3,4は、基板2上に搭載される(ステップ13)。この際、図1に示した半導体装置1Aでは第1及び第2の半導体チップ3,4はスタックされ、また図2に示した半導体装置1Bでは、第1及び第2の半導体チップ3,4は基板2上に並んだ状態に搭載される。
【0011】
続いて、各半導体チップ3,4と基板2との間でワイヤ5がボンディングされ(ステップ14)、その後にこの基板2には樹脂封止が行なわれ、封止樹脂6が形成される(ステップ15)。続いて、このように封止樹脂6が配設された基板2を個々の半導体装置1A,1Bにダイシングにより個片化し(ステップ16)、これにより半導体装置1A,1Bが製造される(ステップ17)。
【0012】
上記のように、複数の半導体チップ3,4が配設されたMCP構造の半導体装置1A,1Bでは、1つの半導体装置1A,1Bにバーンインが必要な半導体チップ3と、バーンインが不要な半導体チップ4とが混在して搭載される場合がある。
【0013】
このような半導体装置1A,1Bの信頼性を保証するためには、バーンインが必要な半導体チップ3に対してバーンインを行なう必要がある。従って、バーンインが必要な半導体チップ3と、バーンインが不要な半導体チップ4とが混在した半導体装置1A,1Bでは、第1の半導体チップ3の初期不良品を除去するためにバーンインが実施される(ステップ18)。そして、バーンインの結果を評価し、第1の半導体チップ3に処理不良が発生していた場合には、当該第1の半導体チップ3が配設された半導体装置を除去する。
【0014】
続いて、電気的特性試験,外観試験等の最終評価試験が実施され(ステップ20)、不良品が存在していた場合にはこれを除去する(ステップ21)。そして、以上の各工程を実施することにより、半導体装置が完成する。
【0015】
【発明が解決しようとする課題】
しかしながら、従来のように第1の半導体チップ3と第2の半導体チップ4を基板2上に配設し、これを封止樹脂6により封止した構成の半導体装置1Aでは、第1の半導体チップ3に対してバーンインを行なうことにより、バーンインが不要な第2の半導体チップ4に対しても熱が印加されてしまう。このため、バーンイン時に、バーンインが不要な第2の半導体チップ4が劣化或いは破壊されてしまうおそれがある。
【0016】
この問題点を回避する手段として、バーンインを必要とする第1の半導体チップ3を、半導体装置1A,1Bに搭載する前の状態、即ちウェハ状態でバーンインする方法(ウェーハレベル・バーンイン)も考えられている。しかしなから、この方法を用いる場合でも、各半導体チップ内にウェーハレベル・バーンイン用の回路を組み込む必要があること、また大規模なウェーハレベル・バーンイン装置が必要となること、及びスループットが低い等の問題が新たに生じ、ウェーハレベル・バーンインも実際上は困難である。
【0017】
本発明は上記の点に鑑みてなされたものであり、バーンインの不要な半導体チップの損傷を防止しつつ、バーンインが必要な半導体チップの初期信頼性を確保しうる半導体装置の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【0019】
請求項1記載の発明に係る半導体装置の製造方法は、
第1の半導体チップを第1の樹脂で封止する工程と、
前記第1の樹脂で封止された前記第1の半導体チップにバーンイン試験を行う工程と、
前記バーンイン試験により良品と判断された前記第1の半導体チップを基板上に搭載する工程と、
前記基板上に搭載された前記第1の半導体チップの上方に、ベアチップである第2の半導体チップを積層する工程と、
前記基板上に搭載された前記第1のチップと前記第2の半導体チップを第2の樹脂により封止する工程とを含むことを特徴とするものである。
また、請求項2記載の発明は、
請求項1に記載の半導体装置の製造方法において、
前記バーンイン試験後の前記第1の半導体チップに初期不良が無い場合に、前記第1の半導体チップを前記基板上に搭載することを特徴とするものである。
また、請求項3記載の発明は、
請求項1または2記載の半導体装置の製造方法において、
前記第1の樹脂の熱膨張率と、前記第2の樹脂の熱膨張率が同一であることを特徴とするものである。
また、請求項4記載の発明は、
請求項1または2記載の半導体装置の製造方法において、
前記第1の樹脂の材料と前記第2の樹脂の材料が同一であることを特徴とするものである。
【0037】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図5乃至図7は、本発明の第1実施例である半導体装置20A及びその製造方法を説明するための図である。図5は半導体装置20Aの製造工程図であり、図6及び図7は各製造工程の処理を示す概略図である。
【0038】
図7(C)及び図7(D)は、半導体装置20Aを示している。各図に示す半導体装置20Aは、基板14上に半導体パッケージ10Aと半導体チップ13,15を積層し、これを封止樹脂17により樹脂封止したMCP構造とされている。
【0039】
半導体パッケージ10Aは、後述するように第1の半導体チップ11を樹脂パッケージ27により封止したものである。本実施例では、半導体パッケージ10Aとしてチップサイズパッケージ(CSP)を用いており、基板14に電気的に接続された構成とされている。
【0040】
また、第2及び第3の半導体チップ13,15は、この半導体パッケージ10Aの上面に積層させた構成とされている。各半導体チップ13,15と基板14は、ワイヤ16により接続された構成とされている。また、基板14の下面には、外部接続端子となる半田ボール19が配設されている。この半田ボール19は、基板14,ワイヤ16等を介して半導体パッケージ10A及び各半導体チップ13,15と電気的接続されている。
【0041】
続いて、上記構成とされた半導体装置20Aの製造方法について説明する。
半導体装置20Aに搭載される半導体チップは、半導体パッケージ10Aに封止される第1の半導体チップ11がバーンインを必要とし、ベアチップ状態で搭載される第2及び第3の半導体チップ13,15はバーンインを必要としない半導体チップとしている。そして、本実施例ではバーンインを必要とする第1の半導体チップ11を、基板14に実装する前に樹脂パッケージ27に封止し、この樹脂パッケージ27に封止された状態の第1の半導体チップ11に対してバーンインを行なうことを特徴としている。
尚、以下の説明において、半導体パッケージ10(良品半導体パッケージ10A,不良半導体パッケージ10Bを含む)とは、第1の半導体チップ11を樹脂パッケージ27により封止したものをいう。
【0042】
ステップ30〜32は、半導体パッケージ10Aを製造する工程である。半導体パッケージ10Aを製造するには、まず第1の半導体チップ11が形成されたウェハを作製する。続いて、このウェハを個々の第1の半導体チップ11に個片化するためダイシングを行なう。これにより、第1の半導体チップ11が製造される。
【0043】
本実施例では、このように製造された第1の半導体チップ11を、ベアチップ状態で半導体装置20Aに直接搭載するのではなく、樹脂パッケージ27に封止して半導体パッケージ10Aを用意したうえで半導体装置20Aに搭載することを特徴としている。例えば、ベアチップ状の第1の半導体チップ11に半田ボール18を形成し、その後に樹脂封止を実施することにより樹脂パッケージ27を形成する。これにより、図6(A)に示すようなCSPタイプの半導体パッケージ10を製造する。
この際、ウェハ状態の第1の半導体チップ11に対して樹脂パッケージ27を形成し、その後にダイシングを行なうことによりCSPタイプの半導体パッケージ10を製造する方法を用いてもよい(ステップ30)。或いは、樹脂パッケージに封止された、図6(A)に示すようなCSPタイプの市販の半導体パッケージを他社より購入してもよい。
【0044】
上記のように半導体パッケージ10が用意されると、続いて半導体パッケージ10に対してバーンインが実施される(ステップ31)。このバーンインはスクリーニング試験の一つとして実施されるものであり、所定のサイクルで加熱と冷却を繰り返して実施することにより、不良品の半導体チップ11に初期不良を発生させる。
【0045】
そして、バーンインが終了した半導体パッケージ10に対し評価を行ない、図6(A)に示すように、半導体パッケージ10を良品半導体パッケージ10Aと不良半導体パッケージ10Bとを区別する(ステップ32)。良品半導体パッケージ10Aは後述するように半導体装置20Aに搭載されるが、不良半導体パッケージ10Bはこのステップ32において除去される。よって、以降の工程では、良品半導体パッケージ10Aのみが使用される。
【0046】
一方、バーインが不要な第2及び第3の半導体チップ13,15は、従来と同様に製造される。即ち、第2の半導体チップ13が形成されたウェハ、及び第3の半導体チップ15が形成されたウェハを作成し(ステップ33)、続いて図6(B)に示すように、この各ウェハを個々の第2及び第3の半導体チップ13,15に個片化するためダイシングを行なう(ステップ34)。これにより、第2及び第3の半導体チップ13,15が製造される(ステップ35)。
【0047】
尚、請求項に記載の「試験を必要としない第2の半導体チップ」とは、本実施例における第2及び第3の半導体チップ13,15に相当する。また、「試験を必要としない」とは、「バーインのような初期不良を排除するための試験を必要としない」との意味であり、最終評価試験等の通常半導体チップに対して実施される試験をも必要としないとの意味ではない。
【0048】
上記のように、良品半導体パッケージ10A、第2の半導体チップ13、及び第3の半導体チップ15が製造されると、続いて良品半導体パッケージ10A及び各半導体チップ13,15を基板14上に搭載する処理が実施される(ステップ36)。
【0049】
具体的には、まず図6(C)に示すように、基板14にバーインにより良品と判断された良品半導体パッケージ10Aを搭載する。本実施例では、良品半導体パッケージ10Aはパッケージ下面に半田ボール端子を有したCSP構造であり、基板14に対して半田ボール端子により電気的に接続される。
【0050】
良品半導体パッケージ10Aが基板14に接合されると、続いて図6(D)に示されるように、第3の半導体チップ15が良品半導体パッケージ10Aの上面に搭載され、続いてその上部に第2の半導体チップ13が搭載される。このように本実施例では、3個の半導体チップ11,13,15を積層した構造であるため、製造される半導体装置20Aの小型化及び実装面積の小スペース化を図ることができる。
【0051】
また、各半導体チップ13,15を良品半導体パッケージ10A上に搭載する際、各半導体チップ13,15は、その回路形成面が上方を向くフェイスアップの状態で搭載される。更に、第2の半導体チップ13は、第3の半導体チップ15に対して小さい形状とされているため、積層された後も第3の半導体チップ15の電極は露出した状態を維持する。尚、良品半導体パッケージ10Aと第3の半導体チップ15の接合、及び第3の半導体チップ15と第2の半導体チップ13の接合には、ダイ付け用の接着剤を用いることができる。
【0052】
基板14に対する良品半導体パッケージ10A及び半導体チップ13,15の搭載が終了すると、続いて図7(A)に示すように、各半導体チップ13,15と基板14との間でワイヤ16がボンディングされる(ステップ37)。その後、この基板14に対して樹脂封止が行なわれ、図7(B)に示すように、封止樹脂17が形成される(ステップ38)。
【0053】
このように、封止樹脂17により良品半導体パッケージ10A(第1の半導体チップ11)及び各半導体チップ13,15は封止されるため、半導体装置20Aが置かれる雰囲気や外力に対する各半導体チップ11,13,15の強度を向上させることができ、製造される半導体装置20Aの信頼性を向上させることができる。
【0054】
また、本実施例では良品半導体パッケージ10Aの樹脂パッケージ27と、封止樹脂17とが同一の熱膨張率を有するよう構成されている。具体的には、樹脂パッケージ27と封止樹脂17は同一樹脂により構成されている。尚、この理由については、説明の便宜上、後述するものとする。
【0055】
続いて、図7(C)に示すように、封止樹脂17が配設された基板14を個々の半導体装置20Aにダイシングにより個片化し(ステップ39)、これにより半導体装置20Aが製造される(ステップ40)。このように製造された20Aには、電気的特性試験等の最終評価試験(FT試験)が実施され(ステップ41)、不良品が存在していた場合にはこれを除去し、図7(D)に示す半導体装置20Aが完成する。
【0056】
本実施例による半導体装置20Aの製造方法によれば、ステップ31でバーンインを行ない、ステップ32で良品と判断された良品半導体パッケージ10A(第1の半導体チップを、バーンイン(試験)を必要としない第2及び第3の半導体チップ13,15と共に基板14上に搭載し半導体装置20Aを製造する。このため、良品半導体パッケージ10A及び各半導体チップ13,15を基板14に搭載し封止樹脂17を形成し半導体装置20Aを製造した後に、第1の半導体チップ11に対してバーンインを行なう必要がなくなる。
これにより、従来のようにバーンインを行なわない、換言すれば信頼性の補償されてない半導体チップと、バーインが不要な半導体チップとを共に基板に搭載した後にバーンインを行なう方法に比べ、第2及び第3の半導体チップ13,15に対してバーンインが実施されないため、このバーインが不要な各半導体チップ13,15が損傷することはなく、よって半導体装置20Aの信頼性及び歩留りの向上を図ることができる。
【0057】
また、本実施例ではバーンインにおいて良品と判断された第1の半導体チップ11は、樹脂パッケージ27に封止された状態で基板14に実装される。このため、ベアチップ状態で実装する構成に比べ、実装時において第1の半導体チップ11が損傷することを防止でき、半導体装置20Aの製造歩留りを更に向上させることができる。
【0058】
また上記したように、本実施例では良品半導体パッケージ10Aの樹脂パッケージ27と封止樹脂17が同一の熱膨張率を有するよう、封止樹脂17と樹脂パッケージ27を同一の材料としている。これにより、樹脂パッケージ27に封止された第1の半導体チップ11(即ち、良品半導体パッケージ10A)を封止樹脂17内に封止しても、封止樹脂17と樹脂パッケージ27との間で熱膨張差に起因した応力が発生することを防止できる。
【0059】
よって、樹脂パッケージ27と封止樹脂17との界面にクラック等の損傷が発生することを防止でき、製造される半導体装置20Aの信頼性を高めることができる。また、封止樹脂17と樹脂パッケージ27とが同一の材質であることにより、両者17,27の密着性が向上する。このため、封止樹脂17と樹脂パッケージ27との界面に間隙が発生したり水分が侵入したりすることを防止でき、これによっても半導体装置20Aの信頼性を向上させることができる。
【0060】
次に、本発明の第2実施例である半導体装置及びその製造方法について説明する。図8は、第2実施例に係る半導体装置20B及びその製造方法を説明するための図である。
【0061】
尚、本実施例に係る半導体装置20Bの構成及び半導体装置20Bを製造する製造工程は、先に説明した第1実施例に係る半導体装置20Aの構成及び半導体装置20Aを製造する製造工程と共通する部分が多い。このため、以下の説明において第1実施例と同一製造工程については説明を省略し、また図8以降において、第1実施例の説明に用いた図6及び図7に示された構成と同一構成については同一符号を付して、その説明を省略するものとする。
【0062】
前記した第1実施例に係る半導体装置20Aは、第1の半導体チップ11を封止するパッケージ構造としてCSPタイプのものを用い、基板14に対して半田ボール18を介して電気的に接合する構成としていた。これに対して本実施例に係る半導体装置20Bは、第1の半導体チップ11を封止する良品半導体パッケージ21として、SOP(Single Inline Package)タイプのものを用いたことを特徴とするものである。
【0063】
SOPタイプの良品半導体パッケージ21は、外部接続端子としてリード22を用いている。このリード22は樹脂パッケージ27の側部から延出しており、また基板14に表面実装するためガルウイング状に成形されている。
【0064】
このSOPタイプの良品半導体パッケージ21は、第1実施例と同様にバーインが実施され、その結果良品であったもののみが基板14に実装される。図8(A)は、バーンインの結果、良品であると評価された第1の半導体チップ11を基板14に実装する構成を示している。基板14とリード22の接合は、予め基板14のリード22接合位置に半田クリームを塗布しておき、この半田クリームにリード22を仮止めし、その後に基板14をリフロー炉に通すことにより、リード22を基板14に半田付けすることにより行なう。
【0065】
基板14に良品半導体パッケージ21が接合されると、続いて図8(B)に示すようにバーインが不要な第2及び第3の半導体チップ13,15を良品半導体パッケージ21上に搭載する。次に、図8(C)に示すように各半導体チップ13,15と基板14をワイヤ16により接続する。
【0066】
次に、図8(D)に示すように良品半導体パッケージ21,半導体チップ13,15が搭載された基板14に対して封止樹脂17が形成されると共に、基板14に下面に外部接続端子となる半田ボール19が配設される。続いて図8(E)に示すように個々の半導体装置20B毎に個片化を行なうダイシングが実施され、これにより半導体装置20Bが製造される。
【0067】
上記した本実施例に係る半導体装置20A及びその製造方法によれば、第1の半導体チップ11が内設された良品半導体パッケージ21がリード22を有し、このリード22が基板14にはんだ付けされるため、良品半導体パッケージ21と基板14との間に熱膨張差が存在しても、この熱膨張率差に起因して発生する応力は、リード22が弾性変形することにより吸収される。これにより、半導体装置20Bの信頼性を向上させることができる。
【0068】
次に、本発明の第3実施例である半導体装置及びその製造方法について説明する。図9乃至図11は、第3実施例に係る半導体装置20C及びその製造方法を説明するための図である。
【0069】
本実施例に係る半導体装置20Cは、基板14の裏面14Aに第2及び第3の半導体チップ13,15を配設し、基板14の表面14Bに良品半導体パッケージ10Aを搭載し、更に基板14としてリードフレーム23を有したものを用いたことを特徴とするものである。
【0070】
リードフレーム23を有した基板14は、図10及び図11に拡大して示すように、その裏面14Aにワイヤ16がボンディングされるワイヤ接続用ランド24が形成されており、また表面14Bには良品半導体パッケージ10Aが接合される半田ボール接続用ランド25を形成された構成とされている。また、リードフレーム23は、ワイヤ接続用ランド24及び半田ボール接続用ランド25と電気的に接続されると共に、側方に延出する部分はガルウイング状に折り曲げられた構成とされている。
【0071】
半導体装置20Cを製造するには、先ず図9(A)に示すように、リードフレーム23が折り曲げられていない状態の基板14に対し、接着剤を用いて第3の半導体チップ15及び第2の半導体チップ13を積層させて搭載する。続いて、図9(B)に示すように各半導体チップ13,15と基板14とをワイヤ16で接続し、その後に図9(C)に示すように封止樹脂17を形成する。
【0072】
上記のように封止樹脂17が形成されると、基板14の上下面14A,14Bを逆にすると共に、リードフレーム23の成形処理を行なう。続いて、図9(D)に示すように、良品半導体パッケージ10Aを基板14の裏面14Aにフリップチップ接合する。これにより、図9(E)に示す半導体装置20Cが製造される。
【0073】
本実施例に係る半導体装置20Cは、基板14の裏面14Aに良品半導体パッケージ10Aが搭載され、表面14Bに第2及び第3の半導体チップ13,15が搭載される。このように、良品半導体パッケージ10A及び各半導体チップ13,15が基板14を挟んで上下に搭載されることにより、半導体装置20Cの小型化及び実装スペースの小スペース化を図ることができる。
【0074】
次に、本発明の第4実施例である半導体装置及びその製造方法について説明する。図12は、第4実施例に係る半導体装置20D及びその製造方法を説明するための図である。
【0075】
本実施例に係る半導体装置20Dは、上記した第3実施例に係る半導体装置20Cと略同一の構成である。しかしながら、第3実施例に係る半導体装置20Cが良品半導体パッケージ10Aを基板14に半田ボール18を介して電気的に接続したのに対し、本実施例ではリード22を有した良品半導体パッケージ21を用い、これを基板14に表面実装した構成とした点で相違した構成とされている。また、第3実施例に係る半導体装置20Cが第3の半導体チップ15を基板14にワイヤ16を用いて接続していたのに対し、本実施例では第3の半導体チップ15Aに半田ボール26を設け、基板14にフリップチップ接合した構成としている。
【0076】
本実施例に係る半導体装置20Dによっても、良品半導体パッケージ21及び各半導体チップ13,15が基板14を挟んで上下に搭載されることにより、半導体装置20Cの小型化及び実装スペースの小スペース化を図ることができる。
【0077】
【発明の効果】
上述の如く本発明によれば、第1及び第2の半導体チップを基板に搭載した後に試験を行う方法に比べ、試験実施により第2の半導体チップが損傷することがないため、半導体装置の歩留りの向上を図ることができる。
【0079】
また、試験において良品と判断された第1の半導体チップは、パッケージに封止された状態で基板に実装されるため、ベアチップ状態で実装する構成に比べ、実装時において第1の半導体チップが損傷することを防止でき、半導体装置の歩留りを更に向上させることができる。
【0080】
更に、第1の半導体チップ及び第2の半導体チップは封止樹脂により封止されるため、半導体装置が置かれる雰囲気や外力に対する各半導体チップの強度を向上させることができ、製造される半導体装置の信頼性を向上させることができる。
【0081】
また、本発明によれば、パッケージと封止樹脂との間に熱膨張差に起因した応力が発生することを防止できるため、パッケージと封止樹脂との界面にクラック等の損傷が発生することを防止でき、よって製造される半導体装置の信頼性を高めることができる。
【0082】
また、本発明によれば、パッケージと封止樹脂との界面にクラック等の損傷が発生することを防止できると共に、パッケージと封止樹脂とが同一の材質であることにより両者の密着性が向上し、よってパッケージと封止樹脂との界面に間隙が発生したり水分が侵入したりすることを防止できる。
【図面の簡単な説明】
【図1】従来の一例であるスタックタイプの半導体装置を示す図である。
【図2】従来の一例であるプレーンタイプの半導体装置を示す図である。
【図3】従来の一例である半導体装置の製造工程を示すブロック図である。
【図4】従来の一例である半導体装置の製造方法を製造手順に沿って示す図である。
【図5】本発明の第1実施例である半導体装置の製造工程を示すブロック図である。
【図6】本発明の第1実施例である半導体装置の製造方法を製造手順に沿って示す図である(その1)。
【図7】本発明の第1実施例である半導体装置の製造方法を製造手順に沿って示す図である(その2)。
【図8】本発明の第2実施例である半導体装置の製造方法を製造手順に沿って示す図である。
【図9】本発明の第3実施例である半導体装置の製造方法を製造手順に沿って示す図である。
【図10】第3実施例で用いる基板を拡大して示す図である。
【図11】第3実施例において、半導体パッケージと基板との接合部分を拡大して示す図である。
【図12】本発明の第4実施例である半導体装置の製造方法を製造手順に沿って示す図である。
【符号の説明】
10A,21 良品半導体パッケージ
10B 不良半導体パッケージ
11 第1の半導体チップ
13 第2の半導体チップ
14 基板
15,15A 第3の半導体チップ
16 ワイヤ
17 封止樹脂
18,19,26 半田ボール
20A〜20D 半導体装置
22 リード
23 リードフレーム
24 ワイヤ接続用ランド
25 半田ボール接続用ランド
27 樹脂パッケージ
Claims (4)
- 第1の半導体チップを第1の樹脂で封止する工程と、
前記第1の樹脂で封止された前記第1の半導体チップにバーンイン試験を行う工程と、
前記バーンイン試験により良品と判断された前記第1の半導体チップを基板上に搭載する工程と、
前記基板上に搭載された前記第1の半導体チップの上方に、ベアチップである第2の半導体チップを積層する工程と、
前記基板上に搭載された前記第1のチップと前記第2の半導体チップを第2の樹脂により封止する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記バーンイン試験後の前記第1の半導体チップに初期不良が無い場合に、前記第1の半導体チップを前記基板上に搭載することを特徴とする半導体装置の製造方法。 - 請求項1または2記載の半導体装置の製造方法において、
前記第1の樹脂の熱膨張率と、前記第2の樹脂の熱膨張率が同一であることを特徴とする半導体装置の製造方法。 - 請求項1または2記載の半導体装置の製造方法において、
前記第1の樹脂の材料と前記第2の樹脂の材料が同一であることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002079240A JP4157715B2 (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
US10/339,678 US6818999B2 (en) | 2002-03-20 | 2003-01-10 | Semiconductor device having multiple semiconductor chips in a single package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002079240A JP4157715B2 (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003282814A JP2003282814A (ja) | 2003-10-03 |
JP4157715B2 true JP4157715B2 (ja) | 2008-10-01 |
Family
ID=28035635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002079240A Expired - Fee Related JP4157715B2 (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6818999B2 (ja) |
JP (1) | JP4157715B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351565A (ja) * | 2005-06-13 | 2006-12-28 | Shinko Electric Ind Co Ltd | 積層型半導体パッケージ |
WO2007026392A1 (ja) | 2005-08-30 | 2007-03-08 | Spansion Llc | 半導体装置およびその製造方法 |
US8120156B2 (en) * | 2006-02-17 | 2012-02-21 | Stats Chippac Ltd. | Integrated circuit package system with die on base package |
JP2008166438A (ja) | 2006-12-27 | 2008-07-17 | Spansion Llc | 半導体装置およびその製造方法 |
US8203214B2 (en) * | 2007-06-27 | 2012-06-19 | Stats Chippac Ltd. | Integrated circuit package in package system with adhesiveless package attach |
US7868471B2 (en) * | 2007-09-13 | 2011-01-11 | Stats Chippac Ltd. | Integrated circuit package-in-package system with leads |
US7759212B2 (en) | 2007-12-26 | 2010-07-20 | Stats Chippac, Ltd. | System-in-package having integrated passive devices and method therefor |
US9519609B2 (en) * | 2011-12-22 | 2016-12-13 | Intel Corporation | On-package input/output architecture |
KR101598740B1 (ko) * | 2011-12-22 | 2016-02-29 | 인텔 코포레이션 | 온-패키지 입출력 아키텍처를 위한 비선형 종단 |
CN103999010B (zh) | 2011-12-22 | 2016-11-09 | 英特尔公司 | 分布式静电放电保护设备、***以及平板计算装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
JP3545200B2 (ja) * | 1997-04-17 | 2004-07-21 | シャープ株式会社 | 半導体装置 |
JP3359846B2 (ja) * | 1997-07-18 | 2002-12-24 | シャープ株式会社 | 半導体装置 |
JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP3542311B2 (ja) * | 2000-01-28 | 2004-07-14 | 株式会社ルネサステクノロジ | 半導体装置 |
US6414384B1 (en) * | 2000-12-22 | 2002-07-02 | Silicon Precision Industries Co., Ltd. | Package structure stacking chips on front surface and back surface of substrate |
US6569709B2 (en) * | 2001-10-15 | 2003-05-27 | Micron Technology, Inc. | Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods |
-
2002
- 2002-03-20 JP JP2002079240A patent/JP4157715B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-10 US US10/339,678 patent/US6818999B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003282814A (ja) | 2003-10-03 |
US6818999B2 (en) | 2004-11-16 |
US20030180988A1 (en) | 2003-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079493B2 (ja) | マルチ・チップ・モジュールの製造方法 | |
JP2982729B2 (ja) | 半導体装置 | |
US20160148877A1 (en) | Qfn package with improved contact pins | |
US20030042618A1 (en) | Semiconductor device and a method of manufacturing the same | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
JP4157715B2 (ja) | 半導体装置の製造方法 | |
KR20060101614A (ko) | 이중 성형된 멀티 칩 패키지 및 그 제조 방법 | |
JP2000299425A (ja) | 修復可能なマルチチップモジュールパッケージ | |
WO1999054932A1 (en) | Leadless array package | |
JP2000022034A (ja) | 電子回路装置の接続構造 | |
US7572674B2 (en) | Method for manufacturing semiconductor device | |
US8421206B2 (en) | Semiconductor device and connection checking method for semiconductor device | |
TW200300286A (en) | Package enclosing multiple packaged chips | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
JPH11330256A (ja) | 半導体装置およびその製造方法 | |
JP3311867B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0951051A (ja) | 半導体装置 | |
JP4056252B2 (ja) | 半導体装置の製造方法 | |
KR100771860B1 (ko) | 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법 | |
JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
KR100762875B1 (ko) | 적층형 패키지 | |
WO1999026289A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH1167985A (ja) | 半導体装置 | |
JP2005353687A (ja) | 半導体装置用基板および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |