JPH07142490A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH07142490A JPH07142490A JP5288548A JP28854893A JPH07142490A JP H07142490 A JPH07142490 A JP H07142490A JP 5288548 A JP5288548 A JP 5288548A JP 28854893 A JP28854893 A JP 28854893A JP H07142490 A JPH07142490 A JP H07142490A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bump
- brazing material
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 製造が容易で安価な半導体集積回路装置を提
供する。 【構成】 複数の半導体素子が形成されている半導体基
板２上に設けられているボンディングパッド電極３に形
成されている金属材料からなるバンプ電極６と、前記バ
ンプ電極６表面に形成されているろう材領域７とをもっ
て、フェースダウンボンディングができる突起電極８が
構成されていることから、突起電極８の変形が前記バン
プ電極６により一定の状態に保たれると共に、前記ろう
材領域７によりフェースダウンボンディングされる回路
基板などに対し、高性能な溶融接合ができるものとな
る。
供する。 【構成】 複数の半導体素子が形成されている半導体基
板２上に設けられているボンディングパッド電極３に形
成されている金属材料からなるバンプ電極６と、前記バ
ンプ電極６表面に形成されているろう材領域７とをもっ
て、フェースダウンボンディングができる突起電極８が
構成されていることから、突起電極８の変形が前記バン
プ電極６により一定の状態に保たれると共に、前記ろう
材領域７によりフェースダウンボンディングされる回路
基板などに対し、高性能な溶融接合ができるものとな
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法に関し、特に、フリップチップボンデ
ィング法により回路基板に溶融接合する半導体集積回路
装置に適用して有効な技術に関する。
よびその製造方法に関し、特に、フリップチップボンデ
ィング法により回路基板に溶融接合する半導体集積回路
装置に適用して有効な技術に関する。
【０００２】
【従来の技術】半導体集積回路装置は、プリント基板な
どの回路基板に組み込まれて種々の用途に使用されてい
る。
どの回路基板に組み込まれて種々の用途に使用されてい
る。
【０００３】半導体集積回路装置を前記回路基板に接続
するには、フリップチップボンディング法によるものが
あり、その場合には、はんだバンプとその下地メタライ
ズＢＬＭをウェハプロセスで形成している。
するには、フリップチップボンディング法によるものが
あり、その場合には、はんだバンプとその下地メタライ
ズＢＬＭをウェハプロセスで形成している。
【０００４】
【発明が解決しようとする課題】しかしながら、前記フ
リップチップボンディング法を採用している半導体集積
回路装置の製造方法は、半導体基板上のボンディングパ
ッド電極上に、ＣＣＢ電極としてのはんだバンプとその
下地メタライズＢＬＭ (Ball Limiting Metallization)
をウェハプロセスで形成する必要があるため、ワイヤボ
ンディング法に比べて製造工程が複雑でしかも多くの製
造工程を必要とし、製造コストが高くなるという欠点が
あることを本発明者が見い出した。
リップチップボンディング法を採用している半導体集積
回路装置の製造方法は、半導体基板上のボンディングパ
ッド電極上に、ＣＣＢ電極としてのはんだバンプとその
下地メタライズＢＬＭ (Ball Limiting Metallization)
をウェハプロセスで形成する必要があるため、ワイヤボ
ンディング法に比べて製造工程が複雑でしかも多くの製
造工程を必要とし、製造コストが高くなるという欠点が
あることを本発明者が見い出した。
【０００５】また、前記フリップチップボンディング法
を採用している半導体集積回路装置の製造方法は、プロ
ーブ検査前のウェハ工程においてはんだバンプを形成す
るものであるため、プローブ検査または製品の信頼度検
査などの電気検査工程において不良が発生し、製品が不
良品として不使用な物となった場合でもはんだバンプと
その下地メタライズＢＬＭが形成されていることより、
それらの材料が無駄となることが多くなり、結果的に製
造コストが高くなるという欠点があることを本発明者が
見い出した。
を採用している半導体集積回路装置の製造方法は、プロ
ーブ検査前のウェハ工程においてはんだバンプを形成す
るものであるため、プローブ検査または製品の信頼度検
査などの電気検査工程において不良が発生し、製品が不
良品として不使用な物となった場合でもはんだバンプと
その下地メタライズＢＬＭが形成されていることより、
それらの材料が無駄となることが多くなり、結果的に製
造コストが高くなるという欠点があることを本発明者が
見い出した。
【０００６】さらにまた、はんだバンプを使用している
ＣＣＢ電極ではなく、ボンディングパッド電極にワイヤ
ボンディング法を用いてＭＣＭ (Multi Chip Module)を
形成すると、裸チップ状態でのエージングが必要とな
り、この場合にはテスト用ソケットを使用する必要があ
り、そのテスト用ソケットが高価であるため、結果的に
テスト費用が高く、いまだ安価な方法が確立していない
という欠点があることを本発明者が見い出した。
ＣＣＢ電極ではなく、ボンディングパッド電極にワイヤ
ボンディング法を用いてＭＣＭ (Multi Chip Module)を
形成すると、裸チップ状態でのエージングが必要とな
り、この場合にはテスト用ソケットを使用する必要があ
り、そのテスト用ソケットが高価であるため、結果的に
テスト費用が高く、いまだ安価な方法が確立していない
という欠点があることを本発明者が見い出した。
【０００７】本発明の１つの目的は、製造が容易で安価
な半導体集積回路装置を提供することにある。
な半導体集積回路装置を提供することにある。
【０００８】本発明の他の目的は、容易で安価に製造で
きる半導体集積回路装置の製造技術を提供することにあ
る。
きる半導体集積回路装置の製造技術を提供することにあ
る。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００１１】請求項１記載の発明は、複数の半導体素子
が形成されている半導体基板上に設けられているボンデ
ィングパッド電極に形成されている金属材料からなるバ
ンプと、前記バンプ表面に形成されているろう材領域と
を有するものである。
が形成されている半導体基板上に設けられているボンデ
ィングパッド電極に形成されている金属材料からなるバ
ンプと、前記バンプ表面に形成されているろう材領域と
を有するものである。
【００１２】
【作用】上記した手段によれば、前記半導体基板上に設
けられている前記ボンディングパッド電極に形成されて
いる金属材料からなるバンプと、前記バンプ表面に形成
されている前記ろう材領域とをもって、フェースダウン
ボンディングができる突起電極が構成されていることか
ら、突起電極の変形が前記バンプにより一定の状態に保
たれると共に、前記ろう材領域によりフェースダウンボ
ンディングされる回路基板などに対し、高性能な溶融接
合ができるものとなる。
けられている前記ボンディングパッド電極に形成されて
いる金属材料からなるバンプと、前記バンプ表面に形成
されている前記ろう材領域とをもって、フェースダウン
ボンディングができる突起電極が構成されていることか
ら、突起電極の変形が前記バンプにより一定の状態に保
たれると共に、前記ろう材領域によりフェースダウンボ
ンディングされる回路基板などに対し、高性能な溶融接
合ができるものとなる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
【００１４】（実施例１）図１〜図５は、本発明の一実
施例である半導体集積回路装置およびその製造工程を示
す図であり、図１は斜視図、図２〜図５は断面図であ
る。同図を用いて、本発明の半導体集積回路装置および
その具体的な製造方法について説明する。
施例である半導体集積回路装置およびその製造工程を示
す図であり、図１は斜視図、図２〜図５は断面図であ
る。同図を用いて、本発明の半導体集積回路装置および
その具体的な製造方法について説明する。
【００１５】図１に示すものは、プローブ検査に合格し
た良品の半導体集積回路装置（以下、ＩＣと略称する）
チップ１である。
た良品の半導体集積回路装置（以下、ＩＣと略称する）
チップ１である。
【００１６】前記ＩＣチップ１を製作するには、例えば
ｐ型のシリコン単結晶からなる半導体基板２に電界効果
型トランジスタであるＭＯＳＦＥＴなどの半導体素子を
複数個形成すると共にそれらの外部端子であるボンディ
ングパッド電極３を形成する。すなわち、半導体基板２
の表面に酸化シリコンからなる素子分離用のフィールド
絶縁膜を形成する。
ｐ型のシリコン単結晶からなる半導体基板２に電界効果
型トランジスタであるＭＯＳＦＥＴなどの半導体素子を
複数個形成すると共にそれらの外部端子であるボンディ
ングパッド電極３を形成する。すなわち、半導体基板２
の表面に酸化シリコンからなる素子分離用のフィールド
絶縁膜を形成する。
【００１７】次に、半導体基板２表面のフィールド絶縁
膜によって囲まれた活性領域に酸化シリコンからなるゲ
ート絶縁膜を形成し、このゲート絶縁膜上に多結晶シリ
コンからなるゲート電極を形成する。ゲート電極は、半
導体基板２上に多結晶シリコンおよび酸化シリコンから
なる絶縁膜を順次堆積し、これらを順次エッチングして
形成する。
膜によって囲まれた活性領域に酸化シリコンからなるゲ
ート絶縁膜を形成し、このゲート絶縁膜上に多結晶シリ
コンからなるゲート電極を形成する。ゲート電極は、半
導体基板２上に多結晶シリコンおよび酸化シリコンから
なる絶縁膜を順次堆積し、これらを順次エッチングして
形成する。
【００１８】次に、前記ゲート電極の側壁に酸化シリコ
ンからなるサイドウォール絶縁膜を形成する。その後、
前記ゲート電極上の前記絶縁膜、それに前記サイドウォ
ール絶縁膜をマスクにして、半導体基板２にｎ型不純物
をイオン注入してソース、ドレインとなるｎ型半導体領
域を形成する。
ンからなるサイドウォール絶縁膜を形成する。その後、
前記ゲート電極上の前記絶縁膜、それに前記サイドウォ
ール絶縁膜をマスクにして、半導体基板２にｎ型不純物
をイオン注入してソース、ドレインとなるｎ型半導体領
域を形成する。
【００１９】次に、半導体基板２上にアルミニウム合金
膜を形成した後、フォトエッチング技術を用いて不要な
領域のアルミニウム合金膜を取り除いて、電気配線膜お
よびそれらの外部端子となるボンディングパッド電極３
を形成する。前記電気配線膜の材料は、アルミニウム合
金膜以外に、多結晶シリコンや多結晶シリコンと高融点
シリサイド膜との積層膜などという電気導電性のあるも
のならばどのような組み合わせでもよい。
膜を形成した後、フォトエッチング技術を用いて不要な
領域のアルミニウム合金膜を取り除いて、電気配線膜お
よびそれらの外部端子となるボンディングパッド電極３
を形成する。前記電気配線膜の材料は、アルミニウム合
金膜以外に、多結晶シリコンや多結晶シリコンと高融点
シリサイド膜との積層膜などという電気導電性のあるも
のならばどのような組み合わせでもよい。
【００２０】次に、半導体基板１上にＣＶＤ法により窒
化シリコンなどからなるパッシベーション膜４を形成し
た後、前記パッシベーション膜４をフォトエッチング技
術を用いて選択的に除去して前記ボンディングパッド電
極３の表面を露出させる。
化シリコンなどからなるパッシベーション膜４を形成し
た後、前記パッシベーション膜４をフォトエッチング技
術を用いて選択的に除去して前記ボンディングパッド電
極３の表面を露出させる。
【００２１】次に、ウェハ状態の前記半導体基板２にお
ける各ＩＣにプローブ検査を行って、良品のＩＣと不良
品のＩＣとを識別する。次に、ダイシング作業を行って
ウェハ状態のＩＣを分割して個別のＩＣチップ１にし、
プローブ検査工程によって識別されている不良品のＩＣ
チップを取り除いて、良品のＩＣチップ１のみを次に述
べる工程に移す。
ける各ＩＣにプローブ検査を行って、良品のＩＣと不良
品のＩＣとを識別する。次に、ダイシング作業を行って
ウェハ状態のＩＣを分割して個別のＩＣチップ１にし、
プローブ検査工程によって識別されている不良品のＩＣ
チップを取り除いて、良品のＩＣチップ１のみを次に述
べる工程に移す。
【００２２】次に、図２に示すように、前記ＩＣチップ
１におけるアルミニウム合金からなる各ボンディングパ
ッド電極３に、ボールボンディング法により金（Ａｕ）
ボールを圧着させ、バンプ電極６を形成する。なお、図
２における符号５は、前述したＩＣチップにおけるフィ
ールド絶縁膜などを含む絶縁膜を示すものである。
１におけるアルミニウム合金からなる各ボンディングパ
ッド電極３に、ボールボンディング法により金（Ａｕ）
ボールを圧着させ、バンプ電極６を形成する。なお、図
２における符号５は、前述したＩＣチップにおけるフィ
ールド絶縁膜などを含む絶縁膜を示すものである。
【００２３】すなわち、前記ＩＣチップ１におけるアル
ミニウム合金からなる各ボンディングパッド電極３に、
前記アルミニウム合金と圧着接合し後述するろう材と融
合接合する第１の金属、たとえば金（Ａｕ）を素材とす
るボンディングワイヤを使用して超音波ワイヤボンディ
ング法により圧着した後、前記金（Ａｕ）ボンディング
ワイヤを接合部の根元近くで切断する。
ミニウム合金からなる各ボンディングパッド電極３に、
前記アルミニウム合金と圧着接合し後述するろう材と融
合接合する第１の金属、たとえば金（Ａｕ）を素材とす
るボンディングワイヤを使用して超音波ワイヤボンディ
ング法により圧着した後、前記金（Ａｕ）ボンディング
ワイヤを接合部の根元近くで切断する。
【００２４】前記第１の金属としては、金（Ａｕ）の他
に銅（Ｃｕ）などを使用することができ、銅（Ｃｕ）を
素材とするボンディングワイヤを用いたボールボンディ
ング法を採用することができる。
に銅（Ｃｕ）などを使用することができ、銅（Ｃｕ）を
素材とするボンディングワイヤを用いたボールボンディ
ング法を採用することができる。
【００２５】また、前記ボールボンディング法として
は、圧力と超音波エネルギを加えて行う超音波ワイヤボ
ンディング法だけではなく、圧力と熱と超音波振動とを
利用して行う超音波併用熱圧着ワイヤボンディング法、
圧力と熱を利用して行う熱圧着ワイヤボンディング法な
ど種々の態様のものを使用することができる。
は、圧力と超音波エネルギを加えて行う超音波ワイヤボ
ンディング法だけではなく、圧力と熱と超音波振動とを
利用して行う超音波併用熱圧着ワイヤボンディング法、
圧力と熱を利用して行う熱圧着ワイヤボンディング法な
ど種々の態様のものを使用することができる。
【００２６】さらに、前記ボールボンディングの方法と
しては、特開昭６３−３０１５２５、特開昭６３−１６
８０３６、特開昭６３−１６８０３７、特開昭６４−３
７０３９および特開昭６３−１６８０３１号各公報など
に開示してあるものを採用することができる。
しては、特開昭６３−３０１５２５、特開昭６３−１６
８０３６、特開昭６３−１６８０３７、特開昭６４−３
７０３９および特開昭６３−１６８０３１号各公報など
に開示してあるものを採用することができる。
【００２７】次に、図３に示すように、前記バンプ電極
６におけるボンディングワイヤの切断部の突起を、ワイ
ヤボンダのキャピラリの先端部などで押しつぶして平坦
化し、表面が平坦となっているバンプ電極６を形成す
る。
６におけるボンディングワイヤの切断部の突起を、ワイ
ヤボンダのキャピラリの先端部などで押しつぶして平坦
化し、表面が平坦となっているバンプ電極６を形成す
る。
【００２８】次に、図４に示すように、前記ＩＣチップ
１における各バンプ電極６に、ボールボンディング法に
よりろう材を圧着させ、ろう材領域７を形成する。すな
わち、ボールボンディング法により前記第１の金属と溶
融接合するろう材である第２の金属、たとえば鉛（Ｐ
ｂ）とスズ（Ｓｎ）との合金であるはんだを素材とする
ボンディングワイヤを使用してろう材領域７を形成す
る。
１における各バンプ電極６に、ボールボンディング法に
よりろう材を圧着させ、ろう材領域７を形成する。すな
わち、ボールボンディング法により前記第１の金属と溶
融接合するろう材である第２の金属、たとえば鉛（Ｐ
ｂ）とスズ（Ｓｎ）との合金であるはんだを素材とする
ボンディングワイヤを使用してろう材領域７を形成す
る。
【００２９】すなわち、前記金（Ａｕ）ボンディングワ
イヤから形成した前記バンプ電極６にろう材であるはん
だを素材とするボンディングワイヤを使用して超音波ワ
イヤボンディング法により圧着した後、前記はんだボン
ディングワイヤを接合部の根元近くで切断する。
イヤから形成した前記バンプ電極６にろう材であるはん
だを素材とするボンディングワイヤを使用して超音波ワ
イヤボンディング法により圧着した後、前記はんだボン
ディングワイヤを接合部の根元近くで切断する。
【００３０】前記第２の金属としては、鉛（Ｐｂ）とス
ズ（Ｓｎ）との合金であるはんだの他にインジウム（Ｉ
ｎ）とスズ（Ｓｎ）との合金、スズ（Ｓｎ）と銀（Ａ
ｇ）との合金、金（Ａｕ）とスズ（Ｓｎ）との合金など
からなるろう材を使用することができる。
ズ（Ｓｎ）との合金であるはんだの他にインジウム（Ｉ
ｎ）とスズ（Ｓｎ）との合金、スズ（Ｓｎ）と銀（Ａ
ｇ）との合金、金（Ａｕ）とスズ（Ｓｎ）との合金など
からなるろう材を使用することができる。
【００３１】次に、図５に示すように、前記ろう材領域
７におけるボンディングワイヤの切断部の突起を、ワイ
ヤボンダのキャピラリの先端部などで押しつぶして平坦
化し、表面が平坦となっているろう材領域７を形成す
る。
７におけるボンディングワイヤの切断部の突起を、ワイ
ヤボンダのキャピラリの先端部などで押しつぶして平坦
化し、表面が平坦となっているろう材領域７を形成す
る。
【００３２】前述した工程により、フェースダウンボン
ディングができるフリップチップ用表面電極形状を有す
る突起電極８を、前記半導体基板２上のボンディングパ
ッド電極３表面に、前記半導体基板２表面から突出した
形状の電極として設けることができる。
ディングができるフリップチップ用表面電極形状を有す
る突起電極８を、前記半導体基板２上のボンディングパ
ッド電極３表面に、前記半導体基板２表面から突出した
形状の電極として設けることができる。
【００３３】（実施例２）前述した実施例１において
は、ＩＣチップ１を製造してから、突起電極を製造する
製造方法である。
は、ＩＣチップ１を製造してから、突起電極を製造する
製造方法である。
【００３４】本実施例においては、ダイシング工程前の
ウェハ処理工程段階、つまり各ＩＣチップ１に前記半導
体基板２を分割する以前のウェハ状態の半導体基板２を
用いて、突起電極８を形成するものである。
ウェハ処理工程段階、つまり各ＩＣチップ１に前記半導
体基板２を分割する以前のウェハ状態の半導体基板２を
用いて、突起電極８を形成するものである。
【００３５】ウェハ状態の半導体基板２上のボンディン
グパッド電極３上に、図２〜図５を用いて説明した実施
例１における製造工程を行うことにより、図５に示すよ
うな突起電極８を形成するものである。
グパッド電極３上に、図２〜図５を用いて説明した実施
例１における製造工程を行うことにより、図５に示すよ
うな突起電極８を形成するものである。
【００３６】（実施例３）本実施例は、前記突起電極８
における前記ろう材領域７の形成にあたって、製品の電
気検査工程であるバーンイン工程において使用するバー
ンイン基板によりろう材を前記バンプ電極６に溶融接合
することにより行うものである。なお、前記バーンイン
基板は、バーンインボードとも称されており、バーンイ
ンチャンバ内に多数個の被試験デバイスを収納するため
のボードである。
における前記ろう材領域７の形成にあたって、製品の電
気検査工程であるバーンイン工程において使用するバー
ンイン基板によりろう材を前記バンプ電極６に溶融接合
することにより行うものである。なお、前記バーンイン
基板は、バーンインボードとも称されており、バーンイ
ンチャンバ内に多数個の被試験デバイスを収納するため
のボードである。
【００３７】すなわち、図６に示すように、図３に示し
ているＩＣチップ１におけるバンプ電極６をバーンイン
基板９に乗せ、それらをマウントリフローにより、バー
ンイン基板９における前記バンプ電極６の登載領域に設
けられているろう材を溶融することによって、前記バン
プ電極６に前記ろう材を接合させる。
ているＩＣチップ１におけるバンプ電極６をバーンイン
基板９に乗せ、それらをマウントリフローにより、バー
ンイン基板９における前記バンプ電極６の登載領域に設
けられているろう材を溶融することによって、前記バン
プ電極６に前記ろう材を接合させる。
【００３８】本実施例においては、この状態でＩＣチッ
プ１にバーンイン処理、電気特性検査を行うことができ
る効果がある。
プ１にバーンイン処理、電気特性検査を行うことができ
る効果がある。
【００３９】次に、図７に示すように、前記電気特性検
査工程において合格したＩＣチップ１をバーンイン基板
９から熱を加えてはがし、前記バンプ電極６に溶着され
ているろう材をレベリング処理によって取り除く。
査工程において合格したＩＣチップ１をバーンイン基板
９から熱を加えてはがし、前記バンプ電極６に溶着され
ているろう材をレベリング処理によって取り除く。
【００４０】次に、図８に示すように、ボールボンディ
ング法により、第１の金属と溶融接合するろう材である
第２の金属、たとえば鉛（Ｐｂ）とスズ（Ｓｎ）との合
金であるはんだを素材とするボンディングワイヤを使用
してろう材領域７を形成する。
ング法により、第１の金属と溶融接合するろう材である
第２の金属、たとえば鉛（Ｐｂ）とスズ（Ｓｎ）との合
金であるはんだを素材とするボンディングワイヤを使用
してろう材領域７を形成する。
【００４１】すなわち、前記金（Ａｕ）ボンディングワ
イヤから形成した前記バンプ電極６にろう材であるはん
だを素材とするボンディングワイヤを使用して超音波ワ
イヤボンディングにより圧着し前記はんだボンディング
ワイヤを接合部の根元近くで切断する。
イヤから形成した前記バンプ電極６にろう材であるはん
だを素材とするボンディングワイヤを使用して超音波ワ
イヤボンディングにより圧着し前記はんだボンディング
ワイヤを接合部の根元近くで切断する。
【００４２】次に、前記ＩＣチップ１における各バンプ
電極６に、ボールボンディング法によりろう材を圧着さ
せ、ろう材領域７を形成する。すなわち、ボールボンデ
ィング法により前記第１の金属と溶融接合するろう材で
ある第２の金属、たとえば鉛（Ｐｂ）とスズ（Ｓｎ）と
の合金であるはんだを素材とするボンディングワイヤを
使用してろう材領域７を形成する。
電極６に、ボールボンディング法によりろう材を圧着さ
せ、ろう材領域７を形成する。すなわち、ボールボンデ
ィング法により前記第１の金属と溶融接合するろう材で
ある第２の金属、たとえば鉛（Ｐｂ）とスズ（Ｓｎ）と
の合金であるはんだを素材とするボンディングワイヤを
使用してろう材領域７を形成する。
【００４３】すなわち、前記金（Ａｕ）ボンディングワ
イヤから形成した前記バンプ電極６にろう材であるはん
だを素材とするボンディングワイヤを使用して超音波ワ
イヤボンディング法により圧着した後、前記はんだボン
ディングワイヤを接合部の根元近くで切断する。
イヤから形成した前記バンプ電極６にろう材であるはん
だを素材とするボンディングワイヤを使用して超音波ワ
イヤボンディング法により圧着した後、前記はんだボン
ディングワイヤを接合部の根元近くで切断する。
【００４４】前記第２の金属としては、鉛（Ｐｂ）とス
ズ（Ｓｎ）との合金であるはんだの他にインジウム（Ｉ
ｎ）とスズ（Ｓｎ）との合金、スズ（Ｓｎ）と銀（Ａ
ｇ）との合金、金（Ａｕ）とスズ（Ｓｎ）との合金など
からなるろう材を使用することができる。
ズ（Ｓｎ）との合金であるはんだの他にインジウム（Ｉ
ｎ）とスズ（Ｓｎ）との合金、スズ（Ｓｎ）と銀（Ａ
ｇ）との合金、金（Ａｕ）とスズ（Ｓｎ）との合金など
からなるろう材を使用することができる。
【００４５】次に、前記ろう材領域７におけるボンディ
ングワイヤの切断部の突起を、ワイヤボンダのキャピラ
リの先端部などで押しつぶして平坦化し、表面が平坦と
なっているろう材領域７を形成する。
ングワイヤの切断部の突起を、ワイヤボンダのキャピラ
リの先端部などで押しつぶして平坦化し、表面が平坦と
なっているろう材領域７を形成する。
【００４６】前述した工程により、フェースダウンボン
ディングができるフリップチップ用表面電極形状を有す
る突起電極８を、前記半導体基板２上のボンディングパ
ッド電極３表面に、前記半導体基板２表面から突出した
形状の電極として設けることができる。
ディングができるフリップチップ用表面電極形状を有す
る突起電極８を、前記半導体基板２上のボンディングパ
ッド電極３表面に、前記半導体基板２表面から突出した
形状の電極として設けることができる。
【００４７】本実施例においては、前記電気特性検査工
程において合格したＩＣチップ１をバーンイン基板７か
ら熱を加えてはがし、前記バンプ電極６に溶着されてい
るろう材をレベリング処理によって取り除く際に、前記
バンプ電極６表面に薄膜のろう材との融合領域ができて
いるために、その後にこの表面に設けるろう材領域７と
前記バンプ電極６との接着性が良好となる効果がある。
程において合格したＩＣチップ１をバーンイン基板７か
ら熱を加えてはがし、前記バンプ電極６に溶着されてい
るろう材をレベリング処理によって取り除く際に、前記
バンプ電極６表面に薄膜のろう材との融合領域ができて
いるために、その後にこの表面に設けるろう材領域７と
前記バンプ電極６との接着性が良好となる効果がある。
【００４８】次に、図９に示すように、前記ＩＣチップ
１を回路基板の一種であるパッケージ基板１０に塔載
し、熱処理の一種であるマウントリフローにより固着・
固定する。
１を回路基板の一種であるパッケージ基板１０に塔載
し、熱処理の一種であるマウントリフローにより固着・
固定する。
【００４９】他の実施例としては、前記工程で形成した
ろう材領域７は、ＩＣチップ１上にあらかじめ設けてお
く必要がなく、前記パッケージ基板１０などの回路基板
の電気配線表面に形成しておく態様とし、それに前記Ｉ
Ｃチップ１を登載し、ろう材を前記ＩＣチップ１におけ
るバンプ電極６に溶融接合することもできる。
ろう材領域７は、ＩＣチップ１上にあらかじめ設けてお
く必要がなく、前記パッケージ基板１０などの回路基板
の電気配線表面に形成しておく態様とし、それに前記Ｉ
Ｃチップ１を登載し、ろう材を前記ＩＣチップ１におけ
るバンプ電極６に溶融接合することもできる。
【００５０】本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることはいうまでもない。具体的には、配線遅延がクリ
ティカルパスあるいはレーシングを生じる可能性のある
配線を同一電気配線膜段階によって構成することができ
る多層配線構造の半導体集積回路装置の態様に適用でき
る。また、配線幅の異なる配線を自動的に生成する手段
を有することにより、配線遅延の制御を容易にできる半
導体集積回路装置の態様に適用できる。
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることはいうまでもない。具体的には、配線遅延がクリ
ティカルパスあるいはレーシングを生じる可能性のある
配線を同一電気配線膜段階によって構成することができ
る多層配線構造の半導体集積回路装置の態様に適用でき
る。また、配線幅の異なる配線を自動的に生成する手段
を有することにより、配線遅延の制御を容易にできる半
導体集積回路装置の態様に適用できる。
【００５１】
【発明の効果】本願によって開示された発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００５２】本発明によれば、複数の半導体素子が形成
されている半導体基板上に設けられているボンディング
パッド電極に形成されている金属材料からなるバンプ
と、前記バンプ表面に形成されている前記ろう材領域と
をもって、フェースダウンボンディングができる突起電
極が構成されていることから、突起電極の変形が前記バ
ンプにより一定の状態に保たれると共に、前記ろう材領
域によりフェースダウンボンディングされる回路基板な
どに対し、高性能な溶融接合ができる。
されている半導体基板上に設けられているボンディング
パッド電極に形成されている金属材料からなるバンプ
と、前記バンプ表面に形成されている前記ろう材領域と
をもって、フェースダウンボンディングができる突起電
極が構成されていることから、突起電極の変形が前記バ
ンプにより一定の状態に保たれると共に、前記ろう材領
域によりフェースダウンボンディングされる回路基板な
どに対し、高性能な溶融接合ができる。
【００５３】また、本発明によれば、前述した構成をと
っていることより、高性能で簡単な製造技術を用いて安
価に製作できる。
っていることより、高性能で簡単な製造技術を用いて安
価に製作できる。
【図１】本発明の一実施例である半導体集積回路装置の
製造工程を示す斜視図である。
製造工程を示す斜視図である。
【図２】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図３】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図４】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図５】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図６】本発明の他の実施例である半導体集積回路装置
の製造工程を示す側面図である。
の製造工程を示す側面図である。
【図７】本発明の他の実施例である半導体集積回路装置
の製造工程を示す側面図である。
の製造工程を示す側面図である。
【図８】本発明の他の実施例である半導体集積回路装置
の製造工程を示す側面図である。
の製造工程を示す側面図である。
【図９】本発明の他の実施例である半導体集積回路装置
の製造工程を示す斜視図である。
の製造工程を示す斜視図である。
１ ＩＣ（半導体集積回路装置）チップ ２ 半導体基板 ３ ボンディングパッド電極 ４ パシベーション膜 ５ 絶縁膜 ６ バンプ電極 ７ ろう材領域 ８ 突起電極 ９ バーンイン基板 １０ パッケージ基板
Claims (4)
- 【請求項１】 複数の半導体素子が形成されている半導
体基板と、 前記半導体基板上に形成されているボンディングパッド
電極と、 前記ボンディングパッド電極に形成されている金属材料
からなるバンプと、 前記バンプ表面に形成されているろう材領域とを有する
ことを特徴とする半導体集積回路装置。 - 【請求項２】 複数の半導体素子が形成されている半導
体基板と、 前記半導体基板上に形成されているボンディングパッド
電極と、 前記ボンディングパッド電極に形成されている金属材料
からなるバンプと、 前記バンプ表面に形成されているろう材領域と、 前記半導体基板が前記ろう材領域のろう材によって溶融
接合している回路基板とを有することを特徴とする半導
体集積回路装置。 - 【請求項３】 半導体基板に複数の半導体素子を形成す
る工程と、 前記半導体基板上に前記半導体素子と電気的に接続され
ているボンディングパッド電極を形成する工程と、 前記ボンディングパッド電極上にボールボンディングに
より金属材料からなるボールを圧着してバンプを形成す
る工程と、 前記バンプ表面にボールボンディングによりろう材から
なるボールを圧着してろう材領域を形成する工程とを有
することを特徴とする半導体集積回路装置の製造方法。 - 【請求項４】 半導体基板に複数の半導体素子を形成す
る工程と、 前記半導体基板上に前記半導体素子と電気的に接続され
ているボンディングパッド電極を形成する工程と、 前記ボンディングパッド電極上にボールボンディングに
より金属材料からなるボールを圧着してバンプを形成す
る工程と、 前記半導体基板を電気検査用基板にろう材を介して溶融
接合して電気検査を行う工程と、 前記半導体基板における前記バンプ表面に前記電気検査
を行った際に形成されている前記ろう材表面にボールボ
ンディングによりろう材からなるボールを圧着してろう
材領域を形成する工程とを有することを特徴とする半導
体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5288548A JPH07142490A (ja) | 1993-11-17 | 1993-11-17 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5288548A JPH07142490A (ja) | 1993-11-17 | 1993-11-17 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142490A true JPH07142490A (ja) | 1995-06-02 |
Family
ID=17731673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5288548A Pending JPH07142490A (ja) | 1993-11-17 | 1993-11-17 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142490A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200801A (ja) * | 1996-08-08 | 2000-07-18 | Yokogawa Electric Corp | 半導体集積回路及びその製造方法 |
| US6583514B2 (en) | 2000-10-04 | 2003-06-24 | Nec Corporation | Semiconductor device with a binary alloy bonding layer |
| US6744122B1 (en) | 1999-10-04 | 2004-06-01 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
-
1993
- 1993-11-17 JP JP5288548A patent/JPH07142490A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200801A (ja) * | 1996-08-08 | 2000-07-18 | Yokogawa Electric Corp | 半導体集積回路及びその製造方法 |
| US6744122B1 (en) | 1999-10-04 | 2004-06-01 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| US6583514B2 (en) | 2000-10-04 | 2003-06-24 | Nec Corporation | Semiconductor device with a binary alloy bonding layer |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| US6204074B1 (en) | Chip design process for wire bond and flip-chip package | |
| US7205178B2 (en) | Land grid array packaged device and method of forming same | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US6717252B2 (en) | Semiconductor device | |
| JP3726579B2 (ja) | 半導体装置およびその製造方法 | |
| JP3007497B2 (ja) | 半導体集積回路装置、その製造方法、及びその実装方法 | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| US10872845B2 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003068975A (ja) | 半導体装置およびその製造方法 | |
| US20100129962A1 (en) | Electronic package structure and method | |
| JP2000294724A (ja) | 半導体装置及びその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| TWI283048B (en) | New package system for discrete devices | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| TW449892B (en) | Package for enclosing thicker semiconductor device | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JP2000012621A (ja) | 半導体装置およびその製造方法 | |
| JPH11224888A (ja) | 半導体装置およびその製造方法 | |
| JP2006352008A (ja) | 半導体装置および回路基板 | |
| JPH11340267A (ja) | 半導体チップとその製造方法および半導体装置 | |
| JPH06283649A (ja) | 半導体装置及びその製造方法 |