JP2001218457A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JP2001218457A JP2001218457A JP2000026677A JP2000026677A JP2001218457A JP 2001218457 A JP2001218457 A JP 2001218457A JP 2000026677 A JP2000026677 A JP 2000026677A JP 2000026677 A JP2000026677 A JP 2000026677A JP 2001218457 A JP2001218457 A JP 2001218457A
- Authority
- JP
- Japan
- Prior art keywords
- secondary winding
- winding
- switching element
- converter
- primary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 小型、高効率化を実現するＤＣ／ＤＣコンバ
ータを低コストで提供することを目的とする。 【解決手段】 一次巻線と第１の二次巻線と第２の二次
巻線を備えた絶縁トランスと、電源からの電力を前記一
次巻線に断続的に通電させる第１のスイッチング素子
と、前記一次巻線に並列接続された、コンデンサと第２
のスイッチング素子の直列回路と、前記第１のスイッチ
ング素子と前記第２のスイッチング素子を交互にオンオ
フさせる制御信号を発生する制御回路と、前記第１の二
次巻線に発生する電力を整流すると共に、その正側出力
を前記第２の二次巻線の一端に出力する整流回路と、前
記第２の二次巻線の他端と前記整流回路の負側端子に並
列接続された出力コンデンサとを備え、前記絶縁トラン
スは、前記第１のスイッチング素子がオン状態の時に一
次巻線から第１の二次巻線にエネルギーが伝達される向
きに巻線され、前記一次巻線と第１の二次巻線と第２の
二次巻線は、前記絶縁トランスのコアの同一足に巻線し
た。
ータを低コストで提供することを目的とする。 【解決手段】 一次巻線と第１の二次巻線と第２の二次
巻線を備えた絶縁トランスと、電源からの電力を前記一
次巻線に断続的に通電させる第１のスイッチング素子
と、前記一次巻線に並列接続された、コンデンサと第２
のスイッチング素子の直列回路と、前記第１のスイッチ
ング素子と前記第２のスイッチング素子を交互にオンオ
フさせる制御信号を発生する制御回路と、前記第１の二
次巻線に発生する電力を整流すると共に、その正側出力
を前記第２の二次巻線の一端に出力する整流回路と、前
記第２の二次巻線の他端と前記整流回路の負側端子に並
列接続された出力コンデンサとを備え、前記絶縁トラン
スは、前記第１のスイッチング素子がオン状態の時に一
次巻線から第１の二次巻線にエネルギーが伝達される向
きに巻線され、前記一次巻線と第１の二次巻線と第２の
二次巻線は、前記絶縁トランスのコアの同一足に巻線し
た。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ／ＤＣコンバ
ータの改善に関し、特に詳しくはＤＣ／ＤＣコンバータ
を構成する絶縁トランスの構造を改善することにより、
小型で効率の良いＤＣ／ＤＣコンバータを低コストで実
現するものである。
ータの改善に関し、特に詳しくはＤＣ／ＤＣコンバータ
を構成する絶縁トランスの構造を改善することにより、
小型で効率の良いＤＣ／ＤＣコンバータを低コストで実
現するものである。
【０００２】
【従来の技術】スイッチング電源等の電源装置において
は、直流入力電圧を絶縁して負荷回路に電力を供給する
装置としてＤＣ／ＤＣコンバータが用いられている。こ
のような構成のＤＣ／ＤＣコンバータは、絶縁トランス
の一次側巻線と二次側巻線の極性の違いによってフォワ
ード型とフライバック型が存在し、例えば、フォワード
型のＤＣ／ＤＣコンバータとして、米国特許ＵＳＰ４４
４１１４６に開示されているようなものが知られてい
る。
は、直流入力電圧を絶縁して負荷回路に電力を供給する
装置としてＤＣ／ＤＣコンバータが用いられている。こ
のような構成のＤＣ／ＤＣコンバータは、絶縁トランス
の一次側巻線と二次側巻線の極性の違いによってフォワ
ード型とフライバック型が存在し、例えば、フォワード
型のＤＣ／ＤＣコンバータとして、米国特許ＵＳＰ４４
４１１４６に開示されているようなものが知られてい
る。
【０００３】図７は、フォワード型のＤＣ／ＤＣコンバ
ータの一例を示す回路図である。
ータの一例を示す回路図である。
【０００４】同図において、直流入力電圧Ｖｇは、直列
接続されたコンデンサＣ１とサブスイッチング素子とし
て機能する第２のスイッチング素子Ｑ２とメインスイッ
チング素子として機能する第１のスイッチング素子Ｑ１
の両端に印加されている。また、コンデンサＣ１の一端
と第２のスイッチング素子Ｑ２のソースには、絶縁トラ
ンスＴの一次側巻線Ｎｐが接続され、第２のスイッチン
グ素子Ｑ２と第１のスイッチング素子Ｑ１のゲートに
は、両者を駆動する駆動信号を発生する制御回路１１が
接続されている。
接続されたコンデンサＣ１とサブスイッチング素子とし
て機能する第２のスイッチング素子Ｑ２とメインスイッ
チング素子として機能する第１のスイッチング素子Ｑ１
の両端に印加されている。また、コンデンサＣ１の一端
と第２のスイッチング素子Ｑ２のソースには、絶縁トラ
ンスＴの一次側巻線Ｎｐが接続され、第２のスイッチン
グ素子Ｑ２と第１のスイッチング素子Ｑ１のゲートに
は、両者を駆動する駆動信号を発生する制御回路１１が
接続されている。
【０００５】絶縁トランスの２次側巻線Ｎｓには、フォ
ワード用のダイオードＤ１とフライホイール用のダイオ
ードＤ２によって構成された整流回路２２が接続され、
この整流回路２２の出力は、出力チョークＬを介して平
滑コンデンサＣ２に接続されると共に負荷回路２１に接
続されている。
ワード用のダイオードＤ１とフライホイール用のダイオ
ードＤ２によって構成された整流回路２２が接続され、
この整流回路２２の出力は、出力チョークＬを介して平
滑コンデンサＣ２に接続されると共に負荷回路２１に接
続されている。
【０００６】このような構成の回路において、制御回路
１１は第２のスイッチング素子Ｑ２と第１のスイッチン
グ素子Ｑ１を交互にオンオフさせる制御信号を発生し、
絶縁トランスの一次側巻線に印加される直流入力電圧Ｖ
ｇを断続的にオンオフする。
１１は第２のスイッチング素子Ｑ２と第１のスイッチン
グ素子Ｑ１を交互にオンオフさせる制御信号を発生し、
絶縁トランスの一次側巻線に印加される直流入力電圧Ｖ
ｇを断続的にオンオフする。
【０００７】これによって絶縁トランスＴの二次側巻線
Ｎｓに発生する誘起起電力は、整流回路２２と平滑用コ
ンデンサＣ２によって直流平滑化され負荷回路２１に供
給される。
Ｎｓに発生する誘起起電力は、整流回路２２と平滑用コ
ンデンサＣ２によって直流平滑化され負荷回路２１に供
給される。
【０００８】図８は、フライバック型のＤＣ／ＤＣコン
バータの一例を示す回路図である。
バータの一例を示す回路図である。
【０００９】同図において、図７に説明したフォワード
型のＤＣ／ＤＣコンバータと異なる点は、絶縁トランス
Ｔの一次側巻線Ｎｐと二次側巻線Ｎｓの極性が逆になっ
ている点である。その他の構成については図７の回路と
同様であり、同様の原理によって直流入力電圧Ｖｇを絶
縁して負荷回路２１に電力を供給することが可能であ
る。
型のＤＣ／ＤＣコンバータと異なる点は、絶縁トランス
Ｔの一次側巻線Ｎｐと二次側巻線Ｎｓの極性が逆になっ
ている点である。その他の構成については図７の回路と
同様であり、同様の原理によって直流入力電圧Ｖｇを絶
縁して負荷回路２１に電力を供給することが可能であ
る。
【００１０】
【発明が解決しようとする課題】しかしながら図７、図
８に示した従来のＤＣ／ＤＣコンバータでは、以下に説
明する問題点があった。
８に示した従来のＤＣ／ＤＣコンバータでは、以下に説
明する問題点があった。
【００１１】図７に示したフォワード型のＤＣ／ＤＣコ
ンバータにおいて、二次側巻線に発生する電圧Ｖｓは、
直流入力電圧をＶｇ、絶縁トランスの一次側巻線Ｎｐと
二次側巻線Ｎｓの巻数比をｎ（ｎ＝Ｎｐ／Ｎｓであ
る。）とすると。 Ｖｓ＝１／ｎ×Ｖｇ （１） で、表され、出力チョークＬを流れるリプル電流ＩP-P
は、主スイッチング素子のスイッチング周期をＴ、主ス
イッチング素子がオン状態となっている時間割合（以下
オンデューティと言う。）をＤ、出力チョークＬのイン
ダクタンスをＬとすると、 ＩP-P＝Ｖｓ×Ｄ×Ｔ／Ｌ （２） で、表され、出力電圧Ｖｏは、 Ｖｏ＝１／ｎ×Ｄ×Ｖｇ （３） で、表される。
ンバータにおいて、二次側巻線に発生する電圧Ｖｓは、
直流入力電圧をＶｇ、絶縁トランスの一次側巻線Ｎｐと
二次側巻線Ｎｓの巻数比をｎ（ｎ＝Ｎｐ／Ｎｓであ
る。）とすると。 Ｖｓ＝１／ｎ×Ｖｇ （１） で、表され、出力チョークＬを流れるリプル電流ＩP-P
は、主スイッチング素子のスイッチング周期をＴ、主ス
イッチング素子がオン状態となっている時間割合（以下
オンデューティと言う。）をＤ、出力チョークＬのイン
ダクタンスをＬとすると、 ＩP-P＝Ｖｓ×Ｄ×Ｔ／Ｌ （２） で、表され、出力電圧Ｖｏは、 Ｖｏ＝１／ｎ×Ｄ×Ｖｇ （３） で、表される。
【００１２】従って、図７の回路において、例えば、出
力電圧Ｖｏを１５Ｖ、主スイッチング素子のスイッチン
グ周期Ｔを１００ｋＨｚ、直流入力電圧Ｖｇを３００Ｖ
ｄｃ、巻数比ｎを７とした場合、主スイッチング素子の
オンデューティＤは０．３５、主スイッチング素子のス
イッチング周期Ｔは１０μｓとなる。この時、リプル電
流ＩP-Pを１ＡP-Pとすると、（２）式よりインダクタン
スＬは、１６０μＨとなる。
力電圧Ｖｏを１５Ｖ、主スイッチング素子のスイッチン
グ周期Ｔを１００ｋＨｚ、直流入力電圧Ｖｇを３００Ｖ
ｄｃ、巻数比ｎを７とした場合、主スイッチング素子の
オンデューティＤは０．３５、主スイッチング素子のス
イッチング周期Ｔは１０μｓとなる。この時、リプル電
流ＩP-Pを１ＡP-Pとすると、（２）式よりインダクタン
スＬは、１６０μＨとなる。
【００１３】１６０μＨのインダクタンスを持つ出力チ
ョークＬは、図７の回路において、これを構成する他の
素子に比較して、非常に大きなものとなる。また、出力
チョークＬを細い巻線を用いて小型に製作した場合、巻
線抵抗値が大きくなり、結果として損失が増大する。
ョークＬは、図７の回路において、これを構成する他の
素子に比較して、非常に大きなものとなる。また、出力
チョークＬを細い巻線を用いて小型に製作した場合、巻
線抵抗値が大きくなり、結果として損失が増大する。
【００１４】近年、爆発的に普及している携帯用情報機
器等に用いられる電源は、設置スペースの問題から小型
化が強く求められると共に、リプル電流の発生を抑える
ことが可能な効率の良いものが求められている。さら
に、携帯用情報機器等は、一般的に安価な価格に設定さ
れているため、低コストで製造できることが要求され
る。従って、このような電源に用いられるＤＣ／ＤＣコ
ンバータは、上記に述べた条件を全て満足する必要があ
る。
器等に用いられる電源は、設置スペースの問題から小型
化が強く求められると共に、リプル電流の発生を抑える
ことが可能な効率の良いものが求められている。さら
に、携帯用情報機器等は、一般的に安価な価格に設定さ
れているため、低コストで製造できることが要求され
る。従って、このような電源に用いられるＤＣ／ＤＣコ
ンバータは、上記に述べた条件を全て満足する必要があ
る。
【００１５】これに対して、図７に示した回路では、出
力チョークＬのインダクタサイズが大きくなるため、Ｄ
Ｃ／ＤＣコンバータの小型化が困難になるという問題点
があった。また、出力チョークＬを小型化するため、細
い巻線を用いて巻数を増やした場合巻線抵抗が大きくな
り、損失が大きくなるという問題点があった。
力チョークＬのインダクタサイズが大きくなるため、Ｄ
Ｃ／ＤＣコンバータの小型化が困難になるという問題点
があった。また、出力チョークＬを小型化するため、細
い巻線を用いて巻数を増やした場合巻線抵抗が大きくな
り、損失が大きくなるという問題点があった。
【００１６】また、図８に示したフライバック型のＤＣ
／ＤＣコンバータでは、二次側巻線Ｎｓに発生する電圧
Ｖｓは上記（１）式と同様の式によって表され、出力チ
ョークＬを流れるリプル電流ＩP-P及び出力電圧Ｖｏ
は、上記（２）、（３）式における第１のスイッチング
素子Ｑ１のオンデューティＤを、第１のスイッチング素
子Ｑ１がオフ状態となっている時間割合（以下オフデュ
ーティと言う。）Ｄ’（Ｄ’＝１−Ｄである。）に置き
換えた式によって表される。
／ＤＣコンバータでは、二次側巻線Ｎｓに発生する電圧
Ｖｓは上記（１）式と同様の式によって表され、出力チ
ョークＬを流れるリプル電流ＩP-P及び出力電圧Ｖｏ
は、上記（２）、（３）式における第１のスイッチング
素子Ｑ１のオンデューティＤを、第１のスイッチング素
子Ｑ１がオフ状態となっている時間割合（以下オフデュ
ーティと言う。）Ｄ’（Ｄ’＝１−Ｄである。）に置き
換えた式によって表される。
【００１７】この場合、上記と同様に、直流入力電圧Ｖ
ｇを３００Ｖｄｃ、巻数比ｎを７、リプル電流ＩP-Pを
１ＡP-Pとして出力チョークのインダクタンスＬを計算
すると２７８μＨとなり、図７に示したフォワード型の
ＤＣ／ＤＣコンバータよりもさらにインダクタサイズが
大きくなり損失が増加する。
ｇを３００Ｖｄｃ、巻数比ｎを７、リプル電流ＩP-Pを
１ＡP-Pとして出力チョークのインダクタンスＬを計算
すると２７８μＨとなり、図７に示したフォワード型の
ＤＣ／ＤＣコンバータよりもさらにインダクタサイズが
大きくなり損失が増加する。
【００１８】これに対して、米国特許ＵＳＰ４９５９７
６４では、図９に示すように、整流回路２２と出力コン
デンサＣ１の間にインダクタ巻線ＮＬを挿入し、このイ
ンダクタ巻線ＮＬを絶縁トランスＴ１の巻線Ｎｐ，Ｎｓ
と同一のコアに巻線するように構成することにより、リ
プル電流を減らすことが可能になり、二次側巻線Ｎｓと
インダクタ巻線ＮＬの巻線のリアクタンス比と主スイッ
チング素子Ｑ１のオンデューティＤが等しくなるように
構成した場合、リプル電流をゼロにすることが可能にな
る旨が開示されている。
６４では、図９に示すように、整流回路２２と出力コン
デンサＣ１の間にインダクタ巻線ＮＬを挿入し、このイ
ンダクタ巻線ＮＬを絶縁トランスＴ１の巻線Ｎｐ，Ｎｓ
と同一のコアに巻線するように構成することにより、リ
プル電流を減らすことが可能になり、二次側巻線Ｎｓと
インダクタ巻線ＮＬの巻線のリアクタンス比と主スイッ
チング素子Ｑ１のオンデューティＤが等しくなるように
構成した場合、リプル電流をゼロにすることが可能にな
る旨が開示されている。
【００１９】しかしながら、この場合、二次側巻線Ｎｓ
とインダクタ巻線ＮＬのリアクタンス比が主スイッチン
グ素子のオンデューティＤと等しくなるように調整する
ためには、二次側巻線Ｎｓとインダクタ巻線ＮＬの間の
結合係数が０．６程度となる大きな漏れインダクタンス
が必要となり、このような大きな漏れインダクタンスを
確保するためには、両者の巻線をコアの別々の足に巻線
する必要がある。
とインダクタ巻線ＮＬのリアクタンス比が主スイッチン
グ素子のオンデューティＤと等しくなるように調整する
ためには、二次側巻線Ｎｓとインダクタ巻線ＮＬの間の
結合係数が０．６程度となる大きな漏れインダクタンス
が必要となり、このような大きな漏れインダクタンスを
確保するためには、両者の巻線をコアの別々の足に巻線
する必要がある。
【００２０】このような巻線構造は、汎用の絶縁トラン
スとインダクタ巻線を用いる構造では実現が困難であ
り、図１０に示すような複雑なコア形状を備えたトラン
スが必要となる。同図に示した絶縁トランスは、コアの
中足に一次巻線Ｎｐと二次巻線Ｎｓを巻線し、インダク
タ巻線ＮＬの巻線を別の足に巻線し、コアギャップＧＡ
Ｐ１〜３で両者の結合を調整している。また、コアギャ
ップＧＡＰ１〜３は、それぞれ異なる値に調整する必要
がある。
スとインダクタ巻線を用いる構造では実現が困難であ
り、図１０に示すような複雑なコア形状を備えたトラン
スが必要となる。同図に示した絶縁トランスは、コアの
中足に一次巻線Ｎｐと二次巻線Ｎｓを巻線し、インダク
タ巻線ＮＬの巻線を別の足に巻線し、コアギャップＧＡ
Ｐ１〜３で両者の結合を調整している。また、コアギャ
ップＧＡＰ１〜３は、それぞれ異なる値に調整する必要
がある。
【００２１】従って、図９に示すＤＣ／ＤＣコンバータ
では、絶縁トランスの巻線箇所が２ヶ所必要であると共
に、３ヶ所のコアギャップＧＡＰ１〜３を、それぞれ異
なる値に調整する必要があるため、絶縁トランスの形状
が複雑になり、製造コストが増大するという問題点があ
った。
では、絶縁トランスの巻線箇所が２ヶ所必要であると共
に、３ヶ所のコアギャップＧＡＰ１〜３を、それぞれ異
なる値に調整する必要があるため、絶縁トランスの形状
が複雑になり、製造コストが増大するという問題点があ
った。
【００２２】本発明は、上記課題を解決するもので、小
型、高効率化を実現するＤＣ／ＤＣコンバータを低コス
トで提供することを目的とする。
型、高効率化を実現するＤＣ／ＤＣコンバータを低コス
トで提供することを目的とする。
【００２３】
【課題を解決するための手段】このような目的を達成す
るために請求項１に記載の発明では、一次巻線と第１の
二次巻線と第２の二次巻線を備えた絶縁トランスと、電
源からの電力を前記一次巻線に断続的に通電させる第１
のスイッチング素子と、前記一次巻線に並列接続され
た、コンデンサと第２のスイッチング素子の直列回路
と、前記第１のスイッチング素子と前記第２のスイッチ
ング素子を交互にオンオフさせる制御信号を発生する制
御回路と、前記第１の二次巻線に発生する電力を整流す
ると共に、その一方極性の出力を前記第２の二次巻線の
一端に出力する整流回路と、前記第２の二次巻線の他端
と前記整流回路の他方極性の出力端子に並列接続された
出力コンデンサとを備え、前記絶縁トランスは、前記第
１のスイッチング素子がオン状態の時に一次巻線から第
１の二次巻線にエネルギーが伝達される向きに巻線さ
れ、前記一次巻線と第１の二次巻線と第２の二次巻線
は、前記絶縁トランスのコアの同一足に巻線されたこと
を特徴とするものである。
るために請求項１に記載の発明では、一次巻線と第１の
二次巻線と第２の二次巻線を備えた絶縁トランスと、電
源からの電力を前記一次巻線に断続的に通電させる第１
のスイッチング素子と、前記一次巻線に並列接続され
た、コンデンサと第２のスイッチング素子の直列回路
と、前記第１のスイッチング素子と前記第２のスイッチ
ング素子を交互にオンオフさせる制御信号を発生する制
御回路と、前記第１の二次巻線に発生する電力を整流す
ると共に、その一方極性の出力を前記第２の二次巻線の
一端に出力する整流回路と、前記第２の二次巻線の他端
と前記整流回路の他方極性の出力端子に並列接続された
出力コンデンサとを備え、前記絶縁トランスは、前記第
１のスイッチング素子がオン状態の時に一次巻線から第
１の二次巻線にエネルギーが伝達される向きに巻線さ
れ、前記一次巻線と第１の二次巻線と第２の二次巻線
は、前記絶縁トランスのコアの同一足に巻線されたこと
を特徴とするものである。
【００２４】請求項２に記載の発明では、請求項１に記
載の発明において、前記第２の二次巻線と前記出力コン
デンサの間にインダクタンス素子を挿入して構成された
ことを特徴とするものである。
載の発明において、前記第２の二次巻線と前記出力コン
デンサの間にインダクタンス素子を挿入して構成された
ことを特徴とするものである。
【００２５】請求項３に記載の発明では、一次巻線と第
１の二次巻線と第２の二次巻線を備えた絶縁トランス
と、電源からの電力を前記一次巻線に断続的に通電させ
る第１のスイッチング素子と、前記一次巻線に並列接続
された、コンデンサと第２のスイッチング素子の直列回
路と、前記第１のスイッチング素子と前記第２のスイッ
チング素子を交互にオンオフさせる制御信号を発生する
制御回路と、前記第１の二次巻線に発生する電力を整流
すると共に、その一方極性の出力を前記第２の二次巻線
の一端に出力する整流回路と、前記第２の二次巻線の他
端と前記整流回路の他方極性の出力端子に並列接続され
た出力コンデンサとを備え、前記絶縁トランスは、前記
第１のスイッチング素子がオフ状態の時に一次巻線から
第１の二次巻線にエネルギーが伝達される向きに巻線さ
れ、前記一次巻線と第１の二次巻線と第２の二次巻線
は、前記絶縁トランスのコアの同一足に巻線されたこと
を特徴とするものである。
１の二次巻線と第２の二次巻線を備えた絶縁トランス
と、電源からの電力を前記一次巻線に断続的に通電させ
る第１のスイッチング素子と、前記一次巻線に並列接続
された、コンデンサと第２のスイッチング素子の直列回
路と、前記第１のスイッチング素子と前記第２のスイッ
チング素子を交互にオンオフさせる制御信号を発生する
制御回路と、前記第１の二次巻線に発生する電力を整流
すると共に、その一方極性の出力を前記第２の二次巻線
の一端に出力する整流回路と、前記第２の二次巻線の他
端と前記整流回路の他方極性の出力端子に並列接続され
た出力コンデンサとを備え、前記絶縁トランスは、前記
第１のスイッチング素子がオフ状態の時に一次巻線から
第１の二次巻線にエネルギーが伝達される向きに巻線さ
れ、前記一次巻線と第１の二次巻線と第２の二次巻線
は、前記絶縁トランスのコアの同一足に巻線されたこと
を特徴とするものである。
【００２６】請求項４に記載の発明では、請求項３に記
載の発明において、前記第２の二次巻線と前記出力コン
デンサの間にインダクタンス素子を挿入して構成された
ことを特徴とするものである。
載の発明において、前記第２の二次巻線と前記出力コン
デンサの間にインダクタンス素子を挿入して構成された
ことを特徴とするものである。
【００２７】請求項５に記載の発明では、一次巻線と第
１の二次巻線と第２の二次巻線を備えた絶縁トランス
と、電源からの電力を前記一次巻線に断続的に通電させ
るプッシュプル型の一次巻線制御回路と、前記第１の二
次巻線に発生する電力を整流すると共に、その一方極性
の出力を前記第２の二次巻線の一端に出力する整流回路
と、前記第２の二次巻線の他端と前記整流回路の他方極
性の出力端子に並列接続された出力コンデンサとを備
え、前記一次巻線と第１の二次巻線と第２の二次巻線
は、前記絶縁トランスのコアの同一足に巻線されたこと
を特徴とするものである。
１の二次巻線と第２の二次巻線を備えた絶縁トランス
と、電源からの電力を前記一次巻線に断続的に通電させ
るプッシュプル型の一次巻線制御回路と、前記第１の二
次巻線に発生する電力を整流すると共に、その一方極性
の出力を前記第２の二次巻線の一端に出力する整流回路
と、前記第２の二次巻線の他端と前記整流回路の他方極
性の出力端子に並列接続された出力コンデンサとを備
え、前記一次巻線と第１の二次巻線と第２の二次巻線
は、前記絶縁トランスのコアの同一足に巻線されたこと
を特徴とするものである。
【００２８】請求項６に記載の発明では、請求項５に記
載の発明において、前記第２の二次巻線と前記出力コン
デンサの間にインダクタンス素子を挿入して構成された
ことを特徴とするものである。
載の発明において、前記第２の二次巻線と前記出力コン
デンサの間にインダクタンス素子を挿入して構成された
ことを特徴とするものである。
【００２９】請求項７に記載の発明では、請求項１から
請求項６に記載の発明において、前記整流回路としてＭ
ＯＳＦＥＴで構成された同期整流回路を用いることを特
徴とするものである。
請求項６に記載の発明において、前記整流回路としてＭ
ＯＳＦＥＴで構成された同期整流回路を用いることを特
徴とするものである。
【００３０】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１（ａ）は、本発明に係るＤＣ／ＤＣコン
バータの一実施例を示す回路図であり、図１（ｂ）は、
これに用いる絶縁トランスＴ２の構成図である。なお、
同図において従来例と同様の構成要素は同一の符号を付
し、その説明を省略する。
説明する。図１（ａ）は、本発明に係るＤＣ／ＤＣコン
バータの一実施例を示す回路図であり、図１（ｂ）は、
これに用いる絶縁トランスＴ２の構成図である。なお、
同図において従来例と同様の構成要素は同一の符号を付
し、その説明を省略する。
【００３１】同図において、従来例で説明したＤＣ／Ｄ
Ｃコンバータと異なる点は、絶縁トランスＴ２の構成で
ある。本発明のＤＣ／ＤＣコンバータに用いる絶縁トラ
ンスＴ２は、図１（ｂ）に示すように、コアギャップＧ
ＡＰ４が設けられたコア３０の中足に一次側巻線Ｎｐ，
二次側巻線Ｎｓとインダクタ巻線Ｎｌが、重ねて巻線さ
れている。また、同図において絶縁トランスＴ２の巻線
は、フォワード型の構成を成すように巻線されている。
Ｃコンバータと異なる点は、絶縁トランスＴ２の構成で
ある。本発明のＤＣ／ＤＣコンバータに用いる絶縁トラ
ンスＴ２は、図１（ｂ）に示すように、コアギャップＧ
ＡＰ４が設けられたコア３０の中足に一次側巻線Ｎｐ，
二次側巻線Ｎｓとインダクタ巻線Ｎｌが、重ねて巻線さ
れている。また、同図において絶縁トランスＴ２の巻線
は、フォワード型の構成を成すように巻線されている。
【００３２】このような構成のＤＣ／ＤＣコンバータの
動作について、理解を容易にするため図２に示す等価回
路を用いて説明する。
動作について、理解を容易にするため図２に示す等価回
路を用いて説明する。
【００３３】図２において、（ａ）は上記の構成のＤＣ
／ＤＣコンバータの第１のスイッチング素子Ｑ１がオン
状態となっている期間（この時、第２のスイッチング素
子Ｑ２はオフ状態である。以下、この期間をＤ期間と言
う。）の等価回路であり、（ｂ）は上記の構成のＤＣ／
ＤＣコンバータの第１のスイッチング素子Ｑ１がオフ状
態となっている期間（この時、第２のスイッチング素子
Ｑ２はオン状態である。以下、この期間をＤ’期間と言
う。）の等価回路である。
／ＤＣコンバータの第１のスイッチング素子Ｑ１がオン
状態となっている期間（この時、第２のスイッチング素
子Ｑ２はオフ状態である。以下、この期間をＤ期間と言
う。）の等価回路であり、（ｂ）は上記の構成のＤＣ／
ＤＣコンバータの第１のスイッチング素子Ｑ１がオフ状
態となっている期間（この時、第２のスイッチング素子
Ｑ２はオン状態である。以下、この期間をＤ’期間と言
う。）の等価回路である。
【００３４】同図において、絶縁トランスＴ２の1次側
巻線の巻線数をNp、2次側巻線の巻数Ns、両者の結合係
数をＭ、インタ゛クタ巻線数NL、絶縁トランスＴ２の2次側巻
線とインタ゛クタ巻線の結合係数をM'とし、出力チョークのイ
ンダクタンスをＬ、第１のスイッチング素子Ｑ１のオン
デューティをD、オフデューティをD'、出力コンデンサ
Ｃ２の端子間電圧をVc、出力電圧をVoとすると、 D+D'=1 （４） D*Vg=D'*Vc （５） Vo=M/n*Vg*D （６） n=Np/Ns （７） n'=Ns/NL （８） の基本式が成立する。
巻線の巻線数をNp、2次側巻線の巻数Ns、両者の結合係
数をＭ、インタ゛クタ巻線数NL、絶縁トランスＴ２の2次側巻
線とインタ゛クタ巻線の結合係数をM'とし、出力チョークのイ
ンダクタンスをＬ、第１のスイッチング素子Ｑ１のオン
デューティをD、オフデューティをD'、出力コンデンサ
Ｃ２の端子間電圧をVc、出力電圧をVoとすると、 D+D'=1 （４） D*Vg=D'*Vc （５） Vo=M/n*Vg*D （６） n=Np/Ns （７） n'=Ns/NL （８） の基本式が成立する。
【００３５】また、インダクタ巻線ＮＬに発生する電圧
をＶＬ、出力チョークＬに発生する電圧をＶＬ’、イン
ダクタ巻線ＮＬと出力チョークＬに発生する電圧をＶｌ
とすると、Ｄ期間では、 Vl=VL+VL' （９） M/n*Vg-Vl=Vo （１０） の関係式が成立する。また、（１０）式は、 M/n*Vg-M*M'/(n*n')*Vg-VL'=Vo （１１） と変形することができる。
をＶＬ、出力チョークＬに発生する電圧をＶＬ’、イン
ダクタ巻線ＮＬと出力チョークＬに発生する電圧をＶｌ
とすると、Ｄ期間では、 Vl=VL+VL' （９） M/n*Vg-Vl=Vo （１０） の関係式が成立する。また、（１０）式は、 M/n*Vg-M*M'/(n*n')*Vg-VL'=Vo （１１） と変形することができる。
【００３６】また、Ｄ’期間では、 Vl=Vo （１２） の関係式が成立する。また、（１２）式は、 M*M'/(n*n')*Vc+VL'=Vo （１３） VL'=Vo-M*M'/(n*n')*Vc （１４） と変形することができる。
【００３７】ここで、Ｄ期間の（１１）式は、上記基本
式を用いて変形すると、 VL'=M/n*Vg*D'-M*M'/(n*n')*Vg （１５） となり、Ｄ’期間の（１４）式は、 VL'=M/n*Vg*D-M*M'/(n*n')*(D/D')*Vg （１６） となる。
式を用いて変形すると、 VL'=M/n*Vg*D'-M*M'/(n*n')*Vg （１５） となり、Ｄ’期間の（１４）式は、 VL'=M/n*Vg*D-M*M'/(n*n')*(D/D')*Vg （１６） となる。
【００３８】ここで、図２の回路において、リプル電流
がゼロになる条件は、VL'=0となる場合であるから、 D'=M'/n' （１７） の時にリプル電流はゼロになる。
がゼロになる条件は、VL'=0となる場合であるから、 D'=M'/n' （１７） の時にリプル電流はゼロになる。
【００３９】また、D'は上記基本式から、出力電圧Vo、
直流入力電圧Vg、絶縁トランスの巻数比n、結合Mで決ま
り、これらのパラメータを決めるとゼロリプルとなる入
力電圧Vgz（この時のオンデューティを Dzとする。）
は一義的に求まる。
直流入力電圧Vg、絶縁トランスの巻数比n、結合Mで決ま
り、これらのパラメータを決めるとゼロリプルとなる入
力電圧Vgz（この時のオンデューティを Dzとする。）
は一義的に求まる。
【００４０】さらに、ゼロリプルとなる時のオフデュー
ティD'をD'zとおくと、 D'z=M'/n' （１８） となり、この時ゼロリプル点以外での出力チョークLに
発生する電圧は、 VL'=M/n*Vg*(D'-D'z) （１９） となり、 VL'*D*T/L （２０） がリプル電流になる。
ティD'をD'zとおくと、 D'z=M'/n' （１８） となり、この時ゼロリプル点以外での出力チョークLに
発生する電圧は、 VL'=M/n*Vg*(D'-D'z) （１９） となり、 VL'*D*T/L （２０） がリプル電流になる。
【００４１】また、この時、NL*Ioに相当する直流磁束
がトランスにバイアスされるが、このバイアスされる直
流磁束に応じてコアが飽和しないようにコアギャップＧ
ＡＰ４を設計する。
がトランスにバイアスされるが、このバイアスされる直
流磁束に応じてコアが飽和しないようにコアギャップＧ
ＡＰ４を設計する。
【００４２】従って、上記の関係式が成立するように絶
縁トランスＴ２と各インダクタの値を決めれば、ゼロリ
プルになる動作点が求まる。一般的にコア３０の同一足
に各巻線を重ねて巻線をした場合、M、M'は１に近い値
になるので、n'で動作点が決まる。
縁トランスＴ２と各インダクタの値を決めれば、ゼロリ
プルになる動作点が求まる。一般的にコア３０の同一足
に各巻線を重ねて巻線をした場合、M、M'は１に近い値
になるので、n'で動作点が決まる。
【００４３】以上説明した手順により、図１における絶
縁トランスＴ２のパラメータ及び動作条件を決定するこ
とにより、リプル電流をゼロにすることが可能なＤＣ／
ＤＣコンバータを実現することができる。
縁トランスＴ２のパラメータ及び動作条件を決定するこ
とにより、リプル電流をゼロにすることが可能なＤＣ／
ＤＣコンバータを実現することができる。
【００４４】また、上記のパラメータが種々の要因によ
り動作点から外れた場合は、出力チョークＬによってリ
プル電流を抑えることが必要となるが、例えば、M,M'を
１とし、Vg=300V、n=7、T=10us、Vo=15V、D=0.35の場
合、n'=1.5とすると、リフ゜ル電流が1Ap-pになる出力チョ
ークＬのインダクタンスは2.5uHとなり、これは、従来
例と比較して1/64の値である。
り動作点から外れた場合は、出力チョークＬによってリ
プル電流を抑えることが必要となるが、例えば、M,M'を
１とし、Vg=300V、n=7、T=10us、Vo=15V、D=0.35の場
合、n'=1.5とすると、リフ゜ル電流が1Ap-pになる出力チョ
ークＬのインダクタンスは2.5uHとなり、これは、従来
例と比較して1/64の値である。
【００４５】従って、本発明のＤＣ／ＤＣコンバータで
は、従来例と比較して非常に小型の出力チョークを用い
てリプル電流をゼロにすることが可能である。
は、従来例と比較して非常に小型の出力チョークを用い
てリプル電流をゼロにすることが可能である。
【００４６】また、フライバック型のＤＣ／ＤＣコンバ
ータの場合、D期間とD'期間の関係、およびVgとVcが替
わり、ゼロリプルとなる条件は、 D=M'/n' （２１） となる。またゼロリプルとなる時のDをDzとおくと、 VL'=M/n*(D/D')*Vg*(D-Dz) （２２） となる。
ータの場合、D期間とD'期間の関係、およびVgとVcが替
わり、ゼロリプルとなる条件は、 D=M'/n' （２１） となる。またゼロリプルとなる時のDをDzとおくと、 VL'=M/n*(D/D')*Vg*(D-Dz) （２２） となる。
【００４７】この場合のトランスにバイアスされる直流
磁束は、(Ns-NL)*Ioに相当するものになり、コアの飽和
磁束密度を考慮してパラメータ設計を行う。なお、バイ
アスされる直流磁束を小さくするには、Ns-NLがゼロに
近くなるようにするとよい。
磁束は、(Ns-NL)*Ioに相当するものになり、コアの飽和
磁束密度を考慮してパラメータ設計を行う。なお、バイ
アスされる直流磁束を小さくするには、Ns-NLがゼロに
近くなるようにするとよい。
【００４８】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲でさらに多くの変さ
ら、変形をも含むものである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲でさらに多くの変さ
ら、変形をも含むものである。
【００４９】例えば、本発明のＤＣ／ＤＣコンバータの
構成は、図３のような構成のフライバック型のＤＣ／Ｄ
Ｃコンバータにも適用が可能であり、図４のような構成
のハーフブリッジ型のＤＣ／ＤＣコンバータにも適用が
可能であり、図５のような構成のフルブリッジ型のＤＣ
／ＤＣコンバータにも適用が可能であり、図６のような
プッシュプル型のＤＣ／ＤＣコンバータにも適用が可能
である。なお、図６に示すようなプッシュプル型のＤＣ
／ＤＣコンバータの場合、ゼロリプルとなる条件は、 M'/n'=1-2D （２３） である。
構成は、図３のような構成のフライバック型のＤＣ／Ｄ
Ｃコンバータにも適用が可能であり、図４のような構成
のハーフブリッジ型のＤＣ／ＤＣコンバータにも適用が
可能であり、図５のような構成のフルブリッジ型のＤＣ
／ＤＣコンバータにも適用が可能であり、図６のような
プッシュプル型のＤＣ／ＤＣコンバータにも適用が可能
である。なお、図６に示すようなプッシュプル型のＤＣ
／ＤＣコンバータの場合、ゼロリプルとなる条件は、 M'/n'=1-2D （２３） である。
【００５０】また、フォワード用のダイオードＤ１とフ
ライホイール用のダイオードＤ２によって構成される整
流回路は、実施例のようにダイオードＤ１とダイオード
Ｄ２のカソードを相互接続したものに限るものではな
く、アノードを相互に接続したものであってもよい。
ライホイール用のダイオードＤ２によって構成される整
流回路は、実施例のようにダイオードＤ１とダイオード
Ｄ２のカソードを相互接続したものに限るものではな
く、アノードを相互に接続したものであってもよい。
【００５１】また、実施例では平滑回路を構成する出力
チョークをダイオードＤ２のカソード側に接続している
が、アノード側に接続しても同様の効果が得られる。
チョークをダイオードＤ２のカソード側に接続している
が、アノード側に接続しても同様の効果が得られる。
【００５２】さらに、整流回路としてＭＯＳＦＥＴによ
る同期整流回路を用いてもよい。ＭＯＳＦＥＴはオン抵
抗が小さいのでダイオードによる整流回路と比べて損失
を大幅に改善でき、より効率の良い電源が実現できる。
例えば出力電流が４Ａの電源を想定して比較すると、ダ
イオードの順方向の電圧降下が０．５Ｖの場合には２Ｗ
（＝４＊０．５）の損失になる。これに対し、ＭＯＳＦ
ＥＴのオン抵抗が２０ｍΩの場合の損失は０．３２Ｗ
（＝１６＊０．０２）になって、寄生容量などの損失を
加味しても０．５Ｗ程度に収まることになり、大幅な効
率改善が実現できる。
る同期整流回路を用いてもよい。ＭＯＳＦＥＴはオン抵
抗が小さいのでダイオードによる整流回路と比べて損失
を大幅に改善でき、より効率の良い電源が実現できる。
例えば出力電流が４Ａの電源を想定して比較すると、ダ
イオードの順方向の電圧降下が０．５Ｖの場合には２Ｗ
（＝４＊０．５）の損失になる。これに対し、ＭＯＳＦ
ＥＴのオン抵抗が２０ｍΩの場合の損失は０．３２Ｗ
（＝１６＊０．０２）になって、寄生容量などの損失を
加味しても０．５Ｗ程度に収まることになり、大幅な効
率改善が実現できる。
【００５３】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１と２に
記載の発明では、フォワード型のアクティブクランプ型
ＤＣ／ＤＣコンバータにおいて、簡単な構造の安価な絶
縁トランスを用いてリプル電流をゼロにすることが可能
である。また、絶縁トランスをリプル電流をゼロにする
ための設計条件と一致させて製作した場合、出力チョー
クを付加する必要がないため、小型化、低コスト、高効
率、を同時に実現するＤＣ／ＤＣコンバータを提供する
ことが可能となる。
本発明によれば次のような効果がある。請求項１と２に
記載の発明では、フォワード型のアクティブクランプ型
ＤＣ／ＤＣコンバータにおいて、簡単な構造の安価な絶
縁トランスを用いてリプル電流をゼロにすることが可能
である。また、絶縁トランスをリプル電流をゼロにする
ための設計条件と一致させて製作した場合、出力チョー
クを付加する必要がないため、小型化、低コスト、高効
率、を同時に実現するＤＣ／ＤＣコンバータを提供する
ことが可能となる。
【００５４】さらに、ここで用いられる絶縁トランス
は、巻線箇所及びエアギャップが１箇所であるため、製
造が容易である。またこのようなトランスは、既に標準
化が成されており汎用トランスとして流通していため、
安価に入手することが可能である。
は、巻線箇所及びエアギャップが１箇所であるため、製
造が容易である。またこのようなトランスは、既に標準
化が成されており汎用トランスとして流通していため、
安価に入手することが可能である。
【００５５】また、請求項２に記載の発明では、絶縁ト
ランスの構造がリプル電流をゼロにするための設計条件
を外れた場合、出力チョークを付加することによってリ
プル電流を抑えることが可能である。また、この時付加
する出力チョークは、非常に小型のもので良いため、Ｄ
Ｃ／ＤＣコンバータの小型化の妨げとはならない。
ランスの構造がリプル電流をゼロにするための設計条件
を外れた場合、出力チョークを付加することによってリ
プル電流を抑えることが可能である。また、この時付加
する出力チョークは、非常に小型のもので良いため、Ｄ
Ｃ／ＤＣコンバータの小型化の妨げとはならない。
【００５６】請求項３と４に記載の発明では、上記に説
明した効果と同様の効果をフライバック型のアクティブ
クランプ型ＤＣ／ＤＣコンバータにおいて実現すること
が可能である。
明した効果と同様の効果をフライバック型のアクティブ
クランプ型ＤＣ／ＤＣコンバータにおいて実現すること
が可能である。
【００５７】請求項５と６に記載の発明では、上記に説
明した効果と同様の効果をプッシュプル型ＤＣ／ＤＣコ
ンバータにおいて実現することが可能である。
明した効果と同様の効果をプッシュプル型ＤＣ／ＤＣコ
ンバータにおいて実現することが可能である。
【００５８】請求項７に記載の発明では、より効率の高
い電源が実現できる。
い電源が実現できる。
【図１】本発明に係るＤＣ／ＤＣコンバータの一実施例
を示す回路図である。
を示す回路図である。
【図２】本発明に係るＤＣ／ＤＣコンバータの等価回路
図である。
図である。
【図３】本発明に係るＤＣ／ＤＣコンバータの他の実施
例を示す回路図である。
例を示す回路図である。
【図４】本発明に係るＤＣ／ＤＣコンバータの他の実施
例を示す回路図である。
例を示す回路図である。
【図５】本発明に係るＤＣ／ＤＣコンバータの他の実施
例を示す回路図である。
例を示す回路図である。
【図６】本発明に係るＤＣ／ＤＣコンバータの他の実施
例を示す回路図である。
例を示す回路図である。
【図７】従来のＤＣ／ＤＣコンバータの一例を示す回路
図である。
図である。
【図８】従来のＤＣ／ＤＣコンバータの一例を示す回路
図である。
図である。
【図９】従来のＤＣ／ＤＣコンバータの一例を示す回路
図である。
図である。
【図１０】従来のＤＣ／ＤＣコンバータの絶縁トランス
の構成を示す図である。
の構成を示す図である。
１１ 制御回路 ２１ 付加回路 Ｖｇ 入力直流電圧 Ｃ１、Ｃ２ コンデンサ Ｑ１ 第１のスイッチング素子 Ｑ２ 第２のスイッチング素子 Ｄ２、Ｄ２ ダイオード Ｌ 出力チョーク Ｔ、Ｔ１、Ｔ２ 絶縁トランス
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA14 BB23 BB25 BB27 BB43 BB57 DD04 DD43 EE02 EE03 EE08 EE72 EE76 ZZ16
Claims (7)
- 【請求項１】一次巻線と第１の二次巻線と第２の二次巻
線を備えた絶縁トランスと、 電源からの電力を前記一次巻線に断続的に通電させる第
１のスイッチング素子と、 前記一次巻線に並列接続された、コンデンサと第２のス
イッチング素子の直列回路と、 前記第１のスイッチング素子と前記第２のスイッチング
素子を交互にオンオフさせる制御信号を発生する制御回
路と、 前記第１の二次巻線に発生する電力を整流すると共に、
その一方極性の出力を前記第２の二次巻線の一端に出力
する整流回路と、 前記第２の二次巻線の他端と前記整流回路の他方極性の
出力端子に並列接続された出力コンデンサとを備え、 前記絶縁トランスは、前記第１のスイッチング素子がオ
ン状態の時に一次巻線から第１の二次巻線にエネルギー
が伝達される向きに巻線され、 前記一次巻線と第１の二次巻線と第２の二次巻線は、前
記絶縁トランスのコアの同一足に巻線されたことを特徴
とするＤＣ／ＤＣコンバータ。 - 【請求項２】前記第２の二次巻線と前記出力コンデンサ
の間にインダクタンス素子を挿入して構成されたことを
特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。 - 【請求項３】一次巻線と第１の二次巻線と第２の二次巻
線を備えた絶縁トランスと、 電源からの電力を前記一次巻線に断続的に通電させる第
１のスイッチング素子と、 前記一次巻線に並列接続された、コンデンサと第２のス
イッチング素子の直列回路と、 前記第１のスイッチング素子と前記第２のスイッチング
素子を交互にオンオフさせる制御信号を発生する制御回
路と、 前記第１の二次巻線に発生する電力を整流すると共に、
その一方極性の出力を前記第２の二次巻線の一端に出力
する整流回路と、 前記第２の二次巻線の他端と前記整流回路の他方極性の
出力端子に並列接続された出力コンデンサとを備え、 前記絶縁トランスは、前記第１のスイッチング素子がオ
フ状態の時に一次巻線から第１の二次巻線にエネルギー
が伝達される向きに巻線され、 前記一次巻線と第１の二次巻線と第２の二次巻線は、前
記絶縁トランスのコアの同一足に巻線されたことを特徴
とするＤＣ／ＤＣコンバータ。 - 【請求項４】前記第２の二次巻線と前記出力コンデンサ
の間にインダクタンス素子を挿入して構成されたことを
特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。 - 【請求項５】一次巻線と第１の二次巻線と第２の二次巻
線を備えた絶縁トランスと、 電源からの電力を前記一次巻線に断続的に通電させるプ
ッシュプル型の一次巻線制御回路と、 前記第１の二次巻線に発生する電力を整流すると共に、
その一方極性の出力を前記第２の二次巻線の一端に出力
する整流回路と、 前記第２の二次巻線の他端と前記整流回路の他方極性の
出力端子に並列接続された出力コンデンサとを備え、 前記一次巻線と第１の二次巻線と第２の二次巻線は、前
記絶縁トランスのコアの同一足に巻線されたことを特徴
とするＤＣ／ＤＣコンバータ。 - 【請求項６】前記第２の二次巻線と前記出力コンデンサ
の間にインダクタンス素子を挿入して構成されたことを
特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。 - 【請求項７】前記整流回路としてＭＯＳＦＥＴで構成さ
れた同期整流回路を用いることを特徴とする請求項１か
ら請求項６に記載のＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000026677A JP3796647B2 (ja) | 2000-02-03 | 2000-02-03 | Ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000026677A JP3796647B2 (ja) | 2000-02-03 | 2000-02-03 | Ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001218457A true JP2001218457A (ja) | 2001-08-10 |
| JP3796647B2 JP3796647B2 (ja) | 2006-07-12 |
Family
ID=18552382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000026677A Expired - Fee Related JP3796647B2 (ja) | 2000-02-03 | 2000-02-03 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3796647B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004019472A1 (ja) * | 2002-08-22 | 2004-03-04 | Sanken Electric Co., Ltd. | 直流変換装置 |
| JP2006166550A (ja) * | 2004-12-06 | 2006-06-22 | Denso Corp | 入出力絶縁型ｄｃーｄｃコンバータ |
| JP2008061349A (ja) * | 2006-08-30 | 2008-03-13 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| WO2010010761A1 (ja) * | 2008-07-23 | 2010-01-28 | 株式会社村田製作所 | 絶縁型スイッチング電源装置 |
| WO2010010746A1 (ja) * | 2008-07-24 | 2010-01-28 | 株式会社村田製作所 | 絶縁型スイッチング電源装置 |
| US8169796B2 (en) | 2007-12-21 | 2012-05-01 | Murata Manufacturing Co., Ltd. | Isolated switching power supply apparatus |
| JP2019088182A (ja) * | 2017-11-09 | 2019-06-06 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 結合インダクタｄｃ−ｄｃ電力変換器 |
| CN112787516A (zh) * | 2021-01-25 | 2021-05-11 | 西南交通大学 | 基于中心抽头变压器的四端口变换器及控制方法 |
| JP2023533087A (ja) * | 2020-07-28 | 2023-08-01 | シグニファイ ホールディング ビー ヴィ | 電圧検知を備えるランプドライバ |
-
2000
- 2000-02-03 JP JP2000026677A patent/JP3796647B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004019472A1 (ja) * | 2002-08-22 | 2004-03-04 | Sanken Electric Co., Ltd. | 直流変換装置 |
| JP2006166550A (ja) * | 2004-12-06 | 2006-06-22 | Denso Corp | 入出力絶縁型ｄｃーｄｃコンバータ |
| JP2008061349A (ja) * | 2006-08-30 | 2008-03-13 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| US8169796B2 (en) | 2007-12-21 | 2012-05-01 | Murata Manufacturing Co., Ltd. | Isolated switching power supply apparatus |
| WO2010010761A1 (ja) * | 2008-07-23 | 2010-01-28 | 株式会社村田製作所 | 絶縁型スイッチング電源装置 |
| US8027177B2 (en) | 2008-07-23 | 2011-09-27 | Murata Manufacturing Co., Ltd. | Isolated switching power supply apparatus |
| WO2010010746A1 (ja) * | 2008-07-24 | 2010-01-28 | 株式会社村田製作所 | 絶縁型スイッチング電源装置 |
| JP2019088182A (ja) * | 2017-11-09 | 2019-06-06 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 結合インダクタｄｃ−ｄｃ電力変換器 |
| JP7026596B2 (ja) | 2017-11-09 | 2022-02-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 結合インダクタｄｃ－ｄｃ電力変換器 |
| JP2023533087A (ja) * | 2020-07-28 | 2023-08-01 | シグニファイ ホールディング ビー ヴィ | 電圧検知を備えるランプドライバ |
| CN112787516A (zh) * | 2021-01-25 | 2021-05-11 | 西南交通大学 | 基于中心抽头变压器的四端口变换器及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3796647B2 (ja) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405955B2 (en) | Switching power supply unit and voltage converting method | |
| Kim et al. | A fully soft-switched single switch isolated DC–DC converter | |
| JP4840617B2 (ja) | 自己駆動型の同期整流器付きハーフブリッジｌｌｃ共振コンバータ | |
| JP5088386B2 (ja) | スイッチング電源装置 | |
| WO2021042773A1 (zh) | 一种llc谐振变换器及控制方法 | |
| US8169796B2 (en) | Isolated switching power supply apparatus | |
| Sun et al. | A current-fed isolated bidirectional DC–DC converter | |
| US6952353B2 (en) | Integrated magnetic isolated two-inductor boost converter | |
| EP2670037A1 (en) | Switching power supply device | |
| WO2015106701A1 (zh) | 一种交流-直流变换电路及其控制方法 | |
| JP2011259560A (ja) | 負荷駆動装置及びその周波数制御方法 | |
| US9859799B2 (en) | Switching power supply unit | |
| JP3344356B2 (ja) | スイッチング電源装置 | |
| JP2001211643A (ja) | アクティブクランプフォアワードコンバータ | |
| TWI807472B (zh) | 適用於寬範圍輸出電壓的變換器及其控制方法 | |
| KR100732612B1 (ko) | 하이브리드 자동차용 고효율 강압형 직류-직류 컨버터 | |
| JP2001103751A (ja) | スイッチング電源回路及び絶縁コンバータトランス | |
| KR20130013092A (ko) | 대칭형 양방향 공진형 컨버터 | |
| CN114696601A (zh) | 功率变换装置 | |
| JPH0417567A (ja) | スイッチング電源回路 | |
| US6961254B2 (en) | Insulating switching DC/DC converter | |
| WO2019001216A1 (zh) | 一种有源钳位正激式开关电源电路 | |
| JP3796647B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| Fernández et al. | New self-driven synchronous rectification system for converters with a symmetrically driven transformer | |
| US7057906B2 (en) | Insulating switching DC/DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |