JP4150977B2 - 差動伝送路の配線パターン構造 - Google Patents

Description

この発明は、差動伝送路の配線パターン構造に関し、特に、ＤＶＩ（Digital Visual Interface），ＨＤＭＩ（High Definition Multimedia Interface）等、複数対の信号線路を有する高速差動伝送路の配線パターン構造に関するものである。

ＤＶＩやＨＤＭＩ等の規格の高速差動伝送路において用いられる集積回路素子では、供給電圧の低電圧化が進み、サージ電圧などの過剰電圧に弱い特性を持っている。このため、差動伝送路にバリスタ等の静電保護素子を設置して、集積回路素子をサージ電圧等から保護する必要がある。

ところで、バリスタなどの静電保護素子は容量を持っている。したがって、静電保護素子を差動伝送路に設置すると、差動伝送路の特性インピーダンスのうち、静電保護素子の設置部分の特性インピーダンスが他の部分の特性インピーダンスよりも小さくなってしまう。
このため、静電保護素子を差動伝送路に設置する際には、図１１に示すように、差動伝送路の特性インピーダンスを均一にする技術が必要である。
図１１は、特性インピーダンスを略均一にする差動伝送路の配線パターン構造の一例を示す概略平面図である。
図１１において、符号１００がプリント配線基板であり、このプリント配線基板１００の表面には、１対の信号線１１１，１１２が形成され、プリント配線基板１００の裏面には、グランドが形成されている。信号線１１１は差動信号Ｄ＋用の線路であり、信号線１１２は差動信号Ｄ−用の線路である。そして、静電保護素子２００，２００がこれら１対の信号線１１１，１１２の途中に設置されている。
このような差動伝送路においては、図に示すように、囲みＡに示す部分即ち静電保護素子２００，２００の設置部分における信号線１１１，１１２間の距離を、他の部分（囲みＡ以外の伝送路部分）よりも大きくして、囲みＡ内の信号線１１１，１１２間の線間結合を小さくする。これにより、囲みＡ部分の特性インピーダンスが増加し、静電保護素子２００，２００の設置によって低下した特性インピーダンス分をこの増加分で補償して、１対の信号線１１１，１１２全体の特性インピーダンスの均一化を図ることができる。

ＵＳＢ規格等の差動伝送路の場合には、信号線１１１，１１２の対でなる一の差動伝送路をのみ使用するため、図１１に示した技術で十分目的を達成することができる。
しかし、ＤＶＩやＨＤＭＩ等の規格の高速差動伝送路においては、複数の差動伝送路が必要となり、図１１に示した技術では、図１２に示すような問題が生じる。
図１２は、複数の差動伝送路を有する基板の配線パターン構造の一例を示す概略平面図である。
図１２において、符号１１０−１〜１１０−４が差動伝送路であり、各差動伝送路１１０−１（１１０−２〜１１０−４）が１対の信号線１１１，１１２で構成されている。
図１２に示すように、ＤＶＩやＨＤＭＩ等の規格の高速差動伝送路においては、４対の差動伝送路１１０−１〜１１０−４が集積回路素子３００とコネクタ３１０との間に形成される。ところで、この種の規格の高速差動伝送路においては、４種の差動信号を集積回路素子３００とコネクタ３１０との間で同期をとって送受信する必要があり、４対の差動伝送路１１０−１〜１１０−４を等長配線しなければならない。しかしながら、図に示すように、集積回路素子３００とコネクタ３１０との間に図１１に示した構造の差動伝送路を複数形成しようとすると、外側の差動伝送路１１０−１，１１０−４の線路長を内側の差動伝送路１１０−２，１１０−３の線路長よりも長くしなければならなくなり、等長配線が困難になる。
さらに、静電保護素子２００，２００の設置部分においては、静電保護素子２００，２００を横並びにして信号線１１１，１１２を膨らませた形状にするため、このような信号線１１１，１１２で構成される差動伝送路を複数形成するには、相当広いパターン形成面積がプリント配線基板１００上に必要になる。

この発明は、上述した課題を解決するためになされたもので、差動伝送路全長において略均一な特性インピーダンスを得、しかも、等長配線が可能で且つパターン形成面積の狭小化が可能な差動伝送路の配線パターン構造を提供することを目的とする。

上記課題を解決するために、請求項１の発明は、差動信号を送受信するための第１及び第２電子部品が配設される基板の表面に、両端部が第１及び第２電子部品の該当端子配置位置にそれぞれ位置する第１信号線と両端部が第１及び第２電子部品の該当端子配置位置にそれぞれ位置する第２信号線との対でなる差動伝送路を複数パターン形成して、第１及び第２電子部品の電気的接続を可能にする差動伝送路の配線パターン構造であって、第１の静電保護素子の一方端子を第１信号線に接続すると共に第２の静電保護素子の一方端子を第２信号線に接続した状態で、これら第１及び第２の静電保護素子を第１及び第２信号線の間の領域に並べ、且つ並び方向から見てこれら第１及び第２の静電保護素子が一部重なるように配置した構成とする。
かかる構成により、並び方向から見た第１及び第２の静電保護素子の重なり量を大きくすることで、差動伝送路の第１信号線と第２信号線との距離を狭くすることができる。また、差動伝送路同士も近接させることができる。

また、請求項２の発明は、請求項１に記載の差動伝送路の配線パターン構造において、各差動伝送路の第１及び第２信号線を、略平行且つ略同長に設定し、各差動伝送路の第１及び第２信号線のそれぞれを、第１電子部品の該当端子配置位置に位置する一方端部から第２電子部品側に向かう直状の第１線部と、この第１線部と連続し第１線部に対して所定角度傾斜した直状の第２線部と、この第２線部と連続し第２電子部品の該当端子配置位置に向かう直状の第３線部とで形成すると共に、第１信号線の第２線部の長さと第２信号線の第２線部の長さとをほぼ等しく設定してこれら１対の第２線部を長辺とする略平行四辺形の領域を第１及び第２信号線との間に画成し、第１及び第２の静電保護素子をこの領域内に配置して、第１の静電保護素子の一方端子を第１信号線の第２線部に接続すると共に第２の静電保護素子の一方端子を第２信号線の第２線部に接続し、隣り合う差動伝送路のうち一方の差動伝送路における第１信号線の第１線部の長さを他方の差動伝送路における第２信号線の第１線部の長さよりも長めに設定すると共に、一方の差動伝送路における第１信号線の第３線部の長さを他方の差動伝送路における第２信号線の第３線部の長さよりも短めに設定して、一方の差動伝送路における第１信号線の第２線部を他方の差動伝送路における第２信号線の第２線部に平行に近接させた構成とする。
かかる構成により、一方の差動伝送路における第１信号線の第２線部が隣り合う他方の差動伝送路における第２信号線の第２線部に平行に近接するので、隣り合う差動伝送路の略平行四辺形の領域同士を近接させることができ、しかも、各差動伝送路の第１及び第２信号線の長さを等しく維持することができる。さらに、第１及び第２の静電保護素子を略平行四辺形の領域内に配置するので、第１及び第２の静電保護素子の位置を素子の幅方向にずらすことで、第１及び第２信号線の第２線部同士の距離を狭くすることができる。

請求項３の発明は、請求項２に記載の差動伝送路の配線パターン構造において、各差動伝送路の第１信号線の第２線部と第２信号線の第２線部との距離を第１線部間距離及び第３線部間距離よりも広げて線間結合を減少させることにより、特性インピーダンスが各差動伝送路の全長においてほぼ均一になるようにした構成とする。

請求項４の発明は、請求項２又は請求項３に記載の差動伝送路の配線パターン構造において、各差動伝送路の第１及び第２信号線の線部分のうち、略平行四辺形の領域を画成する線部分の線幅を他の線部分の線幅よりも狭く設定して、領域を画成する線部分のインダクタンスを増加させることにより、特性インピーダンスが各差動伝送路の全長においてほぼ均一になるようにした構成とする。

請求項５の発明は、請求項２ないし請求項４のいずれかに記載の差動伝送路の配線パターン構造において、第２信号線の第２線部上の箇所であって且つ第１の静電保護素子の接続箇所から第１信号線の一方端部迄の線路長と第２の静電保護素子の接続箇所から第２信号線の一方端部迄の線路長とがほぼ等しくなる箇所に、第２の静電保護素子を接続した構成とする。

請求項６の発明は、請求項２ないし請求項５のいずれかに記載の差動伝送路の配線パターン構造において、第１及び第２信号線の第２線部を長辺とする略平行四辺形の領域は、長方形の領域である構成とした。

請求項７の発明は、請求項２ないし請求項６のいずれかに記載の差動伝送路の配線パターン構造において、第１及び第２信号線の第１線部と第２線部との連続部分と第２線部と第３線部との連続部分とに、丸めを施した構成とする。
かかる構成により、第１及び第２信号線の第１線部と第２線部との連続部分と第２線部と第３線部との連続部分とにおける差動信号の反射を減少させることができる。

請求項８の発明は、請求項２ないし請求項７のいずれかに記載の差動伝送路の配線パターン構造において、第１及び第２の静電保護素子の一方端子と他方端子とを結ぶ直線が第１及び第２信号線の第２線部に垂直になるように、第１及び第２の静電保護素子の一方端子を第１及び第２信号線の第２線部に接続すると共に、他方端子が位置する基板部位に穿設され且つ基板裏側のグランドに接続されたスルーホールに、他方端子を接続した構成とする。
かかる構成により、第１及び第２の静電保護素子を第１及び第２信号線の第２線部に対して斜めに接続した場合に比べて、スルーホールの位置が第２線部から最も遠くなる。

請求項９の発明は、請求項１ないし請求項８のいずれかに記載の差動伝送路の配線パターン構造において、第１及び第２の静電保護素子は、バリスタである構成とした。

請求項１０の発明は、請求項１ないし請求項９のいずれかに記載の差動伝送路の配線パターン構造において、差動伝送路は、ＤＶＩ規格又はＨＤＭＩ規格の高速差動伝送路であり、第１電子部品は、差動信号に対する送信機能又は受信機能を有した集積回路素子であり、第２電子部品は、コネクタである構成とした。

以上詳しく説明したように、請求項１ないし請求項１０の発明に係る差動伝送路の配線パターン構造によれば、差動伝送路の第１信号線と第２信号線との距離を狭くすることができるだけでなく、差動伝送路同士も近接させることができるので、複数の差動伝送路をパターン形成する面積を狭くすることができるという優れた効果がある

また、請求項２の発明によれば、隣り合う差動伝送路の略平行四辺形の領域同士を近接させることができ、さらに、第１及び第２の静電保護素子を略平行四辺形の領域内に配置するので、第１及び第２の静電保護素子の位置を素子の幅方向にずらすことで、第１及び第２信号線の第２線部同士の距離を狭くすることができるので、複数の差動伝送路をパターン形成する面積を狭くすることができるという優れた効果がある。しかも、各差動伝送路の第１及び第２信号線の長さを等しく維持することができるので、複数の差動伝送路を形成する際に、全て差動伝送路の長さを等しくする等長配線が可能となるという効果もある。

特に、請求項３及び請求項４の発明によれば、第１及び第２信号線の第２線部間距離を調整し又は平行四辺形の領域を画成する線部分の線幅を調整することで、各差動伝送路の特性インピーダンスを全長においてほぼ均一にすることができるので、差動信号の反射がほとんどない伝送特性の優れた配線パターンを提供することができる。さらに、請求項６の発明によれば、第１及び第２信号線の第１線部と第２線部との連続部分と第２線部と第３線部との連続部分とに丸めを施して、差動信号の反射を減少させることができるので、伝送特性をさらに向上させた配線パターンを提供することができる。

また、請求項８の発明によれば、スルーホールの位置を第１及び第２信号線の第２線部から最も遠くすることができるので、スルーホールのばらつきによる第２線部への影響をなくして、最適な線路特性を維持することができる。

以下、この発明の最良の形態について図面を参照して説明する。

図１は、この発明の第１実施例に係る差動伝送路の配線パターン構造が適用された基板の斜視図であり、図２は、図１に示す基板の平面図であり、図３は、この発明の第１実施例に係る差動伝送路の配線パターン構造を示す平面図である。なお、図１１及び図１２に示した部材と同一部材については同一符号を付して説明する。

この実施例に適用される差動伝送路は、ＨＤＭＩ規格の高速差動伝送路であり、図１に示すように、４つの差動伝送路１〜４で構成され、プリント配線基板１００の表面に取り付けられた第１電子部品としての集積回路素子３００と第２電子部品としてのコネクタ３１０との間の電気的接続を可能にする。

集積回路素子３００は、差動信号をコネクタ３１０との間で差動伝送路１〜４を介して送信又は受信するための素子である。この集積回路素子３００は、プリント配線基板１００をモニタ側に取り付ける場合には、受信機能を有したレシーバであり、プリント配線基板１００をパーソナルコンピュータ，ＤＶＤ等のＡＶ製品や家電製品側に取り付ける場合には、送信機能を有したトランスミッタである。
コネクタ３１０は、図示しないＨＤＭＩケーブルを接続するため部品であり、ケーブル挿入口３１０ａを外側に向けた状態でプリント配線基板１００の縁部に取り付けられている。
すなわち、トランスミッタである集積回路素子３００とコネクタ３１０とを有したプリント配線基板１００をパーソナルコンピュータ，ＤＶＤ等のＡＶ製品や家電製品側に取り付けると共に、レシーバである集積回路素子３００とコネクタ３１０とを有したプリント配線基板１００をモニタ側に取り付け、ＨＤＭＩケーブルを各プリント配線基板１００のコネクタ３１０に挿入することで、画像及び音声を示すデジタルの差動信号をパーソナルコンピュータ等からモニタに送信することが可能となる。

差動伝送路１〜４は、このような集積回路素子３００とコネクタ３１０との間に介在して差動信号を伝送する線路であり、差動伝送路１はクロック信号としてのT.M.D.S.Clockを伝送する線路であり、差動伝送路２〜４は、ＲＧＢ画像及び音声の差動信号T.M.D.S.Data0〜2を伝送する線路である。
そして、図２に示すように、各差動伝送路１（２〜４）は第１信号線１ａ（２ａ〜４ａ）と第２信号線１ｂ（２ｂ〜４ｂ）との対で構成され、例えば、第１信号線１ａが差動信号T.M.D.S.Clock+を伝送し、第２信号線１ｂが差動信号T.M.D.S.Clock+と逆位相の差動信号T.M.D.S.Clock-を伝送する。また、第１信号線２ａが差動信号T.M.D.S.Data0+を伝送し、第２信号線2ｂが差動信号T.M.D.S.Data0+と逆位相の差動信号T.M.D.S.Data0-を伝送する。そして、第１及び第２信号線３ａ，３ｂ及び４ａ，４ｂが、差動信号T.M.D.S.Data1+，T.M.D.S.Data1-及びT.M.D.S.Data2+，T.M.D.S.Data2-をそれぞれ伝送する。

以上のような差動伝送路１〜４は、実装時に集積回路素子３００とコネクタ３１０の端子がその両端部に接続される。
したがって、各差動伝送路１（２〜４）を構成する第１及び第２信号線１ａ，１ｂ（２ａ〜４ａ，２ｂ〜４ｂ）の両端部が集積回路素子３００とコネクタ３１０の該当端子配置位置に位置するように、差動伝送路１（２〜４）がプリント配線基板１００上にパターン形成されている。
具体的には、図３に示すように、各差動伝送路１（２〜４）の第１信号線１ａ（２ａ〜４ａ）の一方端部（図３の上方端部）が集積回路素子３００の該当端子である端子３０１ａ（３０２ａ〜３０４ａ）の配置位置（破線で囲まれた位置）に位置され、他方端部（図３の下方端部）がコネクタ３１０の該当端子である端子３１１ａ（３１２ａ〜３１４ａ）の配置位置（破線で囲まれた位置）に位置されている。そして、第２信号線１ｂ（２ｂ〜４ｂ）も同様に、その一方端部が集積回路素子３００の該当端子である端子３０１ｂ（３０２ｂ〜３０４ｂ）の配置位置に位置され、他方端部がコネクタ３１０の該当端子である端子３１１ｂ（３１２ｂ〜３１４ｂ）の配置位置に位置されている。

これら第１信号線１ａ（２ａ〜４ａ）と第２信号線１ｂ（２ｂ〜４ｂ）とは、それぞれ全体として鉤形状をなし、互いに平行で且つ同長に設定されている。
すなわち、第１信号線１ａ（２ａ〜４ａ）は、集積回路素子３００の端子３０１ａ（３０２ａ〜３０４ａ）の配置位置に位置する一方端部からコネクタ３１０側に向かう直状の第１線部１１ａと、この第１線部１１ａと連続し且つ第１線部１１ａに対して９０度傾斜した直状の第２線部１２ａと、一方端部がこ第２線部１２ａの端部に連続し且つ他方端部がコネクタ３１０の端子３１１ａ（３１２ａ〜３１４ａ）の配置位置に位置する直状の第３線部１３ａとで形成されている。
一方、第２信号線１ｂ（２ｂ〜４ｂ）も、第１信号線１ａ（２ａ〜４ａ）とほぼ同様に、集積回路素子３００の端子３０１ｂ（３０２ｂ〜３０４ｂ）の配置位置からコネクタ３１０側に向かう直状の第１線部１１ｂと、この第１線部１１ｂに対して９０度傾斜した直状の第２線部１２ｂと、こ第２線部１２ｂの端部に連続して端部がコネクタ３１０の端子３１１ｂ（３１２ｂ〜３１４ｂ）の配置位置に位置する直状の第３線部１３ｂとで形成されている。

このように、第１信号線１ａ（２ａ〜４ａ）と第２信号線１ｂ（２ｂ〜４ｂ）とは、平行且つ同長でほぼ同形であるが、第２信号線１ｂ（２ｂ〜４ｂ）の第１線部１１ｂ及び第３線部１３ｂの長さが、第１信号線１ａ（２ａ〜４ａ）の第１線部１１ａ及び第３線部１３ａの長さと異なっている。
図４は、第１信号線１ａ（２ａ〜４ａ）と第２信号線１ｂ（２ｂ〜４ｂ）との関係を説明するための部分拡大図である。
図４に示すように、第１信号線１ａ（２ａ〜４ａ）の第２線部１２ａの長さは、第２信号線１ｂ（２ｂ〜４ｂ）の第２線部１２ｂの長さとをほぼ等しく設定されている。これに対して、第１線部１１ｂの長さは第１線部１１ａよりも第２線部１２ａ，１２ｂの間隙分だけ長く設定され、第１線部１３ｂの長さは第１線部１３ａよりも第２線部１２ａ，１２ｂの間隙分だけ短く設定されている。
これにより、第２線部１２ａ，１２ｂを長辺とする長方形の領域Ｂが第１信号線１ａ（２ａ〜４ａ）と第２信号線１ｂ（２ｂ〜４ｂ）との間に画成され、第１及び第２の静電保護素子５１，５２がこの領域Ｂ内に配設されている。

第１及び第２の静電保護素子５１，５２は、第１及び第２信号線１ａ，１ｂ（２ａ〜４ａ，２ｂ〜４ｂ）をサージ電圧から保護するための素子であり、ここでは、同一特性のバリスタを採用している。
第１及び第２の静電保護素子５１，５２は、第１及び第２信号線１ａ，１ｂ（２ａ〜４ａ，２ｂ〜４ｂ）の中途にそれぞれ接続されている。
具体的には、第１及び第２の静電保護素子５１，５２は、領域Ｂ内に配置された状態で、その一方端子５１ａ，５２ａを第１及び第２信号線１ａ，１ｂ（２ａ〜４ａ，２ｂ〜４ｂ）の第２線部１２ａ，１２ｂにそれぞれ接続している。そして、第１及び第２の静電保護素子５１，５２の第２線部１２ａ，１２ｂにおける接続箇所を、共に線路長が等しくなる箇所に設定した。すなわち、図４に示すように、第１信号線１ａ（２ａ〜４ａ）において、第１の静電保護素子５１の接続箇所迄の線路長は、第１線部１１ａの線路長と、第２線部１２ａの連続部ａ１から第１の静電保護素子５１接続箇所まで線路長との和Ｌａであり、第２信号線１ｂ（２ｂ〜４ｂ）において、第２の静電保護素子５２の接続箇所迄の線路長は、第１線部１１ｂの線路長と、第２線部１２ｂの連続部ｂ１から第２の静電保護素子５２接続箇所まで線路長との和Ｌｂである。したがって、これら和Ｌａと和Ｌｂとが等しくなるように、第１及び第２の静電保護素子５１，５２の接続箇所を設定した。
また、第１及び第２の静電保護素子５１，５２の一方端子５１ａ，５２ａを第２線部１２ａ，１２ｂに接続する際に、一方端子５１ａ，５２ａと他方端子５１ｂ，５２ｂとを結ぶ直線が第２線部１２ａ，１２ｂに垂直になるようにした。そして、他方端子５１ｂ，５２ｂをプリント配線基板１００の裏側に設けられたグランド１０１に接続した。
図５は、第１及び第２の静電保護素子５１，５２とグランド１０１との接続状態を示す部分拡大断面図である。
図５に示すように、スルーホール５０がプリント配線基板１００に設けられ、プリント配線基板１００裏側のグランド１０１に接続している。そして、第１の静電保護素子５１（第２の静電保護素子５２）の他方端子５１ｂ（５２ｂ）が、スルーホール５０の上に位置した状態でスルーホール５０に接続されている。

このような構成の第１信号線１ａ（２ａ〜４ａ）及び第２信号線１ｂ（２ｂ〜４ｂ）の対でなる差動伝送路１（２〜４）の特性インピーダンスは、図４に示すように設定されている。
すなわち、ＨＤＭＩ規格の差動伝送路１（２〜４）の特性インピーダンスは、８５Ω〜１１５Ωの範囲内でなければならず、通常は１００Ωになるように設定される。具体的には、第１及び第２信号線１ａ，１ｂ（２ａ〜４ａ，２ｂ〜４ｂ）間の線間結合を考慮し、信号線単独で６０Ωに設定して、動作時における差動伝送路１（２〜４）全体の特性インピーダンスが１００Ωになるように設定している。したがって、第１線部１１ａ，１１ｂ及び第３線部１３ａ，１３ｂ間の特性インピーダンスはそれぞれ１００Ωになっている。しかしながら、上記したように、第１及び第２の静電保護素子５１，５２が第１及び第２信号線１ａ，１ｂ（２ａ〜４ａ，２ｂ〜４ｂ）の中途に接続されているため、第１及び第２の静電保護素子５１，５２の容量性によって、第２線部１２ａ，１２ｂ間の特性インピーダンスが低下し、上記８５Ω〜１１５Ωの規格範囲から外れてしまうおそれがある。そこで、この実施例では、第２線部１２ａ，１２ｂ間の距離Ｄを第１線部１１ａ，１１ｂ及び第３線部１３ａ，１３ｂ間の距離ｄよりも広げて、第１及び第２の静電保護素子５１，５２に基づく線間結合を減少させる構造としている。これにより、差動伝送路１（２〜４）の特性インピーダンスが第２線部１２ａ，１２ｂも含めた全長でほぼ均一になる。なお、第２線部１２ａ，１２ｂ間の距離Ｄは、第１及び第２の静電保護素子５１，５２による特性インピーダンスの低下量を踏まえて適宜決定すべきものでるが、通常は、シミュレーションなどを利用して決定することができる。

次いで、差動伝送路１〜４に形成された長方形の領域Ｂの位置関係について述べる。
図３に示したように、差動伝送路１〜４の４つの領域Ｂは、互いに近接した状態で、図面下側に向かって整列されている。
図６は、隣り合う差動伝送路の関係を説明するための平面図である。
図６に示すように、例えば隣り合う差動伝送路２，３においては、一方の差動伝送路３における第１信号線３ａの第１線部１１ａの長さを他方の差動伝送路２における第２信号線２ｂの第１線部１１ｂの長さよりも若干長めに設定する。そして、差動伝送路３における第１信号線３ａの第３線部１３ａの長さは、差動伝送路２における第２信号線２ｂの第３線部１３ｂの長さよりも第１線部１１ａの増加分だけ短めに設定する。これにより、差動伝送路３における第１信号線３ａの第２線部１２ａを差動伝送路２における第２信号線２ｂの第２線部１２ｂに平行に近接させることができる。この結果、差動伝送路２の領域Ｂと差動伝送路３の領域Ｂとを近接した状態で並べることができた。他の隣り合う差動伝送路１，２や差動伝送路３，４においても同様にして、領域Ｂを近接させることができる。

次に、この実施例の差動伝送路の配線パターン構造が示す作用及び効果について説明する。
図３に示した構造の差動伝送路１〜４の配線パターンが形成されたプリント配線基板１００を２枚用意し、トランスミッタである集積回路素子３００とコネクタ３１０とを一方のプリント配線基板１００に図１及び図２に示すように実装して、コンピュータ等に実装すると共に、レシーバである集積回路素子３００とコネクタ３１０とを他方のプリント配線基板１００に実装して、モニタ側に実装する。
このとき、図３にも示すように、プリント配線基板１００に形成された差動伝送路１〜４の４つの長方形の領域Ｂが近接した状態で、上下方向に列設し、差動伝送路１〜４が縦方向及び横方向に小さくなっている。すなわち、図１及び図２に示すように、差動伝送路１〜４が、集積回路素子３００とコネクタ３１０との間の小さな面積中にコンパクトに納められ、差動伝送路１〜４のパターンの占有面積が非常に小さくなっている。したがって、プリント配線基板１００自体を小さくして、小型のパーソナルコンピュータやモニタに容易に装着することができる。
しかも、第１及び第２の静電保護素子５１，５２を長方形の領域Ｂ内にその位置を素子の幅方向（図の横方向）にずらして配置しているので、第２線部１２ａ，１２ｂ間の距離を自由に設定することができる。この結果、第２線部１２ａ，１２ｂ間の距離を狭くして、領域Ｂを小さくすることにより、さらなるパターン形成面積の狭小化を図ることで、より小型なパーソナルコンピュータやモニタにも装着することができる。

プリント配線基板１００をパーソナルコンピュータとモニタにそれぞれ装着した後、２枚のプリント配線基板１００のコネクタ３１０にＨＤＭＩケーブルを接続して、差動信号の送信を行うと、パーソナルコンピュータ側のプリント配線基板１００の集積回路素子３００からの差動信号T.M.D.S.Clock+，T.M.D.S.Clock-が第１及び第２信号線１ａ，１ｂに出力されると共に、差動信号T.M.D.S.Data0+，T.M.D.S.Data0-，T.M.D.S.Data1+，T.M.D.S.Data1-及びT.M.D.S.Data2+，T.M.D.S.Data2-が第１及び第２信号線２ａ，２ｂ、３ａ，３ｂ及び４ａ，４ｂにそれぞれ出力され、これらの差動信号が差動伝送路１〜４を伝わる。
このとき、差動伝送路１〜４において、両側の差動伝送路１，４が横方向に膨らまず、全ての差動伝送路１〜４の長さが等しい。すなわち、差動伝送路１〜４が等長配線されており、全ての差動信号がずれることなく同期してコネクタ３１０に至る。
また、第１信号線１ａ（２ａ〜４ａ）及び第２信号線１ｂ（２ｂ〜４ｂ）の対でなる各差動伝送路１（２〜４）の特性インピーダンスは、全長において均一であるので、各差動伝送路１（２〜４）うちでの差動信号の反射はほとんど生ぜず、高特性の伝送が実現される。
ところで、図５に示したように、差動伝送路１（２〜４）の領域Ｂ内には第１及び第２の静電保護素子５１，５２用のスルーホール５０が形成されている。したがって、スルーホール５０が第２線部１２ａ又は第２線部１２ｂに近くしかも製造上のばらつきがある場合には、スルーホール５０が第２線部１２ａや第２線部１２ｂに悪影響を与え、線路特性を悪化させるおそれがある。しかし、この実施例では、第１及び第２の静電保護素子５１，５２の一方端子５１ａ，５２ａと他方端子５１ｂ，５２ｂとを結ぶ直線が第２線部１２ａ，１２ｂに垂直になるように設定してあるので、スルーホール５０は、第２線部１２ａ，１２ｂから最も遠くに離れている。したがって、スルーホール５０のばらつきによる第２線部１２ａ，１２ｂへの悪影響は生じない。

そして、コネクタ３１０に至った差動信号は、ＨＤＭＩケーブルを介してモニタ側のプリント配線基板１００のコネクタ３１０に入力し、差動伝送路１〜４を通じてレシーバとしての集積回路素子３００に受信される。この際も、差動伝送路１〜４は、上記パーソナルコンピュータ側に装着されたプリント配線基板１００の差動伝送路１〜４と同様に高い伝送特性を奏する。

次に、この発明の第２実施例について説明する。
図７は、この発明の第２実施例に係る差動伝送路の配線パターン構造の要部を示す部分拡大平面図である。
この実施例は、差動伝送路１（２〜４）の第１及び第２信号線１ａ，１ｂ（２ａ〜４ａ，２ｂ〜４ｂ）の線部分のうち、領域Ｂを画成する線部分の線幅をを他の線部部部よりも狭くした点が、上記第１実施例と異なる。
上記各差動伝送路の第１及び第２信号線の線部分のうち、上記略平行四辺形の領域を画成する線部分の線幅を他の線部分の線幅よりも狭く設定して、上記領域を画成する線部分のインダクタンスを増加させることにより、特性インピーダンスが各差動伝送路の全長においてほぼ均一になるようにした、

図４に示したように、上記第１実施例では、第１線部１１ａ，１１ｂの線幅と第２線部１２ａ，１２ｂの線幅と第３線部１３ａ，１３ｂの線幅とを全て等しく設定した。そして、第１及び第２の静電保護素子５１，５２の接続による特性インピーダンスの低下を補償すべく、第２線部１２ａ，１２ｂの距離Ｄの距離を、第１及び第３線部１１ａ，１１ｂ及び１３ａ，１３ｂの距離ｄよりも広く設定して、第２線部１２ａ，１２ｂ間の特性インピーダンスの増加を図った。しかしながら、第１及び第２の静電保護素子５１，５２の容量によって、第２線部１２ａ，１２ｂ間の距離Ｄを広げても所望の特性インピーダンスを得られない場合や、パターン形成面積の制約などから、２線部１２ａ，１２ｂ間の距離Ｄに制約を受ける場合がある。

この実施例では、このような場合に特に有効である。
すなわち、図７の破線囲みＣで示すように、領域Ｂは、第２線部１２ａ，１２ｂと第３線部１３ａの一部分１３ａ′と第１線部１１ｂの一部分１１ｂ′とで画成されている。したがって、第２線部１２ａ，１２ｂの線幅ｗ１２と第３線部１３ａの一部分１３ａ′の線幅ｗ１３と第１線部１１ｂの一部分１１ｂ′の線幅ｗ１１とを、他の部分の線幅ｗよりも狭く設定して、第２線部１２ａ，１２ｂと第３線部１３ａの一部分１３ａ′と第１線部１１ｂの一部分１１ｂ′のインダクタンスを増加させる。これにより、第２線部１２ａ，１２ｂ間の距離Ｄでは達成できない特性インピーダンスの確保して、各差動伝送路１（２〜４）の特性インピーダンスを全長においてほぼ均一にすることができる。この結果、差動信号の反射がほとんどない差動伝送路１〜４の配線パターン構造を実現することができる。なお、各線幅ｗ１１，ｗ１２，ｗ１３は、第１及び第２の静電保護素子５１，５２による特性インピーダンスの低下量と第２線部１２ａ，１２ｂ間の距離Ｄによる増加量とを踏まえて適宜決定すべきものであるが、通常は、シミュレーションなどを利用して決定することができる。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。

次に、この発明の第３実施例について説明する。
図８は、この発明の第３実施例に係る差動伝送路の配線パターン構造の要部を示す部分拡大平面図である。
この実施例は、領域Ｂの形状を長方形ではなく、平行四辺形に設定した点が上記第１及び第２実施例と異なる。
具体的には、図８に示すように、各差動伝送路１（２〜４）の第１信号線１ａ（２ａ〜４ａ）の連続部ａ１，ａ２及び第２信号線１ｂ（２ｂ〜４ｂ）の連続部ｂ１，ｂ２の各角度を直角でなく、例えば１２０度等の鈍角に設定する。
かかる構成により、連続部ａ１，ａ２（ｂ１，ｂ２）における差動信号の反射を減少させることができ、伝送特性をさらに向上させることができる。
その他の構成、作用及び効果は、上記第１及び第２実施例と同様であるので、その記載は省略する。

次に、この発明の第４実施例について説明する。
図９は、この発明の第４実施例に係る差動伝送路の配線パターン構造の要部を示す部分拡大平面図である。
この実施例は、各信号線の連続部に丸めを施した点が上記第３実施例と異なる。
すなわち、図９に示すように、各差動伝送路１（２〜４）の第１信号線１ａ（２ａ〜４ａ）の連続部ａ１，ａ２と第２信号線１ｂ（２ｂ〜４ｂ）の連続部ｂ１，ｂ２とを折り曲げて角度を持たせるのでなく、丸めを付ける。
かかる構成により、連続部ａ１，ａ２（ｂ１，ｂ２）における差動信号の反射をさらに減少させることができ、伝送特性のさらなる向上を期待することができる。
その他の構成、作用及び効果は、上記第３実施例と同様であるので、その記載は省略する。

なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第実施例では、第１信号線１ａ（２ａ〜４ａ）の一方端部から第１の静電保護素子５１に至る線路長Ｌａと第２信号線１ｂ（２ｂ〜４ｂ）の一方端部から第２の静電保護素子５２に至る線路長Ｌｂとを等しく設定したが、これら線路長Ｌａ，Ｌｂが異なる配線パターン構造をこの発明の範囲から除外する意ではない。
また、上記第実施例では、第１及び第２の静電保護素子５１，５２を第２線部１２ａ，１２ｂに対して垂直になるように接続したが、第１及び第２の静電保護素子５１，５２を垂直以外の角度で第２線部１２ａ，１２ｂに接続した配線パターン構造をこの発明から除外する意ではない。
また、上記第１及び第２の静電保護素子５１，５２としてバリスタを採用したが、これに限るものではなく、サージ電圧を阻止し得る素子ならば良く、例えばツェナーダイオードも、第１及び第２の静電保護素子５１，５２として採用し得る。
また、上記実施例では、ＤＶＩ規格又はＨＤＭＩ規格の差動伝送路について例示したが、この発明は、ＤＶＩ規格又はＨＤＭＩ規格以外の規格の高速差動伝送路を含む概念である。
また、上記第４実施例では、領域Ｂが平行四辺形である各差動伝送路１（２〜４）の第１信号線１ａ（２ａ〜４ａ）の連続部ａ１，ａ２と第２信号線１ｂ（２ｂ〜４ｂ）の連続部ｂ１，ｂ２とに丸めを施したが、上記第１実施例のような長方形の領域Ｂを有した各差動伝送路１（２〜４）の第１信号線１ａ（２ａ〜４ａ）の連続部ａ１，ａ２と第２信号線１ｂ（２ｂ〜４ｂ）の連続部ｂ１，ｂ２とに丸めを施しても良いことは勿論である。
また、上記実施例では、各差動伝送路１（２〜４）の第１信号線１ａ（２ａ〜４ａ）と第２信号線１ｂ（２ｂ〜４ｂ）とを、それぞれ、直状の第１線部１１ａ，１１ｂと直状の第２線部１２ａ，１２ｂと直状の第３線部１３ａ，１３ｂとで形成したが、第１信号線１ａ（２ａ〜４ａ）と第２信号線１ｂ（２ｂ〜４ｂ）との形状は直状のものに限定されるものではない。例えば、図１０に示すように、第１信号線１ａ（２ａ〜４ａ）と第２信号線１ｂ（２ｂ〜４ｂ）との全体形状を曲線状に形成したものや、一部の形状を曲線状にしたものも、この発明の要旨の範囲に含まれる。

この発明の第１実施例に係る差動伝送路の配線パターン構造が適用された基板の斜視図である。 図１に示す基板の平面図である。 この発明の第１実施例に係る差動伝送路の配線パターン構造を示す平面図である。 第１信号線と第２信号線との関係を説明するための部分拡大図である。 第１及び第２の静電保護素子とグランドとの接続状態を示す部分拡大断面図である。 隣り合う差動伝送路の関係を説明するための平面図である。 この発明の第２実施例に係る差動伝送路の配線パターン構造の要部を示す部分拡大平面図である。 この発明の第３実施例に係る差動伝送路の配線パターン構造の要部を示す部分拡大平面図である。 この発明の第４実施例に係る差動伝送路の配線パターン構造の要部を示す部分拡大平面図である。 変形例の要部を示す部分拡大平面図である。 特性インピーダンスを略均一にする差動伝送路の配線パターン構造の一例を示す概略平面図である。 複数の差動伝送路を有する基板の配線パターン構造の一例を示す概略平面図である。

符号の説明

１〜４…差動伝路、 １ａ〜４ａ…第１信号線、 １ｂ〜４ｂ…第２信号線、 １１ａ，１１ｂ…第１線部、 １２ａ，１２ｂ…第２線部、 １３ａ，１３ｂ…第３線部、 ５０…スルーホール、 ５１…第１の静電保護素子、 ５１ａ…一方端子、 ５１ｂ…他方端子、 ５２…第２の静電保護素子、 １００…プリント配線基板、 １０１…グランド、 ３００…集積回路素子、 ３０１…コネクタ、 ３０１ａ〜３０４ａ，３０１ｂ〜３０４ｂ，３１１ａ〜３１４ａ，３１１ｂ〜３１４ｂ…端子、 ３１０…コネクタ、 ａ１，ａ２，ｂ１，ｂ２…連続部、 Ｂ…領域。

Claims (10)

1. 差動信号を送受信するための第１及び第２電子部品が配設される基板の表面に、両端部が上記第１及び第２電子部品の該当端子配置位置にそれぞれ位置する第１信号線と両端部が上記第１及び第２電子部品の該当端子配置位置にそれぞれ位置する第２信号線との対でなる差動伝送路を複数パターン形成して、上記第１及び第２電子部品の電気的接続を可能にする差動伝送路の配線パターン構造であって、
   第１の静電保護素子の一方端子を上記第１信号線に接続すると共に第２の静電保護素子の一方端子を上記第２信号線に接続した状態で、これら第１及び第２の静電保護素子を上記第１及び第２信号線の間の領域に並べ、且つ並び方向から見てこれら第１及び第２の静電保護素子が一部重なるように配置した、
   ことを特徴とする差動伝送路の配線パターン構造。
2. 請求項１に記載の差動伝送路の配線パターン構造において、
   上記各差動伝送路の第１及び第２信号線を、略平行且つ略同長に設定し、
   上記各差動伝送路の第１及び第２信号線のそれぞれを、上記第１電子部品の該当端子配置位置に位置する一方端部から上記第２電子部品側に向かう直状の第１線部と、この第１線部と連続し第１線部に対して所定角度傾斜した直状の第２線部と、この第２線部と連続し上記第２電子部品の該当端子配置位置に向かう直状の第３線部とで形成すると共に、上記第１信号線の第２線部の長さと第２信号線の第２線部の長さとをほぼ等しく設定してこれら１対の第２線部を長辺とする略平行四辺形の上記領域を第１及び第２信号線との間に画成し、上記第１及び第２の静電保護素子をこの領域内に配置して、第１の静電保護素子の一方端子を上記第１信号線の第２線部に接続すると共に第２の静電保護素子の一方端子を上記第２信号線の第２線部に接続し、
   隣り合う上記差動伝送路のうち一方の差動伝送路における第１信号線の第１線部の長さを他方の差動伝送路における第２信号線の第１線部の長さよりも長めに設定すると共に、一方の差動伝送路における第１信号線の第３線部の長さを他方の差動伝送路における第２信号線の第３線部の長さよりも短めに設定して、一方の差動伝送路における第１信号線の第２線部を他方の差動伝送路における第２信号線の第２線部に平行に近接させた、
   ことを特徴とする差動伝送路の配線パターン構造。
3. 請求項２に記載の差動伝送路の配線パターン構造において、
   上記各差動伝送路の第１信号線の第２線部と第２信号線の第２線部との距離を上記第１線部間距離及び第３線部間距離よりも広げて線間結合を減少させることにより、特性インピーダンスが各差動伝送路の全長においてほぼ均一になるようにした、
   ことを特徴とする差動伝送路の配線パターン構造。
4. 請求項２又は請求項３に記載の差動伝送路の配線パターン構造において、
   上記各差動伝送路の第１及び第２信号線の線部分のうち、上記略平行四辺形の領域を画成する線部分の線幅を他の線部分の線幅よりも狭く設定して、上記領域を画成する線部分のインダクタンスを増加させることにより、特性インピーダンスが各差動伝送路の全長においてほぼ均一になるようにした、
   ことを特徴とする差動伝送路の配線パターン構造。
5. 請求項２ないし請求項４のいずれかに記載の差動伝送路の配線パターン構造において、
   上記第２信号線の第２線部上の箇所であって且つ上記第１の静電保護素子の接続箇所から第１信号線の一方端部迄の線路長と上記第２の静電保護素子の接続箇所から第２信号線の一方端部迄の線路長とがほぼ等しくなる箇所に、上記第２の静電保護素子を接続した、
   ことを特徴とする差動伝送路の配線パターン構造。
6. 請求項２ないし請求項５のいずれかに記載の差動伝送路の配線パターン構造において、
   上記第１及び第２信号線の第２線部を長辺とする略平行四辺形の領域は、長方形の領域である、
   ことを特徴とする差動伝送路の配線パターン構造。
7. 請求項２ないし請求項６のいずれかに記載の差動伝送路の配線パターン構造において、
   上記第１及び第２信号線の第１線部と第２線部との連続部分と第２線部と第３線部との連続部分とに、丸めを施した、
   ことを特徴とする差動伝送路の配線パターン構造。
8. 請求項２ないし請求項７のいずれかに記載の差動伝送路の配線パターン構造において、
   上記第１及び第２の静電保護素子の一方端子と他方端子とを結ぶ直線が上記第１及び第２信号線の第２線部に垂直になるように、第１及び第２の静電保護素子の一方端子を上記第１及び第２信号線の第２線部に接続すると共に、他方端子が位置する基板部位に穿設され且つ基板裏側のグランドに接続されたスルーホールに、当該他方端子を接続した、
   ことを特徴とする差動伝送路の配線パターン構造。
9. 請求項１ないし請求項８のいずれかに記載の差動伝送路の配線パターン構造において、
   上記第１及び第２の静電保護素子は、バリスタである、
   ことを特徴とする差動伝送路の配線パターン構造。
10. 請求項１ないし請求項９のいずれかに記載の差動伝送路の配線パターン構造において、
    上記差動伝送路は、ＤＶＩ規格又はＨＤＭＩ規格の高速差動伝送路であり、
    上記第１電子部品は、上記差動信号に対する送信機能又は受信機能を有した集積回路素子であり、
    上記第２電子部品は、コネクタである、
    ことを特徴とする差動伝送路の配線パターン構造。

Images