JP4146849B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP4146849B2
JP4146849B2 JP2005117425A JP2005117425A JP4146849B2 JP 4146849 B2 JP4146849 B2 JP 4146849B2 JP 2005117425 A JP2005117425 A JP 2005117425A JP 2005117425 A JP2005117425 A JP 2005117425A JP 4146849 B2 JP4146849 B2 JP 4146849B2
Authority
JP
Japan
Prior art keywords
electrode
varistor
electrodes
light emitting
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117425A
Other languages
English (en)
Other versions
JP2006295079A (ja
Inventor
實雄 金澤
信栄 下條
大 松岡
公夫 須藤
真 沼田
洋 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005117425A priority Critical patent/JP4146849B2/ja
Priority to US11/402,869 priority patent/US7505239B2/en
Priority to CN 200610074400 priority patent/CN100474580C/zh
Publication of JP2006295079A publication Critical patent/JP2006295079A/ja
Application granted granted Critical
Publication of JP4146849B2 publication Critical patent/JP4146849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、発光装置に関する。
この種の発光装置として、半導体発光素子と、当該半導体発光素子に並列接続されたバリスタとを備えたものが知られている(例えば、特許文献1参照)。特許文献1に記載された発光装置では、半導体発光素子は、並列接続されたバリスタによってESD(Electrostatic Discharge:静電気放電)サージから保護されている。
特開2001−15815号公報
ところで、半導体発光素子は、その発光動作中、熱を発する。半導体発光素子が高温になると、その発光動作に影響が出る。このため、発生した熱を効率よく放散させる必要がある。特に、半導体発光素子が光学的に透明な樹脂により封止されている場合、半導体発光素子にて発生した熱を放散させることが難しくなる。
本発明は、半導体発光素子において発生した熱を効率よく放散することが可能な発光装置を提供することを目的とする。
本発明に係る発光装置は、半導体発光素子と、積層型チップバリスタと、を備えており、積層型チップバリスタが、ZnOを主成分とするバリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、積層体の外表面に形成されると共に、複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有し、半導体発光素子が、積層型チップバリスタ上に配され、当該積層型チップバリスタに並列接続されるように複数の外部電極のうち対応する外部電極に接続されることを特徴とする。
本発明に係る発光装置では、積層型チップバリスタが半導体発光素子に並列接続されるので、半導体発光素子をESDサージから保護することができる。
また、本発明では、積層型チップバリスタが半導体発光素子に接続する外部電極と当該外部電極に接続する内部電極とを有するので、半導体発光素子において発生した熱は、主として、外部電極及び内部電極に伝わり放散されることとなる。半導体発光素子において発生した熱の放熱パスが拡がり、半導体発光素子において発生した熱を効率よく放散することができる。ところで、バリスタ層がZnOを主成分としている。ZnOは、放熱基板として通常用いられるアルミナ等と同等程度の熱伝導率を有しており、比較的良好な熱伝導率を有する。したがって、内部電極からの熱の放散がバリスタ層により阻害されるのを抑制することができる。
好ましくは、半導体発光素子が、積層型チップバリスタにおける積層体の積層方向に平行な方向に伸びる面に対向するように配されている。この場合、複数の内部電極が、積層型チップバリスタにおける半導体発光素子が配される面に対向する面に対して、当該面が伸びる方向に沿って併置されることとなる。これにより、各内部電極に関して、当該内部電極から積層型チップバリスタの外表面までの放熱パスが短くなり、内部電極からの熱の放散をより一層効率よく行うことができる。
好ましくは、複数の外部電極が、一対の端子電極を含み、一対の端子電極が、互いに対向すると共に積層体の積層方向に平行な方向に伸びる一対の外表面に形成される第1の電極部分と、当該第1の電極部分が形成された一対の外表面と隣り合うと共に積層体の積層方向に平行な方向に伸びる一の外表面に形成される第2の電極部分と、をそれぞれ含んでいる。この場合、半導体発光素子は、第2の電極部分に接続することにより、積層型チップバリスタ上に実装されることとなる。したがって、半導体発光素子と外部電極とを電気的に接続するための実装を容易且つ簡易に行うことができる。
好ましくは、バリスタ層が、Prを含み、複数の外部電極が、積層体と同時焼成されることにより当該積層体の外表面上に形成され且つPdを含む電極層を有する。この場合、バリスタ素体と電極層との同時焼成により、積層体と外部電極との界面近傍に、PrとPdとの酸化物、例えばPrPdやPrPdO等が形成され、存在することとなる。この結果、積層体と外部電極との接着強度を向上させることができる。
本発明者等は、ZnOを主成分とするバリスタ素体と外部電極との接着強度を向上させ得るバリスタについて鋭意研究を行った。その結果、積層体(焼成されることにより積層体となるグリーン体)と外部電極(焼成されることにより外部電極となる導電性ペースト)とに含まれる材料に応じて積層体と外部電極との接着強度が変化するという新たな事実を見出すに至った。
ZnOを主成分とするグリーン体の外表面に導電性ペーストを付与した後に、これらを焼成して、積層体と外部電極とを得る。このとき、グリーン体がPr(プラセオジウム)を含み、導電性ペーストがPd(パラジウム)を含んでいる場合、得られたバリスタ素体と外部電極との接着強度が向上する。
積層体と外部電極との接着強度が向上するという効果は、焼成時における次のような事象に起因するものと考えられる。グリーン体と導電性ペーストとを焼成する際に、グリーン体に含まれるPrがグリーン体の表面近傍、すなわちグリーン体と導電性ペーストとの界面近傍に移動する。そして、グリーン体と導電性ペーストとの界面近傍に移動したPrと導電性ペーストに含まれるPdとが相互拡散する。このとき、積層体と外部電極との界面近傍に、PrとPdとの酸化物が形成されることがある。このPrとPdとの酸化物によりアンカー効果が生じ、焼成により得られた積層体と外部電極との接着強度が向上する。
好ましくは、バリスタ層が、Prを含み、複数の外部電極が、積層体の外表面上に形成され且つPdを含む電極層を有しており、積層体と電極層との界面近傍に、バリスタ層に含まれるPrと電極層に含まれるPdとの酸化物が存在する。この場合、積層体と外部電極との界面近傍に、積層体に含まれるPrと電極層に含まれるPdとの酸化物が存在しているので、積層体と外部電極との接着強度を向上させることができる。
好ましくは、電極層が、積層体と同時焼成されることにより、当該積層体の外表面に形成されている。この場合、バリスタ素体と外部電極との界面近傍に、バリスタ素体に含まれるPrと電極層に含まれるPdとの酸化物を確実に存在させることができる。
好ましくは、複数の外部電極が、積層体の外表面のうち一の外表面に形成されると共に複数の内部電極のうち対応する内部電極にそれぞれ電気的に接続される一対の端子電極と、一対の端子電極が形成された外表面に対向する外表面に形成されると共に複数の内部電極のうち対応する内部電極にそれぞれ電気的に接続される一対のパッド電極と、を含み、複数の内部電極が、当該複数の内部電極のうち隣り合う内部電極間において互いに重なり合う第1の電極部分と、当該第1の電極部分から一対の端子電極が形成された外表面及び一対のパッド電極が形成された外表面に露出するように引き出された第2の電極部分と、を含んでおり、一対の端子電極及び一対のパッド電極は、対応する内部電極に第2の電極部分を通して電気的に接続されている。この場合、半導体発光素子は、パッド電極に接続することにより、積層型チップバリスタ上に実装されることとなる。したがって、半導体発光素子とパッド電極とを電気的に接続するための実装を容易且つ簡易に行うことができる。また、積層型チップバリスタは、端子電極が形成された外表面を外部基板や外部機器等に対向させた状態で、外部基板や外部機器等に実装されることとなる。したがって、積層型チップバリスタの実装も容易且つ簡易に行うことができる。
好ましくは、一対の端子電極が形成された外表面及び一対のパッド電極が形成された外表面が、積層体の積層方向に平行な方向に伸びている。この場合、複数の内部電極が、一対の端子電極が形成された外表面及び一対のパッド電極が形成された外表面に対して、当該外表面が伸びる方向に沿って併置されることとなる。これにより、各内部電極に関して、当該内部電極から積層型チップバリスタの外表面までの放熱パスが短くなり、内部電極からの熱の放散をより一層効率よく行うことができる。
好ましくは、半導体発光素子が、一対のパッド電極にバンプ接続されることにより、積層型チップバリスタ上に配されている。この場合、半導体発光素子の積層型チップバリスタへの実装を極めて容易且つ簡易に行うことができる。
好ましくは、半導体発光素子が、第1導電型の半導体領域と第2導電型の半導体領域とを有し、当該第1導電型の半導体領域と当該第2導電型の半導体領域との間に印加される電圧に応じて発光する。
本発明によれば、半導体発光素子において発生した熱を効率よく放散することが可能な発光装置を提供することができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1〜図4を参照して、第1実施形態に係る発光装置LE1の構成を説明する。図1は、第1実施形態に係る積層型チップバリスタを示す概略上面図である。図2は、第1実施形態に係る積層型チップバリスタを示す概略下面図である。図3は、図1におけるIII−III線に沿った断面構成を説明するための図である。図4は、図1におけるIV−IV線に沿った断面構成を説明するための図である。
発光装置LE1は、図1〜図4に示されるように、半導体発光素子1と、積層型チップバリスタ11とを備えている。半導体発光素子1は、積層型チップバリスタ11上に配されている。
まず、積層型チップバリスタ11の構成について説明する。積層型チップバリスタ11は、略直方体形状とされたバリスタ素体21と、複数(本実施形態においては、一対)の外部電極25,26と、複数(本実施形態においては、一対)の外部電極27,28と、を備えている。一対の外部電極25,26は、バリスタ素体21の一方の主面(外表面)22にそれぞれ形成されている。一対の外部電極27,28は、バリスタ素体21の他方の主面(外表面)23にそれぞれ形成されている。バリスタ素体21は、例えば、縦が1.0mm程度に設定され、横が0.5mm程度に設定され、厚みが0.3mm程度に設定されている。外部電極25は、積層型チップバリスタ11の入力端子電極として機能し、外部電極26は、積層型チップバリスタ11の出力端子電極として機能する。外部電極27,28は、後述する半導体発光素子1に電気的に接続されるパッド電極として機能する。
バリスタ素体21は、電圧非直線特性(以下、「バリスタ特性」と称する)を発現する複数のバリスタ層と、それぞれ複数の第1の内部電極31及び第2の内部電極41とが積層された積層体として構成されている。第1の内部電極31と第2の内部電極41とは、バリスタ素体21内においてバリスタ層の積層方向(以下、単に「積層方向」と称する。)に沿ってそれぞれ一層ずつ配置されている。第1の内部電極31と第2の内部電極41とは、互いの間に少なくとも一層のバリスタ層を挟むように配置されている。バリスタ素体21の一対の主面22,23は、バリスタ層の積層方向に平行な方向及びバリスタ層に平行な方向に伸びている。第1の内部電極31と第2の内部電極41とは、バリスタ層の積層方向に沿って併置されている。実際の積層型チップバリスタ11では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。
バリスタ層は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、バリスタ層における第1の内部電極31と第2の内部電極41とに重なる領域が、ZnOを主成分とすると共にPrを含むこととなる。
本実施形態では、希土類金属として、Prを用いている。Prは、バリスタ特性を発現させるための材料となる。Prを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。バリスタ層におけるZnOの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。バリスタ層の厚みは、例えば5〜60μm程度である。
第1の内部電極31は、図3にも示されるように、第1の電極部分33と、第2の電極部分35a,35bとを含んでいる。第1の電極部分33は、積層方向から見て、後述する第3の内部電極41の第1の電極部分43と互いに重なり合う。第1の電極部分33は、略矩形状を呈している。第2の電極部分35aは、第1の電極部分33から一方の主面22に露出するように引き出されており、引き出し導体として機能する。第2の電極部分35aは、外部電極25に物理的及び電気的に接続されている。第2の電極部分35bは、第1の電極部分33から他方の主面23に露出するように引き出されており、引き出し導体として機能する。第2の電極部分35bは、外部電極27に物理的及び電気的に接続されている。第1の電極部分33は、第2の電極部分35aを通して外部電極25に電気的に接続されると共に、第2の電極部分35bを通して外部電極27に電気的に接続されている。第2の電極部分35a,35bは、第1の電極部分33と一体に形成されている。
第2の内部電極41は、図4にも示されるように、第1の電極部分43と、第2の電極部分45a,45bとを含んでいる。第1の電極部分43は、積層方向から見て、第1の内部電極31の第1の電極部分33と互いに重なり合う。第1の電極部分43は、略矩形状を呈している。第2の電極部分45aは、第1の電極部分43から一方の主面22に露出するように引き出されており、引き出し導体として機能する。第2の電極部分45aは、外部電極26に物理的及び電気的に接続されている。第2の電極部分45bは、第1の電極部分43から他方の主面23に露出するように引き出されており、引き出し導体として機能する。第2の電極部分45bは、外部電極28に物理的及び電気的に接続されている。各第1の電極部分43は、第2の電極部分45aを通して外部電極26に電気的に接続されると共に、第2の電極部分45bを通して外部電極28に電気的に接続されている。第2の電極部分45a,45bは、第1の電極部分43と一体に形成されている。
第1及び第2の内部電極31,41は導電材を含んでいる。第1及び第2の内部電極31,41に含まれる導電材としては、特に限定されないが、PdまたはAg−Pd合金からなることが好ましい。第1及び第2の内部電極31,41の厚みは、例えば0.5〜5μm程度である。
外部電極25と外部電極26とは、一方の主面22上において、バリスタ層の積層方向に垂直且つ他方の主面22に平行な方向に所定の間隔を有して配されている。外部電極25,26は、矩形状(本実施形態では、正方形状)を呈している。外部電極25,26は、例えば、各一辺の長さが300μm程度に設定され、厚みが5μm程度に設定されている。
外部電極27と外部電極28とは、他方の主面23上において、バリスタ層の積層方向に垂直且つ他方の主面23に平行な方向に所定の間隔を有して配されている。外部電極27,28は、矩形状(本実施形態では、正方形状)を呈している。外部電極27,28は、例えば、各一辺の長さが300μm程度に設定され、厚みが5μm程度に設定されている。
外部電極25〜28は、第1の電極層25a〜28a及び第2の電極層25b〜28bをそれぞれ有している。第1の電極層25a〜28aは、バリスタ素体21の外表面に形成されており、Pdを含んでいる。第1の電極層25a〜28aは、後述するように導電性ペーストが焼成されることにより形成されている。導電性ペーストには、Pd粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものが用いられている。金属粉末は、Ag−Pd合金粒子を主成分とするものであってもよい。
第2の電極層25b〜28bは、第1の電極層25a〜28a上に印刷法あるいはめっき法により形成されている。第2の電極層25b〜28bは、AuあるいはPtからなる。印刷法を用いる場合は、Au粒子あるいはPt粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合した導電性ペーストを用意し、当該導電性ペーストを第1の電極層25a〜28a上に印刷し、焼付あるいは焼成することにより第2の電極層25b〜28bを形成する。めっき法を用いる場合は、真空めっき法(真空蒸着法、スパッタリング法、イオンプレーティング法等)により、AuあるいはPtを蒸着させるにより第2の電極層25b〜28bを形成する。第2の電極層25b〜28bは、Pt/Auの積層体として構成してもよい。
第1の内部電極31の第1の電極部分33と第3の内部電極41の第1の電極部分43とは、上述したように、隣り合う第1の内部電極31の第1の電極部分33との間において互いに重なり合う。したがって、バリスタ層における第1の電極部分33と第1の電極部分43とに重なる領域がバリスタ特性を発現する領域として機能する。上述した構成を有する積層型チップバリスタ11においては、第1の電極部分33と、第1の電極部分43と、バリスタ層における第1の電極部分33及び第1の電極部分43に重なる領域とにより、一つのバリスタ部が構成されることとなる。
続いて、図5及び図6を参照して、上述した構成を有する積層型チップバリスタ11の製造過程について説明する。図5は、第1実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図6は、第1実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
まず、バリスタ層を構成する主成分であるZnOと、Pr、Co、Cr、Ca、Si、K及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する(ステップS101)。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて20時間程度混合・粉砕を行ってスラリーを得る。
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る(ステップS103)。
次に、グリーンシートに、第1及び第2の内部電極31,41に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する(ステップS105)。第1及び第2の内部電極31,41に対応する電極部分は、Pd粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する(ステップS107)。こうして得られたシート積層体をチップ単位に切断して、分割された複数のグリーン体GL1(図6参照)を得る(ステップS109)。得られたグリーン体GL1では、第1の内部電極31に対応する電極部分EL1が形成されたグリーンシートGS1と、第2の内部電極41に対応する電極部分EL2が形成されたグリーンシートGS2と、電極部分EL1,EL2が形成されていないグリーンシートGS3とが順次積層されている。グリーンシートGS1とグリーンシートGS2との間に位置するグリーンシートGS3は、複数枚積層してもよく、また、無くてもよい。
次に、グリーン体GL1の外表面に、外部電極25〜28の第1の電極層25a〜28a用の導電性ペースト及び外部電極25〜28の第2の電極層25b〜28b用の導電性ペーストを付与する(ステップS111)。ここでは、グリーン体GL1の一方の主面上に、対応する電極部分EL1,EL2に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第1の電極層25a,26aに対応する電極部分を形成する。そして、第1の電極層25a,26aに対応する電極部分上に、導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第2の電極層25b,26bに対応する電極部分を形成する。また、グリーン体GL1の他方の主面上に、対応する電極部分EL1,EL2に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第1の電極層27a,28aに対応する電極部分を形成する。そして、第1の電極層27a,28aに対応する電極部分上に、導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第2の電極層27b,28bに対応する電極部分を形成する。
第1の電極層25a〜28a用の導電性ペーストには、上述したように、Ag−Pd合金粒子あるいはPd粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものを用いることができる。第2の電極層25b〜28b用の導電性ペーストには、上述したように、Pt粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものを用いることができる。なお、これらの導電性ペーストは、ガラスフリットを含んでいない。
次に、導電性ペーストが付与されたグリーン体GL1に、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、1000〜1400℃、0.5〜8時間程度の焼成を行い(ステップS113)、バリスタ素体21と第1の電極層25a〜28aと第2の電極層25b〜28bとを得る。この焼成によって、グリーン体GL1におけるグリーンシートGS1〜GS3はバリスタ層となる。電極部分EL1は、第1の内部電極31となる。電極部分EL2は、第2の内部電極41となる。
以上の過程により、積層型チップバリスタ11が得られることとなる。なお、焼成後に、バリスタ素体21の表面からアルカリ金属(例えば、Li、Na等)を拡散させてもよい。
次に、図3及び図4を参照して、半導体発光素子1の構成について説明する。
半導体発光素子1は、GaN(窒化ガリウム)系半導体の発光ダイオード(LED:Light-Emitting Diode)であり、基板2と、当該基板2上に形成された層構造体LSとを備えている。GaN系の半導体LEDは、周知であり、その説明を簡略化する。基板2は、サファイアからなる光学的に透明且つ電気絶縁性を有する基板である。層構造体LSは、積層された、n型(第1導電型)の半導体領域3と、発光層4と、p型(第2導電型)の半導体領域5とを含んでいる。半導体発光素子1は、n型の半導体領域3とp型の半導体領域5との間に印加される電圧に応じて発光する。
n型の半導体領域3は、n型の窒化物半導体を含んで構成されている。本実施形態では、n型の半導体領域3は、基板2上にGaNがエピタキシャル成長されて成り、例えばSiといったn型ドーパントが添加されてn型の導電性を有している。また、n型の半導体領域3は、発光層4よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、n型の半導体領域3は、発光層4に対して下部クラッドとしての役割を果たす。
発光層4は、n型の半導体領域3上に形成され、n型の半導体領域3及びp型の半導体領域5から供給されたキャリア(電子及び正孔)が再結合することにより発光領域において光を発生する。発光層4は、例えば、障壁層と井戸層とが複数周期にわたって交互に積層された多重量子井戸(MQW:Multiple Quantum Well)構造とすることができる。この場合、障壁層及び井戸層がInGaNからなり、In(インジウム)の組成を適宜選択することによって障壁層のバンドギャップが井戸層のバンドギャップより大きくなるように構成される。発光領域は、発光層4において、キャリアが注入される領域に生じる。
p型の半導体領域5は、p型の窒化物半導体を含んで構成されている。本実施形態では、p型の半導体領域5は、発光層4上にAlGaNがエピタキシャル成長されて成り、例えばMgといったp型ドーパントが添加されてp型の導電性を有している。また、p型の半導体領域5は、発光層4よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、p型の半導体領域5は、発光層4に対して上部クラッドとしての役割を果たす。
n型の半導体領域3上には、カソード電極6が形成されている。カソード電極6は、導電性材料からなり、n型の半導体領域3との間にオーミック接触が実現されている。p型の半導体領域5上には、アノード電極7が形成されている。アノード電極7は、導電性材料からなり、p型の半導体領域5との間にオーミック接触が実現されている。カソード電極6及びアノード電極7には、バンプ電極8が形成されている。
上述した構成の半導体発光素子1では、アノード電極7(バンプ電極8)とカソード電極6(バンプ電極8)との間に所定の電圧が印加されて電流が流れると、発光層4の発光領域において発光が生じることとなる。
半導体発光素子1は、一対の外部電極27,28にバンプ接続されている。すなわち、カソード電極6は、バンプ電極8を介して外部電極28に電気的且つ物理的に接続されている。アノード電極7は、バンプ電極8を介して外部電極27に電気的且つ物理的に接続されている。これにより、第1の電極部分33と、第1の電極部分43と、バリスタ層における第1の電極部分33,43に重なる領域とにより構成されるバリスタ部が半導体発光素子1に並列接続されることとなる。
以上のように、本第1実施形態によれば、積層型チップバリスタ11が半導体発光素子1に並列接続されるので、半導体発光素子1をESDサージから保護することができる。
また、本第1実施形態では、積層型チップバリスタ11が半導体発光素子1に接続する外部電極27,28と当該外部電極27,28に接続する内部電極31,41とを有するので、半導体発光素子1において発生した熱は、主として、外部電極27,28及び内部電極31,41に伝わり放散されることとなる。半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
本第1実施形態においては、バリスタ層がZnOを主成分としている。ZnOは、放熱基板として通常用いられるアルミナ等と同等程度の熱伝導率を有しており、比較的良好な熱伝導率を有する。したがって、内部電極31,41からの熱の放散がバリスタ層により阻害されるのを抑制することができる。
ところで、第1実施形態の積層型チップバリスタ11では、入力端子電極として機能する外部電極25と出力端子電極として機能する外部電極26とが共に、バリスタ素体21の一方の主面22に配されている。すなわち、積層型チップバリスタ11は、BGA(Ball Grid Array)パッケージとされた積層型チップバリスタである。この積層型チップバリスタ11は、はんだボールやバンプ電極等を用いて各外部電極25,26と当該各外部電極25,26に対応するランドとを電気的及び機械的に接続することにより、外部基板や外部機器等に実装される。
また、第1実施形態によれば、グリーン体GL1がPrを含み、外部電極25〜28の第1の電極層25a〜28a用の導電性ペーストがPdを含み、当該導電性ペーストが付与されたグリーン体GL1を焼成して、バリスタ素体21と第1の電極層25a〜28aとを得るので、バリスタ素体21と第1の電極層25a〜28aとが同時焼成されることとなる。これにより、バリスタ素体21と外部電極25〜28(第1の電極層25a〜28a)との接着強度を向上させることができる。
バリスタ素体21と外部電極25〜28との接着強度が向上するという効果は、焼成時における次のような事象に起因するものと考えられる。グリーン体GL1と導電性ペーストとを焼成する際に、グリーン体GL1に含まれるPrがグリーン体GL1の表面近傍、すなわちグリーン体GL1と導電性ペーストとの界面近傍に移動する。そして、グリーン体GL1と導電性ペーストとの界面近傍に移動したPrと導電性ペーストに含まれるPdとが相互拡散する。PrとPdとが相互拡散するとき、バリスタ素体21と外部電極25〜28との界面近傍(界面も含む)に、PrとPdとの酸化物(例えば、PrPdやPrPdO等)が形成されることがある。このPrとPdとの酸化物によりアンカー効果が生じ、焼成により得られたバリスタ素体21と外部電極25〜28との接着強度が向上する。
BGAパッケージとされた積層型チップバリスタは、入出力端子電極あるいはグランド端子電極として機能する外部電極の面積が特に小さい。このため、バリスタ素体と外部電極との接着強度が低くなり、外部電極がバリスタ素体から剥がれてしまう懼れがある。しかしながら、第1実施形態の積層型チップバリスタ11では、上述したようにバリスタ素体21と外部電極25〜28(第1の電極層25a〜28a)との接着強度が向上しているので、外部電極25〜28がバリスタ素体21から剥がれることはない。
第1の電極層25a〜28aを形成するための導電性ペーストがガラスフリットを含んでいる場合、焼成の際に、ガラス成分が第1の電極層25a〜28aの表面に析出することがあり、めっき性やはんだ付与性が悪化する懼れがある。しかしながら、本第1実施形態では、第1の電極層25a〜28aを形成するための導電性ペーストがガラスフリットを含んでいないため、めっき性やはんだ付与性が悪化することはない。
本第1実施形態においては、一対の外部電極25,26がバリスタ素体21の一方の主面22に形成され、一対の外部電極27,28が一方の主面22に対向する他方の主面23に形成されている。第1及び第2の内部電極31,41は、互いに重なり合う第1の電極部分33,43と、当該第1の電極部分33,43から一方の主面22及び他方の主面23に露出するように引き出された第2の電極部分35a,35b,45a,45bと、を含んでいる。複数の外部電極25〜28は、対応する内部電極31,41に第2の電極部分35a,35b,45a,45bを通して電気的に接続されている。この場合、半導体発光素子1は、外部電極27,28に接続することにより、積層型チップバリスタ11に実装されることとなる。したがって、半導体発光素子1と外部電極27,28とを電気的及び物理的に接続するための実装を容易且つ簡易に行うことができる。また、積層型チップバリスタ11は、外部電極25,26が形成された一方の主面22を外部基板や外部機器等に対向させた状態で、外部基板や外部機器等に実装されることとなる。したがって、積層型チップバリスタ11の実装も容易且つ簡易に行うことができる。
本第1実施形態では、半導体発光素子1が、一対の外部電極27,28にバンプ接続されることにより、積層型チップバリスタ11上に配されている。これにより、半導体発光素子1の積層型チップバリスタ11への実装を極めて容易且つ簡易に行うことができる。
また、本第1実施形態においては、一方の主面22及び他方の主面23が、バリスタ素体21の積層方向、すなわちバリスタ層の積層方向に平行な方向に伸びている。これにより、内部電極31,41が、一方の主面22及び他方の主面23に対して、一方の主面22及び他方の主面23が伸びる方向に沿って併置されることとなる。この結果、各内部電極31,41に関して、当該内部電極31,41からバリスタ素体21の一方の主面22及び他方の主面23までの放熱パス、すなわち積層型チップバリスタ11の外表面までの放熱パスが短くなり、内部電極31,41からの熱の放散をより一層効率よく行うことができる。
(第2実施形態)
図7を参照して、第2実施形態に係る発光装置LE2の構成を説明する。図7は、第2実施形態に係る積層型チップバリスタの断面構成を説明するための図である。第2実施形態に係る発光装置LE2は、積層型チップバリスタの構成に関して第1実施形態に係る発光装置LE1と相違する。
発光装置LE2は、図7に示されるように、半導体発光素子1と、積層型チップバリスタ51とを備えている。半導体発光素子1は、積層型チップバリスタ51上に配されている。積層型チップバリスタ51は、積層体53と、当該積層体53にそれぞれ形成される一対の外部電極55,56とを備えている。外部電極55は、積層型チップバリスタ51の入力端子電極として機能し、外部電極56は、積層型チップバリスタ51の出力端子電極として機能する。
積層体53は、バリスタ部57と、当該バリスタ部57を挟むように配置される一対の外層部59とを有し、バリスタ部57と一対の外層部59とが積層されることにより構成されている。積層体53は、直方体形状を呈している。積層体53は、互いに対向すると共に当該積層体53の積層方向に平行な方向に伸びる一対の端面(外表面)53a,53bと、一対の端面53a,53bと隣り合うと共に互いに対向する一対の側面(外表面)53c,53dとを含んでいる。一対の側面53c,53dは、積層体53の積層方向に直交している。
バリスタ部57は、バリスタ特性を発現するバリスタ層61と、当該バリスタ層61を挟むように配置される複数の内部電極63,64とを含んでいる。バリスタ部57では、バリスタ層61と内部電極63,64とが交互に積層されている。バリスタ層61における隣り合う一対の内部電極63,64に重なる領域がバリスタ特性を発現する領域としてそれぞれ機能する。内部電極63,64の厚みは、例えば0.5〜5μm程度である。実際の積層型チップバリスタ51は、バリスタ層61間の境界、及び、バリスタ層61と外層部59と間の境界が視認できない程度に一体化されている。
バリスタ層61は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、互いに隣り合う一対の内部電極63,64に重なる領域が、ZnOを主成分とすると共にPrを含むこととなる。本実施形態では、第1実施形態と同様に、希土類金属として、Prを用いている。
複数の内部電極63,64は、それぞれの一端が積層体53において対向する端面53a,53bに交互に露出するように略平行に設けられている。これらの内部電極63,64は、導電材を含んでいる。内部電極63,64に含まれる導電材としては、特に限定されないが、PdまたはAg−Pd合金からなることが好ましい。複数の内部電極63,64は、積層体53の積層方向、すなわち一対の側面53c,53dの対向方向に沿って併置されている。
外層部59は、バリスタ層61と同様に、ZnOを主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、外層部59は、外層部59に含まれる副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。本実施形態では、希土類金属として、Prを用いている。
一対の外部電極55,56は、積層体53の両端部を覆うようにそれぞれ設けられている。一対の外部電極55,56は、第1の電極部分55a,56a、第2の電極部分55b,56b、及び第3の電極部分55c,56cをそれぞれ含んでいる。第1の電極部分55aは、一方の端面53aに形成されている。第1の電極部分56aは、他方の端面53bに形成されている。第2の電極部分55bは、第1の電極部分55aに連続するように、一方の側面53cに形成されている。第2の電極部分56bは、第1の電極部分56aに連続するように、一方の側面53cに形成されている。第3の電極部分55cは、第1の電極部分55aに連続するように、他方の側面53dに形成されている。第3の電極部分56cは、第1の電極部分56aに連続するように、他方の側面53dに形成されている。
内部電極63は、端面53aに露出する一端において外部電極55の第1の電極部分55aと電気的且つ物理的に接続されている。内部電極64は、端面53bに露出する一端において外部電極56の第1の電極部分56aと電気的且つ物理的に接続されている。
外部電極55,56は、Pdを含んでいる。外部電極55,56は、導電性ペーストが焼成されることにより形成されている。導電性ペーストには、Ag−Pd合金粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものが用いられている。金属粉末は、Pd粒子を主成分とするものであってもよい。外部電極55,56は、第1実施形態と同様に、積層体53と同時焼成されることにより得られる。外部電極55,56の表面には、当該外部電極55,56を覆うように、金属層を形成してもよい。この金属層の材料として、Au、Pt、Sn、Sn合金、あるいはAg等を用いることができる。金属層は、めっき法等により、形成することができる。
半導体発光素子1は、積層体53(バリスタ層61)の積層方向に直交する側面53c上に配されており、一対の外部電極55,56にバンプ接続されている。すなわち、カソード電極6は、バンプ電極8を介して外部電極55に電気的且つ物理的に接続されている。アノード電極7は、バンプ電極8を介して外部電極56に電気的且つ物理的に接続されている。
以上のように、本第2実施形態によれば、積層型チップバリスタ51が半導体発光素子1に並列接続されるので、半導体発光素子1をESDサージから保護することができる。
また、本第2実施形態では、積層型チップバリスタ11が半導体発光素子1に接続する外部電極55,56と当該外部電極55,56に接続する内部電極63,64とを有するので、半導体発光素子1において発生した熱は、主として、外部電極55,56及び内部電極63,64に伝わり放散されることとなる。半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
本第2実施形態においては、バリスタ層61がZnOを主成分としている。ZnOは、放熱基板として通常用いられるアルミナ等と同等程度の熱伝導率を有しており、比較的良好な熱伝導率を有する。したがって、内部電極63,64からの熱の放散がバリスタ層61により阻害されるのを抑制することができる。
また、第2実施形態によれば、第1実施形態と同様に、積層体53と外部電極55,56とが同時焼成により得られるので、積層体53と外部電極55,56との接着強度を向上させることができる。
(第3実施形態)
図8及び図9を参照して、第3実施形態に係る発光装置LE3の構成を説明する。図8は、第3実施形態に係る積層型チップバリスタの断面構成を説明するための図である。図9は、図8におけるIX−IX線に沿った断面構成を説明するための図である。第3実施形態に係る発光装置LE3は、積層型チップバリスタの構成に関して第1実施形態に係る発光装置LE1と相違する。
発光装置LE3は、図8及び図9に示されるように、半導体発光素子1と、積層型チップバリスタ71とを備えている。半導体発光素子1は、積層型チップバリスタ71上に配されている。
積層型チップバリスタ71は、第2実施形態の積層型チップバリスタ51と同じく、積層体53と、一対の外部電極55,56とを備えている。積層型チップバリスタ71では、複数の内部電極63,64が、積層体53(バリスタ層61)の積層方向(一対の側面53c,53dの対向方向)と一対の端面53a,53bの対向方向に直交する方向に沿って併置されている。積層体53は、一対の端面53a,53bと隣り合うと共に互いに対向する一対の側面(外表面)53e,53fとを含んでいる。一対の側面53e,53fは、積層体53の積層方向に平行な方向に伸びている。
外部電極55の第1の電極部分55aは、一方の端面53aに形成されている。外部電極56の第1の電極部分56aは、他方の端面53bに形成されている。第2の電極部分55b,56bは、対応する第1の電極部分55a,56aに連続するように、一方の側面53eに形成されている。第3の電極部分55c,56cは、第1の電極部分55a,56aに連続するように、他方の側面53fに形成されている。半導体発光素子1は、積層型チップバリスタ71における積層体53の積層方向に平行な方向に伸びる面、すなわち積層体53の側面53e上に配されている。
本第3実施形態では、積層型チップバリスタ71が半導体発光素子1に並列接続されるので、半導体発光素子1をESDサージから保護することができる。
本第3実施形態においても、第2実施形態と同様に、積層型チップバリスタ11が半導体発光素子1に接続する外部電極55,56と当該外部電極55,56に接続する内部電極63,64とを有するので、半導体発光素子1において発生した熱は、主として、外部電極55,56及び内部電極63,64に伝わり放散されることとなる。半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。また、バリスタ層61がZnOを主成分としているので、内部電極63,64からの熱の放散がバリスタ層61により阻害されるのを抑制することができる。
本第3実施形態においては、半導体発光素子1が、積層型チップバリスタ71における積層体53の積層方向に平行な方向に伸びる面に対向するように配されている。これにより、複数の内部電極63,64が、積層型チップバリスタ71における半導体発光素子1が配される面に対向する面に対して、当該面が伸びる方向に沿って併置されることとなる。この結果、各内部電極63,64に関して、当該内部電極63,64から積層型チップバリスタ71の外表面までの放熱パスが短くなり、内部電極63,64からの熱の放散をより一層効率よく行うことができる。
また、本第3実施形態においては、一対の外部電極55,56が、互いに対向すると共に積層体53の積層方向に平行な方向に伸びる一対の端面53a,53bに形成される第1の電極部分55a,56aと、当該第1の電極部分55a,56aが形成された一対の端面53a,53bと隣り合うと共に積層体53の積層方向に平行な方向に伸びる一の側面53eに形成される第2の電極部分55b,56bと、をそれぞれ含んでいる。この場合、半導体発光素子1は、第2の電極部分55b,56bに接続することにより、積層型チップバリスタ71上に実装されることとなる。したがって、半導体発光素子1と外部電極55,56とを電気的に接続するための実装を容易且つ簡易に行うことができる。
第1〜第3実施形態に係る積層型チップバリスタ11,51では、バリスタ素体21,53(バリスタ層)がBiを含んでいない。バリスタ素体21,53がBiを含まない理由は、以下の通りである。バリスタ素体が、ZnOを主成分とすると共にBiを含み、外部電極が、バリスタ素体と同時焼成されることにより当該バリスタ素体の外表面に形成され且つPdを含む電極層を有する場合、バリスタ素体と電極層との同時焼成により、BiとPdとが合金化し、バリスタ素体と電極層との界面にBiとPdとの合金が形成されることとなる。BiとPdとの合金は、特に、バリスタ素体との濡れ性が悪く、バリスタ素体と電極層との接着強度を低下させるように作用する。このため、バリスタ素体と電極層との接着強度を所望の状態に確保することが困難となる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。
上述した積層型チップバリスタ11においては、一対の内部電極31,41を有しているが、これに限られない。例えば、第2及び第3実施形態の積層型チップバリスタ51,71と同様に、第1の内部電極31及び第2の内部電極41を複数層ずつ有していてもよい。
第1〜第3実施形態では、半導体発光素子1としてGaN系の半導体LEDを用いているが、これに限られない。半導体発光素子1として、例えば、GaN系以外の窒化物系半導体LED(例えば、InGaNAs系の半導体LED等)や窒化物系以外の化合物半導体LEDやレーザーダイオード(LD:Laser Diode)を用いてもよい。
第1実施形態に係る積層型チップバリスタを示す概略上面図である。 第1実施形態に係る積層型チップバリスタを示す概略下面図である。 図1におけるIII−III線に沿った断面構成を説明するための図である。 図1におけるIV−IV線に沿った断面構成を説明するための図である。 第1実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。 第1実施形態に係る積層型チップバリスタの製造過程を説明するための図である。 第2実施形態に係る積層型チップバリスタの断面構成を説明するための図である。 第3実施形態に係る積層型チップバリスタの断面構成を説明するための図である。 図8におけるIX−IX線に沿った断面構成を説明するための図である。
符号の説明
1…半導体発光素子、11…積層型チップバリスタ、21…バリスタ素体、22…一方の主面、23…他方の主面、25〜28…外部電極、25a〜28a…第1の電極層、25b〜28b…第2の電極層、31…第1の内部電極、33…第1の電極部分、35a,35b…第2の電極部分、41…第2の内部電極、43…第1の電極部分、45a,45b…第2の電極部分、51…積層型チップバリスタ、53…積層体、53a,53b…端面、53c〜53f…側面、55…外部電極、55a…第1の電極部分、55b…第2の電極部分、55c…第3の電極部分、56…外部電極、56a…第1の電極部分、56b…第2の電極部分、56c…第3の電極部分、61…バリスタ層、63,64…内部電極、71…積層型チップバリスタ、LE1〜LE3…発光装置。

Claims (8)

  1. 半導体発光素子と、積層型チップバリスタと、を備えており、
    前記積層型チップバリスタが、
    ZnOを主成分とするバリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、
    前記積層体の外表面に形成されると共に、前記複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有し、
    前記半導体発光素子が、前記積層型チップバリスタにおける前記積層体の積層方向に平行な方向に伸びる面に対向するように前記積層型チップバリスタ上に配され、当該積層型チップバリスタに並列接続されるように前記複数の外部電極のうち対応する外部電極に接続されることを特徴とする発光装置。
  2. 前記複数の外部電極が、一対の端子電極を含み、
    前記一対の端子電極が、
    互いに対向すると共に前記積層体の積層方向に平行な方向に伸びる一対の外表面に形成される第1の電極部分と、
    当該第1の電極部分が形成された前記一対の外表面と隣り合うと共に前記積層体の積層方向に平行な方向に伸びる一の外表面に形成される第2の電極部分と、をそれぞれ含むことを特徴とする請求項1に記載の発光装置
  3. 前記バリスタ層が、Prを含み、
    前記複数の外部電極が、前記積層体と同時焼成されることにより当該積層体の前記外表面上に形成され且つPdを含む電極層を有することを特徴とする請求項1に記載の発光装置。
  4. 前記バリスタ層が、Prを含み、
    前記複数の外部電極が、前記積層体の前記外表面上に形成され且つPdを含む電極層を有しており、
    前記積層体と前記電極層との界面近傍に、前記バリスタ層に含まれるPrと前記電極層に含まれるPdとの酸化物が存在することを特徴とする請求項1に記載の発光装置。
  5. 前記電極層が、前記積層体と同時焼成されることにより、当該積層体の前記外表面に形成されていることを特徴とする請求項に記載の発光装置。
  6. 前記複数の外部電極が、
    前記積層体の外表面のうち一の外表面に形成されると共に前記複数の内部電極のうち対応する内部電極にそれぞれ電気的に接続される一対の端子電極と、
    前記一対の端子電極が形成された前記外表面に対向する外表面に形成されると共に前記複数の内部電極のうち対応する内部電極にそれぞれ電気的に接続される一対のパッド電極と、を含み、
    前記複数の内部電極が、
    当該複数の内部電極のうち隣り合う内部電極間において互いに重なり合う第1の電極部分と、
    当該第1の電極部分から前記一対の端子電極が形成された前記外表面及び前記一対のパッド電極が形成された前記外表面に露出するように引き出された第2の電極部分と、を含んでおり、
    前記一対の端子電極及び前記一対のパッド電極は、前記対応する内部電極に前記第2の電極部分を通して電気的に接続され
    前記一対の端子電極が形成された前記外表面及び前記一対のパッド電極が形成された前記外表面が、前記積層体の積層方向に平行な方向に伸びており、
    前記半導体発光素子が、前記一対のパッド電極に接続されることにより、前記積層型チップバリスタ上に配されることを特徴とする請求項1に記載の発光装置。
  7. 前記半導体発光素子が、前記一対のパッド電極にバンプ接続されることにより、前記積層型チップバリスタ上に配されることを特徴とする請求項に記載の発光装置。
  8. 前記半導体発光素子が、第1導電型の半導体領域と第2導電型の半導体領域とを有し、当該第1導電型の半導体領域と当該第2導電型の半導体領域との間に印加される電圧に応じて発光することを特徴とする請求項1に記載の発光装置。
JP2005117425A 2005-04-14 2005-04-14 発光装置 Expired - Fee Related JP4146849B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005117425A JP4146849B2 (ja) 2005-04-14 2005-04-14 発光装置
US11/402,869 US7505239B2 (en) 2005-04-14 2006-04-13 Light emitting device
CN 200610074400 CN100474580C (zh) 2005-04-14 2006-04-14 发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005117425A JP4146849B2 (ja) 2005-04-14 2005-04-14 発光装置

Publications (2)

Publication Number Publication Date
JP2006295079A JP2006295079A (ja) 2006-10-26
JP4146849B2 true JP4146849B2 (ja) 2008-09-10

Family

ID=37077911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117425A Expired - Fee Related JP4146849B2 (ja) 2005-04-14 2005-04-14 発光装置

Country Status (2)

Country Link
JP (1) JP4146849B2 (ja)
CN (1) CN100474580C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984929B2 (ja) * 2007-02-01 2012-07-25 Tdk株式会社 バリスタ素子
JP4888225B2 (ja) * 2007-03-30 2012-02-29 Tdk株式会社 バリスタ及び発光装置
JP5012432B2 (ja) * 2007-11-07 2012-08-29 Tdk株式会社 セラミック電子部品
DE102014115375A1 (de) 2014-08-08 2016-02-11 Epcos Ag Träger für eine LED
JP6735072B2 (ja) * 2014-11-21 2020-08-05 株式会社Steq Led光源装置およびプロジェクター
JP6468057B2 (ja) * 2015-04-28 2019-02-13 日亜化学工業株式会社 発光素子
DE102021125416A1 (de) * 2021-09-30 2023-03-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauteil, optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen bauteilen oder optoelektronischen vorrichtungen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5262681A (en) * 1975-11-18 1977-05-24 Matsushita Electric Ind Co Ltd Voltage nonlinear resistor
JPS606522B2 (ja) * 1980-04-04 1985-02-19 ティーディーケイ株式会社 半導体組成物
US4831494A (en) * 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
JPH0555084A (ja) * 1991-08-22 1993-03-05 Murata Mfg Co Ltd 積層チツプコンデンサ
JPH1167583A (ja) * 1997-08-26 1999-03-09 Taiyo Yuden Co Ltd 積層型電子部品
JP3449599B2 (ja) * 1999-03-26 2003-09-22 Tdk株式会社 積層チップ型バリスタ
JP2001015815A (ja) * 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2001307910A (ja) * 2000-04-25 2001-11-02 Tdk Corp 積層電子部品アレイ
JP2002057066A (ja) * 2000-08-10 2002-02-22 Taiyo Yuden Co Ltd チップアレイ及びその製造方法
JP2004031436A (ja) * 2002-06-21 2004-01-29 Murata Mfg Co Ltd バリスタの製造方法
JP3908611B2 (ja) * 2002-06-25 2007-04-25 Tdk株式会社 電圧非直線性抵抗体磁器組成物および電子部品

Also Published As

Publication number Publication date
CN1848426A (zh) 2006-10-18
JP2006295079A (ja) 2006-10-26
CN100474580C (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
US7505239B2 (en) Light emitting device
US7671468B2 (en) Light emitting apparatus
US7932806B2 (en) Varistor and light emitting device
JP4146849B2 (ja) 発光装置
JP4134135B2 (ja) 発光装置
JP4867511B2 (ja) バリスタ及び発光装置
US7705709B2 (en) Varistor and light-emitting apparatus
US7355251B2 (en) Light emitting device
JP2009277801A (ja) バリスタ
JP4134155B2 (ja) 発光装置
JP4146450B2 (ja) 発光装置
JP4888225B2 (ja) バリスタ及び発光装置
JP4364865B2 (ja) 電子部品
US7791449B2 (en) Varistor and light-emitting apparatus
US7688177B2 (en) Varistor and light-emitting apparatus
JP5034723B2 (ja) サージ吸収素子及び発光装置
JP4978302B2 (ja) バリスタ及び発光装置
JP4730205B2 (ja) 集合基板
JP2007207927A (ja) バリスタ及び発光装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees