JP4364865B2 - 電子部品 - Google Patents

Description

本発明は、電子部品に関する。

この種の発光装置として、電子素子と、当該電子素子に電気的に接続されたバリスタとを備えたものが知られている（例えば、特許文献１参照）。特許文献１に記載された発光装置では、電子素子としての半導体発光素子にバリスタが並列接続されており、半導体発光素子はバリスタによってＥＳＤ（Electrostatic Discharge：静電気放電）サージから保護されている。
特開２００１−１５８１５号公報

ところで、電子素子には、半導体発光素子やＦＥＴ(FieldEffect Transistor：電界効果トランジスタ)等のように、その動作中に熱を発するものがある。電子素子が高温になると、素子自身の特性劣化を招き、その動作に影響が出る。このため、発生した熱を効率よく放散させる必要がある。

本発明は、電子素子において発生した熱を効率よく放散することが可能な電子部品を提供することを目的とする。

本発明に係る電子部品は、積層型チップバリスタと、電子素子と、熱伝導体とを備えており、積層型チップバリスタが、電圧非直線特性を発現するバリスタ層と、当該バリスタ層を挟むように対向配置される複数の内部電極とを有する積層体と、積層体の外表面のうち複数の内部電極の対向方向に平行な方向に伸びる一の外表面に形成されると共に、複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有し、電子素子が、上記一の外表面上に配されると共に、複数の外部電極のうち対応する外部電極に接続され、熱伝導体が、積層体の外表面のうち上記一の外表面以外の外表面に熱的に接続されている。

本発明に係る電子部品では、積層型チップバリスタが電子素子に接続する外部電極と当該外部電極に接続する内部電極とを有するので、電子素子において発生した熱は、主として、外部電極及び内部電極を通して積層型チップバリスタに伝わる。積層型チップバリスタに伝わった熱は、該積層型チップバリスタの上記外表面と熱的に接続された熱伝導体を通して放散されることとなる。この結果、電子素子において発生した熱の放熱パスが拡がり、電子素子において発生した熱を効率よく放散することができる。

本発明者等の調査研究の結果、バリスタ層と当該バリスタ層を挟むように対向配置される複数の内部電極とを有する積層体の熱伝導率に関して、以下の事実が新たに判明した。上記積層体では、複数の内部電極の対向方向での熱伝導率よりも、該対向方向に直交する方向での熱伝導率が大きい。これは、各内部電極が、複数の内部電極の対向方向に直交する方向に伸びていることに起因するものと推測され、内部電極に平行な方向に熱が伝わり易い。従って、積層体の外表面のうち複数の内部電極の対向方向に平行な方向に伸びる外表面が、積層体の外表面のうち複数の内部電極の対向方向に交差する方向に伸びる外表面よりも多く熱を放散する。

かかる事実を踏まえ、好ましくは、熱伝導体と熱的に接続される積層体の外表面が、積層体の外表面のうち複数の内部電極の対向方向に平行な方向に伸びている。この場合、電子素子において発生した熱をより一層効率よく放散することができる。

好ましくは、熱伝導体と熱的に接続される積層体の外表面が、積層体の外表面のうち上記一の外表面に交差する方向に伸びており、積層体の外表面のうち上記一の外表面に交差する方向に伸びるすべての外表面が、熱伝導体と熱的に接続されている。この場合、積層型チップバリスタ（積層体）と熱伝導体とが熱的に接続される面積が比較的大きくなり、電子素子において発生した熱をより一層効率よく放散することができる。

好ましくは、熱伝導体が、積層体の外表面のうち複数の内部電極の対向方向に平行な方向に伸びる外表面に対向する部分と、積層体の外表面のうち複数の内部電極の対向方向に交差する方向に伸びる外表面に対向する部分と、を含み、複数の内部電極の対向方向に平行な方向に伸びる外表面に対向する部分における複数の内部電極の対向方向に平行な方向での幅が、複数の内部電極の対向方向に交差する方向に伸びる外表面に対向する部分における複数の内部電極の対向方向に交差する方向での幅よりも大きく設定されている。

上述したように、積層体の外表面のうち複数の内部電極の対向方向に平行な方向に伸びる外表面が、積層体の外表面のうち複数の内部電極の対向方向に交差する方向に伸びる外表面よりも多く熱を放散する。従って、複数の内部電極の対向方向に平行な方向に伸びる外表面に対向する部分における複数の内部電極の対向方向に平行な方向での幅が、積層体の外表面のうち複数の内部電極の対向方向に交差する方向に伸びる外表面に対向する部分における複数の内部電極の対向方向に交差する方向での幅よりも大きく設定されているので、熱をより多く放散する外表面に対向して熱的に接続される上記部分の熱容量が比較的大きくなる。また、熱の放散が比較的小さい外表面に対向して熱的に接続される上記部分における複数の内部電極の対向方向に交差する方向での幅が小さく、複数の内部電極の対向方向に交差する方向での熱伝導体の長さが比較的短くなる。これらの結果、熱の放散効果の低下を抑制しつつ、電子部品の小型化を図ることができる。また、熱の放散方向のばらつきも小さくすることができる。

好ましくは、熱伝導体が、少なくとも２つの部材からなり、該各部材間に間隙が形成されている。この場合、積層型チップバリスタ（積層体）の形状や熱伝導体の形状の公差を各部材間に形成される間隙が吸収し、積層型チップバリスタ（積層体）と熱伝導体との熱結合が良好となる。この結果、電子素子において発生した熱をより一層効率よく放散することができる。

好ましくは、電子素子が、積層型チップバリスタと並列接続される半導体発光素子である。この場合、半導体発光素子において発生した熱を効率よく放散することができる。また、積層型チップバリスタと半導体発光素子とが並列接続されるので、半導体発光素子をＥＳＤサージから保護することができる。

好ましくは、バリスタ層が、ＺｎＯを主成分とする。ＺｎＯは、放熱基板として通常用いられるアルミナ等と同等程度の熱伝導率を有しており、比較的良好な熱伝導率を有する。したがって、内部電極からの熱の放散がバリスタ層により阻害されるのを抑制することができる。

本発明によれば、電子素子において発生した熱を効率よく放散することが可能な電子装置を提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
図１〜図４を参照して、第１実施形態に係る電子部品ＥＣ１の構成を説明する。図１は、第１実施形態に係る電子部品を示す上面図である。図２は、第１実施形態に係る電子部品の断面構成を説明するための図である。図３は、第１実施形態に係る電子部品に含まれる積層型チップバリスタを示す斜視図である。図４は、第１実施形態に係る電子部品に含まれる積層型チップバリスタを示す平面図である。

電子部品ＥＣ１は、図１及び図２に示されるように、電子機器としての半導体発光素子１と、積層型チップバリスタ１１と、熱伝導体としてのヒートシンク５１とを備える。半導体発光素子１は、積層型チップバリスタ１１上に配されている。

まず、積層型チップバリスタ１１の構成について説明する。積層型チップバリスタ１１は、図３及び図４にも示されるように、略直方体形状とされたバリスタ素体２１と、複数（本実施形態においては、一対）の外部電極２８，２９とを備える。一対の外部電極２８，２９は、バリスタ素体２１の一方の主面（外表面）２２にそれぞれ形成されている。バリスタ素体２１は、例えば、縦が０．８ｍｍ程度に設定され、横が１．０ｍｍ程度に設定され、厚みが０．３ｍｍ程度に設定されている。外部電極２８は、積層型チップバリスタ１１の入力端子電極及び半導体発光素子１に電気的に接続されるパッド電極として機能する。外部電極２９は、積層型チップバリスタ１１の出力端子電極及び半導体発光素子１に電気的に接続されるパッド電極として機能する。

バリスタ素体２１は、電圧非直線特性（以下、「バリスタ特性」と称する）を発現する複数のバリスタ層と、それぞれ複数の第１の内部電極３１及び第２の内部電極４１とが積層された積層体として構成されている。第１の内部電極３１と第２の内部電極４１とは、バリスタ素体２１内においてバリスタ層の積層方向（以下、単に「積層方向」と称する。）に沿ってそれぞれ交互に配置されている。第１の内部電極３１と第２の内部電極４１とは、互いの間に少なくとも一層のバリスタ層を挟むように対向配置されている。バリスタ素体２１の一対の主面（外表面）２２，２３は、バリスタ層の積層方向に平行な方向及びバリスタ層に平行な方向に伸びている。第１の内部電極３１と第２の内部電極４１とは、バリスタ層の積層方向に沿って併置されている。実際の積層型チップバリスタ１１では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。

バリスタ素体２１は、一対の主面２２，２３と、一対の主面２２，２３に交差する（本実施形態においては、直交する）方向に伸びる４つの側面（外表面）２４，２５，２６，２７とを有している。一対の主面２２，２３及び対向する一対の側面２４，２５は、第１の内部電極３１と第２の内部電極４１との対向方向に平行な方向に伸びている。すなわち、一対の主面２２，２３及び一対の側面２４，２５と、第１の内部電極３１及び第２の内部電極４１とは、直交する。対向する一対の側面２６，２７は、第１の内部電極３１と第２の内部電極４１との対向方向に交差する方向に伸びている。すなわち、一対の側面２６，２７と、第１の内部電極３１及び第２の内部電極４１とは、平行である。

バリスタ層は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金
属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。これにより、バリスタ層における第１の内部電極３１と第２の内部電極４１とに重なる領域が、ＺｎＯを主成分とすると共にＰｒを含むこととなる。

本実施形態では、希土類金属として、Ｐｒを用いている。Ｐｒは、バリスタ特性を発現させるための材料となる。Ｐｒを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。バリスタ層におけるＺｎＯの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％である。バリスタ層の厚みは、例えば５〜６０μｍ程度である。

第１の内部電極３１は、第１の電極部分３３と、第２の電極部分３５とを含んでいる。第１の電極部分３３は、積層方向から見て、後述する第２の内部電極４１の第１の電極部分４３と互いに重なり合う。第１の電極部分３３は、略矩形状を呈している。第２の電極部分３５は、第１の電極部分３３から一方の主面２２に露出するように引き出されており、引き出し導体として機能する。第２の電極部分３５は、外部電極２８に物理的及び電気的に接続されている。第１の電極部分３３は、第２の電極部分３５を通して外部電極２８に電気的に接続されている。第２の電極部分３５は、第１の電極部分３３と一体に形成されている。

第２の内部電極４１は、第１の電極部分４３と、第２の電極部分４５とを含んでいる。第１の電極部分４３は、積層方向から見て、第１の内部電極３１の第１の電極部分３３と互いに重なり合う。第１の電極部分４３は、略矩形状を呈している。第２の電極部分４５は、第１の電極部分４３から一方の主面２２に露出するように引き出されており、引き出し導体として機能する。第２の電極部分４５は、外部電極２９に物理的及び電気的に接続されている。各第１の電極部分４３は、第２の電極部分４５を通して外部電極２９に電気的に接続されている。第２の電極部分４５は、第１の電極部分４３と一体に形成されている。

第１及び第２の内部電極３１，４１は導電材を含んでいる。第１及び第２の内部電極３１，４１に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。第１及び第２の内部電極３１，４１の厚みは、例えば０．５〜５μｍ程度である。

外部電極２８と外部電極２９とは、一方の主面２２上において、バリスタ層の積層方向に垂直且つ一方の主面２２に平行な方向に所定の間隔を有して配されている。外部電極２８，２９は、矩形状（本実施形態では、正方形状）を呈している。外部電極２８，２９は、例えば、各一辺の長さが３００μｍ程度に設定され、厚みが５μｍ程度に設定されている。

外部電極２８，２９は、例えば、印刷法あるいはめっき法により形成することができる。印刷法を用いる場合は、Ａｕ粒子あるいはＰｔ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合した導電性ペーストを用意し、当該導電性ペーストをバリスタ素体２１上に印刷し、焼付あるいは焼成することにより形成する。めっき法を用いる場合は、真空めっき法（真空蒸着法、スパッタリング法、イオンプレーティング法等）により、ＡｕあるいはＰｔを蒸着させることにより外部電極２８，２９を形成する。

第１の内部電極３１の第１の電極部分３３と第３の内部電極４１の第１の電極部分４３とは、上述したように、隣り合う第１の内部電極３１の第１の電極部分３３との間において互いに重なり合う。したがって、バリスタ層における第１の電極部分３３と第１の電極部分４３とに重なる領域がバリスタ特性を発現する領域として機能する。上述した構成を有する積層型チップバリスタ１１においては、第１の電極部分３３と、第１の電極部分４３と、バリスタ層における第１の電極部分３３及び第１の電極部分４３に重なる領域とにより、一つのバリスタ部が構成されることとなる。

続いて、図５及び図６を参照して、上述した構成を有する積層型チップバリスタ１１の製造過程について説明する。図５は、第１実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図６は、第１実施形態に係る積層型チップバリスタの製造過程を説明するための図である。

まず、バリスタ層を構成する主成分であるＺｎＯと、Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（ステップＳ１０１）。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。

このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（ステップＳ１０３）。

次に、グリーンシートに、第１及び第２の内部電極３１，４１に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（ステップＳ１０５）。第１及び第２の内部電極３１，４１に対応する電極部分は、Ｐｄ粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。

次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する（ステップＳ１０７）。こうして得られたシート積層体をチップ単位に切断して、分割された複数のグリーン体ＧＬ１（図６参照）を得る（ステップＳ１０９）。得られたグリーン体ＧＬ１では、第１の内部電極３１に対応する電極部分ＥＬ１が形成されたグリーンシートＧＳ１と、第２の内部電極４１に対応する電極部分ＥＬ２が形成されたグリーンシートＧＳ２と、電極部分ＥＬ１，ＥＬ２が形成されていないグリーンシートＧＳ３とが順次積層されている。グリーンシートＧＳ１とグリーンシートＧＳ２との間に位置するグリーンシートＧＳ３は、複数枚積層してもよく、また、無くてもよい。

次に、グリーン体ＧＬ１に、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、８５０〜１４００℃、０．５〜８時間程度の焼成を行い（ステップＳ１１１）、バリスタ素体２１を得る。この焼成によって、グリーン体ＧＬ１におけるグリーンシートＧＳ１〜ＧＳ３はバリスタ層となる。電極部分ＥＬ１は、第１の内部電極３１となる。電極部分ＥＬ２は、第２の内部電極４１となる。

次に、バリスタ素体２１の外表面に、外部電極２８，２９を形成する（ステップＳ１１３）。まず、バリスタ素体２１の外表面に、外部電極２８，２９用の導電性ペーストを付与する。ここでは、バリスタ素体２１の一方の主面上に、対応する電極部分ＥＬ１，ＥＬ２に接するように導電性ペーストをスクリーン印刷工法にて印刷することにより、外部電極２８，２９に対応する電極部分を形成する。その後に、外部電極２８，２９に対応する電極部分が形成されたバリスタ素体２１を、所望の温度（５００〜８５０℃）にて熱処理（例えば、焼付けや焼成等）する。これにより、バリスタ素体２１の外表面に、外部電極２８，２９が形成されることとなる。

以上の過程により、積層型チップバリスタ１１が得られることとなる。なお、焼成後に、バリスタ素体２１の表面からアルカリ金属（例えば、Ｌｉ、Ｎａ等）を拡散させてもよい。

再び図１及び図２を参照して、半導体発光素子１及びヒートシンク５１の構成について説明する。

半導体発光素子１は、ＧａＮ（窒化ガリウム）系半導体の発光ダイオード（ＬＥＤ：Light-Emitting Diode）であり、基板２と、当該基板２上に形成された層構造体ＬＳとを備えている。ＧａＮ系の半導体ＬＥＤは、周知であり、その説明を簡略化する。基板２は、サファイアからなる光学的に透明且つ電気絶縁性を有する基板である。層構造体ＬＳは、積層された、ｎ型（第１導電型）の半導体領域３と、発光層４と、ｐ型（第２導電型）の半導体領域５とを含んでいる。半導体発光素子１は、ｎ型の半導体領域３とｐ型の半導体領域５との間に印加される電圧に応じて発光する。

ｎ型の半導体領域３は、ｎ型の窒化物半導体を含んで構成されている。本実施形態では、ｎ型の半導体領域３は、基板２上にＧａＮがエピタキシャル成長されて成り、例えばＳｉといったｎ型ドーパントが添加されてｎ型の導電性を有している。また、ｎ型の半導体領域３は、発光層４よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、ｎ型の半導体領域３は、発光層４に対して下部クラッドとしての役割を果たす。

発光層４は、ｎ型の半導体領域３上に形成され、ｎ型の半導体領域３及びｐ型の半導体領域５から供給されたキャリア（電子及び正孔）が再結合することにより発光領域において光を発生する。発光層４は、例えば、障壁層と井戸層とが複数周期にわたって交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造とすることができる。この場合、障壁層及び井戸層がＩｎＧａＮからなり、Ｉｎ（インジウム）の組成を適宜選択することによって障壁層のバンドギャップが井戸層のバンドギャップより大きくなるように構成される。発光領域は、発光層４において、キャリアが注入される領域に生じる。

ｐ型の半導体領域５は、ｐ型の窒化物半導体を含んで構成されている。本実施形態では、ｐ型の半導体領域５は、発光層４上にＡｌＧａＮがエピタキシャル成長されて成り、例えばＭｇといったｐ型ドーパントが添加されてｐ型の導電性を有している。また、ｐ型の半導体領域５は、発光層４よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、ｐ型の半導体領域５は、発光層４に対して上部クラッドとしての役割を果たす。

ｎ型の半導体領域３上には、カソード電極６が形成されている。カソード電極６は、導電性材料からなり、ｎ型の半導体領域３との間にオーミック接触が実現されている。ｐ型の半導体領域５上には、アノード電極７が形成されている。アノード電極７は、導電性材料からなり、ｐ型の半導体領域５との間にオーミック接触が実現されている。カソード電極６及びアノード電極７には、バンプ電極８が形成されている。

上述した構成の半導体発光素子１では、アノード電極７（バンプ電極８）とカソード電極６（バンプ電極８）との間に所定の電圧が印加されて電流が流れると、発光層４の発光領域において発光が生じることとなる。

半導体発光素子１は、一対の外部電極２８，２９にフリップチップ接続されている。すなわち、カソード電極６は、バンプ電極８を介して外部電極２９に電気的且つ物理的に接続されている。アノード電極７は、バンプ電極８を介して外部電極２８に電気的且つ物理的に接続されている。これにより、第１の電極部分３３と、第１の電極部分４３と、バリスタ層における第１の電極部分３３，４３に重なる領域とにより構成されるバリスタ部が半導体発光素子１に並列接続されることとなる。

ヒートシンク５１は、第１のヒートシンク５３と、第２のヒートシンク５７とを有している。第１のヒートシンク５３及び第２のヒートシンク５７は、熱伝導性に極めて優れた金属材料（例えば、銅、アルミ等）からなる部材である。積層型チップバリスタ１１は、ヒートシンク５１上に配されており、該ヒートシンク５１と熱的に結合している。

第１のヒートシンク５３は、バリスタ素体２１の主面２３に対向する面を有する第１の部分５３ａと、バリスタ素体２１の側面２４に対向する面を有する第２の部分５３ｂとを含んでいる。第１の部分５３ａと第２の部分５３ｂとは一体に形成されている。第２の部分５３ｂ上には、絶縁層５４を介してパッド電極５５が形成されている。第１のヒートシンク５３は、バリスタ素体２１の主面２３に対向する面がパッド電極５５が形成された面よりも低くされた段付き形状とされている。第１の部分５３ａと第２の部分５３ｂとは別体に形成されていてもよい。また、第２の部分５３ｂが電気絶縁材料からなる場合は、絶縁層５４を設ける必要はない。

第２のヒートシンク５７は、バリスタ素体２１の主面２３に対向する面を有する第１の部分５７ａと、バリスタ素体２１の側面２５に対向する面を有する第２の部分５７ｂとを含んでいる。第１の部分５７ａと第２の部分５７ｂとは一体に形成されている。第２の部分５７ｂ上には、絶縁層５８を介してパッド電極５９が形成されている。第２のヒートシンク５７は、バリスタ素体２１の主面２３に対向する面がパッド電極５９が形成された面よりも低くされた段付き形状とされている。第１の部分５７ａと第２の部分５７ｂとは別体に形成されていてもよい。また、第２の部分５７ｂが電気絶縁材料からなる場合は、絶縁層５８を設ける必要はない。

積層型チップバリスタ１１は、第１の部分５３ａとバリスタ素体２１の主面２３とが対向し且つ第２の部分５３ｂとバリスタ素体２１の側面２４とが対向するように、第１のヒートシンク５３に固定されている。これにより、バリスタ素体２１の主面２３は、第１のヒートシンク５３の第１の部分５３ａに熱的に接続されることとなる。また、バリスタ素体２１の側面２４は、第１のヒートシンク５３の第２の部分５３ｂに熱的に接続されることとなる。

積層型チップバリスタ１１は、第１の部分５７ａとバリスタ素体２１の主面２３とが対向し且つ第２の部分５７ｂとバリスタ素体２１の側面２５とが対向するように、第２のヒートシンク５７に固定されている。これにより、バリスタ素体２１の主面２３は、第２のヒートシンク５７の第１の部分５７ａに熱的に接続されることとなる。また、バリスタ素体２１の側面２５は、第２のヒートシンク５７の第２の部分５７ｂに熱的に接続されることとなる。

第１のヒートシンク５３の第１の部分５３ａと第２のヒートシンク５７の第１の部分５７ａとの間には、積層型チップバリスタ１１が固定された状態で、所定の間隙が形成されている。積層型チップバリスタ１１は、金錫合金（Ａｕ−Ｓｎ）はんだや接着剤（いずれも不図示）により、第１のヒートシンク５３及び第２のヒートシンク５７に固定されている。接着剤としては、積層型チップバリスタ１１と第１のヒートシンク５３との熱的な結合を阻害しないように、熱伝導性に優れた接着剤（例えば、エポキシ系樹脂の高熱伝導接着剤やシリコーン系樹脂の高熱伝導接着剤等）を用いることが好ましい。

パッド電極５５と積層型チップバリスタ１１の外部電極２８とは、ワイヤボンディングにより電気的に接続されている。パッド電極５９と積層型チップバリスタ１１の外部電極２９とは、ワイヤボンディングにより電気的に接続されている。パッド電極５５，５９は、図示しない電気回路に電気的に接続されている。

以上のように、本実施形態においては、積層型チップバリスタ１１が半導体発光素子１に接続する外部電極２８，２９と当該外部電極２８，２９に接続する第１及び第２の内部電極３１，４１とを有するので、半導体発光素子１において発生した熱は、主として、外部電極２８，２９及び第１及び第２の内部電極３１，４１を通して積層型チップバリスタ１１に伝わる。積層型チップバリスタ１１に伝わった熱は、該積層型チップバリスタ１１（バリスタ素体２１）の主面２３及び側面２４，２５と熱的に接続されたヒートシンク５１（第１のヒートシンク５３及び第２のヒートシンク５７）を通して放散されることとなる。この結果、半導体発光素子１において発生した熱の放熱パスが拡がり、半導体発光素子１において発生した熱を効率よく放散することができる。

ところで、バリスタ素体２１では、第１及び第２の内部電極３１，４１の対向方向での熱伝導率よりも、該対向方向に直交する方向での熱伝導率が大きい。これは、各内部電極３１，４１が、第１及び第２の内部電極３１，４１の対向方向に直交する方向に伸びていることに起因するものと推測され、第１及び第２の内部電極３１，４１に平行な方向に熱が伝わり易い。従って、バリスタ素体２１の主面２３及び側面２４，２５が、バリスタ素体２１の側面２６，２７よりも多く熱を放散する。本実施形態では、比較的多くの熱を放散する主面２３及び側面２４，２５がヒートシンク５１に熱的に接続されているので、半導体発光素子１において発生した熱をより一層効率よく放散することができる。

本実施形態において、バリスタ層がＺｎＯを主成分としている。ＺｎＯは、放熱基板として通常用いられるアルミナ等と同等程度の熱伝導率を有しており、比較的良好な熱伝導率を有する。したがって、第１及び第２の内部電極３１，４１からの熱の放散がバリスタ層により阻害されるのを抑制することができる。

本実施形態において、ヒートシンク５１が、第１のヒートシンク５３と第２のヒートシンク５７とからなり、第１のヒートシンク５３と第２のヒートシンク５７との間に間隙が形成されている。これにより、積層型チップバリスタ１１（バリスタ素体２１）の形状やヒートシンク５１の形状の公差を各第１のヒートシンク５３及び第２のヒートシンク５７間に形成される間隙が吸収し、積層型チップバリスタ１１（バリスタ素体２１）とヒートシンク５１との熱結合が良好となる。この結果、半導体発光素子１において発生した熱をより一層効率よく放散することができる。

本実施形態においては、半導体発光素子１が、積層型チップバリスタ１１と並列接続されるので、半導体発光素子１をＥＳＤサージから保護することができる。

本実施形態においては、半導体発光素子１がフリップチップボンディングにより接続された外部電極２８，２９と、パッド電極５５，５９とがワイヤボンディングにより接続されているので、直流的な電流は、主として、パッド電極５５，５９及び外部電極２８，２９を通して半導体発光素子１を流れることとなり、積層型チップバリスタ１１に流れ難い。このため、積層型チップバリスタ１１の第１及び第２の内部電極３１，４１の抵抗に起因する発熱は、極めて小さい。

続いて、図７〜図１０を参照して、上記第１実施形態の変形例を説明する。図７及び図９は、第１実施形態の変形例に係る電子部品を示す上面図である。図８及び図１０は、第１実施形態の変形例に係る電子部品の断面構成を説明するための図である。

図７及び図８に示される変形例は、半導体発光素子１のカソード電極６及びアノード電極７が、対応する外部電極２８，２９にワイヤボンディングにより電気的に接続される点で、上記第１実施形態と相違する。本変形例では、半導体発光素子１は外部電極２８上に固定されている。これにより、半導体発光素子１は、主として、外部電極２８に熱的に接続されることとなる。

図７及び図８に示される変形例においては、半導体発光素子１において発生した熱は、主として、外部電極２８及び内部電極３１を通して積層型チップバリスタ１１に伝わる。積層型チップバリスタ１１に伝わった熱は、該積層型チップバリスタ１１（バリスタ素体２１）の主面２３及び側面２４，２５と熱的に接続されたヒートシンク５１（第１のヒートシンク５３及び第２のヒートシンク５７）を通して放散されることとなる。この結果、半導体発光素子１において発生した熱の放熱パスが拡がり、半導体発光素子１において発生した熱を効率よく放散することができる。

図９及び図１０に示される変形例は、半導体発光素子１の構成に関して、上記第１実施形態と相違する。

半導体発光素子１は、ＺｎＯ系半導体の発光ダイオードである。半導体発光素子１は略直方体形状とされており、順に、ｎ−ＺｎＯ透明電極層６１と、ｎ−ＺｎＯ基板６２と、ｎ−ＺｎＯ層６３と、発光層６４と、ｐ−ＺｎＯ層６５と、を備えている。尚、本実施形態では、ＺｎＯ系半導体の発光ダイオードを用いているけれども、ＧａＮ系半導体の発光ダイオードを用いてもよい。その場合には、基板もＧａＮ系のものが用いられる。また、ＧａＮとＺｎＯとは、格子定数及びその熱膨張係数が近接しているので、例えばＺｎＯ系の基板にＧａＮ系の半導体層を形成してもよい。

半導体発光素子１は、ｎ−ＺｎＯ基板６２に対してエピタキシャル成長によって、一方の主面にはｎ型の半導体領域であるｎ−ＺｎＯ透明電極層６１が、他方の主面にはｎ型の半導体領域であるｎ−ＺｎＯ層６３、発光層６４、及びｐ型の半導体領域であるｐ−ＺｎＯ層６５が形成される。ｎ−ＺｎＯ基板６２は、導電性を有する透明な基板である。

発光層６４は、ｎ型の半導体領域であるｎ−ＺｎＯ層６３上に形成され、ｎ−ＺｎＯ層６３及びｐ−ＺｎＯ層６５から供給されたキャリア（電子及び正孔）が再結合することにより発光領域において光を発生する。発光層６４は、例えば、ＺｎＯのＳＱＷ構造とすることができる。発光領域は、発光層６４において、キャリアが注入される領域に生じる。

半導体発光素子１は、ｐ−ＺｎＯ層６５が積層型チップバリスタ１１の外部電極２８上に固定されている。これにより、ｐ−ＺｎＯ層６５が外部電極２８と電気的に接続されることとなる。半導体発光素子１のｎ−ＺｎＯ透明電極層６１上にはパッド電極６６が形成されている。各パッド電極６６は、積層型チップバリスタ１１の外部電極２９にワイヤボンディングによって電気的に接続されている。従って、ｐ型の半導体領域であるｐ−ＺｎＯ層６５と、ｎ型の半導体領域であるｎ−ＺｎＯ層６３との間に電圧を印加することができ、その印加される電圧に応じて半導体発光素子１が発光する。

図９及び図１０に示される変形例においても、半導体発光素子１において発生した熱は、主として、外部電極２８及び内部電極３１を通して積層型チップバリスタ１１に伝わる。積層型チップバリスタ１１に伝わった熱は、該積層型チップバリスタ１１（バリスタ素体２１）の主面２３及び側面２４，２５と熱的に接続されたヒートシンク５１（第１のヒートシンク５３及び第２のヒートシンク５７）を通して放散されることとなる。この結果、半導体発光素子１において発生した熱の放熱パスが拡がり、半導体発光素子１において発生した熱を効率よく放散することができる。

（第２実施形態）
図１１及び図１２を参照して、第２実施形態に係る電子部品ＥＣ２の構成を説明する。図１１は、第２実施形態に係る電子部品を示す上面図である。図１２は、第２実施形態に係る電子部品の断面構成を説明するための図である。第２実施形態に係る電子部品ＥＣ２は、ヒートシンク５１の構成の点で、第１実施形態に係る電子部品ＥＣ１と相違する。

電子部品ＥＣ２は、図１１及び図１２に示されるように、半導体発光素子１と、積層型チップバリスタ１１と、ヒートシンク５１とを備える。

ヒートシンク５１は、第１のヒートシンク７１と、第２のヒートシンク７３と、第３のヒートシンク７５と、第４のヒートシンク７７とを有している。第１のヒートシンク７１、第２のヒートシンク７３、第３のヒートシンク７５、及び第４のヒートシンク７７は、熱伝導性に極めて優れた金属材料（例えば、銅、アルミ等）からなる部材である。

第１のヒートシンク７１は、図１７にも示されるように、バリスタ素体２１の主面２３に対向する面を有する第１の部分７１ａと、バリスタ素体２１の側面２４，２６に対向する面を有する第２の部分７１ｂとを含んでいる。第１の部分７１ａと第２の部分７１ｂとは一体に形成されている。第２の部分７１ｂ上には、絶縁層５４を介してパッド電極５５が形成されている。第１のヒートシンク７１は、バリスタ素体２１の主面２３に対向する面がパッド電極５５が形成された面よりも低くされた段付き形状とされている。第１の部分７１ａと第２の部分７１ｂとは別体に形成されていてもよい。また、第２の部分７１ｂが電気絶縁材料からなる場合は、絶縁層５４を設ける必要はない。

第２の部分７１ｂは、側面２４に対向する部分７２ａと、側面２６に対向する部分７２ｂとを含んでいる。側面２４に対向する部分７２ａにおける第１及び第２の内部電極３１，４１の対向方向に平行な方向での幅Ｗ１が、側面２６に対向する部分７２ｂにおける第１及び第２の内部電極３１，４１の対向方向に交差する方向での幅Ｗ２よりも大きく設定されている。

第２のヒートシンク７３は、第１のヒートシンク７１と同様に、バリスタ素体２１の主面２３に対向する面を有する第１の部分７３ａと、バリスタ素体２１の側面２４，２７に対向する面を有する第２の部分７３ｂとを含んでいる。第１の部分７３ａと第２の部分７３ｂとは一体に形成されている。第２の部分７３ｂ上には、絶縁層５４を介してパッド電極５５が形成されている。第２のヒートシンク７３は、第１のヒートシンク７１と同様に、バリスタ素体２１の主面２３に対向する面がパッド電極５５が形成された面よりも低くされた段付き形状とされている。第１の部分７３ａと第２の部分７３ｂとは別体に形成されていてもよい。また、第２の部分７３ｂが電気絶縁材料からなる場合は、絶縁層５４を設ける必要はない。

第２の部分７３ｂは、側面２４に対向する部分７４ａと、側面２７に対向する部分７４ｂとを含んでいる。側面２４に対向する部分７４ａにおける第１及び第２の内部電極３１，４１の対向方向に平行な方向での幅Ｗ３が、側面２６に対向する部分７４ｂにおける第１及び第２の内部電極３１，４１の対向方向に交差する方向での幅Ｗ４よりも大きく設定されている。

第３のヒートシンク７５は、第１のヒートシンク７１と同様に、バリスタ素体２１の主面２３に対向する面を有する第１の部分７５ａと、バリスタ素体２１の側面２５，２６に対向する面を有する第２の部分７５ｂとを含んでいる。第１の部分７５ａと第２の部分７５ｂとは一体に形成されている。第２の部分７５ｂ上には、絶縁層５８を介してパッド電極５９が形成されている。第３のヒートシンク７５は、第１及び第２のヒートシンク７１，７３と同様に、バリスタ素体２１の主面２３に対向する面がパッド電極５９が形成された面よりも低くされた段付き形状とされている。第１の部分７５ａと第２の部分７５ｂとは別体に形成されていてもよい。また、第２の部分７５ｂが電気絶縁材料からなる場合は、絶縁層５８を設ける必要はない。

第２の部分７５ｂは、側面２５に対向する部分７６ａと、側面２６に対向する部分７６ｂとを含んでいる。側面２４に対向する部分７６ａにおける第１及び第２の内部電極３１，４１の対向方向に平行な方向での幅Ｗ５が、側面２６に対向する部分７６ｂにおける第１及び第２の内部電極３１，４１の対向方向に交差する方向での幅Ｗ６よりも大きく設定されている。

第４のヒートシンク７７は、第１のヒートシンク７１と同様に、バリスタ素体２１の主面２３に対向する面を有する第１の部分７７ａと、バリスタ素体２１の側面２５，２７に対向する面を有する第２の部分７７ｂとを含んでいる。第１の部分７７ａと第２の部分７７ｂとは一体に形成されている。第２の部分７７ｂ上には、絶縁層５８を介してパッド電極５９が形成されている。第４のヒートシンク７７は、第１〜第３のヒートシンク７１，７３，７５と同様に、バリスタ素体２１の主面２３に対向する面がパッド電極５９が形成された面よりも低くされた段付き形状とされている。第１の部分７７ａと第２の部分７７ｂとは別体に形成されていてもよい。また、第２の部分７７ｂが電気絶縁材料からなる場合は、絶縁層５８を設ける必要はない。

第２の部分７７ｂは、側面２５に対向する部分７８ａと、側面２７に対向する部分７８ｂとを含んでいる。側面２４に対向する部分７８ａにおける第１及び第２の内部電極３１，４１の対向方向に平行な方向での幅Ｗ７が、側面２６に対向する部分７８ｂにおける第１及び第２の内部電極３１，４１の対向方向に交差する方向での幅Ｗ８よりも大きく設定されている。

積層型チップバリスタ１１は、第１の部分７１ａとバリスタ素体２１の主面２３とが対向し且つ第２の部分７１ｂとバリスタ素体２１の側面２４，２６とが対向するように、第１のヒートシンク７１に固定されている。これにより、バリスタ素体２１の主面２３は、第１のヒートシンク７１の第１の部分７１ａに熱的に接続されることとなる。また、バリスタ素体２１の側面２４，２６は、第１のヒートシンク７１の第２の部分７１ｂに熱的に接続されることとなる。

積層型チップバリスタ１１は、第１の部分７３ａとバリスタ素体２１の主面２３とが対向し且つ第２の部分７３ｂとバリスタ素体２１の側面２４，２７とが対向するように、第２のヒートシンク７３に固定されている。これにより、バリスタ素体２１の主面２３は、第２のヒートシンク７３の第１の部分７３ａに熱的に接続されることとなる。また、バリスタ素体２１の側面２４，２７は、第２のヒートシンク７３の第２の部分７３ｂに熱的に接続されることとなる。

積層型チップバリスタ１１は、第１の部分７５ａとバリスタ素体２１の主面２３とが対向し且つ第２の部分７５ｂとバリスタ素体２１の側面２５，２６とが対向するように、第３のヒートシンク７５に固定されている。これにより、バリスタ素体２１の主面２３は、第３のヒートシンク７５の第１の部分７５ａに熱的に接続されることとなる。また、バリスタ素体２１の側面２５，２６は、第３のヒートシンク７５の第２の部分７５ｂに熱的に接続されることとなる。

積層型チップバリスタ１１は、第１の部分７７ａとバリスタ素体２１の主面２３とが対向し且つ第２の部分７７ｂとバリスタ素体２１の側面２５，２７とが対向するように、第４のヒートシンク７７に固定されている。これにより、バリスタ素体２１の主面２３は、第４のヒートシンク７７の第１の部分７７ａに熱的に接続されることとなる。また、バリスタ素体２１の側面２５，２７は、第４のヒートシンク７７の第２の部分７７ｂに熱的に接続されることとなる。

各ヒートシンク７１，７３，７５，７７の間には、積層型チップバリスタ１１が固定された状態で、所定の間隙が形成されている。積層型チップバリスタ１１は、第１実施形態と同じく、接着剤（不図示）により、各ヒートシンク７１，７３，７５，７７に固定されている。

以上のように、本実施形態においては、積層型チップバリスタ１１が半導体発光素子１に接続する外部電極２８，２９と当該外部電極２８，２９に接続する第１及び第２の内部電極３１，４１とを有するので、半導体発光素子１において発生した熱は、主として、外部電極２８，２９及び第１及び第２の内部電極３１，４１を通して積層型チップバリスタ１１に伝わる。積層型チップバリスタ１１に伝わった熱は、該積層型チップバリスタ１１（バリスタ素体２１）の主面２３及び側面２４〜２７と熱的に接続されたヒートシンク５１（第１〜第４のヒートシンク７１，７３，７５，７７）を通して放散されることとなる。この結果、半導体発光素子１において発生した熱の放熱パスが拡がり、半導体発光素子１において発生した熱を効率よく放散することができる。

また、上述したように、バリスタ素体２１の側面２４，２５が、バリスタ素体２１の側面２６，２７よりも多く熱を放散する。従って、側面２４，２５に対向する部分７２ａ，７４ａ，７６ａ，７８ａにおける第１及び第２の内部電極３１，４１の対向方向に平行な方向での幅が、側面２４，２５に対向する部分７２ａ，７４ａ，７６ａ，７８ａにおける第１及び第２の内部電極３１，４１の対向方向に平行な方向での幅が、側面２６，２７に対向する部分７２ｂ，７４ｂ，７６ｂ，７８ｂにおける第１及び第２の内部電極３１，４１の対向方向に交差する方向での幅よりも大きく設定されているので、熱をより多く放散する側面２４，２５に対向して熱的に接続される上記部分７２ａ，７４ａ，７６ａ，７８ａの熱容量が比較的大きくなる。また、熱の放散が比較的小さい側面２６，２７に対向して熱的に接続される上記部分７２ｂ，７４ｂ，７６ｂ，７８ｂにおける第１及び第２の内部電極３１，４１の対向方向に交差する方向での幅が小さく、第１及び第２の内部電極３１，４１の対向方向に交差する方向でのヒートシンク５１の長さが比較的短くなる。これらの結果、熱の放散効果の低下を抑制しつつ、電子部品ＥＣ２の小型化を図ることができる。また、熱の放散方向のばらつきも小さくすることができる。

本実施形態において、ヒートシンク５１が、第１〜第４のヒートシンク７１，７３，７５，７７からなり、各ヒートシンク７１，７３，７５，７７の間に間隙が形成されている。これにより、積層型チップバリスタ１１（バリスタ素体２１）の形状やヒートシンク５１の形状の公差を各ヒートシンク７１，７３，７５，７７間に形成される間隙が吸収し、積層型チップバリスタ１１（バリスタ素体２１）とヒートシンク５１との熱結合が良好となる。この結果、半導体発光素子１において発生した熱をより一層効率よく放散することができる。

続いて、図１３〜図１６を参照して、上記第２実施形態の変形例を説明する。図１３及び図１５は、第２実施形態の変形例に係る電子部品を示す上面図である。図１４及び図１６は、第２実施形態の変形例に係る電子部品の断面構成を説明するための図である。

図１３及び図１４に示される変形例は、半導体発光素子１のカソード電極６及びアノード電極７が、対応する外部電極２８，２９にワイヤボンディングにより電気的に接続される点で、上記第２実施形態と相違する。図１５及び図１６に示される変形例は、半導体発光素子１の構成に関して、上記第２実施形態と相違する。これらの変形例では、半導体発光素子１は外部電極２８上に固定されている。これにより、半導体発光素子１は、主として、外部電極２８に熱的に接続されることとなる。

図１３〜図１６に示される変形例においては、半導体発光素子１において発生した熱は、主として、外部電極２８及び内部電極３１を通して積層型チップバリスタ１１に伝わる。積層型チップバリスタ１１に伝わった熱は、該積層型チップバリスタ１１（バリスタ素体２１）の主面２３及び側面２４〜２７と熱的に接続されたヒートシンク５１（第１〜第４のヒートシンク７１，７３，７５，７７）を通して放散されることとなる。この結果、半導体発光素子１において発生した熱の放熱パスが拡がり、半導体発光素子１において発生した熱を効率よく放散することができる。

（第３実施形態）
図１８及び図１９を参照して、第３実施形態に係る電子部品ＥＣ３の構成を説明する。図１８は、第３実施形態に係る電子部品を示す上面図である。図１９は、第３実施形態に係る電子部品の断面構成を説明するための図である。第３実施形態に係る電子部品ＥＣ３は、ヒートシンク５１の構成の点で、第１及び第２実施形態に係る電子部品ＥＣ１，ＥＣ２と相違する。

電子部品ＥＣ３は、図１８及び図１９に示されるように、半導体発光素子１と、積層型チップバリスタ１１と、ヒートシンク５１とを備える。

ヒートシンク５１は、板形状とされている。積層型チップバリスタ１１は、ヒートシンク５１の一方の主面とバリスタ素体２１の主面２３とが対向するように、ヒートシンク５１に固定されている。これにより、バリスタ素体２１の主面２３は、ヒートシンク５１に熱的に接続されることとなる。

積層型チップバリスタ１１は、バリスタ素体２１と、複数（本実施形態においては、一対）の外部電極２８，２９とを備える。外部電極２８は、バリスタ素体２１の主面２２から側面２４にわたって形成されている。外部電極２９は、バリスタ素体２１の主面２２から側面２５にわたって形成されている。

外部電極２８とパッド電極５５とは、金錫合金はんだ等により、物理的且つ電気的に接続されている。外部電極２９とパッド電極５９とは、金錫合金はんだ等により、物理的且つ電気的に接続されている。これにより、外部電極２８，２９は、パッド電極５５，５９を通して、ヒートシンク５１と熱的に接続されることとなる。この場合、絶縁層５４，５８は、良好な熱伝導性を有する材料からなることが好ましい。

以上のように、本実施形態においては、積層型チップバリスタ１１が半導体発光素子１に接続する外部電極２８，２９と当該外部電極２８，２９に接続する第１及び第２の内部電極３１，４１とを有するので、半導体発光素子１において発生した熱は、外部電極２８，２９及び第１及び第２の内部電極３１，４１を通して積層型チップバリスタ１１に伝わる。積層型チップバリスタ１１に伝わった熱は、該積層型チップバリスタ１１（バリスタ素体２１）の主面２３と熱的に接続されたヒートシンク５１を通して放散されることとなる。また、半導体発光素子１において発生した熱は、外部電極２８，２９及びパッド電極５５，５９を通してヒートシンク５１に伝わり、放散されることとなる。これらの結果、半導体発光素子１において発生した熱の放熱パスが拡がり、半導体発光素子１において発生した熱を効率よく放散することができる。

続いて、図２０〜図２３を参照して、上記第３実施形態の変形例を説明する。図２０及び図２２は、第３実施形態の変形例に係る電子部品を示す上面図である。図２１及び図２３は、第３実施形態の変形例に係る電子部品の断面構成を説明するための図である。

図２０及び図２１に示される変形例は、半導体発光素子１のカソード電極６及びアノード電極７が、対応する外部電極２８，２９にワイヤボンディングにより電気的に接続される点で、上記第３実施形態と相違する。図２２及び図２３に示される変形例は、半導体発光素子１の構成に関して、上記第３実施形態と相違する。これらの変形例では、半導体発光素子１は外部電極２８上に固定されている。これにより、半導体発光素子１は、主として、外部電極２８に熱的に接続されることとなる。

図２０〜図２３に示される変形例においては、半導体発光素子１において発生した熱は、外部電極２８及び内部電極３１を通して積層型チップバリスタ１１に伝わる。積層型チップバリスタ１１に伝わった熱は、該積層型チップバリスタ１１（バリスタ素体２１）の主面２３と熱的に接続されたヒートシンク５１を通して放散されることとなる。また、半導体発光素子１において発生した熱は、外部電極２８及びパッド電極５９を通してヒートシンク５１に伝わり、放散されることとなる。これらの結果、半導体発光素子１において発生した熱の放熱パスが拡がり、半導体発光素子１において発生した熱を効率よく放散することができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

本実施形態においては、電子素子として半導体発光素子を用いた例を示しているが、これに限られない。本発明は、半導体発光素子以外にも、動作中に発熱する電子素子（例えば、ＦＥＴ、バイポーラトランジスタ等）に適用することができる。

本実施形態では、バリスタ素体２１が第１の内部電極３１及び第２の内部電極４１をそれぞれ複数ずつ含んでいるが、これに限られない。例えば、バリスタ素体２１が第１の内部電極３１及び第２の内部電極４１をそれぞれ一つずつ含んでいてもよい。

本実施形態では、半導体発光素子１としてＧａＮ系の半導体ＬＥＤやＺｎＯ系半導体の発光ダイオードを用いているが、これに限られない。半導体発光素子１として、例えば、ＧａＮ系以外の窒化物系半導体ＬＥＤ（例えば、ＩｎＧａＮＡｓ系の半導体ＬＥＤ等）や窒化物系以外の化合物半導体ＬＥＤやレーザーダイオード（ＬＤ：Laser Diode）を用いてもよい。

第１実施形態に係る電子部品を示す上面図である。 第１実施形態に係る電子部品の断面構成を説明するための図である。 第１実施形態に係る電子部品に含まれる積層型チップバリスタを示す斜視図である。 第１実施形態に係る電子部品に含まれる積層型チップバリスタを示す平面図である。 第１実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。 第１実施形態に係る積層型チップバリスタの製造過程を説明するための図である。 第１実施形態の変形例に係る電子部品を示す上面図である。 第１実施形態の変形例に係る電子部品の断面構成を説明するための図である。 第１実施形態の更なる変形例に係る電子部品を示す上面図である。 第１実施形態の更なる変形例に係る電子部品の断面構成を説明するための図である。 第２実施形態に係る電子部品を示す上面図である。 第２実施形態に係る電子部品の断面構成を説明するための図である。 第２実施形態の変形例に係る電子部品を示す上面図である。 第２実施形態の変形例に係る電子部品の断面構成を説明するための図である。 第２実施形態の更なる変形例に係る電子部品を示す上面図である。 第２実施形態の更なる変形例に係る電子部品の断面構成を説明するための図である。 第２実施形態に係る電子部品に含まれる第１のヒートシンクを示す斜視図である。 第３実施形態に係る電子部品を示す上面図である。 第３実施形態に係る電子部品の断面構成を説明するための図である。 第３実施形態の変形例に係る電子部品を示す上面図である。 第３実施形態の変形例に係る電子部品の断面構成を説明するための図である。 第３実施形態の更なる変形例に係る電子部品を示す上面図である。 第３実施形態の更なる変形例に係る電子部品の断面構成を説明するための図である。

符号の説明

１…半導体発光素子、１１…積層型チップバリスタ、２１…バリスタ素体、２２，２３…主面、２４〜２７…側面、２８，２９…外部電極、３１…第１の内部電極，４１…第２の内部電極、５１…ヒートシンク、５３…第１のヒートシンク、５７…第２のヒートシンク、７１…第１のヒートシンク、７２ａ…側面２４に対向する部分、７２ｂ…側面２６に対向する部分、７３…第３のヒートシンク、７４ａ…側面２４に対向する部分、７４ｂ…側面２７に対向する部分、７５…第３のヒートシンク、７６ａ…側面２５に対向する部分、７６ｂ…側面２６に対向する部分、７７…第４のヒートシンク、７８ａ…側面２５に対向する部分、７８ｂ…側面２７に対向する部分、ＥＣ１，ＥＣ２，ＥＣ３…電子部品。

Claims (5)

1. 積層型チップバリスタと、前記積層型チップバリスタと並列接続される半導体発光素子と、前記積層型チップバリスタが固定される熱伝導体とを備えており、
   前記積層型チップバリスタが、
   電圧非直線特性を発現し且つＺｎＯを主成分とするバリスタ層と、当該バリスタ層を挟むように対向配置される複数の内部電極とを有すると共に、前記複数の内部電極の対向方向に平行な方向に伸び且つ互いに対向する一対の主面と、前記複数の内部電極の対向方向に平行な方向に伸び且つ前記一対の主面と直交し互いに対向する一対の第１の側面と、前記一対の主面及び前記一対の第１の側面と直交し且つ互いに対向する一対の第２の側面とを有する積層体と、
   前記積層体の前記一対の主面のうち一方の主面に形成されると共に、前記複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有し、
   前記半導体発光素子が、前記一方の主面上に配されると共に、前記複数の外部電極のうち対応する外部電極に接続され、
   前記熱伝導体が、前記積層体の前記一対の主面のうち他方の主面に対向する面を有する第１の部分と、前記積層体の前記一対の第１の側面に対向する面を有する第２の部分とを含み、前記積層体の前記他方の主面に対向する前記第１の部分の前記面が前記第２の部分の上面よりも低くされた段付き形状とされ、
   前記熱伝導体の前記第２の部分の前記上面には、前記複数の外部電極のうち対応する外部電極にワイヤボンディングにより電気的に接続される複数のパッド電極が設けられており、
   前記積層体の前記他方の主面と当該他方の主面に対向する前記第１の部分の前記面とが熱的に接続され、
   前記積層体の前記一対の第１の側面と当該一対の第１の側面に対向する前記第２の部分の前記面とが熱的に接続されていることを特徴とする電子部品。
2. 前記熱伝導体は、前記第１の部分と前記第２の部分とをそれぞれ含む第１及び第２の熱伝導体からなり、
   前記第１及び第２の熱伝導体間に間隙が形成されていることを特徴とする請求項１に記載の電子部品。
3. 前記熱伝導体の前記第２の部分は、前記積層体の前記一対の第２の側面に対向する面を更に有しており、
   前記積層体の前記一対の第２の側面と当該一対の第２の側面に対向する前記第２の部分の前記面とが熱的に接続されていることを特徴とする請求項１に記載の電子部品。
4. 前記熱伝導体は、前記第１の部分と前記第２の部分とをそれぞれ含む第１〜第４の熱伝導体からなり、
   前記第１〜第４の熱伝導体間のそれぞれに間隙が形成されていることを特徴とする請求項３に記載の電子部品。
5. 前記熱伝導体の前記第２の部分では、前記一対の第１の側面に対向する部分における前記複数の内部電極の対向方向に交差する方向での幅が、前記一対の第２の側面に対向する部分における前記複数の内部電極の対向方向に平行な方向での幅よりも大きく設定されていることを特徴とする請求項３に記載の電子部品。
   
   

Images