JP4143144B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4143144B2 JP4143144B2 JP16414297A JP16414297A JP4143144B2 JP 4143144 B2 JP4143144 B2 JP 4143144B2 JP 16414297 A JP16414297 A JP 16414297A JP 16414297 A JP16414297 A JP 16414297A JP 4143144 B2 JP4143144 B2 JP 4143144B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- anodic oxide
- oxide film
- porous anodic
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタの製造方法に関するものであり、特に、液晶表示装置の画素スイッチング素子、或いは、データドライバ及びゲートドライバ等として用いる多結晶シリコン薄膜トランジスタ（ＴＦＴ）の陽極酸化膜の形成のためのゲート導電体構造に特徴のある薄膜トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置は小型・軽量・低消費電力であるため、ＯＡ端末やプロジェクター等に使用されたり、或いは、携帯可能性を利用して小型液晶テレビ等に使用されており、特に、高品質液晶表示装置用には、画素毎にスイッチング用のアクティブ素子を設けたアクティブマトリクス型液晶表示装置が用いられている。
【０００３】
この様なアクティブマトリクス型液晶表示装置においては、表示部における個々の画素をＴＦＴ等のアクティブ素子で動作させることによって、単純マトリクス型液晶表示装置の様な非選択時のクロストークを完全に排除することができ、優れた表示特性を示すことが可能になる。
【０００４】
なかでも、ＴＦＴを用いたアクティブマトリクス型液晶表示装置は、制御素子として駆動能力が高いので、ドライバ内蔵液晶表示装置や、高解像度・高精細液晶表示装置に適用され、特に多結晶シリコンはアモルファスシリコンに比べて移動度が高いので、高速動作に適しており、また、周辺回路を同時に形成することが可能である。
【０００５】
しかし、この様な多結晶シリコンＴＦＴに用いる多結晶シリコン膜は、単結晶シリコン膜に比べて結晶性が劣るため、単結晶シリコンＴＦＴと比較してオフ電流が高いという問題がある。
【０００６】
この様なオフ電流の問題を解決するために、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が採用されており、高不純物濃度のソース・ドレイン領域とチャネル領域との間に低不純物濃度のＬＤＤ領域を設けることによって、ＴＦＴのオフ状態の時のチャネル−ドレイン領域（ソース領域）間の電界を緩和して、リーク電流を低減しようというものである。
【０００７】
ここで、従来のＬＤＤ構造を有するＴＦＴの製造工程を、図４及び図５を参照して説明する。
図４（ａ）参照
まず、透明ガラス基板４１上に下地ＳｉＯ2 膜４２を介して多結晶シリコンパターン４３を設けたのち、ゲート絶縁膜となるＳｉＯ2 膜４４及びゲート電極となるＡｌ−ＳｃからなるＡｌ合金層４５を堆積させ、次いで、酒石酸＋エチレングリコールからなる溶液中でＡｌ合金層４５を陽極酸化して、その表面に孔が少なく緻密な保護陽極酸化膜４６を厚さ２０ｎｍ程度に形成する。
【０００８】
図４（ｂ）参照
次いで、レジストパターン４７をマスクとして、保護陽極酸化膜４６及びＡｌ合金層４５をウェット・エッチングして、ゲート電極４８、及び、ゲート電極４８に繋がるゲートバスライン（図示せず）を形成する。
【０００９】
なお、この工程において、ゲート電極４８の断面形状は、ほぼ垂直に近い角度にエッチングされると共に、薄い保護陽極酸化膜４６に庇状部が形成されるが、この庇状部は、次の多孔質陽極酸化膜の形成工程において、均一な陽極酸化膜を得るための障害となる。
【００１０】
図４（ｃ）参照
次いで、ウェット・エッチングにより薄い保護陽極酸化膜４６の庇状部を除去したのち、シュウ酸溶液中で再び陽極酸化することによりゲート電極４８の露出表面、即ち、側面に約１μｍの厚さのポーラスな多孔質陽極酸化膜４９を形成する。
【００１１】
図５（ｄ）参照
次いで、レジストパターン４７を除去したのち、再び、酒石酸＋エチレングリコールからなる溶液中でゲート電極４８を陽極酸化して、ゲート電極４８の側面及び上面に約１００ｎｍの厚さの無孔質陽極酸化膜５０を形成する。
【００１２】
図５（ｅ）参照
次いで、無孔質陽極酸化保護膜５０及び多孔質陽極酸化膜４９をマスクとして、エッチングガスとしてＣＨＦ3 を用いてＳｉＯ2 膜４４をドライ・エッチングすることによってゲート絶縁膜５１を形成すると共に、多結晶シリコンパターン４３を露出させる。
【００１３】
次いで、Ｃｒ混酸（ＣｒＯ3 ＋水＋リン酸＋硝酸＋酢酸）を用いてエッチングすることによって、ゲート電極４８の側壁に形成されている多孔質陽極酸化膜４９を選択的に除去して、除去部直下のゲート絶縁膜５１をＬＤＤマスク領域とする。
なお、この工程までは、ゲート電極４８に繋がるゲートバスラインは電源供給線と電気的に接続されている。
【００１４】
この多孔質陽極酸化膜４９の除去工程において、Ｃｒ混酸のエッチングレートは、多孔質陽極酸化膜に対しては約２５Å／秒であるのに対して、無孔質陽極酸化膜に対しては約６Å／秒であるので、保護陽極酸化膜４６も若干エッチングされると共に、多孔質陽極酸化膜４９のエッチング除去に伴ってリフトオフ的に除去され、両者の作用が共働して、保護陽極酸化膜４６が除去されることになる。
【００１５】
次いで、ゲートバスラインと電源供給線を電気的に切断したのち、Ｐ（リン）イオンを低加速エネルギーで高濃度に注入してソース・ドレイン領域５２を形成し、次いで、Ｐイオンを高加速エネルギーで低濃度に注入してＬＤＤ領域５３を形成する。
【００１６】
次いで、全面に層間絶縁膜として、エッチングストッパーとなる薄いＳｉＯ2 膜５４、及び、厚いＳｉＮ膜５５を合計の厚さが４００ｎｍ程度となるように堆積させたのち、パターニングすることによってソース・ドレイン領域５２及びゲート電極４８に対するコンタクトホールを形成したのち、Ｔｉ／Ａｌ／Ｔｉ膜からなる配線メタルを堆積させ、パターニングすることによってソース・ドレイン電極５６及びゲート引出電極（図示せず）を形成していた。
なお、画素スイッチング用ＴＦＴの場合には、ゲート引出電極は必要ない。
【００１７】
【発明が解決しようとする課題】
しかし、従来のＴＦＴの製造工程においては、多結晶シリコンパターン４３とゲート電極４８との段差部でかなりの確率でゲート電極４８に切れ込みや断線がが発生し、ＴＦＴ基板の信頼性が低下するという問題がある。
【００１８】
図６（ａ）及び（ｂ）参照
図６（ａ）及び（ｂ）は、ゲート電極４８の側部に設けた多孔質陽極酸化膜４９を除去したのちの平面構造を示す顕微鏡写真を模写したものであり、図から明らかなように、多結晶シリコンパターン４３とゲート電極４８との段差部で切れ込み部５７発生、この切れ込み部５７はほんの少し入り込むものから断線部５８の原因となるものまで程度はまちまちである。
【００１９】
図７（ａ）参照
図７（ａ）は、切れ込み部或いは断線部５８の近傍の断面構造を示す透過電子顕微鏡（ＴＥＭ）写真を模写したものであり、本来は１本に繋がっているゲート電極４８の中央に異常陽極酸化による多孔質陽極酸化膜４９が形成され、多孔質陽極酸化膜４９を除去した場合に、この多孔質陽極酸化膜４９を除去した部分が断線部５８或いは切れ込み部として観察される。
【００２０】
図７（ｂ）参照
図７（ｂ）は、切れ込み部５７の断面構造を示す透過電子顕微鏡（ＴＥＭ）写真を模写したものであり、多孔質陽極酸化膜４９を形成する工程において、図において、左側が異常に陽極酸化が進み厚い多孔質陽極酸化膜４９が形成されており、この厚い多孔質陽極酸化膜４９を除去した部分が切れ込み部５７として観察される。
【００２１】
この様な切れ込み部５７或いは断線部５８との発生原因としては、▲１▼レジストパターン４７の密着性が悪いので、陽極酸化処理のための電解液が上からしみ込むため、或いは、▲２▼ゲート電極４８の密着性が悪いため、下から電解液がしみ込むという２つの原因が考えられる。
【００２２】
しかし、図７（ｂ）において、破線で示す円内における多孔質陽極酸化膜４９の下部の密度が他の領域より低いことが観察され、この事実によって、多結晶シリコンパターン４３とゲート絶縁膜（図示せず）の段差部でゲート電極４８の下部にゲート絶縁膜との密着性或いは段差被覆性に起因した小さな穴があり、そこから陽極酸化処理のための電解液が進入して、陽極酸化が拡がり、異常陽極酸化が生ずるとの結論に至った。
【００２３】
したがって、本発明は、ゲート電極の密着性及び段差被覆性を改善して、切れ込み部或いは断線部の発生を防止することを目的とする。
【００２４】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）及び（ｂ）参照
（１）本発明は、薄膜トランジスタの製造方法において、絶縁性基板１上に設けた薄膜半導体層２上に、ゲート絶縁膜３を介してゲート絶縁膜３との密着性及び段差被覆性が良好で多孔質陽極酸化膜の形成が可能なＡｌとＴｉとの合金からなる第１の導電体層４、及び、多孔質陽極酸化膜７の形成が可能な第２の導電体層５を堆積させたのち、所定の形状にエッチングすることによりゲート電極を形成し、次いで、陽極酸化を施すことによって第１の導電体層４及び第２の導電体層５の側部に多孔質陽極酸化膜７を形成し、次いで、多孔質陽極酸化膜７と少なくとも第２の導電体層５との界面に無孔質陽極酸化膜８を形成したのち、多孔質陽極酸化膜７を除去する工程を有することを特徴とする。
【００２５】
この様に、ゲート絶縁膜３と、実効的にゲート電極となる第２の導電体層５との間に、ゲート絶縁膜３との密着性及び段差被覆性の良好な第１の導電体層４を介在させることにより、電解液がゲート絶縁膜３との界面からしみ込んで、不所望な陽極酸化が生ずることがなく、異常陽極酸化に伴う断線等を防止することができ、また、設計値通りの厚さの多孔質陽極酸化膜７を形成することができるので、設計値通りの長さのＬＤＤ領域を形成することができる。
特に、第１の導電体層４として、多孔質陽極酸化膜７の形成が可能なＡｌとＴｉとの合金を用いることにより、従来と全く同様な工程でＬＤＤ構造を有する薄膜トランジスタを製造することができる。
【００２６】
また、多孔質陽極酸化膜７を除去する前に、無孔質陽極酸化膜８を形成しているので、多孔質陽極酸化膜７を選択的に除去することができ、ゲート電極となる第２の導電体層５を不所望にエッチングすることがない。
【００３４】
（２）また、本発明は、上記（１）において、エッチングによりゲート電極を形成する前に、第２の導電体層５の表面に無孔質陽極酸化膜からなる保護膜６を形成することを特徴とする。
【００３５】
この様に、第２の導電体層５の表面に無孔質陽極酸化膜からなる保護膜６を形成することにより、レジストパターンとの密着性が改善され、第２の導電体層５とレジストパターンの界面から電解液がしみ込んで不所望な陽極酸化が行われることがない。
【００４０】
（３）また、本発明は、上記（１）または（２）において、多孔質陽極酸化膜７を除去する前に、多孔質陽極酸化膜７に整合するようにゲート絶縁膜３をエッチングすることを特徴とする。
【００４１】
この様に、多孔質陽極酸化膜７を除去する前に、多孔質陽極酸化膜７に整合するようにゲート絶縁膜３をエッチングすることにより、高不純物濃度ソース・ドレイン領域９を形成する際の加速エネルギーを、ＬＤＤ領域の形成の際の加速エネルギーより十分小さくすることができ、ＬＤＤ領域の境界を精度良く形成することができる。
【００４４】
【発明の実施の形態】
ここで、予め本発明の前提となる参考例の製造工程を、図２を参照して説明する。
図２（ａ）参照
まず、ＴＦＴ基板となる透明ガラス基板１１上に、減圧化学気相成長法（ＬＰＣＶＤ法）を用いて、厚さ１０〜２００ｎｍ、例えば、５０ｎｍのアモルファスシリコン層を堆積させたのち、酢酸Ｎｉ（酢酸ニッケル）を水に溶かした０．０１〜０．５ｗｔ％、例えば、０．１ｗｔ％のＮｉ塩水溶液をスピンコートしてアモルファスシリコン層に結晶核となるＮｉを添加し、次いで、４００〜６００℃、例えば、５５０℃の高温で、２〜２４時間、例えば、５時間アニールしたのち、レーザ照射を行い、多結晶シリコン層に変換する。
【００４５】
次いで、多結晶シリコン層を所定形状のレジストパターンをマスクとしてＣｌ2 ＋ＢＣｌ3 をエッチングガスとしたドライ・エッチングを施すことによって多結晶シリコンパターン１２を形成したのち、ＰＣＶＤ法によってゲート酸化膜となる厚さ５０〜２００ｎｍ、例えば、１５０ｎｍのＳｉＯ2 膜１３を堆積させ、次いで、スパッタリング法によってＳｉＯ2 膜１３と密着性及び段差被覆性（ステップカヴァレッジ）が良好な厚さ１０〜１００ｎｍ、例えば、３０ｎｍのＴｉ膜１４、及び、実効的にゲート電極となる厚さ１００〜５００ｎｍ、例えば、３００ｎｍのＡｌ−ＳｃからなるＡｌ合金層１５を堆積させる。
【００４６】
次いで、酒石酸＋エチレングリコール溶液中で陽極酸化することにより、厚さ１０〜５０ｎｍ、例えば、厚さ２０ｎｍの緻密で無孔質なＡｌ2 Ｏ3 からなる保護陽極酸化膜１６を形成したのち、レジストパターン１７をマスクとして、Ｃｒ混酸を用いて保護陽極酸化膜１６をエッチングし、次いで、ＢＣｌ3 ＋Ｃｌ2 ＋ＳｉＣｌ4 を用いたドライ・エッチングによってＴｉ膜１４及びＡｌ合金層１５を一度にエッチングする。
【００４７】
図２（ｂ）参照
次いで、シュウ酸水溶液中で陽極酸化を行い、レジストパターン１７で覆われていないＡｌ合金層１５の側部を厚さ０．１〜２．０μｍ、例えば、０．５μｍのポーラスな多孔質陽極酸化膜１８に変換すると共に、残存するＡｌ合金層１５をゲート電極１９とする。
【００４８】
次いで、レジストパターン１７を除去したのち、酒石酸＋エチレングリコール溶液中で陽極酸化を行うことにより、ゲート電極１９の側面及び上面に、厚さ２０〜５００ｎｍ、例えば、１００ｎｍの無孔質陽極酸化膜２０を形成する。
【００４９】
なお、この場合の無孔質陽極酸化膜２０の厚さは、１０〜１５Å／Ｖと、印加する電圧にほぼ比例するので、印加電圧を調整することによって膜厚の制御が可能になり、また、実際には、上述の図５（ｄ）の様な形状になる。
【００５０】
図２（ｃ）参照
次いで、多孔質陽極酸化膜２０及び保護陽極酸化膜１６をマスクとして、ＣＨＦ3 をエッチングガスとしたドライ・エッチングを施すことによって、ＳｉＯ2 膜１３をエッチングして、ゲート絶縁膜２１を形成し、次いで、ゲートバスライン（図示せず）を電源供給線と分断したのち、Ｃｒ混酸を用いてエッチングすることによって、多孔質陽極酸化膜１８を完全に除去する。
【００５１】
なお、この時、Ｃｒ混酸のＡｌ合金に対するエッチングレートは非常に低いので、ゲート電極１９はエッチングされないものの、保護陽極酸化膜１６は若干エッチングされるので、多孔質陽極酸化膜１８の除去に伴って生じる保護陽極酸化膜１６からなる庇状部もエッチング除去される。
【００５２】
図２（ｄ）参照
次いで、加速エネルギー５〜３０ｋｅＶ、例えば、１０ｋｅＶで、５．０×１０14〜１．０×１０16ｃｍ-2、例えば、５．０×１０15ｃｍ-2のドーズ量でＰイオンをイオン注入することによって、ゲート絶縁膜２１に自己整合するｎ+ 型のソース・ドレイン領域２２を形成し、次いで、加速エネルギー３０〜１００ｋｅＶ、例えば、９０ｋｅＶで、１．０×１０13〜１．０×１０15ｃｍ-2、例えば、１．０×１０14ｃｍ-2のドーズ量でＰイオンをＴｉ膜１４を透過してイオン注入して無孔質陽極酸化膜２０に自己整合するｎ- 型のＬＤＤ領域２３を形成したのち、３００ｍＪ／ｃｍ2 のパワーでレーザ照射を行い、注入したＰイオンを活性化する。
【００５３】
なお、ｐチャネル型ＴＦＴを形成する際には、Ｂイオンを７０ｋｅＶで１．０×１０14ｃｍ-2のドーズ量で注入することによってｐ- 型のＬＤＤ領域を形成し、１０ｋｅＶで１．０×１０16ｃｍ-2のドーズ量で注入することによってｐ+ 型のソース・ドレイン領域を形成すれば良い。
【００５４】
次いで、ＰＣＶＤ法を用いて、層間絶縁膜として、厚さ１０〜１００ｎｍ、例えば、４０ｎｍのエッチングストッパーとなるＳｉＯ2 膜２４、及び、厚さ２００〜５００ｎｍ、例えば、３７０ｎｍのＳｉＮ膜２５を堆積させたのち、ＣＦ4 ＋Ｏ2 系ガスを用いてドライ・エッチングすることによって、ソース・ドレイン領域２２及びゲート電極１９に対するコンタクトホールを形成する。
なお、ゲート電極１９に対するコンタクトホールの場合には、無孔質陽極酸化膜２０も除去する必要がある。
【００５５】
次いで、全面に、厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＴｉ膜、厚さ１００〜５００ｎｍ、例えば、３００ｎｍのＡｌ膜、及び、厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＴｉ膜を順次堆積させたのち、パターニングすることによって、ソース・ドレイン電極２６及びゲート引出電極２７を形成する。
【００５６】
次いで、図示しないものの、画素部においては、第２層間絶縁膜を介してドレイン電極と接続するドレインバスラインを形成したのち、第３層間絶縁膜を介してソース電極と接続する画素電極を形成することによってＴＦＴ基板が完成する。
【００５７】
この様に、参考例においては、ゲート絶縁膜となるＳｉＯ2 膜１３上にＳｉＯ2 膜１３との密着性及び段差被覆性の良好なＴｉ膜１４を設けているので、陽極酸化工程において、電解液がＳｉＯ2 膜１３とＴｉ膜１４との界面からしみ込むことがなく、したがって、断線部や切れ込み部を発生させることなく、設計値通りの多孔質陽極酸化膜１８を形成することができる。
【００５８】
以上を前提として、次に、図３を参照して、本発明の第１の実施の形態の製造工程を説明する。
図３（ａ）参照
まず、ＴＦＴ基板となる透明ガラス基板１１上に、ＬＰＣＶＤ法を用いて、厚さ１０〜２００ｎｍ、例えば、４０ｎｍのアモルファスシリコン層を堆積させたのち、酢酸アルミニウムを水に溶かした０．０１〜０．５ｗｔ％、例えば、０．１ｗｔ％のＡｌ塩水溶液をスピンコートしてアモルファスシリコン層に結晶核となるＡｌを添加し、次いで、例えば、６００℃で８時間アニールして多結晶シリコン層に変換する。
【００５９】
次いで、多結晶シリコン層を所定形状のレジストパターンをマスクとしてＣｌ2 ＋ＢＣｌ3 をエッチングガスとしたドライ・エッチングを施すことによって多結晶シリコンパターン１２を形成したのち、ＰＣＶＤ法によってゲート酸化膜となる厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＳｉＯ2 膜１３を堆積させ、次いで、スパッタリング法によってＳｉＯ2 膜１３との密着性及び段差被覆性が良好で、且つ、多孔質陽極酸化膜の形成が可能なＡｌ−Ｔｉ合金（Ｔｉ３０％含有）からなるＡｌ−Ｔｉ膜２８を、厚さ１０〜１００ｎｍ、例えば、５０ｎｍに堆積させ、引き続いて、実効的にゲート電極となる厚さ１００〜５００ｎｍ、例えば、２５０ｎｍのＡｌ−ＳｃからなるＡｌ合金層１５を堆積させる。
【００６０】
次いで、酒石酸＋エチレングリコール溶液中で陽極酸化することにより、厚さ１０〜５０ｎｍ、例えば、厚さ２０ｎｍの緻密で無孔質なＡｌ2 Ｏ3 からなる保護陽極酸化膜１６を形成したのち、レジストパターン１７をマスクとして、Ｃｒ混酸を用いて保護陽極酸化膜１６をエッチングし、次いで、ＢＣｌ3 ＋Ｃｌ2 ＋ＳｉＣｌ4 を用いたドライ・エッチングによってＡｌ−Ｔｉ膜２８及びＡｌ合金層１５を一度にエッチングする。
【００６１】
図３（ｂ）参照
次いで、シュウ酸水溶液中で陽極酸化を行い、レジストパターン１７で覆われていないＡｌ合金層１５及びＡｌ−Ｔｉ膜２８の側部を厚さ０．１〜２．０μｍ、例えば、０．５μｍのポーラスな多孔質陽極酸化膜１８に変換すると共に、残存するＡｌ合金層１５をゲート電極１９とする。
【００６２】
次いで、レジストパターン１７を除去したのち、酒石酸＋エチレングリコール溶液中で陽極酸化を行うことにより、ゲート電極１９の側面及び上面、及び、Ａｌ−Ｔｉ膜２８の側面に、厚さ２０〜５００ｎｍ、例えば、１００ｎｍの無孔質陽極酸化膜２０を形成する。
【００６３】
図３（ｃ）参照
次いで、多孔質陽極酸化膜２０及び保護陽極酸化膜１６をマスクとして、ＣＨＦ3 をエッチングガスとしたドライ・エッチングを施すことによって、ＳｉＯ2 膜１３をエッチングして、ゲート絶縁膜２１を形成し、次いで、ゲートバスライン（図示せず）を電源供給線と分断したのち、Ｃｒ混酸を用いてエッチングすることによって、多孔質陽極酸化膜１８を完全に除去する。
【００６４】
図３（ｄ）参照
次いで、加速エネルギー５〜３０ｋｅＶ、例えば、２０ｋｅＶで、５．０×１０14〜１．０×１０16ｃｍ-2、例えば、１．０×１０16ｃｍ-2のドーズ量でＰイオンをイオン注入することによって、ゲート絶縁膜２１に自己整合するｎ+ 型のソース・ドレイン領域２２を形成し、次いで、加速エネルギー３０〜１００ｋｅＶ、例えば、９０ｋｅＶで、１．０×１０13〜１．０×１０15ｃｍ-2、例えば、５．０×１０14ｃｍ-2のドーズ量でＰイオンをイオン注入して無孔質陽極酸化膜２０に自己整合するｎ- 型のＬＤＤ領域２３を形成したのち、３００ｍＪ／ｃｍ2 のパワーでレーザ照射を行い、注入したＰイオンを活性化する。
【００６５】
なお、この場合も、ｐチャネル型ＴＦＴを形成する際には、Ｂイオンを７０ｋｅＶで１．０×１０14ｃｍ-2のドーズ量で注入することによってｐ- 型のＬＤＤ領域を形成し、１０ｋｅＶで１．０×１０16ｃｍ-2のドーズ量で注入することによってｐ+ 型のソース・ドレイン領域を形成すれば良い。
【００６６】
次いで、上述の参考例と同様に、ＰＣＶＤ法を用いて、層間絶縁膜として、厚さ１０〜１００ｎｍ、例えば、４０ｎｍのエッチングストッパーとなるＳｉＯ2 膜２４、及び、厚さ２００〜５００ｎｍ、例えば、３７０ｎｍのＳｉＮ膜２５を堆積させたのち、ＣＦ4 ＋Ｏ2 系ガスを用いてドライ・エッチングすることによって、ソース・ドレイン領域２２及びゲート電極１９に対するコンタクトホールを形成する。
なお、ゲート電極１９に対するコンタクトホールの場合には、無孔質陽極酸化膜２０も除去する必要がある。
【００６７】
次いで、全面に、厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＴｉ膜、厚さ１００〜５００ｎｍ、例えば、３００ｎｍのＡｌ膜、及び、厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＴｉ膜を順次堆積させたのち、パターニングすることによって、ソース・ドレイン電極２６及びゲート引出電極２７を形成する。
【００６８】
次いで、図示しないものの、画素部においては、第２層間絶縁膜を介してドレイン電極と接続するドレインバスラインを形成したのち、第３層間絶縁膜を介してソース電極と接続する画素電極を形成することによってＴＦＴ基板が完成する。
【００６９】
この様に、本発明の第１の実施の形態においては、ゲート絶縁膜となるＳｉＯ2 膜１３上にＳｉＯ2 膜１３との密着性及び段差被覆性が良好で、且つ、多孔質陽極酸化膜の形成が可能なＡｌ−Ｔｉ膜２８を設けているので、陽極酸化工程において、電解液がＳｉＯ2 膜１３とＡｌ−Ｔｉ膜２８との界面からしみ込むことがなく、断線部や切れ込み部を発生させることないので、設計値通りの多孔質陽極酸化膜１８を形成することができる。
【００７０】
また、Ａｌ−Ｔｉ膜２８は陽極酸化が可能であるので、従来の工程を変更することなくＬＤＤ領域形成予定領域上のＡｌ−Ｔｉ膜２８が自動的に除去されるので、ソース・ドレイン領域２２を形成する際の加速エネルギーを小さくすることができる。
【００９６】
以上、本発明の第１の実施の形態を説明してきたが、無孔質陽極酸化膜２０は必ずしも必須のものではなく、ゲート電極１９の側部に設けた多孔質陽極酸化膜１８の除去工程において、ゲート電極１９に対して選択性のあるエッチャントを用いた場合には原理的に必要としないが、無孔質陽極酸化膜２０は緻密であり、３００℃程度の低温熱処理でも発生するヒロック（ｈｉｌｌｏｃｋ）を低減する効果があるため、最近の液晶表示装置パネルにおける標準的なプロセスになりつつある。
【００９７】
また、レジストパターン１７等のマスク層とＡｌ合金層１５との密着性が良好な場合には、Ａｌ合金層１５の表面に設ける保護陽極酸化膜１６も必ずしも必要ではないが、保護陽極酸化膜１６はレジストパターン１７との密着性をより良好にするので、レジストパターン１７の界面から電解液が進入して、上側から不所望な陽極酸化が起こることがない。
【００９８】
また、上記の第１の実施の形態においては、アモルファスシリコン層を多結晶シリコン層に変換する際に、Ａｌからなる核形成物質を添加しているが、核形成物質はＡｌに限られるものではなく、Ｎｉ，Ａｕ，Ｐｔ，Ｃｕ，Ａｇ，Ｆｅ等の金属を用いても良いものである。
【００９９】
また、上記の第１の実施の形態においては、薄膜半導体層として多結晶シリコン層を用いているが、アモルファスシリコン層、或いは、ＳＯＳ又はＳＯＩ等における単結晶シリコン層でも良く、さらに、シリコン以外に、ゲルマニウム或いはシリコンゲルマニウムを用いても良いものである。
【０１００】
また、上記の第１の実施の形態においては、下地ＳｉＯ2 膜を設けていないが、下地ＳｉＯ2 膜を設けても良いものである。
【０１０１】
また、上記の第１の実施の形態においては、ヒロックの発生を抑制するために、ゲート電極材料としてＡｌ−ＳｃからなるＡｌ合金層を用いているが、Ａｌ合金層に限られるものではなく、Ａｌ自体、或いは、Ａｌ−Ｓｉ等のＡｌを主成分とした金属であれば良く、この様な金属を用いることによって配線抵抗が低減し、且つ、陽極酸化工程が簡単になる。
【０１０２】
また、上記の第１の実施の形態においては、高不純物濃度のソース・ドレイン領域２２を形成したのち、ＬＤＤ領域２３を形成しているが、この順序は逆にしても良いものである。
【０１０３】
また、上記の第１の実施の形態においては、アクティブマトリクス型液晶表示装置に用いるＴＦＴの製造方法として説明しているが、本発明は、アクティブマトリクス型液晶表示装置に限られるものではなく、ラインセンサ用の薄膜半導体装置等の他の用途の薄膜半導体装置も対象とするものである。
【０１０４】
また、上記の第１の実施の形態においては、絶縁性基板として、透明ガラス基板を用いているが、この透明ガラス基板は製造工程に伴う熱処理温度に耐え得る特性を有するものであれば良く、さらには、サファイア等のガラス基板以外の絶縁性基板であっても良く、特に、液晶表示装置以外の用途の場合には、必ずしも透明である必要はない。
【０１０５】
【発明の効果】
本発明によれば、ゲート電極の下層にゲート絶縁膜と密着性及び段差被覆性の良好な下地導電体層を設けたので、不所望な陽極酸化に伴うゲート電極及びゲートバスラインの切れ込み、及び、それによって引き起こされる断線を防止することができ、プロセスの安定性と信頼性を向上することができる。
【図面の簡単な説明】
【図１】 本発明の原理的構成の説明図である。
【図２】 本発明の前提となる参考例の製造工程の説明図である。
【図３】 本発明の第１の実施の形態の製造工程の説明図である。
【図４】 従来のＴＦＴの途中までの製造工程の説明図である。
【図５】 従来のＴＦＴの図４以降の製造工程の説明図である。
【図６】 従来のＴＦＴにおける異常陽極酸化部の平面構造の説明図である。
【図７】 従来のＴＦＴにおける異常陽極酸化部の断面構造の説明図である。
【符号の説明】
１ 絶縁性基板
２ 薄膜半導体層
３ ゲート絶縁膜
４ 第１の導電体層
５ 第２の導電体層
６ 保護膜
７ 多孔質陽極酸化膜
８ 無孔質陽極酸化膜
９ 高不純物濃度ソース・ドレイン領域
１０ 低不純物濃度ソース・ドレイン領域
１１ 透明ガラス基板
１２ 多結晶シリコンパターン
１３ ＳｉＯ2 膜
１４ Ｔｉ膜
１５ Ａｌ合金層
１６ 保護陽極酸化膜
１７ レジストパターン
１８ 多孔質陽極酸化膜
１９ ゲート電極
２０ 無孔質陽極酸化膜
２１ ゲート絶縁膜
２２ ソース・ドレイン領域
２３ ＬＤＤ領域
２４ ＳｉＯ2 膜
２５ ＳｉＮ膜
２６ ソース・ドレイン電極
２７ ゲート引出電極
２８ Ａｌ−Ｔｉ膜
４１ 透明ガラス基板
４２ 下地ＳｉＯ2 膜
４３ 多結晶シリコンパターン
４４ ＳｉＯ2 膜
４５ Ａｌ合金層
４６ 保護陽極酸化膜
４７ レジストパターン
４８ ゲート電極
４９ 多孔質陽極酸化膜
５０ 無孔質陽極酸化膜
５１ ゲート絶縁膜
５２ ソース・ドレイン領域
５３ ＬＤＤ領域
５４ ＳｉＯ2 膜
５５ ＳｉＮ膜
５６ ソース・ドレイン電極
５７ 切れ込み部
５８ 断線部
【発明の属する技術分野】
本発明は薄膜トランジスタの製造方法に関するものであり、特に、液晶表示装置の画素スイッチング素子、或いは、データドライバ及びゲートドライバ等として用いる多結晶シリコン薄膜トランジスタ（ＴＦＴ）の陽極酸化膜の形成のためのゲート導電体構造に特徴のある薄膜トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置は小型・軽量・低消費電力であるため、ＯＡ端末やプロジェクター等に使用されたり、或いは、携帯可能性を利用して小型液晶テレビ等に使用されており、特に、高品質液晶表示装置用には、画素毎にスイッチング用のアクティブ素子を設けたアクティブマトリクス型液晶表示装置が用いられている。
【０００３】
この様なアクティブマトリクス型液晶表示装置においては、表示部における個々の画素をＴＦＴ等のアクティブ素子で動作させることによって、単純マトリクス型液晶表示装置の様な非選択時のクロストークを完全に排除することができ、優れた表示特性を示すことが可能になる。
【０００４】
なかでも、ＴＦＴを用いたアクティブマトリクス型液晶表示装置は、制御素子として駆動能力が高いので、ドライバ内蔵液晶表示装置や、高解像度・高精細液晶表示装置に適用され、特に多結晶シリコンはアモルファスシリコンに比べて移動度が高いので、高速動作に適しており、また、周辺回路を同時に形成することが可能である。
【０００５】
しかし、この様な多結晶シリコンＴＦＴに用いる多結晶シリコン膜は、単結晶シリコン膜に比べて結晶性が劣るため、単結晶シリコンＴＦＴと比較してオフ電流が高いという問題がある。
【０００６】
この様なオフ電流の問題を解決するために、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が採用されており、高不純物濃度のソース・ドレイン領域とチャネル領域との間に低不純物濃度のＬＤＤ領域を設けることによって、ＴＦＴのオフ状態の時のチャネル−ドレイン領域（ソース領域）間の電界を緩和して、リーク電流を低減しようというものである。
【０００７】
ここで、従来のＬＤＤ構造を有するＴＦＴの製造工程を、図４及び図５を参照して説明する。
図４（ａ）参照
まず、透明ガラス基板４１上に下地ＳｉＯ2 膜４２を介して多結晶シリコンパターン４３を設けたのち、ゲート絶縁膜となるＳｉＯ2 膜４４及びゲート電極となるＡｌ−ＳｃからなるＡｌ合金層４５を堆積させ、次いで、酒石酸＋エチレングリコールからなる溶液中でＡｌ合金層４５を陽極酸化して、その表面に孔が少なく緻密な保護陽極酸化膜４６を厚さ２０ｎｍ程度に形成する。
【０００８】
図４（ｂ）参照
次いで、レジストパターン４７をマスクとして、保護陽極酸化膜４６及びＡｌ合金層４５をウェット・エッチングして、ゲート電極４８、及び、ゲート電極４８に繋がるゲートバスライン（図示せず）を形成する。
【０００９】
なお、この工程において、ゲート電極４８の断面形状は、ほぼ垂直に近い角度にエッチングされると共に、薄い保護陽極酸化膜４６に庇状部が形成されるが、この庇状部は、次の多孔質陽極酸化膜の形成工程において、均一な陽極酸化膜を得るための障害となる。
【００１０】
図４（ｃ）参照
次いで、ウェット・エッチングにより薄い保護陽極酸化膜４６の庇状部を除去したのち、シュウ酸溶液中で再び陽極酸化することによりゲート電極４８の露出表面、即ち、側面に約１μｍの厚さのポーラスな多孔質陽極酸化膜４９を形成する。
【００１１】
図５（ｄ）参照
次いで、レジストパターン４７を除去したのち、再び、酒石酸＋エチレングリコールからなる溶液中でゲート電極４８を陽極酸化して、ゲート電極４８の側面及び上面に約１００ｎｍの厚さの無孔質陽極酸化膜５０を形成する。
【００１２】
図５（ｅ）参照
次いで、無孔質陽極酸化保護膜５０及び多孔質陽極酸化膜４９をマスクとして、エッチングガスとしてＣＨＦ3 を用いてＳｉＯ2 膜４４をドライ・エッチングすることによってゲート絶縁膜５１を形成すると共に、多結晶シリコンパターン４３を露出させる。
【００１３】
次いで、Ｃｒ混酸（ＣｒＯ3 ＋水＋リン酸＋硝酸＋酢酸）を用いてエッチングすることによって、ゲート電極４８の側壁に形成されている多孔質陽極酸化膜４９を選択的に除去して、除去部直下のゲート絶縁膜５１をＬＤＤマスク領域とする。
なお、この工程までは、ゲート電極４８に繋がるゲートバスラインは電源供給線と電気的に接続されている。
【００１４】
この多孔質陽極酸化膜４９の除去工程において、Ｃｒ混酸のエッチングレートは、多孔質陽極酸化膜に対しては約２５Å／秒であるのに対して、無孔質陽極酸化膜に対しては約６Å／秒であるので、保護陽極酸化膜４６も若干エッチングされると共に、多孔質陽極酸化膜４９のエッチング除去に伴ってリフトオフ的に除去され、両者の作用が共働して、保護陽極酸化膜４６が除去されることになる。
【００１５】
次いで、ゲートバスラインと電源供給線を電気的に切断したのち、Ｐ（リン）イオンを低加速エネルギーで高濃度に注入してソース・ドレイン領域５２を形成し、次いで、Ｐイオンを高加速エネルギーで低濃度に注入してＬＤＤ領域５３を形成する。
【００１６】
次いで、全面に層間絶縁膜として、エッチングストッパーとなる薄いＳｉＯ2 膜５４、及び、厚いＳｉＮ膜５５を合計の厚さが４００ｎｍ程度となるように堆積させたのち、パターニングすることによってソース・ドレイン領域５２及びゲート電極４８に対するコンタクトホールを形成したのち、Ｔｉ／Ａｌ／Ｔｉ膜からなる配線メタルを堆積させ、パターニングすることによってソース・ドレイン電極５６及びゲート引出電極（図示せず）を形成していた。
なお、画素スイッチング用ＴＦＴの場合には、ゲート引出電極は必要ない。
【００１７】
【発明が解決しようとする課題】
しかし、従来のＴＦＴの製造工程においては、多結晶シリコンパターン４３とゲート電極４８との段差部でかなりの確率でゲート電極４８に切れ込みや断線がが発生し、ＴＦＴ基板の信頼性が低下するという問題がある。
【００１８】
図６（ａ）及び（ｂ）参照
図６（ａ）及び（ｂ）は、ゲート電極４８の側部に設けた多孔質陽極酸化膜４９を除去したのちの平面構造を示す顕微鏡写真を模写したものであり、図から明らかなように、多結晶シリコンパターン４３とゲート電極４８との段差部で切れ込み部５７発生、この切れ込み部５７はほんの少し入り込むものから断線部５８の原因となるものまで程度はまちまちである。
【００１９】
図７（ａ）参照
図７（ａ）は、切れ込み部或いは断線部５８の近傍の断面構造を示す透過電子顕微鏡（ＴＥＭ）写真を模写したものであり、本来は１本に繋がっているゲート電極４８の中央に異常陽極酸化による多孔質陽極酸化膜４９が形成され、多孔質陽極酸化膜４９を除去した場合に、この多孔質陽極酸化膜４９を除去した部分が断線部５８或いは切れ込み部として観察される。
【００２０】
図７（ｂ）参照
図７（ｂ）は、切れ込み部５７の断面構造を示す透過電子顕微鏡（ＴＥＭ）写真を模写したものであり、多孔質陽極酸化膜４９を形成する工程において、図において、左側が異常に陽極酸化が進み厚い多孔質陽極酸化膜４９が形成されており、この厚い多孔質陽極酸化膜４９を除去した部分が切れ込み部５７として観察される。
【００２１】
この様な切れ込み部５７或いは断線部５８との発生原因としては、▲１▼レジストパターン４７の密着性が悪いので、陽極酸化処理のための電解液が上からしみ込むため、或いは、▲２▼ゲート電極４８の密着性が悪いため、下から電解液がしみ込むという２つの原因が考えられる。
【００２２】
しかし、図７（ｂ）において、破線で示す円内における多孔質陽極酸化膜４９の下部の密度が他の領域より低いことが観察され、この事実によって、多結晶シリコンパターン４３とゲート絶縁膜（図示せず）の段差部でゲート電極４８の下部にゲート絶縁膜との密着性或いは段差被覆性に起因した小さな穴があり、そこから陽極酸化処理のための電解液が進入して、陽極酸化が拡がり、異常陽極酸化が生ずるとの結論に至った。
【００２３】
したがって、本発明は、ゲート電極の密着性及び段差被覆性を改善して、切れ込み部或いは断線部の発生を防止することを目的とする。
【００２４】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）及び（ｂ）参照
（１）本発明は、薄膜トランジスタの製造方法において、絶縁性基板１上に設けた薄膜半導体層２上に、ゲート絶縁膜３を介してゲート絶縁膜３との密着性及び段差被覆性が良好で多孔質陽極酸化膜の形成が可能なＡｌとＴｉとの合金からなる第１の導電体層４、及び、多孔質陽極酸化膜７の形成が可能な第２の導電体層５を堆積させたのち、所定の形状にエッチングすることによりゲート電極を形成し、次いで、陽極酸化を施すことによって第１の導電体層４及び第２の導電体層５の側部に多孔質陽極酸化膜７を形成し、次いで、多孔質陽極酸化膜７と少なくとも第２の導電体層５との界面に無孔質陽極酸化膜８を形成したのち、多孔質陽極酸化膜７を除去する工程を有することを特徴とする。
【００２５】
この様に、ゲート絶縁膜３と、実効的にゲート電極となる第２の導電体層５との間に、ゲート絶縁膜３との密着性及び段差被覆性の良好な第１の導電体層４を介在させることにより、電解液がゲート絶縁膜３との界面からしみ込んで、不所望な陽極酸化が生ずることがなく、異常陽極酸化に伴う断線等を防止することができ、また、設計値通りの厚さの多孔質陽極酸化膜７を形成することができるので、設計値通りの長さのＬＤＤ領域を形成することができる。
特に、第１の導電体層４として、多孔質陽極酸化膜７の形成が可能なＡｌとＴｉとの合金を用いることにより、従来と全く同様な工程でＬＤＤ構造を有する薄膜トランジスタを製造することができる。
【００２６】
また、多孔質陽極酸化膜７を除去する前に、無孔質陽極酸化膜８を形成しているので、多孔質陽極酸化膜７を選択的に除去することができ、ゲート電極となる第２の導電体層５を不所望にエッチングすることがない。
【００３４】
（２）また、本発明は、上記（１）において、エッチングによりゲート電極を形成する前に、第２の導電体層５の表面に無孔質陽極酸化膜からなる保護膜６を形成することを特徴とする。
【００３５】
この様に、第２の導電体層５の表面に無孔質陽極酸化膜からなる保護膜６を形成することにより、レジストパターンとの密着性が改善され、第２の導電体層５とレジストパターンの界面から電解液がしみ込んで不所望な陽極酸化が行われることがない。
【００４０】
（３）また、本発明は、上記（１）または（２）において、多孔質陽極酸化膜７を除去する前に、多孔質陽極酸化膜７に整合するようにゲート絶縁膜３をエッチングすることを特徴とする。
【００４１】
この様に、多孔質陽極酸化膜７を除去する前に、多孔質陽極酸化膜７に整合するようにゲート絶縁膜３をエッチングすることにより、高不純物濃度ソース・ドレイン領域９を形成する際の加速エネルギーを、ＬＤＤ領域の形成の際の加速エネルギーより十分小さくすることができ、ＬＤＤ領域の境界を精度良く形成することができる。
【００４４】
【発明の実施の形態】
ここで、予め本発明の前提となる参考例の製造工程を、図２を参照して説明する。
図２（ａ）参照
まず、ＴＦＴ基板となる透明ガラス基板１１上に、減圧化学気相成長法（ＬＰＣＶＤ法）を用いて、厚さ１０〜２００ｎｍ、例えば、５０ｎｍのアモルファスシリコン層を堆積させたのち、酢酸Ｎｉ（酢酸ニッケル）を水に溶かした０．０１〜０．５ｗｔ％、例えば、０．１ｗｔ％のＮｉ塩水溶液をスピンコートしてアモルファスシリコン層に結晶核となるＮｉを添加し、次いで、４００〜６００℃、例えば、５５０℃の高温で、２〜２４時間、例えば、５時間アニールしたのち、レーザ照射を行い、多結晶シリコン層に変換する。
【００４５】
次いで、多結晶シリコン層を所定形状のレジストパターンをマスクとしてＣｌ2 ＋ＢＣｌ3 をエッチングガスとしたドライ・エッチングを施すことによって多結晶シリコンパターン１２を形成したのち、ＰＣＶＤ法によってゲート酸化膜となる厚さ５０〜２００ｎｍ、例えば、１５０ｎｍのＳｉＯ2 膜１３を堆積させ、次いで、スパッタリング法によってＳｉＯ2 膜１３と密着性及び段差被覆性（ステップカヴァレッジ）が良好な厚さ１０〜１００ｎｍ、例えば、３０ｎｍのＴｉ膜１４、及び、実効的にゲート電極となる厚さ１００〜５００ｎｍ、例えば、３００ｎｍのＡｌ−ＳｃからなるＡｌ合金層１５を堆積させる。
【００４６】
次いで、酒石酸＋エチレングリコール溶液中で陽極酸化することにより、厚さ１０〜５０ｎｍ、例えば、厚さ２０ｎｍの緻密で無孔質なＡｌ2 Ｏ3 からなる保護陽極酸化膜１６を形成したのち、レジストパターン１７をマスクとして、Ｃｒ混酸を用いて保護陽極酸化膜１６をエッチングし、次いで、ＢＣｌ3 ＋Ｃｌ2 ＋ＳｉＣｌ4 を用いたドライ・エッチングによってＴｉ膜１４及びＡｌ合金層１５を一度にエッチングする。
【００４７】
図２（ｂ）参照
次いで、シュウ酸水溶液中で陽極酸化を行い、レジストパターン１７で覆われていないＡｌ合金層１５の側部を厚さ０．１〜２．０μｍ、例えば、０．５μｍのポーラスな多孔質陽極酸化膜１８に変換すると共に、残存するＡｌ合金層１５をゲート電極１９とする。
【００４８】
次いで、レジストパターン１７を除去したのち、酒石酸＋エチレングリコール溶液中で陽極酸化を行うことにより、ゲート電極１９の側面及び上面に、厚さ２０〜５００ｎｍ、例えば、１００ｎｍの無孔質陽極酸化膜２０を形成する。
【００４９】
なお、この場合の無孔質陽極酸化膜２０の厚さは、１０〜１５Å／Ｖと、印加する電圧にほぼ比例するので、印加電圧を調整することによって膜厚の制御が可能になり、また、実際には、上述の図５（ｄ）の様な形状になる。
【００５０】
図２（ｃ）参照
次いで、多孔質陽極酸化膜２０及び保護陽極酸化膜１６をマスクとして、ＣＨＦ3 をエッチングガスとしたドライ・エッチングを施すことによって、ＳｉＯ2 膜１３をエッチングして、ゲート絶縁膜２１を形成し、次いで、ゲートバスライン（図示せず）を電源供給線と分断したのち、Ｃｒ混酸を用いてエッチングすることによって、多孔質陽極酸化膜１８を完全に除去する。
【００５１】
なお、この時、Ｃｒ混酸のＡｌ合金に対するエッチングレートは非常に低いので、ゲート電極１９はエッチングされないものの、保護陽極酸化膜１６は若干エッチングされるので、多孔質陽極酸化膜１８の除去に伴って生じる保護陽極酸化膜１６からなる庇状部もエッチング除去される。
【００５２】
図２（ｄ）参照
次いで、加速エネルギー５〜３０ｋｅＶ、例えば、１０ｋｅＶで、５．０×１０14〜１．０×１０16ｃｍ-2、例えば、５．０×１０15ｃｍ-2のドーズ量でＰイオンをイオン注入することによって、ゲート絶縁膜２１に自己整合するｎ+ 型のソース・ドレイン領域２２を形成し、次いで、加速エネルギー３０〜１００ｋｅＶ、例えば、９０ｋｅＶで、１．０×１０13〜１．０×１０15ｃｍ-2、例えば、１．０×１０14ｃｍ-2のドーズ量でＰイオンをＴｉ膜１４を透過してイオン注入して無孔質陽極酸化膜２０に自己整合するｎ- 型のＬＤＤ領域２３を形成したのち、３００ｍＪ／ｃｍ2 のパワーでレーザ照射を行い、注入したＰイオンを活性化する。
【００５３】
なお、ｐチャネル型ＴＦＴを形成する際には、Ｂイオンを７０ｋｅＶで１．０×１０14ｃｍ-2のドーズ量で注入することによってｐ- 型のＬＤＤ領域を形成し、１０ｋｅＶで１．０×１０16ｃｍ-2のドーズ量で注入することによってｐ+ 型のソース・ドレイン領域を形成すれば良い。
【００５４】
次いで、ＰＣＶＤ法を用いて、層間絶縁膜として、厚さ１０〜１００ｎｍ、例えば、４０ｎｍのエッチングストッパーとなるＳｉＯ2 膜２４、及び、厚さ２００〜５００ｎｍ、例えば、３７０ｎｍのＳｉＮ膜２５を堆積させたのち、ＣＦ4 ＋Ｏ2 系ガスを用いてドライ・エッチングすることによって、ソース・ドレイン領域２２及びゲート電極１９に対するコンタクトホールを形成する。
なお、ゲート電極１９に対するコンタクトホールの場合には、無孔質陽極酸化膜２０も除去する必要がある。
【００５５】
次いで、全面に、厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＴｉ膜、厚さ１００〜５００ｎｍ、例えば、３００ｎｍのＡｌ膜、及び、厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＴｉ膜を順次堆積させたのち、パターニングすることによって、ソース・ドレイン電極２６及びゲート引出電極２７を形成する。
【００５６】
次いで、図示しないものの、画素部においては、第２層間絶縁膜を介してドレイン電極と接続するドレインバスラインを形成したのち、第３層間絶縁膜を介してソース電極と接続する画素電極を形成することによってＴＦＴ基板が完成する。
【００５７】
この様に、参考例においては、ゲート絶縁膜となるＳｉＯ2 膜１３上にＳｉＯ2 膜１３との密着性及び段差被覆性の良好なＴｉ膜１４を設けているので、陽極酸化工程において、電解液がＳｉＯ2 膜１３とＴｉ膜１４との界面からしみ込むことがなく、したがって、断線部や切れ込み部を発生させることなく、設計値通りの多孔質陽極酸化膜１８を形成することができる。
【００５８】
以上を前提として、次に、図３を参照して、本発明の第１の実施の形態の製造工程を説明する。
図３（ａ）参照
まず、ＴＦＴ基板となる透明ガラス基板１１上に、ＬＰＣＶＤ法を用いて、厚さ１０〜２００ｎｍ、例えば、４０ｎｍのアモルファスシリコン層を堆積させたのち、酢酸アルミニウムを水に溶かした０．０１〜０．５ｗｔ％、例えば、０．１ｗｔ％のＡｌ塩水溶液をスピンコートしてアモルファスシリコン層に結晶核となるＡｌを添加し、次いで、例えば、６００℃で８時間アニールして多結晶シリコン層に変換する。
【００５９】
次いで、多結晶シリコン層を所定形状のレジストパターンをマスクとしてＣｌ2 ＋ＢＣｌ3 をエッチングガスとしたドライ・エッチングを施すことによって多結晶シリコンパターン１２を形成したのち、ＰＣＶＤ法によってゲート酸化膜となる厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＳｉＯ2 膜１３を堆積させ、次いで、スパッタリング法によってＳｉＯ2 膜１３との密着性及び段差被覆性が良好で、且つ、多孔質陽極酸化膜の形成が可能なＡｌ−Ｔｉ合金（Ｔｉ３０％含有）からなるＡｌ−Ｔｉ膜２８を、厚さ１０〜１００ｎｍ、例えば、５０ｎｍに堆積させ、引き続いて、実効的にゲート電極となる厚さ１００〜５００ｎｍ、例えば、２５０ｎｍのＡｌ−ＳｃからなるＡｌ合金層１５を堆積させる。
【００６０】
次いで、酒石酸＋エチレングリコール溶液中で陽極酸化することにより、厚さ１０〜５０ｎｍ、例えば、厚さ２０ｎｍの緻密で無孔質なＡｌ2 Ｏ3 からなる保護陽極酸化膜１６を形成したのち、レジストパターン１７をマスクとして、Ｃｒ混酸を用いて保護陽極酸化膜１６をエッチングし、次いで、ＢＣｌ3 ＋Ｃｌ2 ＋ＳｉＣｌ4 を用いたドライ・エッチングによってＡｌ−Ｔｉ膜２８及びＡｌ合金層１５を一度にエッチングする。
【００６１】
図３（ｂ）参照
次いで、シュウ酸水溶液中で陽極酸化を行い、レジストパターン１７で覆われていないＡｌ合金層１５及びＡｌ−Ｔｉ膜２８の側部を厚さ０．１〜２．０μｍ、例えば、０．５μｍのポーラスな多孔質陽極酸化膜１８に変換すると共に、残存するＡｌ合金層１５をゲート電極１９とする。
【００６２】
次いで、レジストパターン１７を除去したのち、酒石酸＋エチレングリコール溶液中で陽極酸化を行うことにより、ゲート電極１９の側面及び上面、及び、Ａｌ−Ｔｉ膜２８の側面に、厚さ２０〜５００ｎｍ、例えば、１００ｎｍの無孔質陽極酸化膜２０を形成する。
【００６３】
図３（ｃ）参照
次いで、多孔質陽極酸化膜２０及び保護陽極酸化膜１６をマスクとして、ＣＨＦ3 をエッチングガスとしたドライ・エッチングを施すことによって、ＳｉＯ2 膜１３をエッチングして、ゲート絶縁膜２１を形成し、次いで、ゲートバスライン（図示せず）を電源供給線と分断したのち、Ｃｒ混酸を用いてエッチングすることによって、多孔質陽極酸化膜１８を完全に除去する。
【００６４】
図３（ｄ）参照
次いで、加速エネルギー５〜３０ｋｅＶ、例えば、２０ｋｅＶで、５．０×１０14〜１．０×１０16ｃｍ-2、例えば、１．０×１０16ｃｍ-2のドーズ量でＰイオンをイオン注入することによって、ゲート絶縁膜２１に自己整合するｎ+ 型のソース・ドレイン領域２２を形成し、次いで、加速エネルギー３０〜１００ｋｅＶ、例えば、９０ｋｅＶで、１．０×１０13〜１．０×１０15ｃｍ-2、例えば、５．０×１０14ｃｍ-2のドーズ量でＰイオンをイオン注入して無孔質陽極酸化膜２０に自己整合するｎ- 型のＬＤＤ領域２３を形成したのち、３００ｍＪ／ｃｍ2 のパワーでレーザ照射を行い、注入したＰイオンを活性化する。
【００６５】
なお、この場合も、ｐチャネル型ＴＦＴを形成する際には、Ｂイオンを７０ｋｅＶで１．０×１０14ｃｍ-2のドーズ量で注入することによってｐ- 型のＬＤＤ領域を形成し、１０ｋｅＶで１．０×１０16ｃｍ-2のドーズ量で注入することによってｐ+ 型のソース・ドレイン領域を形成すれば良い。
【００６６】
次いで、上述の参考例と同様に、ＰＣＶＤ法を用いて、層間絶縁膜として、厚さ１０〜１００ｎｍ、例えば、４０ｎｍのエッチングストッパーとなるＳｉＯ2 膜２４、及び、厚さ２００〜５００ｎｍ、例えば、３７０ｎｍのＳｉＮ膜２５を堆積させたのち、ＣＦ4 ＋Ｏ2 系ガスを用いてドライ・エッチングすることによって、ソース・ドレイン領域２２及びゲート電極１９に対するコンタクトホールを形成する。
なお、ゲート電極１９に対するコンタクトホールの場合には、無孔質陽極酸化膜２０も除去する必要がある。
【００６７】
次いで、全面に、厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＴｉ膜、厚さ１００〜５００ｎｍ、例えば、３００ｎｍのＡｌ膜、及び、厚さ５０〜２００ｎｍ、例えば、１００ｎｍのＴｉ膜を順次堆積させたのち、パターニングすることによって、ソース・ドレイン電極２６及びゲート引出電極２７を形成する。
【００６８】
次いで、図示しないものの、画素部においては、第２層間絶縁膜を介してドレイン電極と接続するドレインバスラインを形成したのち、第３層間絶縁膜を介してソース電極と接続する画素電極を形成することによってＴＦＴ基板が完成する。
【００６９】
この様に、本発明の第１の実施の形態においては、ゲート絶縁膜となるＳｉＯ2 膜１３上にＳｉＯ2 膜１３との密着性及び段差被覆性が良好で、且つ、多孔質陽極酸化膜の形成が可能なＡｌ−Ｔｉ膜２８を設けているので、陽極酸化工程において、電解液がＳｉＯ2 膜１３とＡｌ−Ｔｉ膜２８との界面からしみ込むことがなく、断線部や切れ込み部を発生させることないので、設計値通りの多孔質陽極酸化膜１８を形成することができる。
【００７０】
また、Ａｌ−Ｔｉ膜２８は陽極酸化が可能であるので、従来の工程を変更することなくＬＤＤ領域形成予定領域上のＡｌ−Ｔｉ膜２８が自動的に除去されるので、ソース・ドレイン領域２２を形成する際の加速エネルギーを小さくすることができる。
【００９６】
以上、本発明の第１の実施の形態を説明してきたが、無孔質陽極酸化膜２０は必ずしも必須のものではなく、ゲート電極１９の側部に設けた多孔質陽極酸化膜１８の除去工程において、ゲート電極１９に対して選択性のあるエッチャントを用いた場合には原理的に必要としないが、無孔質陽極酸化膜２０は緻密であり、３００℃程度の低温熱処理でも発生するヒロック（ｈｉｌｌｏｃｋ）を低減する効果があるため、最近の液晶表示装置パネルにおける標準的なプロセスになりつつある。
【００９７】
また、レジストパターン１７等のマスク層とＡｌ合金層１５との密着性が良好な場合には、Ａｌ合金層１５の表面に設ける保護陽極酸化膜１６も必ずしも必要ではないが、保護陽極酸化膜１６はレジストパターン１７との密着性をより良好にするので、レジストパターン１７の界面から電解液が進入して、上側から不所望な陽極酸化が起こることがない。
【００９８】
また、上記の第１の実施の形態においては、アモルファスシリコン層を多結晶シリコン層に変換する際に、Ａｌからなる核形成物質を添加しているが、核形成物質はＡｌに限られるものではなく、Ｎｉ，Ａｕ，Ｐｔ，Ｃｕ，Ａｇ，Ｆｅ等の金属を用いても良いものである。
【００９９】
また、上記の第１の実施の形態においては、薄膜半導体層として多結晶シリコン層を用いているが、アモルファスシリコン層、或いは、ＳＯＳ又はＳＯＩ等における単結晶シリコン層でも良く、さらに、シリコン以外に、ゲルマニウム或いはシリコンゲルマニウムを用いても良いものである。
【０１００】
また、上記の第１の実施の形態においては、下地ＳｉＯ2 膜を設けていないが、下地ＳｉＯ2 膜を設けても良いものである。
【０１０１】
また、上記の第１の実施の形態においては、ヒロックの発生を抑制するために、ゲート電極材料としてＡｌ−ＳｃからなるＡｌ合金層を用いているが、Ａｌ合金層に限られるものではなく、Ａｌ自体、或いは、Ａｌ−Ｓｉ等のＡｌを主成分とした金属であれば良く、この様な金属を用いることによって配線抵抗が低減し、且つ、陽極酸化工程が簡単になる。
【０１０２】
また、上記の第１の実施の形態においては、高不純物濃度のソース・ドレイン領域２２を形成したのち、ＬＤＤ領域２３を形成しているが、この順序は逆にしても良いものである。
【０１０３】
また、上記の第１の実施の形態においては、アクティブマトリクス型液晶表示装置に用いるＴＦＴの製造方法として説明しているが、本発明は、アクティブマトリクス型液晶表示装置に限られるものではなく、ラインセンサ用の薄膜半導体装置等の他の用途の薄膜半導体装置も対象とするものである。
【０１０４】
また、上記の第１の実施の形態においては、絶縁性基板として、透明ガラス基板を用いているが、この透明ガラス基板は製造工程に伴う熱処理温度に耐え得る特性を有するものであれば良く、さらには、サファイア等のガラス基板以外の絶縁性基板であっても良く、特に、液晶表示装置以外の用途の場合には、必ずしも透明である必要はない。
【０１０５】
【発明の効果】
本発明によれば、ゲート電極の下層にゲート絶縁膜と密着性及び段差被覆性の良好な下地導電体層を設けたので、不所望な陽極酸化に伴うゲート電極及びゲートバスラインの切れ込み、及び、それによって引き起こされる断線を防止することができ、プロセスの安定性と信頼性を向上することができる。
【図面の簡単な説明】
【図１】 本発明の原理的構成の説明図である。
【図２】 本発明の前提となる参考例の製造工程の説明図である。
【図３】 本発明の第１の実施の形態の製造工程の説明図である。
【図４】 従来のＴＦＴの途中までの製造工程の説明図である。
【図５】 従来のＴＦＴの図４以降の製造工程の説明図である。
【図６】 従来のＴＦＴにおける異常陽極酸化部の平面構造の説明図である。
【図７】 従来のＴＦＴにおける異常陽極酸化部の断面構造の説明図である。
【符号の説明】
１ 絶縁性基板
２ 薄膜半導体層
３ ゲート絶縁膜
４ 第１の導電体層
５ 第２の導電体層
６ 保護膜
７ 多孔質陽極酸化膜
８ 無孔質陽極酸化膜
９ 高不純物濃度ソース・ドレイン領域
１０ 低不純物濃度ソース・ドレイン領域
１１ 透明ガラス基板
１２ 多結晶シリコンパターン
１３ ＳｉＯ2 膜
１４ Ｔｉ膜
１５ Ａｌ合金層
１６ 保護陽極酸化膜
１７ レジストパターン
１８ 多孔質陽極酸化膜
１９ ゲート電極
２０ 無孔質陽極酸化膜
２１ ゲート絶縁膜
２２ ソース・ドレイン領域
２３ ＬＤＤ領域
２４ ＳｉＯ2 膜
２５ ＳｉＮ膜
２６ ソース・ドレイン電極
２７ ゲート引出電極
２８ Ａｌ−Ｔｉ膜
４１ 透明ガラス基板
４２ 下地ＳｉＯ2 膜
４３ 多結晶シリコンパターン
４４ ＳｉＯ2 膜
４５ Ａｌ合金層
４６ 保護陽極酸化膜
４７ レジストパターン
４８ ゲート電極
４９ 多孔質陽極酸化膜
５０ 無孔質陽極酸化膜
５１ ゲート絶縁膜
５２ ソース・ドレイン領域
５３ ＬＤＤ領域
５４ ＳｉＯ2 膜
５５ ＳｉＮ膜
５６ ソース・ドレイン電極
５７ 切れ込み部
５８ 断線部
Claims (3)
- 絶縁性基板上に設けた薄膜半導体層上に、ゲート絶縁膜を介して前記ゲート絶縁膜との密着性及び段差被覆性が良好で多孔質陽極酸化膜の形成が可能なＡｌとＴｉとの合金からなる第１の導電体層、及び、多孔質陽極酸化膜の形成が可能な第２の導電体層を堆積させたのち、所定の形状にエッチングすることによりゲート電極を形成し、次いで、陽極酸化を施すことによって前記第１の導電体層及び前記第２の導電体層の側部に多孔質陽極酸化膜を形成し、次いで、前記多孔質陽極酸化膜と少なくとも前記第２の導電体層との界面に無孔質陽極酸化膜を形成したのち、前記多孔質陽極酸化膜を除去する工程を有することを特徴とする薄膜トランジスタの製造方法。
- 上記エッチングによりゲート電極を形成する前に、上記第２の導電体層の表面に無孔質陽極酸化膜からなる保護層を形成することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
- 上記多孔質陽極酸化膜を除去する前に、前記多孔質陽極酸化膜の端部に整合するように上記ゲート絶縁膜をエッチングすることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16414297A JP4143144B2 (ja) | 1997-06-20 | 1997-06-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16414297A JP4143144B2 (ja) | 1997-06-20 | 1997-06-20 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117186A JPH1117186A (ja) | 1999-01-22 |
| JP4143144B2 true JP4143144B2 (ja) | 2008-09-03 |
Family
ID=15787557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16414297A Expired - Lifetime JP4143144B2 (ja) | 1997-06-20 | 1997-06-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4143144B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4792349A (en) * | 1987-11-03 | 1988-12-20 | Tennessee Valley Authority | Fertilizer values from galvanizer waste |
| KR100398591B1 (ko) * | 2001-09-05 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| US8047442B2 (en) * | 2007-12-03 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5414306B2 (ja) * | 2009-02-27 | 2014-02-12 | 株式会社ジャパンディスプレイ | 電気光学装置の製造方法 |
-
1997
- 1997-06-20 JP JP16414297A patent/JP4143144B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117186A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712495A (en) | Semiconductor device including active matrix circuit | |
| KR100294088B1 (ko) | 반도체집적회로 | |
| KR100349562B1 (ko) | 식각 방법, 박막 트랜지스터 매트릭스 기판 및 그 제조 방법 | |
| JP4166105B2 (ja) | 半導体装置およびその製造方法 | |
| JP3277895B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JP4143144B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0818055A (ja) | 半導体集積回路およびその作製方法 | |
| US5970326A (en) | Thin film transistor films made with anodized film and reverse-anodized etching technique | |
| JP2011035430A (ja) | 半導体装置の作製方法 | |
| JPH07169975A (ja) | 半導体装置およびその作製方法 | |
| JP4036917B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07218932A (ja) | 半導体装置およびその作製方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JPH08122818A (ja) | 金属配線基板および半導体装置およびそれらの製造方法 | |
| JP2710793B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPH10173200A (ja) | 半導体装置の作製方法 | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
| JPH1117187A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0855994A (ja) | 半導体装置およびその作製方法 | |
| JPH10163499A (ja) | 薄膜トランジスタの製造方法 | |
| JP3963663B2 (ja) | 半導体装置 | |
| JP3537198B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |