JP4142922B2 - ストロボ制御回路、ｉｇｂｔデバイス、半導体装置および電子機器 - Google Patents

ストロボ制御回路、ｉｇｂｔデバイス、半導体装置および電子機器 Download PDF

Info

Publication number
JP4142922B2
JP4142922B2 JP2002266666A JP2002266666A JP4142922B2 JP 4142922 B2 JP4142922 B2 JP 4142922B2 JP 2002266666 A JP2002266666 A JP 2002266666A JP 2002266666 A JP2002266666 A JP 2002266666A JP 4142922 B2 JP4142922 B2 JP 4142922B2
Authority
JP
Japan
Prior art keywords
igbt
emitter
electronic device
terminal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002266666A
Other languages
English (en)
Other versions
JP2004103995A5 (ja
JP2004103995A (ja
Inventor
誠 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002266666A priority Critical patent/JP4142922B2/ja
Priority to US10/373,873 priority patent/US6879024B2/en
Publication of JP2004103995A publication Critical patent/JP2004103995A/ja
Priority to US11/070,199 priority patent/US7230324B2/en
Publication of JP2004103995A5 publication Critical patent/JP2004103995A5/ja
Priority to US11/449,641 priority patent/US7385278B2/en
Application granted granted Critical
Publication of JP4142922B2 publication Critical patent/JP4142922B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/30—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp
    • H05B41/32—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp for single flash operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Stroboscope Apparatuses (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、カメラのストロボ制御回路に関するものであって、特に、ストロボ用の絶縁ゲート形ランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）に関するものである。
【０００２】
【従来の技術】
カメラのストロボ制御用の半導体素子として、例えば８本ピンＩＣ外形の絶縁ゲート形トランジスタ（以下、ＩＧＢＴ）が広く用いられている。
【０００３】
図４は、従来のストロボ制御用のＩＧＢＴデバイスの構成を示す上面図である。ここでは例として一般的なＴＳＳＯＰ−８外形のＩＧＢＴデバイスを示す。半導体チップ（ＩＧＢＴチップ）１０は、上面にゲート電極１１およびエミッタ電極１２が、下面にコレクタ電極（不図示）が、それぞれ形成されている。ＩＧＢＴチップ１０は、リードフレーム１３に搭載されており、ＩＧＢＴチップ１０下面のコレクタ電極がリードフレーム１３と電気的に接続されるように半田等でボンディングされている。即ち、リードフレーム１３は、ＩＧＢＴチップ１０のコレクタ電極の外部接続端子（コレクタ端子）としての機能を有する。
【０００４】
ゲート端子１４はゲート電極１１の外部接続端子であり、金属材料のワイヤ１４ａを介してゲート電極１１に接続している。エミッタ端子１５はエミッタ電極１２の外部接続端子であり、金属材料のワイヤ１５ａを介してエミッタ電極１２に接続している。
【０００５】
また、以上の各要素は図４において破線で示す樹脂製のパッケージ１６に収められることで、１つのＩＧＢＴデバイスを構成する。なお、図４において、番号１〜８は当該ＩＧＢＴデバイスのピン番号を示している。
【０００６】
図５は、図４で示した従来のＩＧＢＴデバイスを用いたストロボ制御回路の一例を示す回路図である。なお、この図においては、説明の便宜上、図４に示した要素に対応したノードには、それと同一符号を付してある。ＩＧＢＴデバイスのコレクタ端子であるリードフレーム１３とエミッタ端子１５との間には、図５の如く発光素子２０、電解コンデンサ２１、スイッチ２２、電圧源２３が接続される。また、ゲート端子１４とエミッタ端子１５との間には、ＩＧＢＴデバイスを駆動する電圧信号を発生するドライブ回路２４が接続される。なお、抵抗Ｒ１４ａおよび抵抗Ｒ１５ａはそれぞれ、ワイヤ１４ａおよびワイヤ１５ａが有する配線抵抗を示している。
【０００７】
以下、従来のストロボ制御回路の動作を説明する。まず、スイッチ２２をオンにすることで、電圧源２３により電解コンデンサ２１の両端に所定の電圧が印加される。それにより、発光素子２０を発光させるために必要な電荷が電解コンデンサ２１に充電される。このとき、ＩＧＢＴチップ１０はオフ状態である。
【０００８】
そして、電解コンデンサ２１に充分な電荷が充電されるた状態で、ドライブ回路２４はエミッタ端子１５を基準電位として、所定の振幅を有する電圧パルス（電圧信号）をゲート端子１４に印加する。それによってＩＧＢＴチップ１０はオン状態になる。すると、それまで電解コンデンサ２１に蓄積されていた電荷が発光素子２０に大量に流れ込み、発光素子２０は明るく発光して被写体を照らす。
【０００９】
このようにＩＧＢＴチップ１０がオンになり、当該ＩＧＢＴチップ１０に大量の電荷、即ち電流が流れると、当然ワイヤ１５ａにも大きな電流が流れる。それによって、ワイヤ１５ａにおいて配線抵抗Ｒ１５ａによる電圧降下が起こる。よってその間は、ドライブ回路２４からゲート端子１４に入力される電圧は当該電圧降下の分だけ低くなる。
【００１０】
そのため、ドライブ回路２４がＩＧＢＴチップ１０を駆動させるに充分な振幅の電圧信号をゲート端子１４−エミッタ端子１５間に印加しているにも関わらず、ゲート電極１１−エミッタ電極１２間にはそれに満たない大きさの電圧しか印加されない現象が起こる。その結果、ストロボの発光不良や、ノイズによる誤動作が発生し易くなる。
【００１１】
従来、その解決策として、ワイヤ１５ａによる電圧降下を考慮し、予めドライブ回路２４が発生する電圧信号の振幅を大きくして、ＩＧＢＴチップ１０の駆動電圧（閾値電圧）に対するマージンをとるという方法が行われていた。
【００１２】
なお、上で示した従来のストロボ用ＩＧＢＴデバイスの構造は既に一般的に使用されているものであり、上記の説明は本発明者の知識に基づいたものである。但し、具体的にその構造が開示された公知文献が存在は確認できなかった。
【００１３】
一方、インバータ回路に使用され、過電流保護回路を有するＩＧＢＴモジュールにおいて、配線インダクタンスによる当該過電流保護回路に対する悪影響を除去する技術がある（例えば特許文献１）。過電流保護回路はＩＧＢＴモジュール内のエミッタ電極に接続されており、インバータ回路における負荷電流の変化（ｄｉ／ｄｔ）とＩＧＢＴモジュールの配線インダクタンスによりエミッタ電極の電位が変動すると、過電流保護回路の誤動作を引き起こしてしまう。特許文献１では、ＩＧＢＴモジュールに、エミッタ電極をゲート駆動回路のアース端子と接続する補助エミッタ端子を設けることで、エミッタ電極の電位変動による過電流保護回路の誤動作を防止している。
【００１４】
【特許文献１】
特開平８−１６２６３１号公報（第２−３頁、第１−２図）
【００１５】
【発明が解決しようとする課題】
ディジタルカメラ装置等では、近年の省電力化に伴い装置の内部回路における電源電圧を低くする傾向にある。例えば、従来のディジタルカメラにおける内部回路の電源電圧は５．０Ｖが主流であったが、近年ではそれが３．３Ｖに遷移されつつある。回路の電源電圧が低くなると、当然ドライブ回路２４の出力電圧を上げることに限界があるため、電圧信号のマージンを大きくする方法の実施は困難になってきている。
【００１６】
そこで、４．０Ｖが主流であったストロボ制御用のＩＧＢＴチップの駆動電圧を、２．５Ｖ程度にすることが要求されている。それにより、電源電圧が低い場合でも、ＩＧＢＴチップの駆動電圧に対するマージンを大きくとることが可能である。しかし、単にＩＧＢＴチップの駆動電圧を低下させると、ＩＧＢＴチップ自身のノイズ耐性が劣化してしまうという問題が生じる。
【００１７】
本発明は以上のような課題を解決するためになされたものであり、電源電圧が低い場合でもストロボ制御回路における発光不良および誤動作を防止でき、且つ、ノイズ耐性の高いＩＧＢＴデバイスを提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明に係るストロボ制御回路は、発光素子と、前記発光素子がエミッタ−コレクタ間に接続され、前記発光素子に流す電流のオン／オフを切り替えるＩＧＢＴ（絶縁ゲート形トランジスタ）デバイスと、前記ＩＧＢＴデバイスを駆動する電圧信号を前記ＩＧＢＴデバイスのエミッタ−ゲート間に印加するドライブ回路とを備えるストロボ制御回路であって、前記ＩＧＢＴデバイスは、ＩＧＢＴチップと、前記発光素子をＩＧＢＴチップのエミッタ電極と電気的に接続する第１のエミッタ端子と、前記ドライブ回路をＩＧＢＴチップのエミッタ電極に接続する第２のエミッタ端子とを備え、前記第１のエミッタ端子と前記第２のエミッタ端子は、それぞれ個別に前記エミッタ電極に接続されていることを特徴とするものである。
【００１９】
また、本発明に係るＩＧＢＴデバイスは、発光素子に流す電流のオン／オフを切り替えるためのストロボ制御用のＩＧＢＴデバイスであって、ＩＧＢＴチップと、前記ＩＧＢＴチップのコレクタ電極に前記発光素子を電気的に接続するための外部接続端子であり、前記ＩＧＢＴチップを搭載するリードフレームと、前記ＩＧＢＴチップのゲート電極に前記ＩＧＢＴチップを駆動する電圧信号を印加するための外部接続端子であるゲート端子と、前記ＩＧＢＴチップのエミッタ電極に前記発光素子を電気的に接続するための外部接続端子である第１のエミッタ端子と、前記ＩＧＢＴチップのエミッタ電極に前記電圧信号の基準電圧を印加するための外部接続端子である第２のエミッタ端子とを備え、前記第１のエミッタ端子と前記第２のエミッタ端子は、それぞれ個別に前記エミッタ電極にワイヤボンディングされていることを特徴とするものである。
本発明に係る半導体装置は、上面、下面、電子デバイスへ流す電流のオン／オフを制御する半導体素子、前記上面に形成された上部電極、前記上面に形成されたゲート電極、および前記下面に形成された下部電極を有する半導体チップと、前記上部電極にそれぞれ電気的に接続する第１のピンおよび第２のピンと、前記ゲート電極に電気的に接続する第３のピンと、前記下部電極に電気的に接続する第４のピンを有するリードフレームとを備え、前記第３のピンは、前記半導体素子を駆動するための電圧信号を印加するための外部接続端子であり、前記第２のピンは、前記半導体素子を駆動するための電圧信号を発生するドライブ回路に接続するための外部接続端子であり、前記第１のピンおよび前記第４のピンは、前記半導体素子に電力を供給するための電源と前記電子デバイスとの間に電気的に直列に接続するための外部接続端子であり、前記第１のピンは、複数のワイヤを介して前記上部電極と電気的に接続しており、前記第２のピンは、前記複数のワイヤとは電気的に独立したワイヤを介して、前記上部電極と電気的に接続していることを特徴とするものである。
本発明に係る電子機器は、電源と、電子デバイスと、上面、下面、前記電源から電子デバイスへ流す電流のオン／オフを制御する半導体素子、前記上面に形成された上部電極、前記上面に形成されたゲート電極、および前記下面に形成された下部電極を有する半導体チップと、前記上部電極と前記ゲート電極との間に、前記半導体素子を駆動するための電圧信号を印加するドライブ回路と、前記上部電極を、前記電源と前記電子デバイスとの間に直列に接続する複数の第１のボンディングワイヤと、前記上部電極を、前記ドライブ回路に接続する第２のボンディングワイヤとを備え、前記第２のボンディングワイヤは、前記電源から前記電子デバイスへ流れる電流経路から分岐されていることを特徴とするものである。
【００２０】
【発明の実施の形態】
＜実施の形態１＞
図１は、本発明の実施の形態１に係るＩＧＢＴデバイスの構成を示す上面図である。ここでもＴＳＳＯＰ−８外形のＩＧＢＴデバイスを示す。同図において図４と同様の機能を有する要素には同一符号を付してあるので、ここでの詳細な説明は省略する。
【００２１】
図１に示すように、エミッタ電極１２の外部接続端子として、ストロボ制御回路における発光素子を接続するための第１のエミッタ端子１５１と、当該ＩＧＢＴデバイスを駆動させるドライブ回路を接続するための第２のエミッタ端子１５２の２つを有している。
【００２２】
第１のエミッタ端子１５１はワイヤ１５１ａを介してエミッタ電極１２に接続しており、第２のエミッタ端子１５２はワイヤ１５２ａを介してエミッタ電極１２に接続している。つまり、第１のエミッタ端子１５１と第２のエミッタ端子１５２は、それぞれ個別にエミッタ電極１２にワイヤボンディングされている。
【００２３】
本実施の形態においては、コレクタ端子であるリードフレーム１３はＩＧＢＴデバイスの１〜４番ピン、ゲート端子１４は５番ピン、第１のエミッタ端子１５１は７番ピンおよび８番ピン、第２のエミッタ端子１５２は６番ピンとなるようにレイアウトされている。即ち、図１に示すように、リードフレーム１３は、パッケージ１６から第１方向（左方向）に突出し、ゲート端子１４、第１のエミッタ端子１５１、第２のエミッタ端子１５２は第１方向とは逆の第２方向（右方向）に突出している。また、第２のエミッタ端子１５２は、ゲート端子１４に最も近い端子（ピン）となるように、ゲート端子１４に隣接して配置されている。
【００２４】
図２は、図１で示したＩＧＢＴデバイスを用いた、本実施の形態に係るストロボ制御回路の一例を示す回路図である。この図においては、説明の便宜上、図１に示した要素に対応したノードには、それと同一符号を付してある。また、図５と同様の要素には同一符号を付してある。なお、抵抗Ｒ１５１ａおよび抵抗Ｒ１５２ａはそれぞれ、ワイヤ１５１ａおよびワイヤ１５２ａが有する配線抵抗を示している。
【００２５】
図２に示すように、発光素子２０、電解コンデンサ２１、スイッチ２２および電圧源２３は、ＩＧＢＴデバイスのコレクタ端子であるリードフレーム１３と第１のエミッタ端子１５１との間に接続される。一方、ドライブ回路２４は、ゲート端子１４と第２のエミッタ端子１５２との間に接続される。
【００２６】
以下、本実施の形態に係るストロボ制御回路の動作を説明する。まず、スイッチ２２をオンにすることで、発光素子２０を発光させるために必要な電荷が、電圧源２３によって電解コンデンサ２１に充電される。このとき、ＩＧＢＴチップ１０はオフ状態である。
【００２７】
そして、電解コンデンサ２１に充分な電荷が充電されるた状態で、ドライブ回路２４は第２のエミッタ端子１５２を基準電位として、所定の振幅を有する電圧パルス（電圧信号）をゲート端子１４に印加する。それによってＩＧＢＴチップ１０はオン状態になる。すると、それまで電解コンデンサ２１に蓄積されていた電荷が発光素子２０に大量に流れ込み、発光素子２０は明るく発光して被写体を照らす。
【００２８】
このようにＩＧＢＴチップ１０がオンになり、当該ＩＧＢＴチップ１０に大量の電荷、即ち電流が流れると、第１のエミッタ端子１５１およびワイヤ１５１ａに大きな電流が流れる。それによって、ワイヤ１５１ａにおいて配線抵抗Ｒ１５１ａによる電圧降下が起こる。
【００２９】
一方、ＩＧＢＴチップ１０のゲート電極１１−エミッタ電極１２間の入力インピーダンスは大きいため、第２のエミッタ端子１５２およびワイヤ１５２ａには殆ど電流は流れない。即ち、ドライブ回路２４が、ゲート端子１４−第２のエミッタ端子１５２間に印加した電圧信号は、そのままの振幅でＩＧＢＴチップ１０上のゲート電極１１−エミッタ電極１２間に印加される。つまり、ゲート電極１１−エミッタ電極１２間に印加される電圧信号の振幅は、ワイヤ１５１ａにおける電圧降下の影響を受けない。
【００３０】
従って、ＩＧＢＴデバイスを駆動する電圧信号の振幅に、ワイヤ１５１ａによる電圧降下を考慮したマージンをとる必要がなくなり、従来のストロボ制御回路よりもドライブ回路２４が発生する駆動信号の振幅を低く抑えることが可能になる。その結果、ストロボ制御回路を使用する例えばディジタルカメラ等における省電力化に寄与できる。
【００３１】
ＩＧＢＴデバイスを駆動する電圧信号に大きなマージンをとる必要がなくなるということは、言い換えれば、電圧信号の振幅に対して必要以上にＩＧＢＴチップの駆動電圧を下げる必要がなくなるということである。よって、省電力化を図る目的で電源電圧が低くし、ドライブ回路２４の出力電圧が低く抑えられるような場合でも、ＩＧＢＴチップ１０の駆動電圧をその出力電圧近くまで高く設定できる。よって、ＩＧＢＴチップ１０のノイズ耐性の劣化は抑えられる。
【００３２】
また、図４に示した従来のＩＧＢＴデバイスと同様に、リードフレーム１３はパッケージ１６から第１方向に突出し、ゲート端子１４、第１のエミッタ端子１５１、第２のエミッタ端子１５２は第１方向とは逆の第２方向に突出させたので、リードフレーム１３は、図４に示した従来のＩＧＢＴデバイスと同様のものを使用することができる。即ち、リードフレーム１３にＩＧＢＴチップを搭載するためのダイパッドのサイズを従来のＩＧＢＴデバイスと同程度に大きくとることができる。つまり、本発明の実施により、搭載可能なチップサイズの上限が小さくなることを伴わない。また、従来のＩＧＢＴデバイスからのレイアウト変更は最小に抑えられている。
【００３３】
さらに、第２のエミッタ端子１５２をゲート端子１４に隣接させて配置したので、当該ＩＧＢＴデバイスが搭載される回路基板において、ＩＧＢＴデバイスにドライブ回路２４を接続するための配線を、それ以外の配線から分離してレイアウトすることが容易になる。よって、ストロボ制御回路の配線パターン設計が容易になる。
【００３４】
＜実施の形態２＞
上記したように、本発明に係るＩＧＢＴデバイスがオン状態のとき、ワイヤ１５１ａには大きな電流が流れる。図１から分かるように、実施の形態１における第１のエミッタ端子１５１は、図４に示した従来のエミッタ端子１５よりも小さいサイズとなる。そのため、ボンディング可能なワイヤ１５１ａの数は、従来のワイヤ１５ａの数よりも少なくせざるを得ない。その結果、ＩＧＢＴデバイスのオン抵抗（導通抵抗）の上昇および通電電流耐量の低下を引き起こし、ＩＧＢＴデバイスの信頼性低下の原因となる。そこで、本実施の形態においては、この問題を抑えることのできるＩＧＢＴデバイスを提案する。
【００３５】
図３は、実施の形態２に係るＩＧＢＴデバイスの構成を示す上面図である。ここでもＴＳＳＯＰ−８外形のＩＧＢＴデバイスを示す。同図において図４および図１と同様の機能を有する要素には同一符号を付してあるので、ここでの詳細な説明は省略する。
【００３６】
本実施の形態に係るＩＧＢＴデバイスも、エミッタ電極１２の外部接続端子として、ストロボ制御回路における発光素子を電気的に接続するための第１のエミッタ端子１５１と、当該ＩＧＢＴデバイスを駆動させるドライブ回路を接続するための第２のエミッタ端子１５２の２つを有している。
【００３７】
第１のエミッタ端子１５１はワイヤ１５１ａを介してエミッタ電極１２に接続しており、第２のエミッタ端子１５２はワイヤ１５２ａを介してエミッタ電極１２に接続している。つまり、第１のエミッタ端子１５１と第１のエミッタ端子１５２は、それぞれ個別にエミッタ電極１２にワイヤボンディングされている。
【００３８】
但し、本実施の形態においては図３に示すように、コレクタ端子であるリードフレーム１３はＩＧＢＴデバイスの２〜４番ピン、ゲート端子１４は５番ピン、第１のエミッタ端子１５１は６〜８番ピン、第２のエミッタ端子１５２は１番ピンとなるようにレイアウトされている。つまり、リードフレーム１３および第２のエミッタ端子１５２は、ＩＧＢＴデバイスのパッケージ１６から第１方向に突出し、ゲート端子１４ａおよび第１のエミッタ端子１５１は第１方向とは逆の第２方向に突出している。
【００３９】
このようにレイアウトすることで、第１のエミッタ端子１５１のサイズを、図４に示した従来のエミッタ端子１５と同様にすることができる。よって、ボンディング可能なワイヤ１５１ａの数は、従来のワイヤ１５ａと同程度に維持できる。従って、本発明の実施によるＩＧＢＴデバイスのオン抵抗の上昇および通電電流耐量の低下を抑制し、ＩＧＢＴデバイスの信頼性低下を抑えることができる。
【００４０】
但し、実施の形態１に比較して、リードフレーム１３にＩＧＢＴチップを搭載するためのダイパッドのサイズが小さくなり、搭載可能なチップサイズの上限が小さくなってしまうので、注意が必要である。
【００４１】
なお、本実施の形態に係るＩＧＢＴデバイスを用いたストロボ制御回路の回路構成およびその動作については、実施の形態１と同様であるので、ここでの説明は省略する。また、実施の形態１と同様に、ＩＧＢＴデバイスを駆動する電圧信号の振幅に、ワイヤ１５１ａによる電圧降下を考慮したマージンをとる必要がなく、従来のストロボ制御回路よりもドライブ回路２４が発生する駆動信号の振幅を低く抑えることが可能であることは明らかである。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、ドライブ回路がゲート端子−第２のエミッタ端子間に印加した電圧信号は、そのままの振幅でゲート電極−エミッタ電極間に印加される。従って、ＩＧＢＴデバイスを駆動する電圧信号の振幅に、大きなマージンをとる必要がなくなり、従来のストロボ制御回路よりもドライブ回路が発生する駆動信号の振幅を低く抑えることが可能になる。その結果、ストロボ制御回路を使用する例えばディジタルカメラ等における省電力化に寄与できる。また、電源電圧が低く、ドライブ回路の出力電圧が低く抑えられるような場合でも、ＩＧＢＴチップの駆動電圧をある程度高く設定でき、ノイズ耐性の劣化を防止することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係るＩＧＢＴデバイスの構成を示す上面図である。
【図２】 実施の形態１に係るストロボ制御回路の一例を示す回路図である。
【図３】 実施の形態２に係るＩＧＢＴデバイスの構成を示す上面図である。
【図４】 従来のストロボ制御用のＩＧＢＴデバイスの構成を示す図である。
【図５】 従来のＩＧＢＴデバイスを用いたストロボ制御回路の一例を示す回路図である。
【符号の説明】
１０ ＩＧＢＴチップ、１１ ゲート電極、１２ エミッタ電極、１３ リードフレーム、１４ ゲート端子、１４ａ，１５１ａ，１５２ａ ワイヤ、１６ パッケージ、２０ 発光素子、２１ 電解コンデンサ、２２ スイッチ、２３ 電圧源、２４ ドライブ回路、１５１ 第１のエミッタ端子、１５２ 第２のエミッタ端子。

Claims (15)

  1. 発光素子と、
    前記発光素子がエミッタ−コレクタ間に接続され、前記発光素子に流す電流のオン／オフを切り替えるＩＧＢＴ（絶縁ゲート形トランジスタ）デバイスと、
    前記ＩＧＢＴデバイスを駆動する電圧信号を前記ＩＧＢＴデバイスのエミッタ−ゲート間に印加するドライブ回路とを備えるストロボ制御回路であって、
    前記ＩＧＢＴデバイスは、
    ＩＧＢＴチップと、
    前記発光素子をＩＧＢＴチップのエミッタ電極と電気的に接続する第１のエミッタ端子と、
    前記ドライブ回路をＩＧＢＴチップのエミッタ電極に接続する第２のエミッタ端子とを備え、
    前記第１のエミッタ端子と前記第２のエミッタ端子は、それぞれ個別に前記エミッタ電極に接続されている
    ことを特徴とするストロボ制御回路。
  2. 発光素子に流す電流のオン／オフを切り替えるためのストロボ制御用のＩＧＢＴデバイスであって、
    ＩＧＢＴチップと、
    前記ＩＧＢＴチップのコレクタ電極に前記発光素子を電気的に接続するための外部接続端子であり、前記ＩＧＢＴチップを搭載するリードフレームと、
    前記ＩＧＢＴチップのゲート電極に前記ＩＧＢＴチップを駆動する電圧信号を印加するための外部接続端子であるゲート端子と、
    前記ＩＧＢＴチップのエミッタ電極に前記発光素子を電気的に接続するための外部接続端子である第１のエミッタ端子と、
    前記ＩＧＢＴチップのエミッタ電極に前記電圧信号の基準電圧を印加するための外部接続端子である第２のエミッタ端子とを備え、
    前記第１のエミッタ端子と前記第２のエミッタ端子は、それぞれ個別に前記エミッタ電極にワイヤボンディングされている
    ことを特徴とするＩＧＢＴデバイス。
  3. 請求項２に記載のＩＧＢＴデバイスであって、
    前記リードフレームは、前記ＩＧＢＴデバイスのパッケージから第１方向に突出し、
    前記ゲート端子、第１および第２のエミッタ端子は、前記パッケージから第１方向とは逆の第２方向に突出している
    ことを特徴とするＩＧＢＴデバイス。
  4. 請求項３に記載のＩＧＢＴデバイスであって、
    前記第２のエミッタ端子は、前記ゲート端子に隣接して配置されている
    ことを特徴とするＩＧＢＴデバイス。
  5. 請求項２に記載のＩＧＢＴデバイスであって、
    前記リードフレームおよび第２のエミッタ端子は、前記ＩＧＢＴデバイスのパッケージから第１方向に突出し、
    前記ゲート端子および第１のエミッタ端子は、前記パッケージから第１方向とは逆の第２方向に突出している
    ことを特徴とするＩＧＢＴデバイス。
  6. 上面、下面、電子デバイスへ流す電流のオン／オフを制御する半導体素子、前記上面に形成された上部電極、前記上面に形成されたゲート電極、および前記下面に形成された下部電極を有する半導体チップと、
    前記上部電極にそれぞれ電気的に接続する第１のピンおよび第２のピンと、
    前記ゲート電極に電気的に接続する第３のピンと、
    前記下部電極に電気的に接続する第４のピンを有するリードフレームとを備え、
    前記第３のピンは、前記半導体素子を駆動するための電圧信号を印加するための外部接 続端子であり、
    前記第２のピンは、前記半導体素子を駆動するための電圧信号を発生するドライブ回路に接続するための外部接続端子であり、
    前記第１のピンおよび前記第４のピンは、前記半導体素子に電力を供給するための電源と前記電子デバイスとの間に電気的に直列に接続するための外部接続端子であり、
    前記第１のピンは、複数のワイヤを介して前記上部電極と電気的に接続しており、
    前記第２のピンは、前記複数のワイヤとは電気的に独立したワイヤを介して、前記上部電極と電気的に接続している
    ことを特徴とする半導体装置。
  7. 請求項６記載の半導体装置であって、
    前記電子デバイスは、発光素子である
    ことを特徴とする半導体装置。
  8. 請求項６記載の半導体装置であって、
    前記電子デバイスは、ストロボライト用の発光素子である
    ことを特徴とする半導体装置。
  9. 請求項６記載の半導体装置であって、
    前記半導体素子は、ＩＧＢＴである
    ことを特徴とする半導体装置。
  10. 請求項６記載の半導体装置であって、
    前記電源は、電解コンデンサである
    ことを特徴とする半導体装置。
  11. 電源と、
    電子デバイスと、
    上面、下面、前記電源から電子デバイスへ流す電流のオン／オフを制御する半導体素子、前記上面に形成された上部電極、前記上面に形成されたゲート電極、および前記下面に形成された下部電極を有する半導体チップと、
    前記上部電極と前記ゲート電極との間に、前記半導体素子を駆動するための電圧信号を印加するドライブ回路と、
    前記上部電極を前記電源と前記電子デバイスとの間に直列に接続する複数の第１のボンディングワイヤと、
    前記上部電極を前記ドライブ回路に接続する第２のボンディングワイヤとを備え、
    前記第２のボンディングワイヤは、前記電源から前記電子デバイスへ流す電流の経路から分岐されている
    ことを特徴とする電子機器。
  12. 請求項１１記載の電子機器であって、
    前記電子デバイスは、発光素子である
    ことを特徴とする電子機器。
  13. 請求項１１記載の電子機器であって、
    前記電子デバイスは、ストロボライト用の発光素子である
    ことを特徴とする電子機器。
  14. 請求項１１記載の電子機器であって、
    前記半導体素子は、ＩＧＢＴである
    ことを特徴とする電子機器。
  15. 請求項１１記載の電子機器であって、
    前記電源は、電解コンデンサである
    ことを特徴とする電子機器。
JP2002266666A 2002-09-12 2002-09-12 ストロボ制御回路、ｉｇｂｔデバイス、半導体装置および電子機器 Expired - Fee Related JP4142922B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002266666A JP4142922B2 (ja) 2002-09-12 2002-09-12 ストロボ制御回路、ｉｇｂｔデバイス、半導体装置および電子機器
US10/373,873 US6879024B2 (en) 2002-09-12 2003-02-27 Strobe light control circuit and IGBT device
US11/070,199 US7230324B2 (en) 2002-09-12 2005-03-03 Strobe light control circuit and IGBT device
US11/449,641 US7385278B2 (en) 2002-09-12 2006-06-09 Strobe light control circuit and IGBT device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002266666A JP4142922B2 (ja) 2002-09-12 2002-09-12 ストロボ制御回路、ｉｇｂｔデバイス、半導体装置および電子機器

Publications (3)

Publication Number Publication Date
JP2004103995A JP2004103995A (ja) 2004-04-02
JP2004103995A5 JP2004103995A5 (ja) 2005-10-27
JP4142922B2 true JP4142922B2 (ja) 2008-09-03

Family

ID=31986654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002266666A Expired - Fee Related JP4142922B2 (ja) 2002-09-12 2002-09-12 ストロボ制御回路、ｉｇｂｔデバイス、半導体装置および電子機器

Country Status (2)

Country Link
US (3) US6879024B2 (ja)
JP (1) JP4142922B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203048A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
US7994632B2 (en) * 2006-01-10 2011-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
US8008032B2 (en) 2008-02-25 2011-08-30 Cellective Dx Corporation Tagged ligands for enrichment of rare analytes from a mixed sample
JP4914417B2 (ja) * 2008-10-15 2012-04-11 株式会社エヌ・ピー・シー ソーラーシミュレータ
JP2010244977A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置
JP5879238B2 (ja) * 2012-09-26 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
CN103367284A (zh) * 2013-07-04 2013-10-23 株洲南车时代电气股份有限公司 双l型均流耐应力igbt模块母排端子
JP6307364B2 (ja) * 2014-06-23 2018-04-04 スタンレー電気株式会社 ストロボ装置
US9543940B2 (en) * 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
WO2018237199A1 (en) 2017-06-22 2018-12-27 Renesas Electronics America Inc. SOLID TOP TERMINAL FOR DISCRETE FEED DEVICES
JP7052826B2 (ja) * 2020-06-16 2022-04-12 富士電機株式会社 半導体装置
CN111796348A (zh) * 2020-07-02 2020-10-20 Tcl华星光电技术有限公司 视角扩散膜片及显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3814994A (en) * 1973-03-07 1974-06-04 Gen Motors Corp Four terminal power transistor
JP2584051B2 (ja) * 1989-03-29 1997-02-19 ウエスト電気株式会社 ストロボ装置
US5038080A (en) * 1989-04-25 1991-08-06 West Electric Co., Ltd. Electric flash apparatus
US5485201A (en) * 1992-08-28 1996-01-16 Asahi Kogaku Kogyo Kabushiki Kaisha Fill-in light emitting apparatus and still video camera
US5640620A (en) * 1993-07-22 1997-06-17 Nikon Corporation Radiation regulating device for an electronic flash device and method for regulating same
JPH07245187A (ja) * 1994-03-07 1995-09-19 Olympus Optical Co Ltd ストロボ装置
JPH08162631A (ja) 1994-12-05 1996-06-21 Fuji Electric Co Ltd Ｉｇｂｔモジュール構造
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
US6069401A (en) * 1996-10-29 2000-05-30 Kabushiki Kaisha Toshiba Semiconductor chip
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
JP2002373989A (ja) * 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
GB0128351D0 (en) * 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
US6975023B2 (en) * 2002-09-04 2005-12-13 International Rectifier Corporation Co-packaged control circuit, transistor and inverted diode
JP4432825B2 (ja) * 2005-04-22 2010-03-17 株式会社デンソー 内燃機関用点火装置
US7291869B2 (en) * 2006-02-06 2007-11-06 Infieon Technologies A.G. Electronic module with stacked semiconductors
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置

Also Published As

Publication number Publication date
US20060226433A1 (en) 2006-10-12
US20050145880A1 (en) 2005-07-07
US7385278B2 (en) 2008-06-10
US7230324B2 (en) 2007-06-12
JP2004103995A (ja) 2004-04-02
US20040051163A1 (en) 2004-03-18
US6879024B2 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
US7385278B2 (en) Strobe light control circuit and IGBT device
JP5858914B2 (ja) パワーモジュールおよび出力回路
JP4955078B2 (ja) 半導体装置
US7259467B2 (en) Semiconductor integrated circuit device
US8487407B2 (en) Low impedance gate control method and apparatus
WO2013187120A1 (ja) 半導体装置
US11522533B2 (en) Semiconductor device
JP4484400B2 (ja) 半導体装置
GB2338827A (en) Lead frames for semiconductor packages
CN105027281A (zh) 半导体模块
JP6434274B2 (ja) 半導体装置
JP6251628B2 (ja) 制御装置
JP2005044958A (ja) 電源用デバイス
US10856406B2 (en) Printed wiring board
JP2009038873A (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置、回路装置、ｌｅｄバックライト回路装置及びスイッチング型ｄｃ／ｄｃコンバータ装置
US20100157542A1 (en) Power device package having enhanced heat dissipation
JP2004063687A (ja) パワーモジュールのゲート駆動回路
US20240014104A1 (en) Semiconductor Package or a Printed Circuit Board, Both Modified to One or More of Reduce, Inverse or Utilize Magnetic Coupling Caused by the Load Current of a Semiconductor Transistor
JP2008263675A (ja) パワー半導体素子の駆動回路及びパワー半導体素子回路
JP2009038956A (ja) 出力制御装置
WO2023145144A1 (ja) パワー半導体モジュール
US20220319965A1 (en) Semiconductor Device
US7855447B2 (en) Semiconductor integrated circuit device, PDP driver, and plasma display panel
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JP2005129613A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4142922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140620

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees