JP4141340B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4141340B2
JP4141340B2 JP2003197860A JP2003197860A JP4141340B2 JP 4141340 B2 JP4141340 B2 JP 4141340B2 JP 2003197860 A JP2003197860 A JP 2003197860A JP 2003197860 A JP2003197860 A JP 2003197860A JP 4141340 B2 JP4141340 B2 JP 4141340B2
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting surface
cutting
bonding
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003197860A
Other languages
English (en)
Other versions
JP2005038927A (ja
Inventor
工次郎 亀山
清志 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003197860A priority Critical patent/JP4141340B2/ja
Priority to TW93117884A priority patent/TWI258852B/zh
Priority to CNB2004100619380A priority patent/CN100440499C/zh
Priority to KR20040054597A priority patent/KR100776905B1/ko
Priority to US10/892,483 priority patent/US7264997B2/en
Publication of JP2005038927A publication Critical patent/JP2005038927A/ja
Application granted granted Critical
Publication of JP4141340B2 publication Critical patent/JP4141340B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10931—Exposed leads, i.e. encapsulation of component partly removed for exposing a part of lead, e.g. for soldering purposes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、外部端子に溶着させる接合材への視認性を向上させた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置に対する小型化・薄型化の要請に伴って、ＶＱＦＮ（Very thin Quad Flat Nonleaded Package）やＶＳＯＮ（Very Thin Small Outline Nonleaded Package）など、パッケージ底面（実装面）から外部端子を露出させたノンリード型の半導体装置が提案されている（特許文献１参照）。
【０００３】
図１４は、ＶＱＦＮ型の従来の半導体装置１００の実装面を示す斜視図である。同図に示すとおり、従来の半導体装置１００の実装面の周縁部には複数の外部端子端子（ボンディングパッド）１０６が所定のパッドピッチで露出している。
【０００４】
図１５は、従来の半導体装置１００のプリント配線板２００への実装状態を示す断面図である。プリント配線板２００の上面部には、半田（Solder）などの接合材３００が導電パターン以外に溶着されるのを防止すべく、ソルダーレジスト（Solder Resist）２０１によって被覆されている。また、ソルダーレジスト２０１に被覆されていない部位が導電パターンとしてのランド（land）２０２となる。
【０００５】
ここで、従来の半導体装置１００の外部端子１０６は、接合材３００を介してプリント配線板のランド２０２と接合されることになる。なお、ファインピッチ化（狭パッドピッチ化）の要請に応じて、外部端子１０６の間隔（パッドピッチ）は狭小化されてきており、隣り合う外部端子１０６それぞれに溶着された接合材３００が重なり合う、所謂半田ブリッジの現象が発生しやすくなる。この半田ブリッジの発生を防ぐために、外部端子１０６に溶着させる接合材３００の量は極力抑えられている。
【０００６】
【特許文献１】
特開２００３−３１７５３号公報
【０００７】
【発明が解決しようとする課題】
ところで、半導体装置のプリント配線板への実装後には、外部端子１０６とランド２０２間に形成される接合材３００のフィレット（形状）が所定の検査装置が備えるＣＣＤカメラ等でモニター表示される。そして、モニター表示された撮像に基づいて、接合材３００を介した外部端子１０６とランド２０２の接合状態の良否判定が目視確認によって行われることになる。
【０００８】
しかしながら、ＶＱＦＮなどノンリード型の半導体装置では、外部端子１０６が実装面（パッケージ裏面）に露出して配置されており、また、ファインピッチ化のために接合材３００の量が極力抑えられているために、接合材３００の形状を目視確認しづらく、外部端子１０６とランド２０２の接合状態の良否判定を行うことが困難であった。
【０００９】
本発明は、前述した事情に鑑みてなされたものであり、外部端子に溶着させる接合材への視認性を向上させた半導体装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記課題を解決するための主たる本発明は、導電箔をエッチングし、前記導電箔の複数の区画領域の中の隣接する区画領域に、前記隣接する区画領域ごとに半導体素子と電気的に接続されるとともに前記隣接する区画領域の境界を介して連結される電極を形成する第１工程と、前記導電箔の前記電極が実装基板に接続される側の実装面とは反対側の面における前記半導体素子及び前記電極を絶縁性を有する封止材で封止する第２工程と、前記隣接する区画領域の境界を、第１幅を有する第１ブレードで前記実装面に対する垂直方向に前記実装面から所定長だけ切削する第３工程と、前記隣接する区画領域の境界を、前記第１幅より狭い第２幅を有する第２ブレードで前記実装面に対する垂直方向に切削し、前記隣接する区画領域を分離する第４工程と、を有する。
【００１２】
【発明の実施の形態】
＝＝＝実施例＝＝＝
以下、本発明の実施の形態を図面に基づいて具体的に説明する。
【００１３】
＜半導体装置の構成＞
図１は、本発明に係る半導体装置１００のプリント配線板（『実装基板』）２００への実装状態を示す断面図である。なお、半導体装置１００は、ＶＱＦＮやＶＳＯＮなどのノンリード型と同様、プリント配線板２００と接合材３００を介して接合される側の実装面（底面）において、外部端子１０６となるボンディングパッド（『電極』）１０４を露出させた形状を呈している。
【００１４】
銅等で構成されるダイパッド１０１上には、Ａｇ（銀）ペースト、半田、接着剤などのダイボンディング用の接合材１０２を介して半導体素子１０３が固着（ダイボンディング）されている。半導体素子１０３の表面には電極パッド（不図示）が形成されており、当該電極パッドと銅等で構成されるボンディングパッド１０４とが金属細線１０５を介して電気的に接続（ワイヤーボンディング）される。なお、ボンディングパッド１０４は、封止材１０７との密着性（アンカー効果）を向上させるべく、当該半導体装置１００の上面側に突起部を有した形状を採用しているが、勿論当該突起部を除去した形状としてもよい。
【００１５】
ダイパッド１０１、半導体素子１０３及びボンディングパッド１０４がそれぞれ電気的に接続された状態で、絶縁性を有する封止材１０７によって封止されて封止体１１０を形成する。なお、封止材１０７としては、エポキシ樹脂等の熱硬化性樹脂（トランスファーモールド法の場合）や、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂（インジェクションモールド法の場合）などを採用することができる。
【００１６】
封止後のダイパッド１０１については、その底面を封止体１１０の実装面に露出させなくてもよいし、露出させてもよい。ダイパッド１０１の底面を露出させない場合は、ダイパッド１０１及び半導体素子１０３の絶縁性が確実に保護されることになる。ダイパッド１０１の底面を露出させた場合には、当該底面を封止しない分当該半導体装置１００の厚さを薄くすることができる。また、当該半導体装置１００から発生する熱を当該ダイパッド１０１の底面から放出することも可能となる。
【００１７】
封止後のボンディングパッド１０４については、その底面を封止体１１０の実装面に露出させてある。ここで、封止体１１０の実装面に露出したボンディングパッド１０４の部位が、接合材３００を介して当該半導体装置１００をプリント配線板２００に接合（実装）するための外部端子１０６を形成することになる。
【００１８】
外部端子１０６上では、半田めっきや金属めっき（Ｎｉ（ニッケル），Ａｇ（銀）など）といっためっき層１０８が形成される。なお、接合材３００の形状の容積を向上させるべく、封止体１１０の側面側に面しているボンディングパッド１０４の側面についても外部端子１０６として露出させてもよい。
【００１９】
プリント配線板２００は、当該半導体装置１００を実装するための基板であり、当該半導体装置１００の実装面と対向する上面はソルダーレジスト（Solder Resist）２０１によって被覆されている。なお、ソルダーレジスト２０１とは、半田（Solder）などの接合材３００がプリント配線板２００上の導電パターン以外に溶着されるのを防止するための被膜である。一方、このソルダーレジスト２０１によって被覆されていない部位が導電パターンとしてのランド（land）２０２となる。すなわち、半導体装置１００をプリント配線板２００上に実装する場合には、外部端子１０６とランド２０２との間に接合材３００が溶着された状態となる。なお、半導体装置１００の外部端子１０６以外のランド（不図示）が、接合材３００を介してプリント配線板２００のランド２０２と接合されてもよい。
【００２０】
ところで、本発明に係る半導体装置１００では、その実装面が接合材３００を介してプリント配線板２００に接合された状態において、実装面を取り囲んだ側面の側から接合材３００について視認可能な形状を呈している。このような形状を呈することで、半導体装置１００を実装した場合には、外部端子１０６とランド２０２間に形成される接合材３００の形状が、半導体装置１００の側面の側から視認可能となり、検査工程において接合材３００の状態の良否判定が容易に行えることになる。
【００２１】
なお、図２は、本発明に係る半導体装置１００の一実施形態を示す実装面側から見た斜視図である。同図に示すように、半導体装置１００の形状としては、実装面における外部端子１０６を含めた側面寄りの縁部が除去されて、実装面に対して直線状に傾斜した切断面１２０を形成するようにしてもよい。このような形状を呈することによって、半導体装置１００をプリント配線板２００に実装した場合には、当該傾斜の角度方向に沿った半導体装置１００の斜め上方向から接合材３００の状態を容易に視認することが可能となる。
【００２２】
また、図３は、本発明に係る半導体装置１００のその他の一実施形態を示す実装面側から見た斜視図である。同図に示すように、半導体装置１００の形状としては、実装面における外部端子１０６を含めた側面寄りの縁部が除去されて、実装面に対して湾曲状に傾斜した切断面１３０を形成するようにしてもよい。このような形状を呈することによって、直線状に傾斜した切断面１２０を有した形状と同様に、半導体装置１００をプリント配線板２００に実装した場合には、当該半導体装置１００の斜め上方向から接合材３００の状態を容易に視認することが可能となる。また、直線状に傾斜した切断面１２０を有した形状と比較した場合、湾曲状に傾斜させた分多くの接合材３００を溶着させることが可能となるため接合強度を向上させることができる。
【００２３】
＜半導体装置の製造方法＞
本発明に係る半導体装置１００の製造工程について、図５乃至図１２を適宜参照しつつ、図４のフローチャートに基づいて説明する。
【００２４】
＝＝＝ ダイボンディング〜封止 ＝＝＝
まず、Ｃｕ（銅）、Ａｌ（アルミ）又は、Ｆｅ−Ｎｉの合金などを成分とした板状の導電箔７００を用意する。そして、当該導電箔７００上にレジストパターンを形成した後に、当該レジストパターンをマスクにしてエッチングを施すことで、当該導電箔７００に区画された各区画領域上に所望のダイパッド１０１及びボンディングパッド１０４を形成する。なお、ボンディングパッド１０４は、導電箔７００の各区画領域の周囲に所定数配置されるように形成される。また、隣接する各区画領域の互いのボンディングパッド１０４は、連結された状態で形成されるものとする。
【００２５】
つぎに、シリコンウェハー等から予めダイシングしておいた半導体素子１０３を、導電箔７００の各区画領域に形成されたダイパッド１０１上に接合材１０２を介して固着（ダイボンディング）する（Ｓ４００）。そして、キュア工程によって接合材１０２を熱硬化させた後（Ｓ４０１）、半導体素子１０３の電極（不図示）と導電箔７００の各区画領域の周囲に形成されたボンディングパッド（『電極』）１０６とを金属細線１０５を介して電気的に接続（ワイヤボンディング）する（Ｓ４０２）。
【００２６】
そして、導電箔７００の各区画領域における実装面（プリント配線板２００と接合材３００を介して接合される側の面）の周囲にボンディングパッド１０４を外部端子１０６として露出させた状態で、当該導電箔７００について一括した封止を実施する（Ｓ４０３）。この結果、導電箔７００の各実装面の周囲にボンディングパッド１０４が露出する以外は封止材１０７によって封止された封止体１１０が形成されることになる。
【００２７】
ところで、導電箔７００の実装面側に樹脂シート８００を貼り付けた状態で封止を行うようにすれば、当該樹脂シート８００によってボンディングパッド１０４の実装面側が封止材１０７によって封止されることを防止できる。さらに、封止工程（Ｓ４０３）の際に、樹脂シート８００を介して封止材１０７が加圧されることによって、外部端子１０６が封止体１１０の実装面に露出しやすくなるため、封止工程（Ｓ４０３）の前には樹脂シート８００を導電箔７００に予め貼り付けておくことが好ましい（図５参照）。なお、樹脂シート８００を採用する場合には、封止工程（Ｓ４０３）後、導電箔７００から樹脂シート８００を除去する工程（Ｓ４０４）が必要となる。
【００２８】
＝＝＝ ハーフカット〜検査工程 ＝＝＝
以下では、本発明に係る半導体装置１００の製造工程において特徴的なハーフカット工程から検査工程に至るまでの工程について説明する。
【００２９】
まず、図６に示すとおり、封止後の導電箔（以下、ユニットと称する。）７００における実装面とは真逆となる面（上面）に対して、ポレオレフィンなどを材質としたダイシングシート６００を貼り付けておく。そして、ダイシング装置（不図示）が備える後述の切削ブレード（『第１のブレード』）４００の刃先とユニット７００の実装面とが対向すべく、ユニット７００を当該ダイシング装置が備えるワークテーブル５００上に真空吸着によって固着（接着）する。なお、この際、ダイシングシート６００によってユニット７００の固着状態が保持されやすくなる。
【００３０】
つぎに、切削ブレード４００について、ユニット７００の実装面における一切削ライン（各区画領域の境界部）の上方に位置決めした後、当該実装面に対して垂直な切削方向へ所定長移動させる。こうした切削ブレード４００の位置決め後に、スピンドルモーター（不図示）等で切削ブレード４００を回転駆動させるとともに、ワークテーブル５００に固着されたユニット７００を当該一切削ラインに沿った方向に移動させることで、ハーフカット工程（Ｓ４０５）が実施される（図７参照）。
【００３１】
ここで、切削ブレード４００とは、外部端子１０６とプリント配線板２００のランド２０２との間に溶着させる接合材３００を半導体装置１００の側面から視認するための切断面（１２０又は１３０など）を形成すべく、ユニット７００の実装面側の境界部における外部端子１０６を含めた半導体装置１００の側面寄りの縁部を切削するためのブレードのことである。こうした切削ブレード４００としては、Ｖ字状の刃先（図８（Ａ）参照）を有するブレード４００ａや、Ｕ字状の刃先（図８（Ｂ）参照）を有するブレード４００ｂ等を採用することができる。
【００３２】
なお、Ｖ字状の刃先を有する切削ブレード４００ａを採用した場合には、ユニット７００の実装面側の境界部の形状がＶノッチとなり、その結果、外部端子１０６を含めた半導体装置１００の側面寄りの縁部が切削された形状は、実装面に対して直線状に傾斜することになる。一方、Ｕ字状の刃先を有する切削ブレード４００ｂを採用した場合には、ユニット７００の実装面側の境界部の形状がＵノッチとなり、その結果、外部端子１０６を含めた半導体装置１００の側面寄りの縁部が切削された形状は、実装面に対して湾曲状に傾斜することになる。
【００３３】
ハーフカット工程（Ｓ４０５）に関する詳細な実施形態として、図９に示す半導体装置１００の断面図ならびに図１０に示す半導体装置１００の斜視図を用いて説明する。なお、切削ブレード４００としては、Ｖ字状の刃先を有する切削ブレード４００ａを採用するものとする。また、図９及び図１０に示す半導体装置１００ａ及び１００ｂは、ユニット７００の境界部を介して隣接して配置されたものを表している。さらに、ユニット７００の実装面側の境界部では、半導体装置１００ａ及び１００ｂの互いの外部端子１０６ａ及び１０６ｂが連結された状態で露出されているものとする（図６参照）。
【００３４】
まず、ユニット７００が固着されたワークテーブル５００をダイシング装置が備える回転機構（不図示）によって回転駆動する等して、切削ブレード４００ａの回転軸と直交する方向を半導体装置１００ａ及び１００ｂの境界部となる切削ラインの方向（図１０に示すＹ方向）に一致させる。その後、半導体装置１００ａ及び１００ｂの境界部（切削ライン）上方の初期位置に切削ブレード４００ａが位置するように、切削ブレード４００ａの回転軸と平行する方向（図１０に示すＸ方向）に切削ブレード４００ａを移動調整した後、実装面に対して垂直となる切削方向（図１０に示すＺ方向）へ切削ブレード４００ａを所定長移動することで切削ブレード４００ａの位置決めが完了する。
【００３５】
つぎに、切削ブレード４００ａを回転駆動させて、半導体装置１００ａ及び１００ｂの境界部となる切削ラインの方向（図１０に示すＹ方向）へ切削ブレード４００ａを移動させていくことで、半導体装置１００ａ及び１００ｂの境界部にはＶノッチ状の溝が形成されることになる。なお、この際、半導体装置１００ａ及び１００ｂの境界部に位置する外部端子１０６ａ及び１０６ｂでは、半導体装置１００ａ及び１００ｂの側面寄りの縁部１４０ａ及び１４０ｂが切削される。
【００３６】
そして、前述した工程がユニット７００の実装面における全ての切削ラインに対して実施されることによって、ハーフカットの工程が完了する。
【００３７】
なお、後述の電解めっき法によるめっき層形成工程（Ｓ４０６）を踏まえて、切削ブレード４００ａを切削方向（図１０に示すＺ方向）に移動させる場合に、外部端子１０６ａ及び１０６ｂの厚さ方向（図１０に示すＷ方向）の途中まで移動させるようにしてもよい。このことによって、外部端子１０６ａ及び１０６ｂが完全に分離されず電気的に接続された状態が維持されることになる。
【００３８】
ハーフカット工程（Ｓ４０５）を実施してさらにダイシングシート６００を除去した後、図１１に示すように、直線状に傾斜した切断面１２０ａ及び１２０ｂを含めた外部端子１０６ａ及び１０６ｂ上に対して、電解めっき法に基づいてめっき層１０８ａ及び１０８ｂを形成させる（Ｓ４０６）。なお、電解めっき法とは、銅めっき浴などの電解溶液中にアノード及びカソード電極を設けておく。そして、被めっき物をカソード電極として配置して電極間に電圧を印加することで、被めっき物の表面に電子を析出させてめっき層を形成するものである。
【００３９】
ここで、前述したとおり、ハーフカット工程（Ｓ４０５）によって、外部端子１０６ａ及び１０６ｂは完全に分離しておらず互いに電気的に接続された状態が維持されている。そこで、所定の外部端子１０６をカソード電極端子に接続させた上で電解めっき法を実施することで、半導体装置１００ａ及び１００ｂを含めたユニット７００内全ての外部端子１０６に対して一括してめっき層を形成することができる。
【００４０】
めっき層形成工程（Ｓ４０６）が実施された後には、ユニット７００から個々の半導体装置１００を分離するためのフルカット工程（Ｓ４０７）を実施する。なお、フルカット工程は、前述したハーフカット工程（Ｓ４０５）と同様にダイシング装置（不図示）を利用して行われる。
【００４１】
具体的には、めっき層１０８ａ及び１０８ｂが形成されたユニット７００の上面（実装面と真逆の面）に改めてダイシングシート６００を貼り付けた上で、ダイシング装置のワークテーブル５００上に真空吸着によって固着する。そして、図１２に示すように、切削ブレード４００ａと比較してブレード幅の狭い分離ブレード（『第２のブレード』）４００ｃを操作することでユニット７００をダイシングし、個々の半導体装置１００を分離していく（Ｓ４０８）。そして、個々に分離された半導体装置１００に対して外観検査、プロセス検査、電気的特性検査などの検査工程（Ｓ４０９）が実施され、良品として選別された半導体装置のみが最終的に出荷されることになる。
【００４２】
以上のようにして製造された半導体装置１００は、図１に示すように、外部端子１０６とランド２０２との間に接合材３００を溶着させて当該半導体装置１００をプリント配線板２００に実装した場合には、接合材３００の状態が当該半導体装置１００の側面から視認可能となる。このため、接合材の状態の目視確認による良否判定が容易に行えることになる。また、外部端子１０６において切削された縁部の分多く接合材３００を溶着させることが可能となるので、接合材３００の視認性ならびに接合強度を向上させることができる。
【００４３】
以上、本発明の実施形態について、その実施形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００４４】
例えば、図１３に示すように、前述したハーフカットの工程（Ｓ４０５）において、境界部における外部端子１０６を貫通して封止材１０７に至るまで切削した後、ローラー（不図示）等でユニット７００の実装面とは真逆の面から圧力を加えることで、ユニット７００から個々の半導体装置１００を分離するようにしてもよい。所謂チョコレートブレークを実施することによって、フルカット（Ｓ４０７）の工程が不要となるため、当該半導体装置１００の製造工程数をその分削減することができる。
【００４５】
【発明の効果】
本発明によれば、外部端子に溶着させる接合材への視認性を向上させた半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の実装状態を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の実装面を示す斜視図である。
【図３】本発明の一実施形態に係る半導体装置の実装面を示す斜視図である。
【図４】本発明の一実施形態に係る半導体装置の製造工程のフローチャートである。
【図５】本発明の一実施形態に係る半導体装置の製造工程を説明する図である。
【図６】本発明の一実施形態に係る半導体装置の製造工程を説明する図である。
【図７】本発明の一実施形態に係る半導体装置の製造工程を説明する図である。
【図８】本発明の一実施形態に係る切削ブレードの形状を説明する図である。
【図９】本発明の一実施形態に係る半導体装置の製造工程を説明する図である。
【図１０】本発明の一実施形態に係る半導体装置の製造工程を説明する図である。
【図１１】本発明の一実施形態に係る半導体装置の製造工程を説明する図である。
【図１２】本発明の一実施形態に係る半導体装置の製造工程を説明する図である。
【図１３】本発明の一実施形態に係る半導体装置の製造工程を説明する図である。
【図１４】従来の半導体装置の実装面を示す斜視図である。
【図１５】従来の半導体装置の実装状態を示す断面図である。
【符号の説明】
１００ 半導体装置
１０１ ダイパッド
１０２ 接合材
１０３ 半導体素子
１０４ ボンディングパッド
１０５ 金属細線
１０６ 外部端子
１０７ 封止材
１０８ めっき層
１１０ 封止体
１２０ 直線状に傾斜した切断面
１３０ 湾曲状に傾斜した切断面
１４０ 縁部
２００ プリント配線板
２０１ ソルダーレジスト
２０２ ランド
３００ 接合材
４００ 切削ブレード
５００ ワークテーブル
６００ ダイシングシート
７００ ユニット
８００ 樹脂シート

Claims (4)

  1. 導電箔をエッチングし、前記導電箔の複数の区画領域の中の隣接する区画領域に、前記隣接する区画領域ごとに半導体素子と電気的に接続されるとともに前記隣接する区画領域の境界を介して連結される電極を形成する第１工程と、
    前記導電箔の前記電極が実装基板に接続される側の実装面とは反対側の面における前記半導体素子及び前記電極を絶縁性を有する封止材で封止する第２工程と、
    前記隣接する区画領域の境界を、第１幅を有する第１ブレードで前記実装面に対する垂直方向に前記実装面から所定長だけ切削する第３工程と、
    前記隣接する区画領域の境界を、前記第１幅より狭い第２幅を有する第２ブレードで前記実装面に対する垂直方向に切削し、前記隣接する区画領域を分離する第４工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記所定長は、前記実装面に対する垂直方向における前記電極の厚さ未満である、
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第３工程と前記第４工程の間に、
    前記実装面に露出する前記電極の上にめっき層を形成する第５工程、
    を有することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第２工程と前記第３工程の間に、
    前記実装面とは反対側の封止後の面にダイシングシートを貼り付ける第６工程、
    を有することを特徴とする請求項１に記載の半導体装置の製造方法。
JP2003197860A 2003-07-16 2003-07-16 半導体装置の製造方法 Expired - Fee Related JP4141340B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003197860A JP4141340B2 (ja) 2003-07-16 2003-07-16 半導体装置の製造方法
TW93117884A TWI258852B (en) 2003-07-16 2004-06-21 Semiconductor device and manufacturing method thereof
CNB2004100619380A CN100440499C (zh) 2003-07-16 2004-06-29 半导体器件及其制造方法
KR20040054597A KR100776905B1 (ko) 2003-07-16 2004-07-14 반도체 장치 및 그 제조 방법
US10/892,483 US7264997B2 (en) 2003-07-16 2004-07-16 Semiconductor device including inclined cut surface and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003197860A JP4141340B2 (ja) 2003-07-16 2003-07-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005038927A JP2005038927A (ja) 2005-02-10
JP4141340B2 true JP4141340B2 (ja) 2008-08-27

Family

ID=34055877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003197860A Expired - Fee Related JP4141340B2 (ja) 2003-07-16 2003-07-16 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7264997B2 (ja)
JP (1) JP4141340B2 (ja)
KR (1) KR100776905B1 (ja)
CN (1) CN100440499C (ja)
TW (1) TWI258852B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587020B1 (ko) * 2004-09-01 2006-06-08 삼성전기주식회사 고출력 발광 다이오드용 패키지
US7675166B2 (en) 2005-05-11 2010-03-09 Maxim Integrated Products, Inc. Integrated circuit package device comprising electrical contacts making solderless and bondless electrical-mechanical connection
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP4872683B2 (ja) * 2007-01-29 2012-02-08 株式会社デンソー モールドパッケージの製造方法
JP2008270690A (ja) * 2007-04-25 2008-11-06 Aoi Electronics Co Ltd 半導体装置
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
JP2009200422A (ja) * 2008-02-25 2009-09-03 Panasonic Corp 半導体装置とその製造方法及び実装方法
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
TWI372861B (en) * 2008-04-23 2012-09-21 Au Optronics Corp A substrate including check marks and a method of monitoring conductive glue on the substrate thereof
CN101924041B (zh) * 2009-06-16 2015-05-13 飞思卡尔半导体公司 用于装配可堆叠半导体封装的方法
US8809121B2 (en) * 2010-09-29 2014-08-19 Nxp B.V. Singulation of IC packages
US8809119B1 (en) 2013-05-17 2014-08-19 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
US9048228B2 (en) 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
JP2016219520A (ja) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
DE102016111144B4 (de) * 2016-06-17 2024-03-07 Tdk Electronics Ag Verfahren zur Herstellung einer Vielzahl von Bauelementen und Bauelement
JP2018152390A (ja) * 2017-03-10 2018-09-27 日本電気株式会社 電子部品および電子部品の製造方法
CN110663178B (zh) 2017-05-26 2023-01-17 株式会社村田制作所 电子部件以及具备该电子部件的模块
JP6924411B2 (ja) * 2017-08-28 2021-08-25 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
JP7033445B2 (ja) * 2017-12-05 2022-03-10 エイブリック株式会社 半導体装置およびその製造方法
JP7096741B2 (ja) * 2018-09-11 2022-07-06 株式会社東芝 半導体装置の製造方法
WO2020166512A1 (ja) * 2019-02-15 2020-08-20 Ａｓｅジャパン株式会社 半導体装置、および、半導体装置の製造方法
JP7391465B2 (ja) * 2019-03-26 2023-12-05 株式会社ディスコ パッケージチップの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963993A (ja) * 1995-08-24 1997-03-07 Hitachi Ltd 半導体ウェハのダイシング方法およびダイシング装置ならびにダイオードペレットの製造方法およびダイオードペレット
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6624505B2 (en) * 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
KR19990075107A (ko) * 1998-03-17 1999-10-05 김규현 반도체웨이퍼 절단용 블레이드의 구조 및 이를이용한 절단 방법
EP1110243A1 (de) * 1998-07-28 2001-06-27 Infineon Technologies AG Integriertes bauelement, verbundkörper aus einem integrierten bauelement und einer leiterstruktur, chip-karte und verfahren zur herstellung des integrierten bauelementes
JP2000294715A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6448107B1 (en) * 2000-11-28 2002-09-10 National Semiconductor Corporation Pin indicator for leadless leadframe packages
KR100708049B1 (ko) * 2001-04-11 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP2003031753A (ja) * 2001-07-19 2003-01-31 Sony Corp 半導体装置及びその製造方法
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices

Also Published As

Publication number Publication date
US7264997B2 (en) 2007-09-04
JP2005038927A (ja) 2005-02-10
CN100440499C (zh) 2008-12-03
TW200504982A (en) 2005-02-01
KR100776905B1 (ko) 2007-11-19
TWI258852B (en) 2006-07-21
CN1577827A (zh) 2005-02-09
KR20050009183A (ko) 2005-01-24
US20050012187A1 (en) 2005-01-20

Similar Documents

Publication Publication Date Title
JP4141340B2 (ja) 半導体装置の製造方法
US8003444B2 (en) Semiconductor device and manufacturing method thereof
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
CA2159242C (en) Process for manufacturing semiconductor device and semiconductor wafer
US5756377A (en) Lead frame and manufacturing method thereof
US20050189627A1 (en) Method of surface mounting a semiconductor device
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP2006128455A (ja) 半導体装置およびその製造方法
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
US7053492B2 (en) Circuit device and method of manufacturing the same
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
EP1605738B1 (en) Method for production of semiconductor package
US6889428B2 (en) Method of manufacturing sheet material and method of manufacturing circuit device using the same
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2007048978A (ja) 半導体装置及びその製造方法
US11764130B2 (en) Semiconductor device
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2018085487A (ja) 半導体装置の製造方法および半導体装置
WO2023058487A1 (ja) 電子装置
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置
JP2004087882A (ja) 半導体装置
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP2021034573A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees