JP4135785B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP4135785B2 JP4135785B2 JP20569998A JP20569998A JP4135785B2 JP 4135785 B2 JP4135785 B2 JP 4135785B2 JP 20569998 A JP20569998 A JP 20569998A JP 20569998 A JP20569998 A JP 20569998A JP 4135785 B2 JP4135785 B2 JP 4135785B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch element
- inductor
- energy
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、自励式のスイッチング電源に関する。
【0002】
【従来の技術】
自励式のスイッチング電源は、例えば、特公平7ー32601号公報に開示されているように、変換トランスに備えられた帰還巻線を利用して、メインのスイッチ素子のスイッチング動作を継続する。
【0003】
このタイプの自励式スイッチング電源の問題点は、帰還巻線を有する変換トランスが必要であるため、小型化に限度があることである。
【0004】
他励式スイッチング電源としては、チョッパ回路を用いたものも知られている。このタイプの他励式スイッチング電源は、IC等で構成された制御回路を用いて、チョッパ回路を構成するスイッチ素子にスイッチング動作をさせるため、コスト高になる。
【0005】
【発明が解決しようとする課題】
本発明の課題は、小型で、安価な自励式のスイッチング電源を提供することである。
【0006】
【課題を解決するための手段】
上述した課題を達成するため、本発明に係るスイッチング電源は、スイッチ素子と、インダクタと、出力回路と、制御回路とを含み、自励動作をする。
【0007】
前記スイッチ素子は、直流入力電圧をスイッチングして出力する。前記インダクタは、前記スイッチ素子のオン期間にエネルギーが蓄積され、前記エネルギーは前記スイッチ素子のオフのときに放出される。前記出力回路は、前記インダクタから放出される前記エネルギーを整流し、平滑して直流出力電圧を生成する。
【0008】
前記制御回路は、定常時には前記直流出力電圧を検出して前記スイッチ素子をオフさせ、前記スイッチ素子がオフになったときに前記インダクタから放出される前記エネルギを利用して、前記スイッチ素子のオフ状態を保持する。
【0009】
上述した本発明に係るスイッチング電源において、直流入力電圧が投入された直後の起動時の動作は次の通りである。まず、直流入力電圧が供給されると、制御回路は、直流入力電圧に基づいてスイッチ素子をオンさせる。スイッチ素子がオンになると、オン期間に流れる電流によって、インダクタにエネルギーが蓄積される。
【0010】
制御回路は、起動時には、直流入力電圧に基づいてスイッチ素子をオンさせた後、スイッチ素子を通って流れる電流を検出してスイッチ素子をオフさせる。これにより、スイッチ素子がオンしてからオフするまでのオン時間が設定される。
【0011】
スイッチ素子がオフになると、スイッチ素子のオン期間にインダクタに蓄積されたエネルギーが放出される。出力回路はインダクタから放出されるエネルギーを整流し、平滑して直流出力電圧を生成する。この直流出力電圧が負荷に供給される。
【0012】
制御回路は、スイッチ素子がオフになったとき、インダクタから放出されるエネルギを利用して、スイッチ素子のオフ状態を保持する。これにより、スイッチ素子は、インダクタのエネルギー放出時間に対応したオフ期間を持つことになる。
【0013】
インダクタの蓄積エネルギーの放出が進むと、スイッチ素子に対する強制的なオフ制御が解除される。そして、オフ状態が解除されたことを条件にして、前記スイッチ素子をオンさせる。上述したオン、オフの動作が繰り返され、直流出力電圧が上昇して行き、起動状態から定常状態に移行して行く。
【0014】
次に、定常時の動作について説明する。定常動作状態でも、制御回路が、直流入力電圧に基づきスイッチ素子をオンさせる点、及び、スイッチ素子がオフになったときにインダクタから放出されるエネルギを利用して、スイッチ素子のオフ状態を保持する点は、起動時と異なるところはない。定常動作状態において、起動時と異なる点は、スイッチ素子をオフさせる回路動作である。即ち、定常時には、制御回路は、直流出力電圧を検出してスイッチ素子をオフさせる。これにより、自励的なスイッチング動作に必要なオフ駆動とともに、直流出力電圧を安定化する回路作用が得られる。
【0015】
本発明に係るスイッチング電源は、トランスを用いたタイプのスイッチング電源であっても、チョッパ回路を用いたスイッチング電源であっても、適用が可能である。変換トランスを用いたタイプのスイッチング電源の場合は一次巻線を、インダクタとして利用できる。従って、従来と異なって、帰還巻線を有する変換トランスを用いる必要がない。このため、従来よりも一段と小型化することが可能になる。しかも、帰還巻線を有する場合と同様の回路作用を得ることができる。
【0016】
また、スイッチング方式をチョッパ回路とした場合は、チョッパ回路に通常備えられるインダクタを利用することができる。このインダクタに蓄積されたエネルギーを利用して、スイッチ素子のオフ時間を設定することができる。従って、IC等で構成された制御回路を用いる必要がなくなるので、コストが安価になる。
【0017】
しかも、インダクタまたはトランス巻線に蓄積されるエネルギーは、負荷に供給される電流情報を含んでいる。本発明において、このような特性を持つインダクタまたはトランス巻線の蓄積エネルギーを利用して、スイッチ素子のオフ時間を設定する。従って、負荷の状態に応じたスイッチング制御を行うことができる。
【0018】
本発明の他の目的、構成及び利点については、添付図を参照し、更に具体的に説明する。添付図面は単に例を示すに過ぎない。
【0019】
【発明の実施の形態】
図1は本発明に係るスイッチング電源の電気回路図である。本発明に係るスイッチング電源は、スイッチ素子Q1と、インダクタLと、出力回路と、制御回路1とを含む。実施例は、反転チョッパ回路を利用し、負の直流出力電圧(−Vout)を出力するスイッチング電源を示している。このスイッチング電源は、入力端子21に、接地側出力端子22を基準にして、正電位にある直流入力電圧Vinが与えられたとき、チョッパ回路の作用により、出力端子31に、接地側出力端子32を基準にして負電位にある負の直流出力電圧(−Vout)を出力する。
【0020】
スイッチ素子Q1は、直流入力電圧Vinをスイッチングして出力する。インダクタLには、スイッチ素子Q1のオン期間に、電流ILが流れ、エネルギーが蓄積される。スイッチ素子Q1のオン期間に、インダクタLに蓄積されたエネルギーはスイッチ素子Q1のオフのときに放出される。
【0021】
出力回路は、インダクタLから放出されるエネルギーを、ダイオードD2で整流し、コンデンサC3で平滑して、直流出力電圧(−Vout)を生成する。実施例の場合、ダイオードD2は、スイッチ素子Q1がオンとなったときに、その両端に印加される電圧に対して逆極性となり、インダクタLから放出されるフライバックエネルギーVFに対して順方向の極性となるように方向付けられている。
【0022】
制御回路1は、直流入力電圧Vinに基づいて、スイッチ素子Q1をオンさせる。制御回路1は、また、起動時に、スイッチ素子Q1を通って流れる入力電流Iinを検出してスイッチ素子Q1をオフさせる。定常時には、直流出力電圧(−Vout)を検出してスイッチ素子Q1をオフさせる。制御回路1は、更に、スイッチ素子Q1がオフになったときにインダクタLから放出されるエネルギーを利用して、スイッチ素子Q1のオフ状態を保持する。
【0023】
より具体的には、制御回路1は、駆動回路11と、起動回路10と、電流検出回路12と、出力電圧検出回路14と、オフ保持回路13とを含んでいる。駆動回路11は、スイッチング動作により、スイッチ素子Q1をオン、オフさせる回路であり、一般には、例えばトランジスタ等の3端子スイッチ素子を含む。この3端子スイッチ素子の制御電極に制御信号を加えることにより、上述した動作を行わせる。
【0024】
起動回路10は、直流入力電圧Vinに基づき、駆動回路11に、スイッチ素子Q1をオンさせる信号を供給する。
【0025】
電流検出回路12は、直流入力電圧Vinが投入される起動時に、スイッチ素子Q1を通って流れる入力電流Iinを検出し、駆動回路11に、スイッチ素子Q1をオフさせるための信号を供給する。実施例において、電流検出回路12は電流検出抵抗R2を含み、電流検出抵抗R2に生じる電圧降下を利用して入力電流Iinを検出する。電流検出回路12は、電流検出抵抗R2に生じる端子電圧が予め定められた値になったとき、駆動回路11に、スイッチ素子Q1をオフさせるための信号を供給する。
【0026】
出力電圧検出回路14は、定常時に、直流出力電圧(−Vout)を検出してスイッチ素子Q1をオフさせる信号を、駆動回路11に供給する。駆動回路11は、電流検出回路12または出力電圧検出回路14の何れか一方から、スイッチ素子Q1をオフにさせる信号が供給された場合、スイッチ素子Q1にオフ動作をさせる論理和動作をする。
【0027】
オフ保持回路13は、スイッチ素子Q1がオフになったときに、インダクタLから放出されるエネルギーを利用して、スイッチ素子Q1のオフ状態を保持する信号を駆動回路11に供給する。このようなオフ保持回路13は、インダクタLにフライバックエネルギーを放出する回路を付加し、その回路の電圧信号を駆動回路11に供給することによって実現できる。
【0028】
次に、図1に示したスイッチング電源の回路動作について説明する。
【0029】
<起動時の動作>
起動に当たり、入力端子21、22に直流入力電圧Vinが供給されると、制御回路1を構成する駆動回路11は、起動回路10を通して与えられる直流入力電圧Vinに基づいて、スイッチ素子Q1をオンさせる。スイッチ素子Q1がオンになると、そのオン期間に、インダクタLに電流ILが流れ込み、エネルギーが蓄積される。実施例の場合、スイッチ素子Q1がオンとなったとき、ダイオードD2は、その両端に印加される電圧に対して逆極性となる。
【0030】
次に、制御回路1に含まれる電流検出回路12は、スイッチ素子Q1を通って流れる入力電流Iinを検出してスイッチ素子Q1をオフさせる信号を、駆動回路11に供給する。スイッチ素子Q1のオン時に、インダクタLに流れる電流ILは時間とともに増加する波形になる。電流検出回路12は、電流値が予め定められた値になった時に、スイッチ素子Q1をオフにするためのオフ信号を生成し、オフ信号を駆動回路11に供給する。
【0031】
スイッチ素子Q1がオフになると、スイッチ素子Q1のオン期間にインダクタLに蓄積されたエネルギーが放出される。出力回路はインダクタLから放出されるエネルギーを整流し、平滑して、直流出力電圧(−Vout)を生成する。この直流出力電圧(−Vout)が、出力端子31、32を介して、負荷(図示しない)に供給される。
【0032】
オフ保持回路13は、スイッチ素子Q1がオフになったとき、インダクタLから放出されるエネルギを利用して、スイッチ素子Q1のオフ状態を保持する。これにより、スイッチ素子Q1は、インダクタLのエネルギー放出時間に対応したオフ期間を持つことになる。この間、起動回路10から入力される信号は無効になるので、安定したオフ期間を設定できる。
【0033】
インダクタLの蓄積エネルギーがなくなると、スイッチ素子Q1に対する強制的なオフ制御が解除される。インダクタの蓄積エネルギーが放出されると、スイッチ素子に対する強制的なオフ制御が解除される。そして、上述した回路作用により、スイッチ素子Q1がターン.オンする。上述したオン、オフの動作が繰り返され、直流出力電圧(−Vout)が上昇して行き、起動状態から定常状態に移行して行く。
【0034】
<定常時の動作>
定常動作状態でも、制御回路1が、直流入力電圧Vinに基づきスイッチ素子Q1をオンさせる点、及び、スイッチ素子Q1がオフになったときにインダクタLから放出されるエネルギを利用して、スイッチ素子Q1のオフ状態を保持する点は、起動時と異なるところはない。定常動作状態において、起動時と異なる点は、スイッチ素子Q1をオフさせる回路動作である。即ち、定常時には、出力電圧検出回路14により、直流出力電圧(−Vout)を検出してスイッチ素子Q1をオフさせる。出力電圧検出回路14は、直流出力電圧(−Vout)が、予め設定されたレベルを越えたとき、駆動回路11を通して、スイッチ素子Q1をオフさせる。従って、スイッチング動作とともに、直流出力電圧(−Vout)を安定化する回路作用が得られる。
【0035】
上述したように、スイッチング方式をチョッパ回路とした場合は、インダクタLに対するエネルギーの蓄積及び放出を利用して、スイッチ素子Q1にオン/オフ動作をさせることができる。従って、制御回路1をIC等で構成する必要がなくなるので、コストが安価になる。しかも、インダクタLに蓄積されるエネルギーは、負荷に供給される電流情報を含んでいる。実施例においては、このような特性を持つインダクタLの蓄積エネルギーを利用して、スイッチ素子Qのオフ時間を設定する。従って、負荷の状態に応じたスイッチング制御を行うことができる。
【0036】
更に、駆動回路11は、電流検出回路12または出力電圧検出回路14の何れか一方から、スイッチ素子Q1をオフにさせる信号が供給された場合、スイッチ素子Q1にオフ動作をさせる論理和動作をする。従って、起動時にスイッチ素子Q1にオフ動作をさせるための信号を得るために設けられている電流検出回路12を、定常時において、過電流が生じた場合に、スイッチ素子Q1をオフさせる過電流保護回路としても、動作させることができる。
【0037】
図2は本発明に係るスイッチング電源の更に具体的な電気回路図を示している。図3〜図6は図2に示されたスイッチング電源の構成及び作用の理解のために添付されたものである。図3は駆動回路11と起動回路10との関係を抜き出した回路図、図4は駆動回路11と電流検出回路12との関係を抜き出して示した回路図、図5は駆動回路11とオフ保持回路13との関係を抜き出して示した回路図、図6は駆動回路11と出力電圧検出回路14との関係を抜き出して示した回路図である。
【0038】
まず、図2及び図3を参照すると、制御回路1を構成する駆動回路11は、トランジスタQ6、抵抗R12等を含んでいる。トランジスタQ6は、コレクタがメインのスイッチ素子Q1のベースに導かれている。
【0039】
起動回路10は、入力端子21に供給される直流入力電圧Vinを、抵抗R13を介して、トランジスタQ6のベースに供給する回路を構成する。
【0040】
次に、図2及び図4を参照すると、電流検出回路12は、電流検出抵抗R2、トランジスタQ4及び抵抗R9等を含んでいる。トランジスタQ4は、PNPトランジスタであり、エミッタ及びベースを、電流検出抵抗R2の両端に接続してある。トランジスタQ4のコレクタは、抵抗R9を介して、駆動回路11を構成するトランジスタQ5のベースに接続されている。トランジスタQ5は、コレクタがトランジスタQ6のベースに接続され、エミッタが、トランジスタQ6のエミッタに接続されている。抵抗R10はトランジスタQ5のベース・エミッタ間に接続されている。
【0041】
次に、図2及び図5を参照すると、オフ保持回路13は、インダクタLの両端にダイオードD1と抵抗R1の直列回路を接続し、ダイオードD1と抵抗R1との接続点を、トランジスタQ6のベースに接続してある。ダイオードD1はインダクタLに生じるフライバックエネルギーVFに対して順方向となるように、方向付けられている。また、ダイオードD1は、順方向電圧が、トランジスタQ6のベース・エミッタ間を逆バイアスする関係で、トランジスタQ6のベース・エミッタ間に接続されている。
【0042】
更に、図2及び図6を参照すると、出力電圧検出回路14は、分圧抵抗R3、R4、基準電圧源となるツエナーダイオードZD1、トランジスタQ2、トランジスタQ3及び抵抗R5〜R8等を含んでいる。抵抗R3、R4は直列に接続され、出力端子31ー32間に接続されている。抵抗R3、R4の接続点はトランジスタQ2のベースに接続されている。ツェナーダイオードZD1はトランジスタQ2のエミッタと出力端子31との間に接続されている。抵抗R5はツェナーダイオートZD1及びトランジスタQ2のエミッタの接続点と、出力端子32との間に接続されている。トランジスタQ2のコレクタは抵抗R6を介してPNPトランジスタQ3のベースに接続されている。
【0043】
トランジスタQ3は、エミッタが入力端子21に接続され、コレクタが抵抗R8を介して、駆動回路11を構成するトランジスタQ5のベースに接続されている。トランジスタQ3のエミッタ・ベース間には抵抗R7が接続されている。
【0044】
次に、上記実施例に示されたスイッチング電源の動作を、起動時と定常時とに分けて説明する。
【0045】
<起動時の動作>
まず、図2及び図3を参照して、起動時のスイッチ素子Q1のターン.オン動作について説明する。入力端子21、22に直流入力電圧Vinが供給されると、直流入力電圧Vinが、起動回路10を構成する抵抗R13を介して、トランジスタQ6のベースに供給され、トランジスタQ6がターン.オンする。トランジスタQ6のターン.オンにより、スイッチ素子Q1を通して、電流Iinが流れる。また、インダクタLにインダクタ電流ILが流れ、インダクタLにエネルギーが蓄積される。インダクタ電流ILは、時間とともに、ほぼ直線的に増加する領域を有する。実施例の場合、電流Iinはインダクタ電流ILとほぼ等しくなるので、電流Iinも、時間とともに、ほぼ直線的に増加する領域を有する。
【0046】
次に、図2及び図4を参照して、起動時のスイッチ素子Q1のターン.オフ動作について説明する。スイッチ素子Q1を通って流れる電流Iinが、予め定められた値になり、電流検出抵抗R2の端子電圧が所定値になると、トランジスタQ4がオンする。トランジスタQ4がオンすると、駆動回路11を構成するトランジスタQ5がオンになるので、トランジスタQ6がオフになる。トランジスタQ6がオフになると、スイッチ素子Q1もオフとなる。
【0047】
トランジスタQ6がオフになると、そのオフ期間の間、抵抗R13(図2、3参照)によって構成される起動回路10に起動電流が流れなくなる。このため、スイッチ素子Q1のオフ時に、起動回路10による電力消費を回避し、効率を向上させることができる。
【0048】
次に、図2及び図5を参照して、エネルギー伝送及びオフ保持の回路動作について説明する。メインのスイッチ素子Q1がオフになると、インダクタLにフライバックエネルギーVFが発生する。インダクタLのフライバックエネルギーVFは、出力回路を構成するダイオードD2に対して順方向となる。従って、フライバックエネルギーは、ダイオードD2によって整流され、コンデンサC3によって平滑され、出力端子31、32から負の直流出力電圧(−Vout)として取り出される。
【0049】
一方、インダクタLのフライバックエネルギーVFは、ダイオードD1及び抵抗R1を通しても放出される。フライバックエネルギーVFが、ダイオードD1及び抵抗R1を通して放出されている間、ダイオードD1に順方向電圧降下を生じる。この順方向電圧降下によって、トランジスタQ6のベース・エミッタ間が逆バイアスされ、トランジスタQ6がオフに保たれる。従って、インダクタLのフライバックエネルギーVFが、ダイオードD1及び抵抗R1を通して放出されている間、スイッチ素子Q1もオフ状態を保持する。オフの保持時間は、フライバックエネルギーが消滅するまでの時間となる。
【0050】
上述したオン、オフの動作が繰り返され、直流出力電圧(−Vout)が上昇(負側に深くなる)して行き、起動状態から定常状態に移行して行く。
【0051】
<定常時の動作>
次に、図2及び図6を参照して、定常時の動作について説明する。上述した起動時の回路動作により、出力端子31に現れる直流出力電圧(−Vout)が負側に深くなり、トランジスタQ2が導通する。トランジスタQ2が導通すると、トランジスタQ3が導通する。トランジスタQ3が導通すると、駆動回路11を構成するトランジスタQ5が導通するので、トランジスタQ6がオフし、続いて、スイッチ素子Q1がオフする。トランジスタQ6がオフ状態を保持している間、抵抗R13(図2、3参照)によって構成される起動回路10に、起動電流が流れず、スイッチ素子Q1のオフ時の起動回路10(図3参照)による電力消費を回避し、効率を向上させることができることは前述した通りである。
【0052】
スイッチ素子Q1がオフした後、オフ保持回路13(図5参照)に含まれるインダクタLの蓄積エネルギーが放出されるまでスイッチ素子Q1に強制的なオフ制御が加わる点、及び、インダクタLの蓄積エネルギーが放出された後、起動回路10(図3参照)によりスイッチ素子Q1がターン.オンする点は、起動時の動作と同じである。上述した動作を繰り返すことにより、自励動作をするスイッチング電源が得られる。
【0053】
出力電圧検出回路14は、直流出力電圧(−Vout)が、予め設定されたレベルを越えたとき、駆動回路11を通して、スイッチ素子Q1をオフさせるから、出力端子31ー32間に現れる直流出力電圧(−Vout)が一定の値に制御される。
【0054】
再び、図1及び図2を参照して説明する。駆動回路11は、電流検出回路12または出力電圧検出回路14の何れか一方から、スイッチ素子Q1をオフにさせる信号が供給された場合、スイッチ素子Q1にオフ動作をさせる論理和動作をする。スイッチ素子Q1を通って流れる電流Iinが過電流になり、電流検出抵抗R2の端子電圧が、過電流に対応した値になると、トランジスタQ4がオンする。トランジスタQ4がオンすると、駆動回路11を構成するトランジスタQ5がオンになるので、トランジスタQ6がオフになる。トランジスタQ6がオフになると、スイッチ素子Q1もオフとなる。従って、起動時にスイッチ素子Q1にオフ動作をさせるための信号を得るために設けられている電流検出回路12を、定常時において、過電流が生じた場合に、スイッチ素子Q1をオフさせる過電流保護回路としても、動作させることができる。
【0055】
図2に示された実施例では、メインのスイッチ素子Q1のエミッタ・ベース間に、スピードアップ回路15が備えられている。このスピードアップ回路15は、スイッチ素子Q1のターン.オフ時のスピードを上げるために備えられたもので、トランジスタQ7、ダイオードD3、抵抗R11及びコンデンサC1を含んでいる。
【0056】
トランジスタQ6がオン状態であるとき、スイッチ素子Q1のベース電流は、抵抗R11、R12及びトランジスタQ6を通って流れる。同時に、ダイオードD3、コンデンサC1及びトランジスタQ6を通して流れる電流により、コンデンサC1が充電される。トランジスタQ6がオフになると、コンデンサD1に蓄積された電荷により、トランジスタQ7のベース.エミッタ間がバイアスされ、トランジスタQ7がオンするので、スイッチ素子Q1のベース.エミッタ間容量の蓄積電荷が放電される。これにより、スイッチ素子Q1のターン.オフ.スピードが上がる。
【0057】
図7は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図、図8は図7に示したスイッチング電源の動作を説明する図である。この実施例は、直流出力電圧(−Vout)の値に応じた異なる値の電流Iinで、スイッチ素子Q1のオフタイミングを設定する回路構成を示す。電流検出回路12は比較回路として構成されている。比較回路12に電流検出抵抗R2で得られた電圧信号と、出力電圧検出回路14で得られた電圧信号とを入力し、両電圧信号を比較して得られた比較信号を駆動回路11に供給し、駆動回路11によってスイッチ素子Q1をオフさせる。
【0058】
図8に示すように、負荷が軽く、直流出力電圧(−Vout)の値V01が低い場合は、それに見合った低い電流Iinで、比較回路12から比較信号が出力され、スイッチ素子Q1にオフ制御が加わる。
【0059】
また、負荷が重くなった場合には、負荷が軽い時の直流出力電圧値V01よりも高い電圧V02に見合った電流IQ2で、比較回路12から比較信号が出力され、スイッチ素子Q1にオフ制御が加わる。
【0060】
更に、過電流の場合には、負荷が重いときの直流出力電圧値V02も更に高い電圧V03に見合った電流IQ2で、比較回路12から比較信号が出力され、スイッチ素子Q1にオフ制御が加わる。過電流に対応する直流出力電圧V03は、このスイッチング電源で許容される最大電圧に設定しておく。
【0061】
図9は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。図において、図1に図示された構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、電流検出回路12に含まれる電流検出抵抗R2が、スイッチ素子Q1の出力側(後段)において、エネルギー伝送ラインに直列に接続されている。この電流検出抵抗R2はスイッチ素子Q1を通って流れる電流Iinを、電圧信号として検出し、かつ、出力する。
【0062】
図10は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。図において、図1に図示された構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、電流検出回路12は、時定数回路を含む。時定数回路は抵抗R01及びコンデンサC01の直列回路を含む。抵抗R01及びコンデンサC01の直列回路は、スイッチ素子Q1の後段に接続される。
【0063】
上記回路構成によれば、スイッチ素子Q1を通って流れた電流により、抵抗R01を通してコンデンサC01が充電される。このコンデンサC01の端子電圧を、電流に対応する電圧信号として出力する。コンデンサC01の端子電圧はスイッチ素子Q1を通って流れた電流Iinの値に対応する時間で、所定の値まで上昇するから、スイッチ素子Q1のオフタイミングを、電流Iinの値、即ち、負荷の状態に応じて設定することができる。
【0064】
図示は省略するが、図7、図9及び図10に示した実施例の具体的な回路構成は、図2に示した回路を基本として、若干の変更を加えることによって容易に実現できる。
【0065】
図11は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。図において、図1〜図6に示された構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例は、昇圧チョッパ回路を利用し、直流出力電圧Voutを出力するスイッチング電源を示している。インダクタLは、メインのスイッチ素子Q1から出力端子31に至るエネルギー伝送ラインに直列に接続されている。この種のスイッチング電源は、よく知られているように、インダクタLのフライバックエネルギー(電圧)VFと、直流入力電圧Vinを加算した電圧値とほぼ等しい直流出力電圧Voutを生じる。他の回路構成及び作用は、図1〜図6を参照して説明した点とほぼ重なるので、説明は省略する。
【0066】
図12は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。図において、図1〜図11に示された構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例は、昇圧チョッパ回路を利用し、直流出力電圧Voutを出力するスイッチング電源の別の例を示している。インダクタLは、エネルギー伝送ラインに直列に接続されている。メインのスイッチ素子Q1はインダクタLの後段において、エネルギー伝送ライン間に接続されている。この種のスイッチング電源も、よく知られているように、インダクタLのフライバックエネルギー(電圧)VFと、直流入力電圧Vinを加算した電圧値とほぼ等しい直流出力電圧Voutを生じる。他の回路構成及び作用は、図11を参照して説明した点とほぼ重なるので、説明は省略する。
【0067】
図13は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。この実施例は、変換トランスTを用いたスイッチング電源を示している。変換トランスTの一次巻線N1の両端間にオフ保持回路13が接続されており、一次巻線N1の両端に生じるフライバックエネルギーVFを、オフ保持回路13を通して放出させる。インダクタンス成分は、一次巻線N1から見たインダクタンス(一次側換算値)で与えられる。一次巻線N1からフライバックエネルギーVFが放出されている間、トランジスタQ6がオフに保たれるので、スイッチ素子Q1も、オフ状態を保持する。
【0068】
出力回路を構成するダイオードD2は、スイッチ素子Q1のオン時に2次巻線N2に生じる電圧に対して逆極性となり、スイッチ素子Q1のオフ時に2次巻線N2に生じるフライバック電圧に対して順方向となるように、方向付けられている。他の回路構成及び作用は、図1〜図11を参照して説明した点とほぼ重なるので、説明は省略する。
【0069】
図14は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。この実施例も、変換トランスTを用いたスイッチング電源を示している。図13との違いは、スイッチ素子Q1が、変換トランスTの一次巻線N1よりも前段に挿入されていることである。他の回路構成及び作用は、図1〜図13を参照して説明した点とほぼ重なるので、説明は省略する。
【0070】
図13及び図14に図示したように、変換トランスを用いたタイプのスイッチング電源の場合は、一次巻線N1を、インダクタとして利用できる。従って、従来と異なって、帰還巻線を有する変換トランスを用いる必要がない。このため、従来よりも一段と小型化することが可能になる。
【0071】
図15は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。図において、図2に図示された構成部分と同一の構成部分については、同一の参照符号を付してある。図2に示された実施例と異なる点は、オフ保持回路13において、ダイオードD1と抵抗R1との接続点に、抵抗R14の一端を接続し、抵抗R14の他端を、トランジスタQ6のベースに接続してある点である。
【0072】
上記構成によれば、フライバックエネルギーVFが、ダイオードD1及び抵抗R1を通して放出されている間、ダイオードD1に生じる順方向電圧降下が、抵抗R14によるレベルシフトを受ける。このレベルシフトを受けた電圧によって、トランジスタQ6のベース・エミッタ間が逆バイアスされ、トランジスタQ6がオフに保たれる。従って、抵抗R14によるレベルシフト電圧に応じて、スイッチ素子Q1のオフ状態を保持することができる。即ち、オフ保持時間を、抵抗R14によるレベルシフトによってコントロールすることができる。
【0073】
図16は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。図において、図13に図示された構成部分と同一の構成部分については、同一の参照符号を付してある。図13に示された実施例と異なる点は、オフ保持回路13において、ダイオードD1と抵抗R1との接続点に、抵抗R14の一端を接続し、抵抗R14の他端を、トランジスタQ6のベースに接続してある点である。
【0074】
上記構成によれば、巻線NIに生じるフライバックエネルギーVFが、ダイオードD1及び抵抗R1を通して放出されている間、ダイオードD1に生じる順方向電圧降下が、抵抗R14によるレベルシフトを受け、このレベルシフトさせた電圧によって、トランジスタQ6のベース・エミッタ間が逆バイアスされ、トランジスタQ6がオフに保たれる。従って、抵抗R14によるレベルシフト電圧に応じて、スイッチ素子Q1のオフ状態を保持することができる。
【0075】
図17は本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。図において、図14に図示された構成部分と同一の構成部分については、同一の参照符号を付してある。図14に示された実施例と異なる点は、オフ保持回路13において、ダイオードD1と抵抗R1との接続点に、抵抗R14の一端を接続し、抵抗R14の他端を、トランジスタQ6のベースに接続してある点である。
【0076】
図17に示した実施例の場合も、図16に示した実施例と同様に、巻線NIに生じるフライバックエネルギーVFが、ダイオードD1及び抵抗R1を通して放出されている間、ダイオードD1に生じる順方向電圧降下が、抵抗R14によるレベルシフトを受け、このレベルシフトさせた電圧によって、トランジスタQ6のベース・エミッタ間が逆バイアスされ、トランジスタQ6がオフに保たれる。従って、抵抗R14によるレベルシフト電圧に応じて、スイッチ素子Q1のオフ状態を保持することができる。
【0077】
図示は省略するが、図11〜図17に示した実施例の具体的な回路構成は、当業者であれば、図2に示した回路を基本として、若干の変更を加えることによって容易に実現できる。また、各実施例を組み合わせた変形例が多数存在し得ることは自明である。
【0078】
【発明の効果】
以上述べたように、本発明によれば、小型で、安価な自励式のスイッチング電源を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るスイッチング電源の電気回路図である。
【図2】本発明に係るスイッチング電源の更に具体的な電気回路図を示している。
【図3】駆動回路と起動回路との関係を抜き出した回路図である。
【図4】駆動回路と出力電圧検出回路との関係を抜き出して示した回路図である。
【図5】駆動回路とオフ保持回路との関係を抜き出して示した回路図である。
【図6】駆動回路と出力電圧検出回路との関係を抜き出して示した回路図である。
【図7】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図8】図7に示したスイッチング電源の動作を説明する図である。
【図9】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図10】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図11】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図12】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図13】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図14】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図15】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図16】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【図17】本発明に係るスイッチング電源の更に別の実施例を示す電気回路図である。
【符号の説明】
1 制御回路
10 起動回路
11 駆動回路
12 電流検出回路
13 オフ保持回路
14 出力電圧検出回路
Q1 スイッチ素子
L インダクタ
Claims (1)
- スイッチ素子と、インダクタまたはトランス巻線と、出力回路と、制御回路とを含み、自励動作をするスイッチング電源であって、
前記スイッチ素子は、直流入力電圧をスイッチングして出力し、
前記インダクタまたはトランス巻線は、前記スイッチ素子のオン期間にエネルギーが蓄積され、前記エネルギーは前記スイッチ素子のオフのときに放出されるフライバックエネルギーであり、
前記出力回路は、前記インダクタまたはトランス巻線から放出される前記エネルギーを整流し、平滑して直流出力電圧を生成し、
前記制御回路は、起動回路と、電流検出回路と、出力電圧検出回路と、オフ保持回路と、駆動回路とを含んでおり、
前記起動回路は、前記直流入力電圧に基づき前記スイッチ素子をオンさせる信号を生成し、
前記電流検出回路は、前記スイッチ素子を通って流れる電流を検出し、この電流が所定値となったときに前記スイッチ素子をオフさせる信号を生成し、
前記出力電圧検出回路は、定常時に、前記直流出力電圧を検出して前記スイッチ素子をオフさせる信号を生成し、
前記オフ保持回路は、
抵抗と、この抵抗にカソード側で直列接続されたダイオードとを含む回路であって、
前記エネルギーによって発生する電圧に対して前記ダイオードが順方向となるように、前記インダクタまたはトランス巻線と並列接続され、
前記抵抗と前記ダイオードの接続点の電圧信号を前記駆動回路へ供給することによって、前記スイッチ素子がオフになったときに前記エネルギーが前記インダクタまたはトランス巻線から放出されている間、前記スイッチ素子のオフ状態を保持させ、
前記駆動回路は、前記起動回路、前記電流検出回路、前記出力電圧検出回路及び前記オフ保持回路から供給される信号に基づいて、前記スイッチ素子をオン、オフさせる
スイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20569998A JP4135785B2 (ja) | 1998-07-21 | 1998-07-21 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20569998A JP4135785B2 (ja) | 1998-07-21 | 1998-07-21 | スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000041377A JP2000041377A (ja) | 2000-02-08 |
JP4135785B2 true JP4135785B2 (ja) | 2008-08-20 |
Family
ID=16511251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20569998A Expired - Fee Related JP4135785B2 (ja) | 1998-07-21 | 1998-07-21 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4135785B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6480399B2 (en) * | 2000-03-02 | 2002-11-12 | Power Integrations, Inc. | Switched mode power supply responsive to current derived from voltage across energy transfer element input |
FR2812414B1 (fr) * | 2000-07-28 | 2005-04-15 | Valeo Climatisation | Dispositif de regulation du courant traversant un element selfique, en particulier une vanne electromagnetique |
-
1998
- 1998-07-21 JP JP20569998A patent/JP4135785B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000041377A (ja) | 2000-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003224972A (ja) | スイッチング電源装置 | |
CN101981796B (zh) | 生成辅助电源电压的阻尼电容器 | |
JP3760379B2 (ja) | スイッチング電源装置 | |
JP4203768B2 (ja) | Dc−dc変換器 | |
JP5408161B2 (ja) | 自励式スイッチング電源回路 | |
JP3527636B2 (ja) | 自励型dc−dcコンバータ | |
JP2574261Y2 (ja) | スイッチング電源回路 | |
JP4135785B2 (ja) | スイッチング電源 | |
US6229717B1 (en) | Switched power supply converter operable in a natural zero-voltage switching mode | |
CN113258784B (zh) | 一种开关电源的供电电源电路及其控制方法 | |
JP4484006B2 (ja) | スイッチング電源装置 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 | |
JPH08111292A (ja) | 電源回路及びそれを用いた放電灯点灯装置 | |
JP3939587B2 (ja) | 昇圧型スイッチング電源装置 | |
JPH08126311A (ja) | 電源装置 | |
JP2938241B2 (ja) | 高圧電源回路 | |
JP3641351B2 (ja) | リンギングチョークコンバータ | |
JP4432279B2 (ja) | スイッチング電源装置 | |
JPH11341799A (ja) | 同期整流型dc−dcコンバータ | |
JP3458363B2 (ja) | スイッチング電源 | |
JP4419189B2 (ja) | スイッチング電源装置 | |
JP3409851B2 (ja) | Dc−dcコンバータ | |
JP2003339165A (ja) | 同期整流式スイッチング電源装置 | |
JP3499659B2 (ja) | 自励式スイッチング電源回路 | |
JP3388707B2 (ja) | 自励式降圧型dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080528 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080528 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |