JP2003303817A - Etching method - Google Patents
Etching methodInfo
- Publication number
- JP2003303817A JP2003303817A JP2003024616A JP2003024616A JP2003303817A JP 2003303817 A JP2003303817 A JP 2003303817A JP 2003024616 A JP2003024616 A JP 2003024616A JP 2003024616 A JP2003024616 A JP 2003024616A JP 2003303817 A JP2003303817 A JP 2003303817A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- processing chamber
- film layer
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は，エッチング方法，
さらに詳しくはドーパントの異なる又はドープ量の異な
る領域を同時にエッチングするのに適したエッチング方
法に関する。The present invention relates to an etching method,
More specifically, it relates to an etching method suitable for simultaneously etching regions having different dopants or different doping amounts.
【０００２】[0002]
【従来の技術】メモリ，ロジック等の半導体素子の高速
化を図るなどのため，同一基板上にドープ種が異なる領
域，例えばｎ型不純物であるリン（Ｐ）がドープされた
ｎ型領域とｐ型不純物であるボロン（Ｂ）がドープされ
たｐ型領域又は何もドープされてないｐ型領域を設け，
各領域にゲート電極を有するデュアルゲート構造を形成
する場合がある。2. Description of the Related Art In order to increase the speed of semiconductor devices such as memory and logic, regions having different doping species, for example, an n-type region doped with phosphorus (P), which is an n-type impurity, and a p-type region are formed on the same substrate. A p-type region doped with boron (B), which is a type impurity, or a p-type region undoped,
A dual gate structure having a gate electrode in each region may be formed.
【０００３】このようなデュアルゲート構造の各領域の
ゲート電極は，図４（ａ）に示すような膜構造に対し，
例えば気密な処理室内に互いに対向する上部電極と下部
電極を設け各電極に高周波電力を印加可能としたプラズ
マ処理装置でエッチングすることにより形成される。こ
の膜構造は，シリコン基板１０上のゲート酸化膜１２上
に形成された多結晶シリコンであるポリシリコン膜１４
に対して選択的に上記各不純物をドーピングすることに
よりｎ型領域１４ａ，ｐ型領域１４ｂが形成され，その
上に例えば反射防止膜及びレジスト膜からなるマスクパ
ターン１６ａ，１６ｂが形成されている。The gate electrode in each region of such a dual gate structure is different from the film structure shown in FIG.
For example, it is formed by providing an upper electrode and a lower electrode facing each other in an airtight processing chamber and performing etching with a plasma processing apparatus capable of applying high frequency power to each electrode. This film structure has a polysilicon film 14 made of polycrystalline silicon formed on the gate oxide film 12 on the silicon substrate 10.
On the other hand, the n-type region 14a and the p-type region 14b are formed by selectively doping the respective impurities, and mask patterns 16a and 16b made of, for example, an antireflection film and a resist film are formed thereon.
【０００４】このような膜構造に対してｎ型領域１４
ａ，ｐ型領域１４ｂを同時にエッチングする場合，従来
は，マスクパターン１６ａ，１６ｂをマスクとして，気
密な処理容器内にＨＢｒガス，ＨＢｒガスとＯ２ガスの
混合ガス，Ｃｌ２ガスとＨＢｒガスの混合ガス等の処理
ガスを導入してプラズマ処理を行っていた（例えば特許
文献１，２参照）。For such a film structure, the n-type region 14
When etching a and p-type regions 14b at the same time, conventionally, using mask patterns 16a and 16b as masks, HBr gas, a mixed gas of HBr gas and O 2 gas, Cl 2 gas and HBr gas are placed in an airtight processing container. Plasma treatment has been performed by introducing a treatment gas such as a mixed gas (see, for example, Patent Documents 1 and 2).
【０００５】この場合，例えば上述するようなゲート電
極を加工する際には下地のゲート酸化膜１２が露出する
までエッチングを行ない（図４（ｂ）），残った部分を
オーバーエッチングしていた（図４（ｃ））。In this case, for example, when processing the above-mentioned gate electrode, etching is performed until the underlying gate oxide film 12 is exposed (FIG. 4B), and the remaining portion is over-etched ( FIG. 4 (c)).
【０００６】[0006]
【特許文献１】特開平４−２９４５３３号公報[Patent Document 1] Japanese Patent Laid-Open No. 4-294533
【特許文献２】特開２０００−５８５１１号公報[Patent Document 2] Japanese Patent Laid-Open No. 2000-58511
【０００７】[0007]
【発明が解決しようとする課題】しかしながら，このよ
うな従来のプラズマエッチングでポリシリコン膜層１４
のｎ型領域１４ａとｐ型領域１４ｂとを同時にエッチン
グすると，ｎ型領域１４ａとｐ型領域１４ｂとに形成さ
れるゲート電極の形状に差がでるという問題があった。However, the polysilicon film layer 14 is formed by such conventional plasma etching.
If the n-type region 14a and the p-type region 14b are simultaneously etched, there is a problem that the shapes of the gate electrodes formed in the n-type region 14a and the p-type region 14b are different.
【０００８】例えばｎ型不純物やｐ型不純物などのドー
パントの違いによりエッチャントとの化学的な自発反応
が異なる。すなわちｎ型領域１４ａの方がｐ型領域より
もエッチャントとの自発反応が大きく，ドーパントのド
ープ量が多いほどこの差が大きくなる。この化学反応に
よるエッチングの進行が大きいと，図４（ｂ）に示すよ
うにｐ型領域１４ｂよりもｎ型領域１４ａの方がゲート
電極の側面部分がエッチング（サイドエッチング）され
易くなる。このため，図４（ｃ）に示すようにｐ型領域
１４ｂについてのエッチングが終ったときには，ｎ型領
域１４ａではさらにサイドエッチングが進んでしまい，
ｎ型領域１４ａのゲート電極とｐ型領域のゲート電極と
の間の形状差が大きくなるという問題があった。For example, the chemical spontaneous reaction with the etchant differs depending on the dopant such as n-type impurities or p-type impurities. That is, the n-type region 14a has a larger spontaneous reaction with the etchant than the p-type region, and the larger the doping amount of the dopant, the larger the difference. If the progress of etching due to this chemical reaction is large, the side surface portion of the gate electrode is more likely to be etched (side etching) in the n-type region 14a than in the p-type region 14b, as shown in FIG. 4B. For this reason, as shown in FIG. 4C, when etching of the p-type region 14b is completed, side etching further proceeds in the n-type region 14a,
There is a problem that the difference in shape between the gate electrode of the n-type region 14a and the gate electrode of the p-type region becomes large.
【０００９】また，ドーパントの違いによりエッチング
速度に差が生じる。すなわち，ｎ型領域１４ａの方がｐ
型領域１４ｂよりもエッチングレート（エッチング速
度）が大きいため，ｐ型領域１４ｂよりもｎ型領域１４
ａの方が先にエッチングされてしまう。このため，メイ
ンエッチングが終ったときには図４（ｂ）に示すように
ｐ型領域１４ｂではポリシリコン膜が残っていてゲート
酸化膜１２は露出していないのに対して，ｎ型領域１４
ａではゲート酸化膜１２が露出する。従って，ゲート酸
化膜１２が薄いほど，ｐ型領域１４ｂでオーバーエッチ
ングが終ったときには図４（ｃ）に示すようにｎ型領域
１４ａではゲート酸化膜破れ（ゲートオキサイドブレイ
ク）が生じるおそれが大きいという問題もあった。特
に，最近では，半導体装置の集積度の向上に伴う素子の
微細化等のために例えばゲート電極を加工する際におけ
る下地のゲート酸化膜の膜厚もさらなる薄膜化が図られ
ており，ゲート酸化膜破れが生じ易くなっている。Further, the difference in the dopant causes a difference in the etching rate. That is, the n-type region 14a has p
Since the etching rate (etching rate) is larger than that of the mold region 14b, the n-type region 14 is larger than the p-type region 14b.
A is etched first. Therefore, when the main etching is completed, as shown in FIG. 4B, the polysilicon film remains in the p-type region 14b and the gate oxide film 12 is not exposed, while the n-type region 14b is not exposed.
At a, the gate oxide film 12 is exposed. Therefore, the thinner the gate oxide film 12, the greater the possibility that the gate oxide film will break (gate oxide break) in the n-type region 14a as shown in FIG. 4C when overetching is completed in the p-type region 14b. There was also a problem. In particular, recently, due to the miniaturization of elements accompanying the improvement in integration of semiconductor devices, for example, the thickness of the underlying gate oxide film at the time of processing a gate electrode has been further reduced. The film is likely to break.
【００１０】そこで，本発明は，このような問題に鑑み
てなされたもので，その目的とするところは，ｎ型領域
とｐ型領域などドープされたドーパントの異なる領域又
はドープ量の異なる領域を同時にエッチングする際に，
各領域に形成された素子の形状差の発生を極力抑えるこ
とができ，ゲート酸化膜破れを防止できるエッチング方
法を提供することにある。Therefore, the present invention has been made in view of such a problem, and an object thereof is to provide a region having a different doped dopant such as an n-type region and a p-type region or a region having a different doping amount. When etching at the same time,
An object of the present invention is to provide an etching method capable of suppressing the occurrence of the difference in shape of the elements formed in each region as much as possible and preventing the breakage of the gate oxide film.
【００１１】[0011]
【課題を解決するための手段】上記課題を解決するため
に，本発明によれば，気密な処理室内に互いに対向する
上部電極と下部電極を設け前記処理室内に少なくともＨ
Ｂｒガスを含む処理ガスを導入し，少なくとも前記下部
電極に高周波電力を印加してプラズマ処理を行うことに
より，被処理体に形成された絶縁膜層上の被処理膜層の
うち，ｐ型不純物がドープされたｐ型領域とｎ型不純物
がドープされたｎ型領域とを同時にエッチングするエッ
チング方法として新規かつ改良された方法が提供され
る。In order to solve the above problems, according to the present invention, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, and at least H is provided in the processing chamber.
A process gas containing Br gas is introduced, and high-frequency power is applied to at least the lower electrode to perform a plasma process, so that a p-type impurity in the process target film layer on the insulating film layer formed on the process target object. There is provided a new and improved etching method for simultaneously etching a p-type region doped with Al and an n-type region doped with an n-type impurity.
【００１２】すなわち，本発明のある観点に係る発明
は，前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以
下，前記下部電極へ印加する高周波電力を少なくとも
０．１５Ｗ／ｃｍ２以上（例えば直径２００ｍｍのウエ
ハの場合には約５０Ｗ以上）とし，前記処理室内に少な
くともＨＢｒガスを含む処理ガスを導入してマスクパタ
ーンをマスクとして前記絶縁膜の一部が露出するまで前
記被処理膜層にエッチング処理を施す第１のエッチング
工程と，前記処理ガスとしてさらにＮ２ガスを加え，前
記第１のエッチング工程で残った前記被処理膜層の部分
を除くエッチング処理を施す第２のエッチング工程とを
有することを特徴としている。That is, the invention according to an aspect of the present invention is such that the pressure in the processing chamber is at least 20 mTorr or less and the high frequency power applied to the lower electrode is at least 0.15 W / cm 2 or more (for example, in the case of a wafer having a diameter of 200 mm. Is about 50 W or more), and a process gas containing at least HBr gas is introduced into the process chamber to etch the processed film layer using the mask pattern as a mask until a part of the insulating film is exposed. And the second etching step of adding an N 2 gas as the processing gas and performing an etching process to remove the portion of the target film layer remaining in the first etching step. There is.
【００１３】このような本発明の構成によれば，スパッ
タ現象によるエッチングが進行し，化学反応によるエッ
チングがあまり進行しないことから，当該エッチングに
より被処理体上の上記各領域に形成される例えばゲート
電極などの素子のサイドエッチングもあまり進行しない
ため，各領域に形成される上記素子の形状差の発生を極
力抑えることができる。According to the structure of the present invention as described above, since the etching due to the spattering phenomenon progresses and the etching due to the chemical reaction does not proceed so much, for example, a gate formed in each region on the object to be processed by the etching. Since side etching of elements such as electrodes does not proceed so much, it is possible to minimize the occurrence of the difference in shape of the elements formed in each region.
【００１４】また，より実用的には前記第１のエッチン
グ工程において，前記処理室内の圧力を少なくとも１０
ｍＴｏｒｒ以下，前記下部電極へ印加する高周波電力を
少なくとも０．３Ｗ／ｃｍ２以上（例えば直径２００ｍ
ｍのウエハの場合には約１００Ｗ以上）とすることが好
ましい。また前記第２のエッチング工程において，Ｎ ２
ガスのＨＢｒガスに対する流量比を少なくとも０．５以
下（５０％以下）にすることが好ましく，さらに少なく
とも０．３以下（３０％以下）にすることがより好まし
い。More practically, the first etch
The pressure in the processing chamber is at least 10
Below mTorr, the high frequency power applied to the lower electrode is
At least 0.3 W / cmTwoAbove (for example, diameter 200m
In the case of a wafer of m, it is preferable to set about 100 W or more).
Good In the second etching step, N Two
The flow ratio of gas to HBr gas is at least 0.5 or more.
Lower (50% or less) is preferable, and less
Both are preferably 0.3 or less (30% or less)
Yes.
【００１５】また，本発明の別の観点に係る発明は，気
密な処理室内に互いに対向する上部電極と下部電極を設
け前記処理室内に少なくともＨＢｒガスを含む処理ガス
を導入し，少なくとも前記下部電極に高周波電力を印加
してプラズマ処理を行うことにより，被処理体に形成さ
れた絶縁膜層上の被処理膜層のうち，ドープされたドー
パントの異なる領域又はドープ量の異なる領域を同時に
エッチングするエッチング方法において，前記処理室内
の圧力を少なくとも２０ｍＴｏｒｒ以下，前記下部電極
へ印加する高周波電力を少なくとも０．１５Ｗ／ｃｍ２
以上とし，前記処理室内に少なくともＨＢｒガスを含む
処理ガスを導入してマスクパターンをマスクとして前記
絶縁膜の一部が露出するまで前記被処理膜層にエッチン
グ処理を施す第１のエッチング工程と，前記処理ガスと
してさらにＮ２ガスを加え，前記第１のエッチング工程
で残った前記被処理膜層の部分を除くエッチング処理を
施す第２のエッチング工程とを有することを特徴として
いる。According to another aspect of the present invention, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, and a processing gas containing at least HBr gas is introduced into the processing chamber, and at least the lower electrode is provided. High-frequency power is applied to the substrate to perform plasma treatment, thereby simultaneously etching regions of the treated film layer on the insulating film layer formed on the substrate to be treated that have different doped dopants or regions with different doping amounts. In the etching method, the pressure in the processing chamber is at least 20 mTorr or less, and the high frequency power applied to the lower electrode is at least 0.15 W / cm 2.
As described above, a first etching step of introducing a processing gas containing at least HBr gas into the processing chamber and performing an etching process on the film layer to be processed until a part of the insulating film is exposed using the mask pattern as a mask, A second etching step is performed in which N 2 gas is further added as the processing gas, and etching processing is performed to remove the portion of the film layer to be processed that remains in the first etching step.
【００１６】また，本発明の別の観点に係る発明は，気
密な処理室内に互いに対向する上部電極と下部電極を設
け前記処理室内に少なくともＨＢｒガスを含む処理ガス
を導入し，少なくとも前記下部電極に高周波電力を印加
してプラズマ処理を行うことにより，被処理体に形成さ
れた絶縁膜層上の被処理膜層のうち，ｐ型不純物がドー
プされたｐ型領域とｎ型不純物がドープされたｎ型領域
とを同時にエッチングするエッチング方法において，前
記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下，前
記下部電極へ印加する高周波電力を少なくとも０．１５
Ｗ／ｃｍ２以上とし，前記処理室内に少なくともＨＢｒ
ガスと不活性ガスを含む処理ガスを導入してマスクパタ
ーンをマスクとして前記絶縁膜の一部が露出するまで前
記被処理膜層にエッチング処理を施す第１のエッチング
工程と，前記第１のエッチング工程で残った前記被処理
膜層の部分を除くエッチング処理を施す第２のエッチン
グ工程とを有することを特徴としている。この場合の第
１のエッチング工程は，ＨＢｒガスの処理ガス全流量に
対する流量比を０．２〜０．５としてもよい。また，第
１のエッチング工程は，不活性ガスとしてＡｒガスを用
いてもよい。この場合にＡｒガスのＨＢｒガスに対する
流量比を４以下とすることが好ましい。According to another aspect of the present invention, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, and a processing gas containing at least HBr gas is introduced into the processing chamber, and at least the lower electrode is provided. By applying high-frequency power to the substrate and performing plasma treatment, a p-type region doped with a p-type impurity and an n-type impurity in the processed film layer on the insulating film layer formed on the processed object are doped. In the etching method for simultaneously etching the n-type region and the n-type region, the pressure in the processing chamber is at least 20 mTorr or less, and the high frequency power applied to the lower electrode is at least 0.15.
W / cm 2 or more and at least HBr in the processing chamber.
A first etching step of introducing a processing gas containing a gas and an inert gas and performing an etching process on the film layer to be processed until a part of the insulating film is exposed using the mask pattern as a mask; and the first etching. A second etching step of performing an etching process except for the portion of the film layer to be processed which remains in the step. In the first etching step in this case, the flow rate ratio of the HBr gas to the total processing gas flow rate may be set to 0.2 to 0.5. Further, Ar gas may be used as the inert gas in the first etching step. In this case, it is preferable that the flow rate ratio of Ar gas to HBr gas be 4 or less.
【００１７】このように，第１のエッチング工程におい
て処理ガスとしてＨＢｒガスを少なくして例えばＡｒガ
スなどの不活性ガスを加えることにより，ｎ型領域に形
成する素子とｐ型領域に形成する素子との形状差をより
少なくすることができる。As described above, in the first etching step, HBr gas is reduced as a processing gas, and an inert gas such as Ar gas is added to the element to be formed in the n-type region and the element to be formed in the p-type region. It is possible to further reduce the difference in shape.
【００１８】また，本発明の別の観点に係る発明は，気
密な処理室内に互いに対向する上部電極と下部電極を設
け前記処理室内に少なくともＨＢｒガスを含む処理ガス
を導入し，少なくとも前記下部電極に高周波電力を印加
してプラズマ処理を行うことにより，被処理体に形成さ
れた絶縁膜層上の被処理膜層のうち，ｐ型不純物がドー
プされたｐ型領域とｎ型不純物がドープされたｎ型領域
とを同時にエッチングするエッチング方法において，前
記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以下，前
記下部電極へ印加する高周波電力を少なくとも０．１５
Ｗ／ｃｍ２以上とし，前記処理室内に少なくともＨＢｒ
ガスとＮ２ガスを含む処理ガスを導入してマスクパター
ンをマスクとして前記絶縁膜の一部が露出するまで前記
被処理膜層にエッチング処理を施す第１のエッチング工
程と，前記第１のエッチング工程で残った前記被処理膜
層の部分を除くエッチング処理を施す第２のエッチング
工程とを有することを特徴としている。この場合の第１
のエッチング工程は，前記Ｎ２ガスの前記ＨＢｒガスに
対する流量比を少なくとも０．１２５以上としてもよ
い。According to another aspect of the present invention, an upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, and a processing gas containing at least HBr gas is introduced into the processing chamber, and at least the lower electrode is provided. By applying high-frequency power to the substrate and performing plasma treatment, a p-type region doped with a p-type impurity and an n-type impurity in the processed film layer on the insulating film layer formed on the processed object are doped. In the etching method for simultaneously etching the n-type region and the n-type region, the pressure in the processing chamber is at least 20 mTorr or less, and the high frequency power applied to the lower electrode is at least 0.15.
W / cm 2 or more and at least HBr in the processing chamber.
A first etching step of introducing a processing gas containing a gas and an N 2 gas to perform an etching process on the target film layer using the mask pattern as a mask until a part of the insulating film is exposed; and the first etching step. A second etching step of performing an etching process except for the portion of the film layer to be processed which remains in the step. First in this case
In the etching step, the flow rate ratio of the N 2 gas to the HBr gas may be at least 0.125 or more.
【００１９】このように，第１のエッチング工程におい
て処理ガスとしてＮ２ガスを加えることにより，ｎ型領
域に形成される素子のサイドエッチングを抑えることが
できるので，ｎ型領域に形成する素子とｐ型領域に形成
する素子との形状差をより少なくすることができる。As described above, since the side etching of the element formed in the n-type region can be suppressed by adding the N 2 gas as the processing gas in the first etching step, the element formed in the n-type region can be suppressed. The difference in shape from the element formed in the p-type region can be further reduced.
【００２０】なお，本明細書中１ｍＴｏｒｒは（１０
−３×１０１３２５／７６０）Ｐａ，１ｓｃｃｍは（１
０−６／６０）ｍ３／ｓｅｃとする。In the present specification, 1 mTorr is (10
-3 × 101325/760) Pa, 1 sccm is (1
And 0 -6 / 60) m 3 / sec.
【００２１】[0021]
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかるプラズマ処理装置の好適な実施の形態に
ついて詳細に説明する。なお，本明細書及び図面におい
て，実質的に同一の機能構成を有する構成要素について
は，同一の符号を付することにより重複説明を省略す
る。BEST MODE FOR CARRYING OUT THE INVENTION Referring to the accompanying drawings,
A preferred embodiment of the plasma processing apparatus according to the present invention will be described in detail. In the present specification and the drawings, components having substantially the same functional configuration are designated by the same reference numerals, and duplicate description will be omitted.
【００２２】以下に，添付図面を参照しながら，本発明
にかかるエッチング方法の第１の実施形態について説明
する。図１は本実施の形態にかかるエッチング方法を実
施するためのエッチング装置の一例としての平行平板型
のプラズマエッチング装置の概略構成を示す。A first embodiment of an etching method according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a schematic configuration of a parallel plate type plasma etching apparatus as an example of an etching apparatus for carrying out the etching method according to the present embodiment.
【００２３】このエッチング装置１００の保安接地され
た処理容器１０２内には，処理室１０４が形成されてお
り，この処理室１０４内には，上下動自在なサセプタを
構成する下部電極１０６が配置されている。下部電極１
０６の上部には，高圧直流電源１０８に接続された静電
チャック１１０が設けられており，この静電チャック１
１０の上面に被処理体，例えば半導体ウェハ（以下，
「ウェハ」と称する。）Ｗが載置される。さらに，下部
電極１０６上に載置されたウェハＷの周囲には，絶縁性
のフォーカスリング１１２が配置されている。また，下
部電極１０６には，整合器１１８を介して第２高周波電
源１２０が接続されている。A processing chamber 104 is formed in the processing container 102 of the etching apparatus 100 which is grounded for safety, and a lower electrode 106 which constitutes a vertically movable susceptor is arranged in the processing chamber 104. ing. Lower electrode 1
An electrostatic chuck 110 connected to the high-voltage DC power supply 108 is provided on the upper part of 06.
An object to be processed, such as a semiconductor wafer (hereinafter,
It is called a "wafer". ) W is placed. Further, an insulating focus ring 112 is arranged around the wafer W placed on the lower electrode 106. A second high frequency power supply 120 is connected to the lower electrode 106 via a matching unit 118.
【００２４】また，下部電極１０６の載置面と対向する
処理室１０４の天井部には，多数のガス吐出孔１２２ａ
を備えた上部電極１２２が配置されている。上部電極１
２２と処理容器１０２との間には絶縁体１２３が介装さ
れ電気的に絶縁されている。また，上部電極１２２に
は，整合器１１９を介してプラズマ生成高周波電力を出
力する第１高周波電源１２１が接続されている。A large number of gas discharge holes 122a are formed in the ceiling of the processing chamber 104 facing the mounting surface of the lower electrode 106.
The upper electrode 122 having the is arranged. Upper electrode 1
An insulator 123 is interposed between the unit 22 and the processing container 102 and electrically insulated. Further, the upper electrode 122 is connected to a first high frequency power source 121 that outputs high frequency power for plasma generation through a matching unit 119.
【００２５】なお，上記上部電極１２２には第１高周波
電源１２１から例えば３０ＭＨｚ以上，好ましくは６０
ＭＨｚの第１高周波電力が供給される。また，下部電極
１０６には，第１高周波電力の周波数よりも低い周波
数，例えば１０ＭＨｚ以上で，３０ＭＨｚよりも小さい
周波数，好ましくは１３．５６ＭＨｚの第２高周波電力
が第１高周波電源１２０から供給される。The upper electrode 122 is connected to the first high frequency power source 121 at, for example, 30 MHz or more, preferably 60 MHz.
A first high frequency power of MHz is supplied. Further, the lower electrode 106 is supplied with a second high frequency power having a frequency lower than the frequency of the first high frequency power, for example, 10 MHz or more and a frequency lower than 30 MHz, preferably 13.56 MHz, from the first high frequency power supply 120. .
【００２６】上記ガス吐出孔１２２ａには，ガス供給管
１２４が接続され，さらにそのガス供給管１２４には，
例えばＮ２ガスを供給するプロセスガス供給系１２６ａ
と，Ｏ２ガスを供給するプロセスガス供給系１２６ｂ，
少なくともＨとＢｒを含むガスさらに具体的にはＨＢｒ
ガスを供給するプロセスガス供給系１２６ｃが接続され
ている。A gas supply pipe 124 is connected to the gas discharge hole 122a, and the gas supply pipe 124 is further connected to the gas supply pipe 124.
For example, a process gas supply system 126a that supplies N 2 gas
And a process gas supply system 126b for supplying O 2 gas,
Gas containing at least H and Br, more specifically HBr
A process gas supply system 126c for supplying gas is connected.
【００２７】各プロセスガス供給系１２６ａ，１２６
ｂ，１２６ｃには，それぞれ開閉バルブ１３２ａ，１３
２ｂ，１３２ｃと流量調整バルブ１３４ａ，１３４ｂ，
１３４ｃを介して，Ｃｌ２ガス供給源１３６ａ，Ｏ２ガ
ス供給源１３６ｂ，ＨＢｒガス供給源１３６ｃが接続さ
れている。Each process gas supply system 126a, 126
b and 126c are provided with open / close valves 132a and 13c, respectively.
2b and 132c and flow rate adjusting valves 134a and 134b,
The Cl 2 gas supply source 136a, the O 2 gas supply source 136b, and the HBr gas supply source 136c are connected via 134c.
【００２８】また，処理容器１０２の下方には，不図示
の真空引き機構と連通する排気管１５０が接続されてお
り，その真空引き機構の作動により，処理室１０４内を
所定の減圧雰囲気に維持することができる。An exhaust pipe 150 communicating with a vacuuming mechanism (not shown) is connected to the lower side of the processing container 102, and the inside of the processing chamber 104 is maintained at a predetermined reduced pressure atmosphere by the operation of the vacuuming mechanism. can do.
【００２９】次に，上記エッチング装置を用いて本実施
の形態にかかるエッチング方法を適用する工程について
図２を参照しながら説明する。先ず，本発明にかかるエ
ッチング方法を適用する図２（ａ）に示す膜構造の具体
例について説明する。Next, a process of applying the etching method according to the present embodiment using the above etching apparatus will be described with reference to FIG. First, a specific example of the film structure shown in FIG. 2A to which the etching method according to the present invention is applied will be described.
【００３０】この膜構造は次のように形成される。シリ
コンからなるシリコン基板２００の上面に絶縁膜として
下地のゲート酸化膜２０２を形成し，このゲート酸化膜
２０２上に多結晶シリコン膜であるポリシリコン膜２０
４をＣＶＤ（化学気相成長法）などにより積層する。続
いて，被処理膜層としてのポリシリコン膜層２０４に対
して選択的にｎ型不純物のリン（Ｐ）をドーピングする
ことによりｎ型領域２０４ａを形成し，またポリシリコ
ン膜層２０４に対して選択的にｐ型不純物のボロン
（Ｂ）をドーピングすることによりｐ型領域２０４ｂを
形成する。その後，ｎ型領域２０４ａ，ｐ型領域２０４
ｂのそれぞれに例えばＴＥＯＳ（Tetraethylorthosilic
ate；テトラエトキシシラン），ＮＳＧ（nondoped sili
cate glass），ＳｉＮ（シリコンナイトライド）などの
いわゆるハードマスクからなるマスクパターン２０６
ａ，２０６ｂを形成する。This film structure is formed as follows. A base gate oxide film 202 is formed as an insulating film on the upper surface of a silicon substrate 200 made of silicon, and a polysilicon film 20 which is a polycrystalline silicon film is formed on the gate oxide film 202.
4 is stacked by CVD (chemical vapor deposition) or the like. Then, an n-type region 204a is formed by selectively doping the polysilicon film layer 204 as a film-to-be-processed layer with an n-type impurity of phosphorus (P), and also with respect to the polysilicon film layer 204. The p-type region 204b is formed by selectively doping the p-type impurity boron (B). Then, the n-type region 204a and the p-type region 204
For example, TEOS (Tetraethylorthosilic)
ate; tetraethoxysilane), NSG (nondoped sili)
mask pattern 206 composed of a so-called hard mask such as cate glass) or SiN (silicon nitride)
a, 206b are formed.
【００３１】こうして形成された膜構造におけるポリシ
リコン膜層２０４のｎ型領域２０４ａ，ｐ型領域２０４
ｂを同時にエッチングする。本発明においては，メイン
エッチング（第１のエッチング工程）を行い，続いてオ
ーバーエッチング（第２のエッチング工程）を行う。The n-type region 204a and the p-type region 204 of the polysilicon film layer 204 in the film structure thus formed
b is etched at the same time. In the present invention, main etching (first etching step) is performed, and then over-etching (second etching step) is performed.
【００３２】先ず，メインエッチング工程では，気密な
処理室１０４内に少なくともＨＢｒガスを含む処理ガス
を導入してゲート酸化膜２０２の一部が露出するまでポ
リシリコン膜２０４をエッチングする。この場合，シリ
コン基板上の被処理面とエッチャントとの化学反応によ
るエッチングよりも，物理的に被処理面をたたくような
エッチング，すなわち処理室１０４内で発生させるプラ
ズマ中のイオンが被処理面に衝突し被処理面の原子をは
じき出すスパッタ現象によるエッチングが強くなるよう
な条件でエッチングを行う。具体的にはプラズマ中のイ
オンエネルギを増大するように例えば処理室１０４内の
圧力が少なくとも２０ｍＴｏｒｒ以下の低圧になるよう
にし，下部電極１０６に印加する高周波電力（バイアス
電力）が少なくとも５０Ｗ以上，すなわちウエハの単位
面積あたりの高周波電力で表すと０．１５Ｗ／ｃｍ２以
上の高バイアスとなるようにしてエッチングを行う。First, in the main etching step, a processing gas containing at least HBr gas is introduced into the airtight processing chamber 104 to etch the polysilicon film 204 until a part of the gate oxide film 202 is exposed. In this case, rather than etching by a chemical reaction between the surface to be processed on the silicon substrate and the etchant, etching that physically hits the surface to be processed, that is, ions in the plasma generated in the processing chamber 104 are generated on the surface to be processed. Etching is performed under the condition that the etching due to the spattering phenomenon of colliding and repelling atoms on the surface to be processed becomes strong. Specifically, for example, the pressure in the processing chamber 104 is set to a low pressure of at least 20 mTorr so as to increase the ion energy in the plasma, and the high frequency power (bias power) applied to the lower electrode 106 is at least 50 W or more, that is, Etching is performed with a high bias of 0.15 W / cm 2 or more when expressed by high-frequency power per unit area of the wafer.
【００３３】これにより，スパッタ現象によるエッチン
グが進行し，化学反応によるエッチングがあまり進行し
ないことから，当該エッチングによりシリコン基板２０
０上の各領域２０４ａ，２０４ｂに形成されるゲート電
極のサイドエッチングもあまり進行しないため，図２
（ｂ）に示すように各ゲート電極の形状差の発生を抑え
ることができる。As a result, the etching due to the sputter phenomenon progresses, and the etching due to the chemical reaction does not proceed so much.
The side etching of the gate electrode formed in each of the regions 204a and 204b on the surface 0 does not proceed so much.
As shown in (b), it is possible to suppress the occurrence of a difference in shape between the gate electrodes.
【００３４】なお，このメインエッチング工程は，ゲー
ト酸化膜２０２の一部が露出するまでのエッチングであ
って，ポリシリコン膜２０４のゲート酸化膜２０２に対
する選択比が小さくなってもゲート酸化膜破れが生じる
ことはない。従って，処理室１０４内をより低圧にし，
かつ下部電極１０６に印加する高周波電力をより大きく
して高バイアスにするほど，ポリシリコン膜２０４のゲ
ート酸化膜２０２に対する選択比が小さくなるが，ゲー
ト酸化膜破れが発生することはない。これは上記エッチ
ング条件を特にゲート酸化膜破れを気にする必要のない
メインエッチング工程で適用するのが有効であることを
意味する。This main etching step is an etching until a part of the gate oxide film 202 is exposed, and even if the selection ratio of the polysilicon film 204 to the gate oxide film 202 becomes small, the gate oxide film is not broken. It never happens. Therefore, the pressure inside the processing chamber 104 is further reduced,
Further, the selection ratio of the polysilicon film 204 to the gate oxide film 202 becomes smaller as the high frequency power applied to the lower electrode 106 is made higher and the bias becomes higher, but the gate oxide film is not broken. This means that it is effective to apply the above etching conditions in the main etching process in which it is not necessary to pay attention to the breakage of the gate oxide film.
【００３５】また，たとえゲート酸化膜２０２が多く露
出するまで上記の条件でメインエッチングを行ったとし
ても，各領域２０４ａ，２０４ｂにおけるエッチングレ
ート（エッチング速度）にはあまり差が生じないことか
ら，ポリシリコン膜層２０４は各領域２０４ａ，２０４
ｂともに同様にエッチングされるため，酸化膜破れの発
生を防止できる。これにより，ゲート酸化膜２０２をい
かに薄膜化しても，ドーパントの違いによる酸化膜破れ
が発生することを防止できる。Even if the main etching is performed under the above conditions until the gate oxide film 202 is largely exposed, there is not much difference between the etching rates (etching rates) in the regions 204a and 204b. The silicon film layer 204 includes the regions 204a and 204
Since b is etched in the same manner, it is possible to prevent the oxide film from breaking. Thus, no matter how thin the gate oxide film 202 is made, it is possible to prevent the oxide film from being broken due to the difference in dopant.
【００３６】ここでエッチングの際の条件として必要な
パラメータを変えてポリシリコン膜層２０４のｎ型領域
２０４ａ，ｐ型領域２０４ｂのエッチングレートにどの
ような影響があるかを実験した結果を示す。Here, the results of experiments are shown in which the parameters required as conditions for etching are changed to see how they affect the etching rates of the n-type region 204a and the p-type region 204b of the polysilicon film layer 204.
【００３７】ポリシリコン膜のうち各領域２０４ａ，２
０４ｂのエッチングレートの比が１であることが理想的
であるが，実際にこの比を１にするのは困難である。従
って，各エッチングレートの比を１に近づけることがで
きれば，エッチング後の形状差をなくしていくことがで
き，ゲート酸化膜破れも生じないようにすることができ
る。Regions 204a, 2 of the polysilicon film
It is ideal that the etching rate ratio of 04b is 1, but it is difficult to actually set this ratio to 1. Therefore, if the ratio of each etching rate can be made close to 1, it is possible to eliminate the difference in shape after etching and prevent the gate oxide film from breaking.
【００３８】ベースとするエッチングの際の条件（第１
のベースとする条件）は，例えば処理室１０４内の圧力
が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６と
の間隔１００ｍｍ，ＨＢｒガス／Ｏ２ガスの流量比（Ｈ
Ｂｒガスの流量／Ｏ２ガスの流量）は７８ｓｃｃｍ／２
ｓｃｃｍとし，ウェハ裏面冷却ガス圧力はセンタ，エッ
ジともに３Ｔｏｒｒ，処理室１０４内の設定温度につい
ては下部電極を６０℃，上部電極を８０℃，側壁部を６
０℃，上部電極１２２に印加する高周波電力を３５０
Ｗ，下部電極１０６に印加する高周波電力を７５Ｗとす
る。なお，ゲート酸化膜の膜厚を１５Å（Å：オングス
トローム）として実験を行った。また，ウエハＷは直径
２００ｍｍのものを用いた。Conditions for etching as a base (first
As a base condition of, the pressure in the processing chamber 104 is 10 mTorr, the distance between the upper electrode 122 and the lower electrode 100 is 100 mm, and the flow rate ratio of HBr gas / O 2 gas (H
(Br gas flow rate / O 2 gas flow rate) is 78 sccm / 2.
sccm, the wafer backside cooling gas pressure was 3 Torr at both the center and the edge, and the set temperatures in the processing chamber 104 were 60 ° C. for the lower electrode, 80 ° C. for the upper electrode, and 6 for the side wall.
High frequency power applied to the upper electrode 122 at 0 ° C.
W, and the high frequency power applied to the lower electrode 106 is 75W. The experiment was conducted with the film thickness of the gate oxide film being 15Å (Å: Angstrom). The wafer W used had a diameter of 200 mm.
【００３９】先ず，上記第１のベースとする条件でエッ
チングを行った場合，ｎ型領域２０４ａとｐ型領域２０
４ｂのエッチングレートの比（ｎ型領域２０４ａのエッ
チングレート／ｐ型領域２０４ｂのエッチングレート）
は，１．２５８程度となった。First, when etching is performed under the conditions of the first base, the n-type region 204a and the p-type region 20 are formed.
4b etching rate ratio (etching rate of n-type region 204a / etching rate of p-type region 204b)
Was about 1.258.
【００４０】この第１のベースとする条件のうち，下部
電極１０６に印加する高周波電力（バイアス電力）だけ
を７５Ｗから１５０Ｗに増加してエッチングを行った場
合，ｎ型領域２０４ａとｐ型領域２０４ｂのエッチング
レートの比（ｎ型領域２０４ａのエッチングレート／ｐ
型領域２０４ｂのエッチングレート）は，１．１００程
度となり，各領域２０４ａ，２０４ｂのエッチングレー
トの比が１に近づくことがわかった。すなわち，下部電
極１０６に印加する高周波電力（バイアス電力）を増加
すれば，スパッタ現象によるエッチングを進行させ，化
学反応によるエッチングの進行を抑えることができるこ
とがわかった。Of the conditions for the first base, when only the high frequency power (bias power) applied to the lower electrode 106 is increased from 75 W to 150 W for etching, the n-type region 204a and the p-type region 204b are etched. Etching rate ratio (etching rate of n-type region 204a / p
It was found that the etching rate of the mold region 204b was about 1.100, and the ratio of the etching rates of the regions 204a and 204b approached 1. That is, it was found that by increasing the high frequency power (bias power) applied to the lower electrode 106, the etching due to the spattering phenomenon could be promoted and the etching due to the chemical reaction could be suppressed.
【００４１】この条件からさらに処理室１０４内の圧力
を１０ｍＴｏｒｒから５ｍＴｏｒｒに低下してエッチン
グを行った場合，ｎ型領域２０４ａとｐ型領域２０４ｂ
のエッチングレートの比（ｎ型領域２０４ａのエッチン
グレート／ｐ型領域２０４ｂのエッチングレート）は，
実用的な１．０４９程度となり，各領域２０４ａ，２０
４ｂのエッチングレートの比は，さらに１に近づくこと
がわかった。すなわち，処理室１０４内の圧力を低下す
れば，スパッタ現象によるエッチングを進行させ，化学
反応によるエッチングの進行をさらに抑えることができ
ることがわかった。Under this condition, when the pressure in the processing chamber 104 is further reduced from 10 mTorr to 5 mTorr for etching, the n-type region 204a and the p-type region 204b are etched.
The etching rate ratio (etching rate of the n-type region 204a / etching rate of the p-type region 204b) is
It is practically about 1.049, and each area 204a, 20
It was found that the etching rate ratio of 4b further approaches 1. That is, it was found that by lowering the pressure in the processing chamber 104, the etching due to the spattering phenomenon can be advanced, and the etching due to the chemical reaction can be further suppressed.
【００４２】このような実験を重ねると，スパッタ現象
によるエッチングを進行させ，化学反応によるエッチン
グの進行を抑えるような条件，例えば処理室１０４内の
圧力が少なくとも２０ｍＴｏｒｒ以下より実用的には１
０ｍＴｏｒｒ以下の低圧になるようにし，下部電極１０
６に印加する高周波電力が少なくとも０．１５Ｗ／ｃｍ
２以上（例えば直径２００ｍｍのウエハの場合には５０
Ｗ以上）以上となるようにし，またより実用的には０．
３Ｗ／ｃｍ２以上（例えば直径２００ｍｍのウエハの場
合には１００Ｗ以上）の高バイアスとなるような条件で
エッチングを行うことにより，各領域２０４ａ，２０４
ｂのエッチングレートの比を実用的な値にすることがで
きることがわかる。By repeating such an experiment, it is practically more preferable that the condition that the etching due to the spattering phenomenon progresses and the etching due to the chemical reaction is suppressed, for example, the pressure in the processing chamber 104 is at least 20 mTorr or less.
The lower electrode 10 was set to a low pressure of 0 mTorr or less.
High frequency power applied to 6 is at least 0.15 W / cm
2 or more (for example, 50 for a 200 mm diameter wafer
W or more) or more, and more practically 0.
By performing the etching under the condition of a high bias of 3 W / cm 2 or more (for example, 100 W or more in the case of a wafer having a diameter of 200 mm), each of the regions 204a, 204
It can be seen that the etching rate ratio of b can be set to a practical value.
【００４３】次に，気密な処理室１０４内に少なくとも
ＨＢｒガスを含む処理ガスを導入して最終的に残った部
分（ゲート電極の下部のテーパ部分など）のポリシリコ
ン膜２０４をエッチングするオーバーエッチング（第２
のエッチング工程）を行う。ここでは，処理ガスとして
さらにＮ２ガスを添加する。これにより，Ｎ２ガスによ
りゲート電極の側壁が保護され，既にエッチングされた
ゲート電極の側壁における化学反応によるエッチングの
進行が抑えられ，オーバーエッチングの段階でもゲート
電極のサイドエッチングを抑えることができる。但し，
Ｎ２ガスのＨＢｒガスに対する流量比が多すぎるとエッ
チストップやゲート酸化膜に対する選択比の低下を引き
起してしまうので，具体的にはゲート電極の側壁にサイ
ドエッチングが進行を抑えることができる程度で，しか
もゲート電極の下部などその他のエッチングの進行がス
トップしない程度，例えばＮ２ガスのＨＢｒガスに対す
る流量比が少なくとも０．５以下（５０％以下）とする
のが好ましく，より実用的には０．３以下（３０％以
下）とするのがより好ましい。Next, over-etching is performed in which a processing gas containing at least HBr gas is introduced into the airtight processing chamber 104 to etch the polysilicon film 204 in the remaining portion (tapered portion under the gate electrode). (Second
Etching step). Here, N 2 gas is further added as a processing gas. As a result, the side wall of the gate electrode is protected by the N 2 gas, the progress of etching due to the chemical reaction on the side wall of the already etched gate electrode is suppressed, and the side etching of the gate electrode can be suppressed even in the over-etching stage. However,
If the flow rate ratio of the N 2 gas to the HBr gas is too large, it causes an etch stop and a decrease in the selection ratio with respect to the gate oxide film. Therefore, specifically, the progress of side etching on the sidewall of the gate electrode can be suppressed. It is preferable that the flow rate ratio of the N 2 gas to the HBr gas is at least 0.5 or less (50% or less) so that the progress of other etching such as under the gate electrode does not stop. Is more preferably 0.3 or less (30% or less).
【００４４】また，このオーバーエッチング工程におい
ても，さらに化学的な反応を抑えてスパッタ力を高める
ため，処理室１０４内の圧力を２０ｍＴｏｒｒ以下の低
い圧力にすることがより好ましい。Also in this over-etching step, it is more preferable to set the pressure in the processing chamber 104 to a low pressure of 20 mTorr or less in order to further suppress the chemical reaction and enhance the sputtering force.
【００４５】また，この場合は下部電極に印加する高周
波電力を大きくしないで済むことから，ポリシリコン膜
２０４のゲート酸化膜２０２に対する選択比の低下を抑
えることができるので，オーバーエッチングにおいてゲ
ート酸化膜破れを防止できる。Further, in this case, since it is not necessary to increase the high frequency power applied to the lower electrode, it is possible to prevent the selection ratio of the polysilicon film 204 from decreasing with respect to the gate oxide film 202, so that the gate oxide film during overetching can be suppressed. It can prevent tearing.
【００４６】このようなオーバーエッチングの際の条件
としては，例えば処理室１０４内の圧力が１０ｍＴｏｒ
ｒ，上部電極１２２と下部電極１０６との間隔１２０ｍ
ｍ，ＨＢｒガス／Ｏ２ガス／Ｎ２ガスの流量比（ＨＢｒ
ガスの流量／Ｏ２のガス流量／Ｎ２ガスの流量）は３０
ｓｃｃｍ／２ｓｃｃｍ／５ｓｃｃｍとし，ウェハ裏面冷
却ガス圧力はセンタ，エッジともに２０Ｔｏｒｒ，処理
室１０４内の設定温度については下部電極を６０℃，上
部電極を８０℃，側壁部を６０℃，上部電極１２２に印
加する高周波電力を１００Ｗ，下部電極１０６に印加す
る高周波電力を７５Ｗとする。As a condition for such over-etching, for example, the pressure in the processing chamber 104 is 10 mTorr.
r, the distance between the upper electrode 122 and the lower electrode 106 is 120 m
m, HBr gas / O 2 gas / N 2 gas flow ratio (HBr
Gas flow rate / O 2 gas flow rate / N 2 gas flow rate) is 30
sccm / 2 sccm / 5 sccm, the wafer backside cooling gas pressure was 20 Torr at both the center and the edge, and the set temperature in the processing chamber 104 was 60 ° C. for the lower electrode, 80 ° C. for the upper electrode, 60 ° C. for the side wall, and 122 for the upper electrode 122. The applied high frequency power is 100 W, and the high frequency power applied to the lower electrode 106 is 75 W.
【００４７】このようなオーバーエッチングを施すこと
により，図２（ｃ）に示すようにｎ型領域２０４ａとｐ
型領域２０４ｂにほとんど形状差のないゲート電極を形
成することができる。By performing such over-etching, as shown in FIG. 2C, the n-type regions 204a and p
A gate electrode having almost no difference in shape can be formed in the mold region 204b.
【００４８】次に，上記メインエッチング（第１のエッ
チング工程）において，ＨＢｒガスの流量を少なくする
とともに不活性ガスを加えた処理ガスを用いた場合につ
いて説明する。上述したようにメインエッチングでは，
エッチング条件として下部電極１０６に印加する高周波
電力，処理室１０４内の圧力を適切に選ぶことにより，
ｎ型領域に形成する素子とｐ型領域に形成する素子との
形状差を少なくすることができる。Next, a case will be described in which, in the main etching (first etching step), the flow rate of HBr gas is reduced and a processing gas to which an inert gas is added is used. As mentioned above, in the main etching,
By appropriately selecting the high frequency power applied to the lower electrode 106 and the pressure in the processing chamber 104 as etching conditions,
The difference in shape between the element formed in the n-type region and the element formed in the p-type region can be reduced.
【００４９】ところが，エッチング条件としてさらにＨ
Ｂｒガスの流量を少なくするとともに不活性ガスを加え
た処理ガスを用いることにより，ｎ型領域に形成する素
子とｐ型領域に形成する素子との形状差をより一層少な
くすることができる。これは，例えばＨＢｒガスを少な
くすると，ＨＢｒラジカルが少なくなり化学反応による
エッチングを抑えることができ，処理ガスにＡｒガスな
どの不活性ガスをさらに加えることにより，スパッタ現
象によるエッチングを進行させることができると考えら
れるからである。However, as etching conditions, H
By reducing the flow rate of Br gas and using the processing gas to which the inert gas is added, it is possible to further reduce the difference in shape between the element formed in the n-type region and the element formed in the p-type region. This is because, for example, when HBr gas is reduced, HBr radicals are reduced and etching due to a chemical reaction can be suppressed. By further adding an inert gas such as Ar gas to the processing gas, etching due to a sputtering phenomenon can be advanced. This is because it is considered possible.
【００５０】以下に，図２（ａ）と同様の膜構造に対し
て，メインエッチング（第１のエッチング工程）を行っ
た場合の実験結果を説明する。ベースとするエッチング
の際の条件（第２のベースとする条件）は，例えば処理
室１０４内の圧力が５ｍＴｏｒｒ，上部電極１２２と下
部電極１０６との間隔１００ｍｍ，ＨＢｒガス／Ｏ２ガ
スの流量比（ＨＢｒガスの流量／Ｏ２ガスの流量）は９
９ｓｃｃｍ／１ｓｃｃｍとし，ウェハ裏面冷却ガス圧力
はセンタ，エッジともに１０Ｔｏｒｒ，処理室１０４内
の設定温度については下部電極を７０℃，上部電極を８
０℃，側壁部を６０℃，上部電極１２２に印加する高周
波電力を１００Ｗ，下部電極１０６に印加する高周波電
力を１００Ｗとする。また，ウエハＷは直径２００ｍｍ
のものを用いた。The experimental results when the main etching (first etching step) is performed on the same film structure as in FIG. 2A will be described below. The conditions for the base etching (the conditions for the second base) are, for example, the pressure in the processing chamber 104 is 5 mTorr, the distance between the upper electrode 122 and the lower electrode 100 is 100 mm, and the flow ratio of HBr gas / O 2 gas. (Flow rate of HBr gas / flow rate of O 2 gas) is 9
9sccm / 1sccm, the wafer backside cooling gas pressure is 10 Torr for both the center and the edge, and the set temperature in the processing chamber 104 is 70 ° C. for the lower electrode and 8 for the upper electrode.
0 ° C., the sidewall portion is 60 ° C., the high frequency power applied to the upper electrode 122 is 100 W, and the high frequency power applied to the lower electrode 106 is 100 W. Further, the wafer W has a diameter of 200 mm.
I used the one.
【００５１】先ず，上記第２のベースとする条件でエッ
チングを行った場合，ｎ型領域２０４ａとｐ型領域２０
４ｂのエッチングレートの比（ｎ型領域２０４ａのエッ
チングレート／ｐ型領域２０４ｂのエッチングレート）
は，１．１１程度となった。First, when etching is performed under the conditions of the second base, the n-type region 204a and the p-type region 20 are formed.
4b etching rate ratio (etching rate of n-type region 204a / etching rate of p-type region 204b)
Was about 1.11.
【００５２】第２のベースとする条件のうち，ＨＢｒガ
スの流量を少なくし，その分Ａｒガスを追加する。例え
ばＡｒガス／ＨＢｒガスの流量比（Ａｒガスの流量／Ｈ
Ｂｒガスの流量）を５０ｓｃｃｍ／４９ｓｃｃｍとして
メインエッチングを行ったところ，ｎ型領域２０４ａと
ｐ型領域２０４ｂのエッチングレートの比（ｎ型領域２
０４ａのエッチングレート／ｐ型領域２０４ｂのエッチ
ングレート）は，７５６（Å／ｍｉｎ）／７３３（Å／
ｍｉｎ），すなわち１．０３程度となり，各領域２０４
ａ，２０４ｂのエッチングレートの比がさらに１に近づ
くことがわかった。Among the second base conditions, the flow rate of HBr gas is reduced and Ar gas is added accordingly. For example, the flow rate ratio of Ar gas / HBr gas (flow rate of Ar gas / H
When main etching was performed at a flow rate of Br gas of 50 sccm / 49 sccm, the ratio of etching rates of the n-type region 204a and the p-type region 204b (n-type region 2) was measured.
The etching rate of 04a / the etching rate of the p-type region 204b) is 756 (Å / min) / 733 (Å /
min), that is, about 1.03, and each region 204
It was found that the etching rate ratio of a and 204b was even closer to 1.
【００５３】続いて，さらにＨＢｒガスの流量を少なく
し，その分Ａｒガスを追加する。例えばＡｒガス／ＨＢ
ｒガスの流量比（Ａｒガスの流量／ＨＢｒガスの流量）
を８０ｓｃｃｍ／２０ｓｃｃｍとしてメインエッチング
を行ったところ，ｎ型領域２０４ａとｐ型領域２０４ｂ
のエッチングレートの比（ｎ型領域２０４ａのエッチン
グレート／ｐ型領域２０４ｂのエッチングレート）は，
５３３（Å／ｍｉｎ）／５２１（Å／ｍｉｎ），すなわ
ち１．０２程度となり，各領域２０４ａ，２０４ｂのエ
ッチングレートの比がさらに１に近づくことがわかっ
た。Subsequently, the flow rate of HBr gas is further reduced, and Ar gas is added accordingly. For example, Ar gas / HB
Flow rate ratio of r gas (flow rate of Ar gas / flow rate of HBr gas)
When the main etching was performed at 80 sccm / 20 sccm, the n-type region 204a and the p-type region 204b were
The etching rate ratio (etching rate of the n-type region 204a / etching rate of the p-type region 204b) is
It was 533 (Å / min) / 521 (Å / min), that is, about 1.02, and it was found that the ratio of the etching rates of the regions 204a and 204b further approaches 1.
【００５４】このようにＨＢｒガスを少なくすることに
より化学反応によるエッチングを抑えることができる
が，あまり少なくしすぎると，エッチングがストップ又
はエッチングの進行が遅くなってしまうので，実用的に
はＨＢｒガスの処理ガス全流量に対する流量比は，２０
％〜５０％（０．２〜０．５）とし，またＡｒガスのＨ
Ｂｒガスに対する流量比を４以下とすることが好まし
い。By reducing the amount of HBr gas in this way, etching due to a chemical reaction can be suppressed. However, if the amount is too small, the etching will stop or the progress of etching will slow down. The ratio of the flow rate to the total processing gas flow rate is 20
% To 50% (0.2 to 0.5), and H of Ar gas
The flow rate ratio to Br gas is preferably 4 or less.
【００５５】次に，上記メインエッチング（第１のエッ
チング工程）においても，処理ガスにＮ２ガスを加えた
処理ガスを用いた場合について説明する。上述したよう
にオーバーエッチングにおいて，処理ガスにＮ２ガスを
加えることにより，ｎ型領域に形成する素子とｐ型領域
に形成する素子との形状差を少なくすることができる。
ところが，メインエッチングにおいても，処理ガスにＮ
２ガスを加えることにより，ｎ型領域に形成する素子と
ｐ型領域に形成する素子との形状差をより少なくするこ
とができる。これはメインエッチングにおいてＮ２ガス
を加えることにより，例えばゲート電極の側壁にＳｉＮ
の保護膜が形成されることが要因の１つと考えられるか
らである。Next, a case where a processing gas obtained by adding N 2 gas to the processing gas is used also in the main etching (first etching step) will be described. As described above, in overetching, by adding N 2 gas to the processing gas, it is possible to reduce the difference in shape between the element formed in the n-type region and the element formed in the p-type region.
However, even in the main etching, N is used as the processing gas.
By adding 2 gases, it is possible to further reduce the difference in shape between the element formed in the n-type region and the element formed in the p-type region. This is because SiN is added to the side wall of the gate electrode by adding N 2 gas in the main etching.
This is because the formation of the protective film is considered to be one of the factors.
【００５６】以下に，図２（ａ）と同様の膜構造に対し
て，ポリシリコン膜２０４の露出面の自然酸化膜を除去
するエッチング処理を行うブレークスルーエッチングを
行った後に，メインエッチング（第１のエッチング工
程）を行った場合の実験結果を説明する。ブレークスル
ーエッチングの際の条件は，例えば処理室１０４内の圧
力が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６
との間隔８０ｍｍ，処理ガスとしてＣＦ４ガス，Ａｒガ
スの混合ガスを用い，そのＣＦ４ガス／Ａｒガスの流量
比（ＣＦ４ガスの流量／Ａｒガスの流量）は５０ｓｃｃ
ｍ／１５０ｓｃｃｍとし，ウェハ裏面冷却ガス圧力はセ
ンタ，エッジともに３Ｔｏｒｒ，処理室１０４内の設定
温度については下部電極を７５℃，上部電極を８０℃，
側壁部を６０℃，上部電極１２２に印加する高周波電力
を３５０Ｗ，下部電極１０６に印加する高周波電力を１
５０Ｗとする。ブレークスルーエッチングは５ｓｅｃの
時間だけ行う。In the following, for the same film structure as in FIG. 2A, after performing breakthrough etching for performing an etching process for removing the natural oxide film on the exposed surface of the polysilicon film 204, the main etching (first The experimental result when the etching process 1) is performed will be described. The conditions for the breakthrough etching are, for example, a pressure in the processing chamber 104 of 10 mTorr, an upper electrode 122 and a lower electrode 106.
With a distance of 80 mm, a mixed gas of CF 4 gas and Ar gas was used as a processing gas, and the flow ratio of the CF 4 gas / Ar gas (CF 4 gas flow rate / Ar gas flow rate) was 50 scc.
m / 150 sccm, the wafer backside cooling gas pressure was 3 Torr at both the center and the edge, and the set temperature in the processing chamber 104 was 75 ° C. for the lower electrode and 80 ° C. for the upper electrode.
The sidewall is 60 ° C., the high frequency power applied to the upper electrode 122 is 350 W, and the high frequency power applied to the lower electrode 106 is 1
50W. Breakthrough etching is performed for 5 seconds.
【００５７】また，メインエッチングにおけるベースと
するエッチングの際の条件（第３のベースとする条件）
は，例えば処理室１０４内の圧力が１０ｍＴｏｒｒ，上
部電極１２２と下部電極１０６との間隔１００ｍｍ，処
理ガスとしてＨＢｒガス，Ｏ ２ガス，Ａｒガスを用い，
ＨＢｒガス／Ｏ２ガス／Ａｒガスの流量比（ＨＢｒガス
の流量／Ｏ２ガスの流量／Ａｒガスの流量）は１２０ｓ
ｃｃｍ／１ｓｃｃｍ／１８０ｓｃｃｍとし，ウェハ裏面
冷却ガス圧力はセンタを３Ｔｏｒｒ，エッジを１０Ｔｏ
ｒｒとし，処理室１０４内の設定温度については下部電
極を７０℃，上部電極を８０℃，側壁部を６０℃，上部
電極１２２に印加する高周波電力を１００Ｗ，下部電極
１０６に印加する高周波電力を１２０Ｗとする。メイン
エッチングは４３ｓｅｃの時間だけ行う。なお，ウエハ
Ｗは直径２００ｍｍのものを用いた。Further, as a base in the main etching
Etching conditions (third base conditions)
Is, for example, when the pressure in the processing chamber 104 is 10 mTorr,
The distance between the partial electrode 122 and the lower electrode 106 is 100 mm,
As a processing gas, HBr gas, O TwoGas, Ar gas,
HBr gas / OTwoGas / Ar gas flow ratio (HBr gas
Flow rate / OTwoGas flow rate / Ar gas flow rate) is 120 s
ccm / 1sccm / 180sccm, wafer backside
Cooling gas pressure is 3Torr at the center and 10To at the edges.
rr and the set temperature in the processing chamber 104 is lower
70 ° C for the electrode, 80 ° C for the upper electrode, 60 ° C for the side wall, upper part
High frequency power applied to electrode 122 is 100 W, lower electrode
The high frequency power applied to 106 is 120W. Maine
Etching is performed only for 43 seconds. The wafer
W having a diameter of 200 mm was used.
【００５８】先ず，上記第３のベースとする条件でエッ
チングを行った場合には，図３（ａ）に示すように，ｎ
型領域３０４ａのゲート電極の上部側壁がサイドエッチ
ングされるのに対して，ｐ型領域３０４ｂのゲート電極
はサイドエッチングされない点で形状に差がある。First, when etching is performed under the conditions of the third base, as shown in FIG.
The upper side wall of the gate electrode of the mold region 304a is side-etched, whereas the gate electrode of the p-type region 304b is not side-etched.
【００５９】ところが，第３のベースとする条件のう
ち，Ｎ２ガスを加え，さらにＮ２ガスの流量を９ｓｃｃ
ｍ，１２ｓｃｃｍ，１５ｓｃｃｍと増加していくに連れ
て形状差がなくなっていく。例えばＮ２ガスの流量が９
ｓｃｃｍ，１２ｓｃｃｍ程度では未だ形状差が残るもの
の，Ｎ２ガスの流量が１５ｓｃｃｍとなると，図３
（ｂ）に示すようにｎ型領域３０４ａのゲート電極の上
部側壁３０４ｗはサイドエッチングされなくなり，ｐ型
領域３０４ｂのゲート電極もサイドエッチングされない
ので，ほとんど形状差がなくなることがわかった。この
ように，メインエッチングの場合においても処理ガスに
Ｎ２ガスを追加することにより，ｎ型領域に形成する素
子とｐ型領域に形成する素子との形状差をより少なくす
ることができる。However, of the conditions for the third base, N 2 gas was added, and the flow rate of N 2 gas was changed to 9 sccc.
The shape difference disappears as it increases to m, 12 sccm, and 15 sccm. For example, the flow rate of N 2 gas is 9
Although a difference in shape still remains at about sccm and 12 sccm, when the flow rate of N 2 gas reaches 15 sccm, as shown in FIG.
As shown in (b), it was found that the upper side wall 304w of the gate electrode in the n-type region 304a is not side-etched and the gate electrode in the p-type region 304b is not side-etched, so that there is almost no difference in shape. Thus, even in the case of main etching, by adding N 2 gas to the processing gas, it is possible to further reduce the difference in shape between the element formed in the n-type region and the element formed in the p-type region.
【００６０】このように，Ｎ２ガスを多くした方がより
形状差がなくなる。但し，実用的には，Ｎ２ガスのＨＢ
ｒガスに対する流量比を少なくとも０．１２５以上とす
れば十分である。また，メインエッチングであるので，
Ｎ２ガスの流量はオーバーエッチングの場合よりも多く
することができる。これはメインエッチングの場合には
酸化膜破れなどを気にする必要がないので，下部電極へ
印加する高周波電力など他の条件をある程度可変できる
ためである。As described above, when the amount of N 2 gas is increased, there is less difference in shape. However, practically, HB of N 2 gas is used.
It is sufficient to set the flow rate ratio to the r gas to be at least 0.125 or more. Also, because it is the main etching,
The flow rate of N 2 gas can be higher than that in the case of overetching. This is because, in the case of main etching, it is not necessary to worry about the oxide film breakage, so that other conditions such as the high frequency power applied to the lower electrode can be changed to some extent.
【００６１】以上，説明したようにメインエッチングの
段階とオーバーエッチングの段階それぞれにおける処理
条件を的確に設定することにより，ｎ型領域とｐ型領域
を同時にエッチングする際の各領域に形成される素子の
形状差の発生を極力抑えることができ，結果的にゲート
酸化膜破れを防止することができる。As described above, by properly setting the processing conditions in each of the main etching stage and the over-etching stage, an element formed in each region when simultaneously etching the n-type region and the p-type region It is possible to suppress the occurrence of the difference in shape as much as possible, and consequently prevent the gate oxide film from being broken.
【００６２】以上，添付図面を参照しながら本発明に係
る好適な実施形態について説明したが，本発明は係る例
に限定されないことは言うまでもない。当業者であれ
ば，特許請求の範囲に記載された範疇内において，各種
の変更例または修正例に想到し得ることは明らかであ
り，それらについても当然に本発明の技術的範囲に属す
るものと了解される。Although the preferred embodiments of the present invention have been described above with reference to the accompanying drawings, it goes without saying that the present invention is not limited to such examples. It is obvious to those skilled in the art that various changes or modifications can be conceived within the scope of the claims, and naturally, these also belong to the technical scope of the present invention. Understood.
【００６３】例えば，本実施の形態では，上部電極１２
２と下部電極１０６にそれぞれ高周波電力を印加するプ
ラズマエッチング処理装置について説明したが，必ずし
もこれに限定されるものではなく，例えば下部電極のみ
に高周波電力を印加するプラズマエッチング装置に適用
してもよい。For example, in this embodiment, the upper electrode 12
Although the plasma etching apparatus that applies high-frequency power to the second electrode and the lower electrode 106 has been described, the present invention is not limited to this and may be applied to, for example, a plasma etching apparatus that applies high-frequency power only to the lower electrode. .
【００６４】また，本実施の形態において，絶縁膜上の
被処理膜層であるポリシリコン膜層をエッチングする場
合について説明したが，必ずしもこれに限定されるもの
ではなく，被処理膜層としてはその他の多結晶シリコン
や例えばＷＳｉ／Ｐｏｌｙ／Ｏｘ構造などのポリサイド
膜層等のシリコン系膜層に適用してもよく，また，Ｗ／
ＷＮ／Ｐｏｌｙ／Ｏｘ構造などのメタル層をメタルエッ
チングする場合に適用してもよい。Further, although the case where the polysilicon film layer which is the film layer to be processed on the insulating film is etched has been described in the present embodiment, the present invention is not necessarily limited to this, and the film layer to be processed is not limited to this. It may be applied to other polycrystalline silicon or a silicon-based film layer such as a polycide film layer having a WSi / Poly / Ox structure.
It may be applied when the metal layer such as the WN / Poly / Ox structure is subjected to metal etching.
【００６５】また，本実施の形態では，ｎ型不純物とし
てリンをドープしてｎ型領域としｐ型不純物としてボロ
ンをドープしてｐ型領域とした場合について説明した
が，ｎ型不純物やｐ型不純物としてはこれに限定される
ものではなく，またドープ量の異なる領域として，例え
ばｎ型不純物としてリンをドープした領域をｎ型領域と
し何もドープしていない領域をｐ型領域とした場合や，
同じリンをドープした領域であってもドープ量の異なる
領域を有する場合であってもよい。In the present embodiment, the case where phosphorus is doped as the n-type impurity to form the n-type region and boron is doped as the p-type impurity to form the p-type region has been described. The impurity is not limited to this. For example, when a region doped with phosphorus as an n-type impurity is an n-type region and an undoped region is a p-type region, ，
The regions may be doped with the same phosphorus or have different doping amounts.
【００６６】[0066]
【発明の効果】以上詳述したように本発明によれば，被
処理体に形成された絶縁膜層上の被処理膜層のうち，例
えばｐ型不純物がドープされたｐ型領域とｎ型不純物が
ドープされたｎ型領域のようにドープされたドーパント
の異なる領域，又は例えばｎ型不純物がドープされたｎ
型領域と何もドープされていないｐ型領域などのように
ドープ量の異なる領域を同時にエッチングして各領域に
ゲート電極などの素子を形成する際，各領域に形成され
た素子の形状差の発生を極力抑えることができ，ゲート
酸化膜破れを防止できる。As described above in detail, according to the present invention, of the processed film layer on the insulating film layer formed on the processed object, for example, a p-type region doped with p-type impurities and an n-type region. Regions with different doped dopants, such as impurity-doped n-type regions, or n-doped with n-type impurities, for example
When forming regions such as a gate electrode in each region by simultaneously etching regions having different doping amounts, such as a p-type region and an undoped p-type region, the difference in the shape of the device formed in each region Generation can be suppressed as much as possible and gate oxide film breakage can be prevented.
【図１】本発明の実施の形態におけるエッチング方法を
適用可能なエッチング装置の概略構成図。FIG. 1 is a schematic configuration diagram of an etching apparatus to which an etching method according to an embodiment of the present invention can be applied.
【図２】同実施の形態におけるエッチング方法の工程を
示す模式図。FIG. 2 is a schematic diagram showing a step of the etching method in the same embodiment.
【図３】同実施の形態においてＮ２ガスを加えてメイン
エッチングした場合のゲート電極の形状を示す図。FIG. 3 is a diagram showing a shape of a gate electrode when main etching is performed by adding N 2 gas in the same embodiment.
【図４】従来のプラズマ処理を行った場合の工程を示す
模式図。FIG. 4 is a schematic diagram showing a process when a conventional plasma treatment is performed.
１００…エッチング装置 １０２…処理容器 １０４…処理室 １０６…下部電極 １０８…高圧電流電源 １１０…静電チャック １１２…フォーカスリング １１８…整合器 １１９…整合器 １２０…高周波電源 １２１…高周波電源 １２２…上部電極 １２２ａ…ガス供給孔 １２３…絶縁体 １２４…ガス供給管 １２６ａ，１２６ｂ，１２６ｃ…ガス供給系 １３２ａ〜１３２ｃ…開閉バルブ １３４ａ〜１３４ｃ…流量調整バルブ １２６ａ〜１２６ｃ…ガス供給源 １５０…排気管 ２００…シリコン基板 ２０２…ゲート酸化膜 ２０４ａ…ｎ型領域 ２０４ｂ…ｐ型領域 ２０６ａ…マスクパターン ２０６ｂ…マスクパターン ３０４ａ…ｎ型領域 ３０４ｂ…ｐ型領域 Ｗ…ウェハ 100 ... Etching device 102 ... Processing container 104 ... Processing room 106 ... Lower electrode 108 ... High-voltage current power supply 110 ... Electrostatic chuck 112 ... Focus ring 118 ... Matching device 119 ... Matching device 120 ... High frequency power supply 121 ... High frequency power source 122 ... Upper electrode 122a ... Gas supply hole 123 ... Insulator 124 ... Gas supply pipe 126a, 126b, 126c ... Gas supply system 132a-132c ... Open / close valve 134a to 134c ... Flow rate adjusting valve 126a-126c ... Gas supply source 150 ... Exhaust pipe 200 ... Silicon substrate 202 ... Gate oxide film 204a ... n-type region 204b ... p-type region 206a ... Mask pattern 206b ... Mask pattern 304a ... n-type region 304b ... p-type region W ... Wafer
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB01 BB40 CC05 DD65 FF14 FF18 GG10 GG14 GG16 5F004 AA01 BA04 CA01 DA00 DA25 DA30 EA28 EA32 EA37 5F048 AB01 AB03 AC03 BB05 BB06 BB07 BB08 BB09 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 4M104 BB01 BB40 CC05 DD65 FF14 FF18 GG10 GG14 GG16 5F004 AA01 BA04 CA01 DA00 DA25 DA30 EA28 EA32 EA37 5F048 AB01 AB03 AC03 BB05 BB06 BB07 BB08 BB09
Claims (11)
極と下部電極を設け前記処理室内に少なくともＨＢｒガ
スを含む処理ガスを導入し，少なくとも前記下部電極に
高周波電力を印加してプラズマ処理を行うことにより，
被処理体に形成された絶縁膜層上の被処理膜層のうち，
ｐ型不純物がドープされたｐ型領域とｎ型不純物がドー
プされたｎ型領域とを同時にエッチングするエッチング
方法において，前記処理室内の圧力を少なくとも２０ｍ
Ｔｏｒｒ以下，前記下部電極へ印加する高周波電力を少
なくとも０．１５Ｗ／ｃｍ２以上とし，前記処理室内に
少なくともＨＢｒガスを含む処理ガスを導入してマスク
パターンをマスクとして前記絶縁膜の一部が露出するま
で前記被処理膜層にエッチング処理を施す第１のエッチ
ング工程と，前記処理ガスとしてさらにＮ２ガスを加
え，前記第１のエッチング工程で残った前記被処理膜層
の部分を除くエッチング処理を施す第２のエッチング工
程と，を有することを特徴とするエッチング方法。1. An upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and high frequency power is applied to at least the lower electrode to perform plasma processing. By the
Of the target film layer on the insulating film layer formed on the target object,
In an etching method of simultaneously etching a p-type region doped with p-type impurities and an n-type region doped with n-type impurities, the pressure in the processing chamber is at least 20 m.
Torr or less, high-frequency power applied to the lower electrode is at least 0.15 W / cm 2 or more, and a processing gas containing at least HBr gas is introduced into the processing chamber to expose a part of the insulating film using the mask pattern as a mask. Until the above, a first etching step of performing etching treatment on the processed film layer, and an etching treatment of removing a portion of the processed film layer remaining in the first etching step by further adding N 2 gas as the processing gas And a second etching step for performing the etching.
室内の圧力を少なくとも１０ｍＴｏｒｒ以下，前記下部
電極へ印加する高周波電力を少なくとも０．３Ｗ／ｃｍ
２以上としたことを特徴とする請求項１に記載のエッチ
ング方法。2. In the first etching step, the pressure in the processing chamber is at least 10 mTorr or less, and the high frequency power applied to the lower electrode is at least 0.3 W / cm.
The etching method according to claim 1, wherein the etching number is 2 or more.
のＨＢｒガスに対する流量比を少なくとも０．５以下に
したことを特徴とする請求項１に記載のエッチング方
法。3. The etching method according to claim 1, wherein the flow rate ratio of the N 2 gas to the HBr gas is at least 0.5 or less in the second etching step.
のＨＢｒガスに対する流量比を少なくとも０．３以下に
したことを特徴とする請求項１に記載のエッチング方
法。4. The etching method according to claim 1, wherein the flow rate ratio of the N 2 gas to the HBr gas is at least 0.3 or less in the second etching step.
極と下部電極を設け前記処理室内に少なくともＨＢｒガ
スを含む処理ガスを導入し，少なくとも前記下部電極に
高周波電力を印加してプラズマ処理を行うことにより，
被処理体に形成された絶縁膜層上の被処理膜層のうち，
ドープされたドーパントの異なる領域又はドープ量の異
なる領域を同時にエッチングするエッチング方法におい
て，前記処理室内の圧力を少なくとも２０ｍＴｏｒｒ以
下，前記下部電極へ印加する高周波電力を少なくとも
０．１５Ｗ／ｃｍ２以上とし，前記処理室内に少なくと
もＨＢｒガスを含む処理ガスを導入してマスクパターン
をマスクとして前記絶縁膜の一部が露出するまで前記被
処理膜層にエッチング処理を施す第１のエッチング工程
と，前記処理ガスとしてさらにＮ２ガスを加え，前記第
１のエッチング工程で残った前記被処理膜層の部分を除
くエッチング処理を施す第２のエッチング工程と，を有
することを特徴とするエッチング方法。5. An upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and high frequency power is applied to at least the lower electrode to perform plasma processing. By the
Of the target film layer on the insulating film layer formed on the target object,
In an etching method for simultaneously etching different regions of doped dopants or regions of different doping amounts, the pressure in the processing chamber is at least 20 mTorr or less, and the high frequency power applied to the lower electrode is at least 0.15 W / cm 2 or more, A first etching step of introducing a processing gas containing at least HBr gas into the processing chamber and performing an etching process on the film layer to be processed until a part of the insulating film is exposed by using a mask pattern as a mask; And a second etching step of performing an etching treatment by removing N 2 gas and removing the portion of the target film layer remaining in the first etching step.
極と下部電極を設け前記処理室内に少なくともＨＢｒガ
スを含む処理ガスを導入し，少なくとも前記下部電極に
高周波電力を印加してプラズマ処理を行うことにより，
被処理体に形成された絶縁膜層上の被処理膜層のうち，
ｐ型不純物がドープされたｐ型領域とｎ型不純物がドー
プされたｎ型領域とを同時にエッチングするエッチング
方法において，前記処理室内の圧力を少なくとも２０ｍ
Ｔｏｒｒ以下，前記下部電極へ印加する高周波電力を少
なくとも０．１５Ｗ／ｃｍ２以上とし，前記処理室内に
少なくともＨＢｒガスと不活性ガスを含む処理ガスを導
入してマスクパターンをマスクとして前記絶縁膜の一部
が露出するまで前記被処理膜層にエッチング処理を施す
第１のエッチング工程と，前記第１のエッチング工程で
残った前記被処理膜層の部分を除くエッチング処理を施
す第２のエッチング工程と，を有することを特徴とする
エッチング方法。6. An upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, a processing gas containing at least HBr gas is introduced into the processing chamber, and high frequency power is applied to at least the lower electrode to perform plasma processing. By the
Of the target film layer on the insulating film layer formed on the target object,
In an etching method of simultaneously etching a p-type region doped with p-type impurities and an n-type region doped with n-type impurities, the pressure in the processing chamber is at least 20 m.
Torr or less, the high frequency power applied to the lower electrode is at least 0.15 W / cm 2 or more, and a processing gas containing at least HBr gas and an inert gas is introduced into the processing chamber to mask the insulating film using the mask pattern as a mask. A first etching step of performing an etching process on the processed film layer until a part thereof is exposed, and a second etching process of performing an etching process excluding a portion of the processed film layer remaining in the first etching process. And an etching method comprising:
ｒガスの前記処理ガス全流量に対する流量比を０．２〜
０．５としたことを特徴とする請求項６に記載のエッチ
ング方法。7. The first etching step comprises:
The flow rate ratio of the r gas to the total flow rate of the processing gas is 0.2 to
The etching method according to claim 6, wherein the etching rate is 0.5.
性ガスとしてＡｒガスを用いることを特徴とする請求項
６に記載のエッチング方法。8. The etching method according to claim 6, wherein Ar gas is used as the inert gas in the first etching step.
流量比を４以下にしたことを特徴とする請求項８に記載
のエッチング方法。9. The etching method according to claim 8, wherein a flow rate ratio of the Ar gas to the HBr gas is 4 or less.
電極と下部電極を設け前記処理室内に少なくともＨＢｒ
ガスを含む処理ガスを導入し，少なくとも前記下部電極
に高周波電力を印加してプラズマ処理を行うことによ
り，被処理体に形成された絶縁膜層上の被処理膜層のう
ち，ｐ型不純物がドープされたｐ型領域とｎ型不純物が
ドープされたｎ型領域とを同時にエッチングするエッチ
ング方法において，前記処理室内の圧力を少なくとも２
０ｍＴｏｒｒ以下，前記下部電極へ印加する高周波電力
を少なくとも０．１５Ｗ／ｃｍ２以上とし，前記処理室
内に少なくともＨＢｒガスとＮ２ガスを含む処理ガスを
導入してマスクパターンをマスクとして前記絶縁膜の一
部が露出するまで前記被処理膜層にエッチング処理を施
す第１のエッチング工程と，前記第１のエッチング工程
で残った前記被処理膜層の部分を除くエッチング処理を
施す第２のエッチング工程と，を有することを特徴とす
るエッチング方法。10. An upper electrode and a lower electrode facing each other are provided in an airtight processing chamber, and at least HBr is provided in the processing chamber.
A process gas containing a gas is introduced, and high-frequency power is applied to at least the lower electrode to perform plasma processing, so that p-type impurities are removed from the processed film layer on the insulating film layer formed on the processed object. In an etching method of simultaneously etching a doped p-type region and an n-type region doped with an n-type impurity, the pressure in the processing chamber is set to at least 2
0 mTorr or less, the high frequency power applied to the lower electrode is at least 0.15 W / cm 2 or more, and a processing gas containing at least HBr gas and N 2 gas is introduced into the processing chamber to use the mask pattern as a mask. A first etching step of performing an etching process on the processed film layer until a part thereof is exposed, and a second etching process of performing an etching process excluding a portion of the processed film layer remaining in the first etching process. And an etching method comprising:
２ガスの前記ＨＢｒガスに対する流量比を少なくとも
０．１２５以上としたことを特徴とする請求項１０に記
載のエッチング方法。11. The first etching step comprises the step of removing the N
The etching method according to claim 10, wherein the flow rate ratio of the two gases to the HBr gas is at least 0.125 or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024616A JP4129189B2 (en) | 2002-02-07 | 2003-01-31 | Etching method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031047 | 2002-02-07 | ||
| JP2002-31047 | 2002-02-07 | ||
| JP2003024616A JP4129189B2 (en) | 2002-02-07 | 2003-01-31 | Etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303817A true JP2003303817A (en) | 2003-10-24 |
| JP4129189B2 JP4129189B2 (en) | 2008-08-06 |
Family
ID=29404937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024616A Expired - Fee Related JP4129189B2 (en) | 2002-02-07 | 2003-01-31 | Etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4129189B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100377332C (en) * | 2004-03-23 | 2008-03-26 | 株式会社东芝 | Semiconductor device and method of fabricating the same |
-
2003
- 2003-01-31 JP JP2003024616A patent/JP4129189B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100377332C (en) * | 2004-03-23 | 2008-03-26 | 株式会社东芝 | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4129189B2 (en) | 2008-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6440870B1 (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
| US7105431B2 (en) | Masking methods | |
| TW554425B (en) | Method of forming a notched silicon-containing gate structure | |
| KR19980064255A (en) | Selective Removal of ＴｉｘＮｙ | |
| JPH09148314A (en) | Etching process of silicified titanium | |
| JPWO2005076336A1 (en) | Method for manufacturing semiconductor device and method for etching insulating film | |
| EP0954877B1 (en) | Method for reducing plasma-induced charging damage | |
| JP3220992B2 (en) | Dry etching method | |
| US6423644B1 (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
| WO1999021218A1 (en) | Self-aligned contact etch using difluoromethane and trifluoromethane | |
| US20050095783A1 (en) | Formation of a double gate structure | |
| US20030235987A1 (en) | Method for fabricating semiconductor device | |
| JP2003264178A (en) | Etching method | |
| US20020040885A1 (en) | Plasma etching process and semiconductor plasma etching process | |
| JP4129189B2 (en) | Etching method | |
| WO1999062111A1 (en) | Etching method | |
| JP2001250817A (en) | Method of dry etching and method of manufacturing semiconductor device | |
| US7179707B2 (en) | Method of forming gate electrode in semiconductor device | |
| US6756315B1 (en) | Method of forming contact openings | |
| JPH11288923A (en) | Trench forming method and manufacture thereof | |
| US20080150028A1 (en) | Zero interface polysilicon to polysilicon gate for semiconductor device | |
| US20040009667A1 (en) | Etching method | |
| JP3457530B2 (en) | Method for manufacturing semiconductor device | |
| JP2002261077A (en) | Dry etching method | |
| JPH0774148A (en) | Dry etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080516 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |