JP4124841B2 - ネットワーク・アナライザ、高周波周波数特性測定装置および誤差要因測定方法 - Google Patents
ネットワーク・アナライザ、高周波周波数特性測定装置および誤差要因測定方法 Download PDFInfo
- Publication number
- JP4124841B2 JP4124841B2 JP19418897A JP19418897A JP4124841B2 JP 4124841 B2 JP4124841 B2 JP 4124841B2 JP 19418897 A JP19418897 A JP 19418897A JP 19418897 A JP19418897 A JP 19418897A JP 4124841 B2 JP4124841 B2 JP 4124841B2
- Authority
- JP
- Japan
- Prior art keywords
- reflection coefficient
- short
- load
- open
- error factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ネットワーク・アナライザ(Network Analyzer)のキャリブレーション方法に関する。
【０００２】
【従来の技術】
先ず、ネットワーク・アナライザについて一般的な説明をする。ネットワーク・アナライザは回路網や電子部品、電子材料の電気的諸量のうちの高周波の周波数特性を測定するものである。正弦波の微少電気信号を発生させてＤＵＴ（被測定物）に与え、その反射特性と伝送特性、つまり応答信号をＳパラメータで測定し、解析する測定器である。応答信号は、一般に振幅と位相の情報を持つベクトル量であり、複素数である。そこで、この振幅と位相のベクトル量を解析する測定器をベクトル・ネットワーク・アナライザともいう。
【０００３】
ネットワーク・アナライザの内部構成は周知であるので省略し、Ｓパラメータ・テストセット内蔵の基本構成を図３に示す。図中、１はＳパラメータ・テストセット内蔵ネットワーク・アナライザであり、２はＤＵＴ、３は信号源で一般に掃引発振器を用いる。４は受信部Ａで、受信信号をミキサで受けて低周波に変換し、アナログ／デジタル変換（Ａ／Ｄ）をし、直交検波を行って実数値Ｒと虚数値Ｘを求め１つの複素数として測定される。５は受信部Ｒで信号源３からの送信信号を測定する。６は受信部Ｂである。これら３つの受信部は信号源３から出力される周波数の信号を検波するように同期されている。
【０００４】
７は信号源３からの信号を分離するパワースプリッタで、一方の信号はＲＦスイッチ８を経てＤＵＴ２に与え、他方の信号は受信部Ｒ５に与えている。８のＲＦスイッチは信号源３からの出力信号を端子１０1 のポート１から出力したり、端子１０2 のポート２から出力したりするためのものである。９1 と９2 は端子１０1 又は端子１０2 からの応答信号を取り出すブリッジ若しくは方向性結合器である。このＳパラメータ・テストセット内蔵ネットワーク・アナライザ１でＤＵＴ２のＳパラメータを測定する。
【０００５】
図４を用いてＳパラメータを簡単に説明する。測定周波数が高くなり測定系が集中定数的に扱えなくなってくると、図４（Ａ）のように、回路網のパラメータとして入射波・反射波・伝送波を変数として定義し測定する。この定義された回路網のパラメータがＳパラメータである。例えば、図４（Ｂ）に示すように、信号源３からＤＵＴ２のポート１に信号ａ１を与え、ポート２は特性インピーダンスＺｏで終端しているとする。このときのＳ11はポート１における入射波ａ１と反射波ｂ１の比、Ｓ11＝ｂ１／ａ１、として定義され、ポート１における反射係数と呼ばれる。Ｓ21はポート１からポート２への伝送波ｂ２とポート１の入射波ａ１の比、Ｓ21＝ｂ２／ａ１、として定義され、ポート１からポート２への伝送係数あるいは透過係数と呼ばれる。Ｓ22、Ｓ21はポート２から信号ａ２を与えポート１を特性インピーダンスＺｏで終端して測定したもので、Ｓ22＝ｂ２／ａ２、Ｓ12＝ｂ１／ａ２、と定義される。
【０００６】
図４（Ｃ）はこの関係式をマトリックスで表現したものである。図４（Ｄ）はＳパラメータの内容の説明である。ネットワーク・アナライザ１は、こうして得られたＳパラメータをＤＵＴ２のさまざまな特性に換算して表示する。例えば、振幅をｄＢ換算して表示するLOGMAG表示、位相を表示するPHASE表示、群遅延時間の DELAY表示、定在波比の SWR表示、スミスチャートの SMITH表示、ポーラチャートの POLAR表示等である。
ところで、ネットワーク・アナライザ１によりＤＵＴ２の反射特性を測定しようとする場合、測定系の誤差によりＤＵＴ２の真の値を直接測定することができない。そこで、この誤差の原因を知り、適当なモデルを考えることにより測定値を補正することができる。
【０００７】
次に、本発明と関係ある従来のネットワーク・アナライザの測定について、図５を用いて以下説明する。図５（Ａ）はネットワーク・アナライザでＤＵＴ２の反射特性を測定する測定系である。信号源３からの信号をＤＵＴ２に与え、その反射波をブリッジ９で取り出し受信部Ａ４で測定する。
【０００８】
図５（Ｂ）にこの場合の測定誤差要因を示す。つまり、測定系の方向性と周波数トラッキングとソース・マッチに主に起因する誤差である。方向性の誤差とは、ＤＵＴ２に向かう入射信号とＤＵＴ２からの反射信号とをブリッジ９で分離しなければならないが、測定値Ｓ11ｍには順方向からのリーケージ、つまり漏れ信号が含まれており、これによる誤差である。周波数トラッキングによる誤差とは、測定系の周波数レスポンスの誤差である。ソース・マッチによる誤差とは、信号源側のインピーダンスと測定システム系のインピーダンスの整合が取れていない場合に、ＤＵＴ２で反射した信号が信号源３側で再び反射してＤＵＴ２に戻り、再反射する。この再反射による誤差である。
【０００９】
これらを含めて１ポートの反射特性測定の誤差モデルは、図５（Ｃ）のようになる。ここでＳ11ｍは測定値、Ｓ11ａは真値、Ｅｄ、Ｅｒ、Ｅｓは誤差要因である。この誤差モデルを、説明は省略するがシグナル・フローグラフで解いてＳ11ｍを求めると、図５（Ｄ）で表現できる。変形して真値Ｓ11ａを求めると、図５（Ｅ）で表現できる。ここで未知数は、Ｅｄ、Ｅｒ、Ｅｓの３つであるから、特性が既知の３つの標準デバイスを用いればこれらの未知数を求めることができる。
【００１０】
即ち、 オープン（解放）、ショート（短絡）及びロード（標準負荷Ｚｏ）の３つの状態をつくり、それぞれのときのＳ11ｍの測定値ｆ( short)、ｆ(open)及びｆ(load)の値を記録しておき、その値を用いて計算すると、ＤＵＴ２の真の反射係数Ｓ11ａを求めることができる。これをキャリブレーションという。つまり、キャリブレーションとは測定系の持つ誤差を予め測定しておき、演算でその影響を取り除くことである。
【００１１】
オープン、ショート及びロードの状態をつくるのに校正キットがある。一例を図６に示す。図６（Ａ）は外観図であり、１１はコネクタ、１２は本体である。図６（Ｂ）はオープン素子で端末１３は開放されているが、浮遊容量Ｃ等が存在するので、位相の補正を加味して反射係数Ａopenは（１×ｅjα）である。図６（Ｃ）は ショート素子で端末１４は短絡され位相補正を加味して反射係数Ａshort は（−１×ｅjβ）である。図６（Ｄ）はロード素子で端末１５は特性インピーダンスＺｏで終端され、反射係数は０と仮定している。特性インピーダンスＺｏは一般に５０Ωヤ７５Ωであることが多い。
【００１２】
従来のキャリブレーション方法を図２に示す。始めに校正キットのオープン素子の反射係数Ａopen＝（１×ｅjα）と、 ショート素子の反射係数Ａshort ＝（−１×ｅjβ）をネットワーク・アナライザ１の記憶部にメモリする。
次に、ロード素子を無反射、つまり、反射係数＝０と仮定して端子１０ｉに接続し、その応答信号を受信部Ａ４で測定する。そのＳ11ｍの測定値ｆ(load)は、図５（Ｄ）の数式から求め、
ｆ(load)＝Ｓ11ｍ＝Ｅｄ＋｛Ｅｒ・０／（１ーＥｓ・０）｝＝Ｅｄ
となる。つまり、測定値ｆ(load)＝Ｅｄ であり、Ｅｄが求まる。
【００１３】
次に、オープン素子を端子１０ｉに接続しその測定値ｆ(open)を求めてメモリし、 ショート素子を接続しその測定値ｆ( short)を求めてメモリする。ここで、
ｆ(open)＝ｆ(load)＋｛Ｅｒ・Ａopen／（１−Ｅｓ・Ａopen）｝
ｆ( short)＝ｆ(load)＋｛Ｅｒ・Ａshort ／（１−Ｅｓ・Ａshort ）｝
であるから、この２式を連立させることにより第二数式を得る。
測定値のｆ(open)とｆ( short)が求まると、反射係数のＡopenとＡshort とを用い、数２の第二数式に従って演算し、ＥｓとＥｒとを求める。
【００１４】
【数２】
【００１５】
図２に上述した従来のキャリブレーション方法のフローチャートを示す。校正キットのオープン素子とショート素子との反射係数のＡopenとＡshort をメモリする。ロード素子の反射係数を０と仮定して端子に接続し、信号源から信号を与え、その応答信号を測定すると、その測定値はＳ11ｍ＝ｆ(load)＝Ｅｄとなり、Ｅｄが求まる。同様に測定値ｆ(open)とｆ( short)を測定し、メモリする。これらのＡopenとＡshortとｆ(open)とｆ( short)とを用いて第二数式に従って演算し、ＥｓとＥｒとを求めて、キャリブレーションを行う。
【００１６】
【発明が解決しようとする課題】
従来のキャリブレーション方法では、校正キットのロード素子を反射係数＝０と仮定して行っていた。そこで、無反射ロード素子の開発に力をそそいでいた。つまり、ロード素子が理想的と仮定するしか手がなく反射係数＝０としていたが、現実には若干の反射がある。従って、このロード素子の理想的でない分がキャリブレーションにおける誤差となり、若干の測定誤差を生じさせていた。
【００１７】
この発明は、ロード素子の反射係数を０と仮定せず、反射係数＝ρ の既知の値とし、これより測定誤差を生じさせない誤差要因を取得するという、新たなキャリブレーションの方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、この発明は、既知の反射係数を有する校正キットを使用する。校正キットにはオープン素子とショート素子とロード素子の３種類の素子が準備されている。このそれぞれの素子の反射係数、つまり、オープン素子の反射係数Ａopenとショート素子の反射係数Ａshort とロード素子の反射係数Ａloadとをネットワーク・アナライザの記憶部にメモリする。
【００１９】
次に、オープン素子をネットワーク・アナライザの入出力端子に接続し、信号源より信号を送り、その応答信号を受信部Ａ４若しくは受信部Ｂ６で測定する。その測定したＳ11ｍの測定値をｆ(open)とする。ショート素子を端子に接続して測定したＳ11ｍの測定値をｆ(short )とする。ロード素子を端子に接続して測定したＳ11ｍの測定値をｆ(load)とする。この測定したｆ(open)とｆ(short )とｆ(load)もネットワーク・アナライザの記憶部にメモリする。
【００２０】
次に、上記の反射係数Ａopen、Ａshort 、Ａload、と上記の測定値ｆ(open)、ｆ(short )、ｆ(load)、とを用い、数１の第一数式に従って演算部でＥｄ、Ｅｓ及びＥｒを求めてキャリブレーションを行うものである。
【００２１】
【数３】
【００２２】
【発明の実施の形態】
発明の実施の形態を実施例に基づき図面を参照して説明する。図１に本発明のキャリブレーション方法の一実施例のフローチャートを示す。校正キットの３つの素子の反射係数は、理想的にはオープン素子でＡopen＝１、ショート素子でＡshort ＝−１、ロード素子でＡload＝０である。ところが、現実には理想的ではなく、若干の誤差がある。そこで事前に正確に測定するか、理論的に計算するか、補正済みのものを購入するかして補正値α、β、ρを明確にしておく。反射係数はオープン素子でＡopen＝（１×ｅjα）、ショート素子でＡshort ＝（−１×ｅjβ）、ロード素子でＡload＝ρである。この反射係数をネットワーク・アナライザの記憶部にメモリさせる。
【００２３】
次に、これらの３つの素子を、図５（Ａ）の入出力端子１０ｉに交互に接続して信号源３より信号を与え、その応答信号を受信部Ａ４で測定する。オープン素子を接続したときのＳ11ｍの測定値をｆ(open)とし、ショート素子を接続したときのＳ11ｍの測定値をｆ(short )、ロード素子を接続したときのＳ11ｍの測定値をｆ(load)として記憶部にメモリさせる。
【００２４】
ところで、図５（Ｄ）の数式は、
Ｓ11ｍ＝Ｅｄ＋｛Ｅｒ・Ｓ11ａ／（１ーＥｓ・Ｓ11ａ）｝ であるので、この数式を変形すると、
Ｓ11ｍ＝Ｅｄ＋Ｓ11ａ（Ｅｒ−Ｅｄ・Ｅｓ）＋Ｓ11ａ・Ｓ11ｍ・Ｅｓ となる。ここで、Ｓ11ｍに上述した測定値を、Ｓ11ａに反射係数を代入すると、次の３つの式を得る。
ｆ(open)＝Ｅｄ＋Ａopen（Ｅｒ−Ｅｄ・Ｅｓ）＋Ａopen・ｆ(open)・Ｅｓ
ｆ(short)＝Ｅｄ＋Ａshort（Ｅｒ−Ｅｄ・Ｅｓ）＋Ａshort・ｆ(short)・Ｅｓ
ｆ(load)＝Ｅｄ＋Ａload（Ｅｒ−Ｅｄ・Ｅｓ）＋Ａload・ｆ(load)・Ｅｓ
この３つの式をマトリックス表示したのが、数１の第一数式である。この３つの式を演算部で演算して、未知数のＥｄ、Ｅｓ及びＥｒを求めることができる。つまり、Ａload＝０と仮定することなくキャリブレーションをすることができる。
【００２５】
【発明の効果】
以上詳細に説明したように、この発明は、ロード素子（別名ロードスタンダード）の反射係数が０、つまり理想的な無反射でなくとも、その値が既知であれば演算によってキャリブレーションが可能になった。よって、ロード素子の作製が容易になり、測定誤差の要因が無くなり、ネットワーク・アナライザの利用価値が高まった。この発明の技術的価値は大である。
【図面の簡単な説明】
【図１】本発明のキャリブレーション方法の一実施例のフローチャートである。
【図２】従来のキャリブレーション方法のフローチャートである。
【図３】Ｓパラメータ・テストセット内蔵ネットワーク・アナライザの一例の構成図である。
【図４】Ｓパラメータの説明図である。（Ａ）は入射波・反射波・伝送波の説明図、（Ｂ）は個々のＳパラメータの説明図、（Ｃ）はＳパラメータの関係式、（Ｄ）は個々のＳパラメータの説明である。
【図５】１ポート反射特性測定の説明図である。（Ａ）は構成図、（Ｂ）は測定誤差の説明図、（Ｃ）は誤差モデル図、（Ｄ）は測定値Ｓ11ｍの関係式、（Ｅ）は真値Ｓ11ａの関係式である。
【図６】校正キットの説明図である。（Ａ）は外観図、（Ｂ）はオープン素子、（Ｃ）はショート素子、（Ｄ）はロード素子である。
【符号の説明】
１ Ｓパラメータ・テストセット内蔵ネットワーク・アナライザ
２ ＤＵＴ（被測定物）
３ 信号源
４ 受信部Ａ
５ 受信部Ｒ
６ 受信部Ｂ
７ パワースプリッタ
８ ＲＦスイッチ
９ｉ、９1 、９2 ブリッジ若しくは方向性結合器
１０ｉ、１０1 、１０2 端子
１１ コネクタ
１２ 本体
１３ オープン素子端末
１４ ショート素子端末
１５ ロード素子端末
【発明の属する技術分野】
この発明は、ネットワーク・アナライザ(Network Analyzer)のキャリブレーション方法に関する。
【０００２】
【従来の技術】
先ず、ネットワーク・アナライザについて一般的な説明をする。ネットワーク・アナライザは回路網や電子部品、電子材料の電気的諸量のうちの高周波の周波数特性を測定するものである。正弦波の微少電気信号を発生させてＤＵＴ（被測定物）に与え、その反射特性と伝送特性、つまり応答信号をＳパラメータで測定し、解析する測定器である。応答信号は、一般に振幅と位相の情報を持つベクトル量であり、複素数である。そこで、この振幅と位相のベクトル量を解析する測定器をベクトル・ネットワーク・アナライザともいう。
【０００３】
ネットワーク・アナライザの内部構成は周知であるので省略し、Ｓパラメータ・テストセット内蔵の基本構成を図３に示す。図中、１はＳパラメータ・テストセット内蔵ネットワーク・アナライザであり、２はＤＵＴ、３は信号源で一般に掃引発振器を用いる。４は受信部Ａで、受信信号をミキサで受けて低周波に変換し、アナログ／デジタル変換（Ａ／Ｄ）をし、直交検波を行って実数値Ｒと虚数値Ｘを求め１つの複素数として測定される。５は受信部Ｒで信号源３からの送信信号を測定する。６は受信部Ｂである。これら３つの受信部は信号源３から出力される周波数の信号を検波するように同期されている。
【０００４】
７は信号源３からの信号を分離するパワースプリッタで、一方の信号はＲＦスイッチ８を経てＤＵＴ２に与え、他方の信号は受信部Ｒ５に与えている。８のＲＦスイッチは信号源３からの出力信号を端子１０1 のポート１から出力したり、端子１０2 のポート２から出力したりするためのものである。９1 と９2 は端子１０1 又は端子１０2 からの応答信号を取り出すブリッジ若しくは方向性結合器である。このＳパラメータ・テストセット内蔵ネットワーク・アナライザ１でＤＵＴ２のＳパラメータを測定する。
【０００５】
図４を用いてＳパラメータを簡単に説明する。測定周波数が高くなり測定系が集中定数的に扱えなくなってくると、図４（Ａ）のように、回路網のパラメータとして入射波・反射波・伝送波を変数として定義し測定する。この定義された回路網のパラメータがＳパラメータである。例えば、図４（Ｂ）に示すように、信号源３からＤＵＴ２のポート１に信号ａ１を与え、ポート２は特性インピーダンスＺｏで終端しているとする。このときのＳ11はポート１における入射波ａ１と反射波ｂ１の比、Ｓ11＝ｂ１／ａ１、として定義され、ポート１における反射係数と呼ばれる。Ｓ21はポート１からポート２への伝送波ｂ２とポート１の入射波ａ１の比、Ｓ21＝ｂ２／ａ１、として定義され、ポート１からポート２への伝送係数あるいは透過係数と呼ばれる。Ｓ22、Ｓ21はポート２から信号ａ２を与えポート１を特性インピーダンスＺｏで終端して測定したもので、Ｓ22＝ｂ２／ａ２、Ｓ12＝ｂ１／ａ２、と定義される。
【０００６】
図４（Ｃ）はこの関係式をマトリックスで表現したものである。図４（Ｄ）はＳパラメータの内容の説明である。ネットワーク・アナライザ１は、こうして得られたＳパラメータをＤＵＴ２のさまざまな特性に換算して表示する。例えば、振幅をｄＢ換算して表示するLOGMAG表示、位相を表示するPHASE表示、群遅延時間の DELAY表示、定在波比の SWR表示、スミスチャートの SMITH表示、ポーラチャートの POLAR表示等である。
ところで、ネットワーク・アナライザ１によりＤＵＴ２の反射特性を測定しようとする場合、測定系の誤差によりＤＵＴ２の真の値を直接測定することができない。そこで、この誤差の原因を知り、適当なモデルを考えることにより測定値を補正することができる。
【０００７】
次に、本発明と関係ある従来のネットワーク・アナライザの測定について、図５を用いて以下説明する。図５（Ａ）はネットワーク・アナライザでＤＵＴ２の反射特性を測定する測定系である。信号源３からの信号をＤＵＴ２に与え、その反射波をブリッジ９で取り出し受信部Ａ４で測定する。
【０００８】
図５（Ｂ）にこの場合の測定誤差要因を示す。つまり、測定系の方向性と周波数トラッキングとソース・マッチに主に起因する誤差である。方向性の誤差とは、ＤＵＴ２に向かう入射信号とＤＵＴ２からの反射信号とをブリッジ９で分離しなければならないが、測定値Ｓ11ｍには順方向からのリーケージ、つまり漏れ信号が含まれており、これによる誤差である。周波数トラッキングによる誤差とは、測定系の周波数レスポンスの誤差である。ソース・マッチによる誤差とは、信号源側のインピーダンスと測定システム系のインピーダンスの整合が取れていない場合に、ＤＵＴ２で反射した信号が信号源３側で再び反射してＤＵＴ２に戻り、再反射する。この再反射による誤差である。
【０００９】
これらを含めて１ポートの反射特性測定の誤差モデルは、図５（Ｃ）のようになる。ここでＳ11ｍは測定値、Ｓ11ａは真値、Ｅｄ、Ｅｒ、Ｅｓは誤差要因である。この誤差モデルを、説明は省略するがシグナル・フローグラフで解いてＳ11ｍを求めると、図５（Ｄ）で表現できる。変形して真値Ｓ11ａを求めると、図５（Ｅ）で表現できる。ここで未知数は、Ｅｄ、Ｅｒ、Ｅｓの３つであるから、特性が既知の３つの標準デバイスを用いればこれらの未知数を求めることができる。
【００１０】
即ち、 オープン（解放）、ショート（短絡）及びロード（標準負荷Ｚｏ）の３つの状態をつくり、それぞれのときのＳ11ｍの測定値ｆ( short)、ｆ(open)及びｆ(load)の値を記録しておき、その値を用いて計算すると、ＤＵＴ２の真の反射係数Ｓ11ａを求めることができる。これをキャリブレーションという。つまり、キャリブレーションとは測定系の持つ誤差を予め測定しておき、演算でその影響を取り除くことである。
【００１１】
オープン、ショート及びロードの状態をつくるのに校正キットがある。一例を図６に示す。図６（Ａ）は外観図であり、１１はコネクタ、１２は本体である。図６（Ｂ）はオープン素子で端末１３は開放されているが、浮遊容量Ｃ等が存在するので、位相の補正を加味して反射係数Ａopenは（１×ｅjα）である。図６（Ｃ）は ショート素子で端末１４は短絡され位相補正を加味して反射係数Ａshort は（−１×ｅjβ）である。図６（Ｄ）はロード素子で端末１５は特性インピーダンスＺｏで終端され、反射係数は０と仮定している。特性インピーダンスＺｏは一般に５０Ωヤ７５Ωであることが多い。
【００１２】
従来のキャリブレーション方法を図２に示す。始めに校正キットのオープン素子の反射係数Ａopen＝（１×ｅjα）と、 ショート素子の反射係数Ａshort ＝（−１×ｅjβ）をネットワーク・アナライザ１の記憶部にメモリする。
次に、ロード素子を無反射、つまり、反射係数＝０と仮定して端子１０ｉに接続し、その応答信号を受信部Ａ４で測定する。そのＳ11ｍの測定値ｆ(load)は、図５（Ｄ）の数式から求め、
ｆ(load)＝Ｓ11ｍ＝Ｅｄ＋｛Ｅｒ・０／（１ーＥｓ・０）｝＝Ｅｄ
となる。つまり、測定値ｆ(load)＝Ｅｄ であり、Ｅｄが求まる。
【００１３】
次に、オープン素子を端子１０ｉに接続しその測定値ｆ(open)を求めてメモリし、 ショート素子を接続しその測定値ｆ( short)を求めてメモリする。ここで、
ｆ(open)＝ｆ(load)＋｛Ｅｒ・Ａopen／（１−Ｅｓ・Ａopen）｝
ｆ( short)＝ｆ(load)＋｛Ｅｒ・Ａshort ／（１−Ｅｓ・Ａshort ）｝
であるから、この２式を連立させることにより第二数式を得る。
測定値のｆ(open)とｆ( short)が求まると、反射係数のＡopenとＡshort とを用い、数２の第二数式に従って演算し、ＥｓとＥｒとを求める。
【００１４】
【数２】
図２に上述した従来のキャリブレーション方法のフローチャートを示す。校正キットのオープン素子とショート素子との反射係数のＡopenとＡshort をメモリする。ロード素子の反射係数を０と仮定して端子に接続し、信号源から信号を与え、その応答信号を測定すると、その測定値はＳ11ｍ＝ｆ(load)＝Ｅｄとなり、Ｅｄが求まる。同様に測定値ｆ(open)とｆ( short)を測定し、メモリする。これらのＡopenとＡshortとｆ(open)とｆ( short)とを用いて第二数式に従って演算し、ＥｓとＥｒとを求めて、キャリブレーションを行う。
【００１６】
【発明が解決しようとする課題】
従来のキャリブレーション方法では、校正キットのロード素子を反射係数＝０と仮定して行っていた。そこで、無反射ロード素子の開発に力をそそいでいた。つまり、ロード素子が理想的と仮定するしか手がなく反射係数＝０としていたが、現実には若干の反射がある。従って、このロード素子の理想的でない分がキャリブレーションにおける誤差となり、若干の測定誤差を生じさせていた。
【００１７】
この発明は、ロード素子の反射係数を０と仮定せず、反射係数＝ρ の既知の値とし、これより測定誤差を生じさせない誤差要因を取得するという、新たなキャリブレーションの方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、この発明は、既知の反射係数を有する校正キットを使用する。校正キットにはオープン素子とショート素子とロード素子の３種類の素子が準備されている。このそれぞれの素子の反射係数、つまり、オープン素子の反射係数Ａopenとショート素子の反射係数Ａshort とロード素子の反射係数Ａloadとをネットワーク・アナライザの記憶部にメモリする。
【００１９】
次に、オープン素子をネットワーク・アナライザの入出力端子に接続し、信号源より信号を送り、その応答信号を受信部Ａ４若しくは受信部Ｂ６で測定する。その測定したＳ11ｍの測定値をｆ(open)とする。ショート素子を端子に接続して測定したＳ11ｍの測定値をｆ(short )とする。ロード素子を端子に接続して測定したＳ11ｍの測定値をｆ(load)とする。この測定したｆ(open)とｆ(short )とｆ(load)もネットワーク・アナライザの記憶部にメモリする。
【００２０】
次に、上記の反射係数Ａopen、Ａshort 、Ａload、と上記の測定値ｆ(open)、ｆ(short )、ｆ(load)、とを用い、数１の第一数式に従って演算部でＥｄ、Ｅｓ及びＥｒを求めてキャリブレーションを行うものである。
【００２１】
【数３】
【発明の実施の形態】
発明の実施の形態を実施例に基づき図面を参照して説明する。図１に本発明のキャリブレーション方法の一実施例のフローチャートを示す。校正キットの３つの素子の反射係数は、理想的にはオープン素子でＡopen＝１、ショート素子でＡshort ＝−１、ロード素子でＡload＝０である。ところが、現実には理想的ではなく、若干の誤差がある。そこで事前に正確に測定するか、理論的に計算するか、補正済みのものを購入するかして補正値α、β、ρを明確にしておく。反射係数はオープン素子でＡopen＝（１×ｅjα）、ショート素子でＡshort ＝（−１×ｅjβ）、ロード素子でＡload＝ρである。この反射係数をネットワーク・アナライザの記憶部にメモリさせる。
【００２３】
次に、これらの３つの素子を、図５（Ａ）の入出力端子１０ｉに交互に接続して信号源３より信号を与え、その応答信号を受信部Ａ４で測定する。オープン素子を接続したときのＳ11ｍの測定値をｆ(open)とし、ショート素子を接続したときのＳ11ｍの測定値をｆ(short )、ロード素子を接続したときのＳ11ｍの測定値をｆ(load)として記憶部にメモリさせる。
【００２４】
ところで、図５（Ｄ）の数式は、
Ｓ11ｍ＝Ｅｄ＋｛Ｅｒ・Ｓ11ａ／（１ーＥｓ・Ｓ11ａ）｝ であるので、この数式を変形すると、
Ｓ11ｍ＝Ｅｄ＋Ｓ11ａ（Ｅｒ−Ｅｄ・Ｅｓ）＋Ｓ11ａ・Ｓ11ｍ・Ｅｓ となる。ここで、Ｓ11ｍに上述した測定値を、Ｓ11ａに反射係数を代入すると、次の３つの式を得る。
ｆ(open)＝Ｅｄ＋Ａopen（Ｅｒ−Ｅｄ・Ｅｓ）＋Ａopen・ｆ(open)・Ｅｓ
ｆ(short)＝Ｅｄ＋Ａshort（Ｅｒ−Ｅｄ・Ｅｓ）＋Ａshort・ｆ(short)・Ｅｓ
ｆ(load)＝Ｅｄ＋Ａload（Ｅｒ−Ｅｄ・Ｅｓ）＋Ａload・ｆ(load)・Ｅｓ
この３つの式をマトリックス表示したのが、数１の第一数式である。この３つの式を演算部で演算して、未知数のＥｄ、Ｅｓ及びＥｒを求めることができる。つまり、Ａload＝０と仮定することなくキャリブレーションをすることができる。
【００２５】
【発明の効果】
以上詳細に説明したように、この発明は、ロード素子（別名ロードスタンダード）の反射係数が０、つまり理想的な無反射でなくとも、その値が既知であれば演算によってキャリブレーションが可能になった。よって、ロード素子の作製が容易になり、測定誤差の要因が無くなり、ネットワーク・アナライザの利用価値が高まった。この発明の技術的価値は大である。
【図面の簡単な説明】
【図１】本発明のキャリブレーション方法の一実施例のフローチャートである。
【図２】従来のキャリブレーション方法のフローチャートである。
【図３】Ｓパラメータ・テストセット内蔵ネットワーク・アナライザの一例の構成図である。
【図４】Ｓパラメータの説明図である。（Ａ）は入射波・反射波・伝送波の説明図、（Ｂ）は個々のＳパラメータの説明図、（Ｃ）はＳパラメータの関係式、（Ｄ）は個々のＳパラメータの説明である。
【図５】１ポート反射特性測定の説明図である。（Ａ）は構成図、（Ｂ）は測定誤差の説明図、（Ｃ）は誤差モデル図、（Ｄ）は測定値Ｓ11ｍの関係式、（Ｅ）は真値Ｓ11ａの関係式である。
【図６】校正キットの説明図である。（Ａ）は外観図、（Ｂ）はオープン素子、（Ｃ）はショート素子、（Ｄ）はロード素子である。
【符号の説明】
１ Ｓパラメータ・テストセット内蔵ネットワーク・アナライザ
２ ＤＵＴ（被測定物）
３ 信号源
４ 受信部Ａ
５ 受信部Ｒ
６ 受信部Ｂ
７ パワースプリッタ
８ ＲＦスイッチ
９ｉ、９1 、９2 ブリッジ若しくは方向性結合器
１０ｉ、１０1 、１０2 端子
１１ コネクタ
１２ 本体
１３ オープン素子端末
１４ ショート素子端末
１５ ロード素子端末
Claims (3)
- ネットワーク・アナライザであって、
オープン状態をつくるオープン素子、ショート状態をつくるショート素子およびロード状態をつくるロード素子の既知の反射係数を記録する既知反射係数記録部と、
前記オープン素子、前記ショート素子および前記ロード素子の反射係数の、前記ネットワーク・アナライザによる測定結果を記録する測定反射係数記録部と、
前記ネットワーク・アナライザの方向性に主に起因する誤差の誤差要因Edを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果とに基づき演算する方向性誤差要因演算部と、
ソース・マッチに主に起因する誤差の誤差要因Esを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果とに基づき演算するソースマッチ誤差要因演算部と、
周波数トラッキングに主に起因する誤差の誤差要因Erを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果と、前記誤差要因EdおよびEsに基づき演算する周波数トラッキング誤差要因演算部と、
を備え、
前記オープン素子の前記既知の反射係数をＡopen、
前記ショート素子の前記既知の反射係数をＡshort、
前記ロード素子の前記既知の反射係数をＡload、
前記オープン素子の前記反射係数の測定結果をｆ(open)、
前記ショート素子の前記反射係数の測定結果をｆ(short)、
前記ロード素子の前記反射係数の測定結果をｆ(load)、
とした場合、
前記方向性誤差要因演算部、前記ソースマッチ誤差要因演算部および前記周波数トラッキング誤差要因演算部は、数１の第一数式に従って演算を行う、
- 高周波周波数特性測定装置であって、
オープン状態をつくるオープン素子、ショート状態をつくるショート素子およびロード状態をつくるロード素子の既知の反射係数を記録する既知反射係数記録部と、
前記オープン素子、前記ショート素子および前記ロード素子の反射係数の、前記高周波周波数特性測定装置による測定結果を記録する測定反射係数記録部と、
前記高周波周波数特性測定装置の方向性に主に起因する誤差の誤差要因Edを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果とに基づき演算する方向性誤差要因演算部と、
ソース・マッチに主に起因する誤差の誤差要因Esを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果とに基づき演算するソースマッチ誤差要因演算部と、
周波数トラッキングに主に起因する誤差の誤差要因Erを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果と、前記誤差要因EdおよびEsに基づき演算する周波数トラッキング誤差要因演算部と、
を備え、
前記オープン素子の前記既知の反射係数をＡopen、
前記ショート素子の前記既知の反射係数をＡshort、
前記ロード素子の前記既知の反射係数をＡload、
前記オープン素子の前記反射係数の測定結果をｆ(open)、
前記ショート素子の前記反射係数の測定結果をｆ(short)、
前記ロード素子の前記反射係数の測定結果をｆ(load)、
とした場合、
前記方向性誤差要因演算部、前記ソースマッチ誤差要因演算部および前記周波数トラッキング誤差要因演算部は、数２の第一数式に従って演算を行う、
- 高周波周波数特性測定装置における誤差要因を測定する誤差要因測定方法であって、
オープン状態をつくるオープン素子、ショート状態をつくるショート素子およびロード状態をつくるロード素子の既知の反射係数を記録する既知反射係数記録工程と、
前記オープン素子、前記ショート素子および前記ロード素子の反射係数の、前記高周波周波数特性測定装置による測定結果を記録する測定反射係数記録工程と、
前記高周波周波数特性測定装置の方向性に主に起因する誤差の誤差要因Edを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果とに基づき演算する方向性誤差要因演算工程と、
ソース・マッチに主に起因する誤差の誤差要因Esを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果とに基づき演算するソースマッチ誤差要因演算工程と、
周波数トラッキングに主に起因する誤差の誤差要因Erを、前記オープン素子、前記ショート素子および前記ロード素子の前記既知の反射係数と、前記オープン素子、前記ショート素子および前記ロード素子の前記反射係数の測定結果と、前記誤差要因EdおよびEsに基づき演算する周波数トラッキング誤差要因演算工程と、
を備え、
前記オープン素子の前記既知の反射係数をＡopen、
前記ショート素子の前記既知の反射係数をＡshort、
前記ロード素子の前記既知の反射係数をＡload、
前記オープン素子の前記反射係数の測定結果をｆ(open)、
前記ショート素子の前記反射係数の測定結果をｆ(short)、
前記ロード素子の前記反射係数の測定結果をｆ(load)、
とした場合、
前記方向性誤差要因演算工程、前記ソースマッチ誤差要因演算工程および前記周波数トラッキング誤差要因演算工程は、数３の第一数式に従って演算を行う、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19418897A JP4124841B2 (ja) | 1997-07-18 | 1997-07-18 | ネットワーク・アナライザ、高周波周波数特性測定装置および誤差要因測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19418897A JP4124841B2 (ja) | 1997-07-18 | 1997-07-18 | ネットワーク・アナライザ、高周波周波数特性測定装置および誤差要因測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1138054A JPH1138054A (ja) | 1999-02-12 |
| JP4124841B2 true JP4124841B2 (ja) | 2008-07-23 |
Family
ID=16320416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19418897A Expired - Fee Related JP4124841B2 (ja) | 1997-07-18 | 1997-07-18 | ネットワーク・アナライザ、高周波周波数特性測定装置および誤差要因測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4124841B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001153904A (ja) | 1999-11-25 | 2001-06-08 | Advantest Corp | ネットワークアナライザ、ネットワーク解析方法および記録媒体 |
| US7652482B2 (en) | 2002-04-17 | 2010-01-26 | Advantest Corporation | Network analyzer, network analyzing method, automatic corrector, correcting method, program, and recording medium |
| US7302351B2 (en) | 2002-11-27 | 2007-11-27 | Advantest Corporation | Power supply device, method, program, recording medium, network analyzer, and spectrum analyzer |
| JP4506154B2 (ja) * | 2003-01-08 | 2010-07-21 | 凸版印刷株式会社 | 特性インピーダンス測定方法および測定装置 |
| JP4274462B2 (ja) | 2003-09-18 | 2009-06-10 | 株式会社アドバンテスト | 誤差要因取得用装置、方法、プログラムおよび記録媒体 |
| JP5242881B2 (ja) | 2004-02-23 | 2013-07-24 | ローデ ウント シュワルツ ゲーエムベーハー ウント コー カーゲー | ネットワークアナライザ、ネットワーク解析方法、プログラムおよび記録媒体 |
| JP4462979B2 (ja) | 2004-03-26 | 2010-05-12 | 株式会社アドバンテスト | ネットワークアナライザ、伝送トラッキング測定方法、ネットワーク解析方法、プログラムおよび記録媒体 |
| WO2005111635A1 (ja) * | 2004-05-14 | 2005-11-24 | Matsushita Electric Industrial Co., Ltd. | 電気回路パラメータの測定方法および装置 |
| US7511508B2 (en) | 2004-06-28 | 2009-03-31 | Advantest Corporation | Fixture characteristic measuring device, method, program, recording medium, network analyzer, and semiconductor test device |
| KR100840923B1 (ko) | 2004-06-28 | 2008-06-24 | 가부시키가이샤 아드반테스트 | 커넥팅 엘리먼트 특성 측정 장치, 방법, 프로그램, 기록 매체 및 네트워크 애널라이저, 반도체 시험 장치 |
| TW200817688A (en) | 2006-08-30 | 2008-04-16 | Advantest Corp | Element judging device, method, program, recording medium and measuring device |
| JP4188396B2 (ja) | 2006-08-31 | 2008-11-26 | 株式会社アドバンテスト | 誤差要因判定装置、方法、プログラム、記録媒体および該装置を備えた出力補正装置、反射係数測定装置 |
| US7809216B2 (en) * | 2007-03-16 | 2010-10-05 | Photonic Systems, Inc. | Bi-directional signal interface and apparatus using same |
| US7616007B2 (en) * | 2007-07-23 | 2009-11-10 | Advantest Corporation | Device, method, program, and recording medium for error factor measurement, and output correction device and reflection coefficient measurement device provided with the device for error factor measurement |
| US7761253B2 (en) | 2007-07-23 | 2010-07-20 | Advantest Corporation | Device, method, program, and recording medium for error factor measurement, and output measurement device and input measurement device provided with the device for error factor measurement |
| US10684317B2 (en) * | 2017-09-04 | 2020-06-16 | Rohde & Schwarz Gmbh & Co. Kg | Vector network analyzer and measuring method for frequency-converting measurements |
-
1997
- 1997-07-18 JP JP19418897A patent/JP4124841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1138054A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4124841B2 (ja) | ネットワーク・アナライザ、高周波周波数特性測定装置および誤差要因測定方法 | |
| Marks | Formulations of the basic vector network analyzer error model including switch-terms | |
| US7511508B2 (en) | Fixture characteristic measuring device, method, program, recording medium, network analyzer, and semiconductor test device | |
| US11927661B2 (en) | Integrated vector network analyzer | |
| US20040246004A1 (en) | Calibration method for carrying out multiport measurements on semiconductor wafers | |
| JPH11352163A (ja) | ネットワ―ク・アナライザの校正方法 | |
| GB2336686A (en) | Network analyser with means for reflection measurement error correction | |
| GB2329478A (en) | Automatic calibration of a network analyzer | |
| US7885779B2 (en) | Measurement error correcting method and electronic component characteristic measurement device | |
| US5440236A (en) | Calibrating a network analyzer by making multiple measurements on a common transmission line with a movable discontinuity | |
| TWI237120B (en) | Impedance standard substrate and method for calibrating vector network analyzer | |
| US20080122451A1 (en) | Method for calibration of a vectorial network analyzer having more than two ports | |
| US6347382B1 (en) | Multi-port device analysis apparatus and method | |
| CN110174634B (zh) | 一种负载牵引测量***及测量方法 | |
| US7113891B2 (en) | Multi-port scattering parameter calibration system and method | |
| CN113765601A (zh) | 一种短波发射机驻波检测校准装置和方法 | |
| US7013229B2 (en) | Obtaining calibration parameters for a three-port device under test | |
| US6982561B2 (en) | Scattering parameter travelling-wave magnitude calibration system and method | |
| US20080010034A1 (en) | Method for network analyzer calibration and network analyzer | |
| JP2001272428A (ja) | ネットワークアナライザ、ネットワーク分析方法およびネットワーク分析プログラムを記録した記録媒体 | |
| GB2409049A (en) | Measuring complex reflection coefficient of an RF source | |
| JP3912428B2 (ja) | 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法 | |
| JP3976866B2 (ja) | ハイブリッドトランスの校正方法及び校正装置 | |
| JP4525391B2 (ja) | π型インピーダンス回路網のインピーダンス測定方法および測定装置 | |
| JP2006112893A (ja) | ６ポート型接合を用いたベクトル・ネットワーク・アナライザ装置とその校正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070517 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |