JP4118068B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4118068B2 JP4118068B2 JP2002078430A JP2002078430A JP4118068B2 JP 4118068 B2 JP4118068 B2 JP 4118068B2 JP 2002078430 A JP2002078430 A JP 2002078430A JP 2002078430 A JP2002078430 A JP 2002078430A JP 4118068 B2 JP4118068 B2 JP 4118068B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- unit
- circuit
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【発明の属する技術分野】
本願発明は、カラーフィルタが装着された固体撮像素子を用いてカラー撮像を行う撮像装置に関する。
【0002】
【従来の技術】
従来より、撮像デバイスにCCD(Charge Coupled Device:電荷結合素子)イメージセンサを用いた撮像装置としてデジタルカメラが知られている。このようなデジタルカメラには、一般にモニタモードと称される撮像モードが設定される。このモニタモードとは、表示画面上に表示される画像を見ながら被写体を定めるためのモードで、被写体写真としてメモリに記録する静止画像を撮像する場合と比べて、さほど高い解像度が望まれるわけではない。また、近年においては、デジタルカメラを、例えば、携帯電話機に搭載し、携行先で簡易なデジタルカメラとして扱うことができるものが普及している。このようなデジタルカメラでは、通常のデジタルカメラよりも表示画面が比較的小さいことに起因し、通常のデジタルカメラのモニタモードよりも解像度が重視されない。このようなデジタルカメラでは、むしろ、小型であって、且つ、安価であることへの要望が強い。
【0003】
図6は、従来の撮像装置の概略構成を示すブロック構成図である。ここに示す撮像装置は、CCDイメージセンサ(固体撮像素子)1、CCDドライバ回路2、タイミング制御回路3、アナログ信号処理回路4、A/D変換回路5及びデジタル信号処理回路6から構成される。
【0004】
固体撮像素子1は、行列配置される複数の受光画素を有する受光領域を備えており、この受光面に入射される光を各受光画素で受けて光電変換によって情報電荷を発生する。固体撮像素子1では、この情報電荷を蓄積期間で各受光画素に蓄積し、その後、複数のシフトレジスタを介して順次転送する。そして、転送経路の最終段に設けられる出力部によって電圧値に変換し、画像信号Y0(t)として出力する。このように、蓄積した情報電荷を順次転送して画像信号を出力する固体撮像素子には、転送方式の異なる幾つかのタイプがある。これらのタイプとして、撮像部で蓄積した情報電荷を蓄積部へ一括的に転送するフレームトランスファ型、受光画素の各列の間に配置される垂直転送部へ情報電荷を転送するインターライン型、フレームトランスファ型及びインターライン型の両者の特徴を合わせ持つフレームインターライン型がある。
【0005】
CCDドライバ回路2は、後述するタイミング制御回路3から供給される垂直同期信号VT及び水平同期信号HTに同期する複数のクロックパルスを生成する。そして、生成した複数のクロックパルスを固体撮像素子1に供給し、固体撮像素子1を駆動して複数の受光画素に蓄積された情報電荷を順次転送させる。
【0006】
アナログ信号処理回路3は、固体撮像素子1から出力される画像信号Y0(t)に対してCDS(Correlated Double Sampling:相関二重サンプリング)やAGC(Automatic Gain Control:自動利得制御)等のアナログ信号処理を施して画像信号Y1(t)を生成する。A/D変換回路4は、固体撮像素子1の動作タイミングに同期して画像信号Y1(t)を規格化し、デジタル信号に変換して画像データY0(n)として出力する。
【0007】
デジタル信号処理回路5は、A/D変換回路4から出力される画像データY0(n)に対して色分離及びマトリクス演算等のデジタル信号処理を施し、輝度データ及び色差データを含む画像データY1(n)を生成する。
【0008】
タイミング制御回路6は、基準クロックCKをカウントして垂直同期信号VT及び水平同期信号HTを生成し、固体撮像素子1の垂直走査及び水平走査の期間を決定する。例えば、NTSC方式に従う場合、信号処理の過程で用いられる色副搬送波の周波数3.58MHzの4倍の周波数の基準クロックCKを1/910に分周して水平同期信号HTを生成する。更に、この水平同期信号HTを2/525に分周して垂直同期信号VTを生成する。
【0009】
このように固体撮像素子から出力される画像信号に対して各種の信号処理を施して画像データを得る撮像装置においては、被写体の照度に応じて情報電荷の蓄積期間を調整する所謂露光制御が行われる。この露光制御の手段としては、測光センサで測定された照度に応じて蓄積期間の伸縮制御を行うもの、或いは、以前からの画像情報の積分値を参照して蓄積期間の伸縮制御を行うものがある。例えば、後者の場合にあっては、画像データの積分値が適正範囲を超えると固体撮像素子1の蓄積時間を短くし、逆に、積分値が適正範囲を下回ると蓄積時間を長くするようにフィードバック制御を行う。これにより、固体撮像素子1の照度範囲が拡大され、被写体の照度に応じた適切な画像情報を得ることができる。そして、上述の露光制御手段を用いても露光不足が解消できない場合に更に照度範囲を拡大する手段として、各受光画素で得られた情報電荷を合成するものがある。これは、被写体の照度が低くて十分な情報電荷が得られなかった場合、近傍の情報電荷同士を混合して複数画素分の合成信号を取り出し、これによって画像情報の不足分を補うものである。このような手段によれば、暗い被写体に対しても露光不足となることなく十分なレベルの画像情報を得ることが出来る。
【0010】
【発明が解決しようとする課題】
上述のような撮像装置においては、カラー撮像を行う場合、固体撮像素子の受光面にカラーフィルタが装着される。このカラーフィルタは、三原色或いはその補色のそれぞれが所定の順序で規則的に配置され、その各セグメントが固体撮像素子の各受光画素に割り当てられる。例えば、モザイク型のカラーフィルタの場合、図7に示すように、奇数行のセグメントに緑(G)及び赤(R)が交互に配置され、偶数行のセグメントにG及び青(B)が配置される。このようなカラーフィルタは、隣接する2つのセグメントが互いに異なる色に対応するため、情報電荷を合成すると色再現性において不都合が生じ得る。この問題を解決するものとしての撮像装置が、本出願人によって特開平8−154253に提案されている。これは、垂直転送部の奇数列と偶数列とでビット数に差を設けて受光画素の奇数列で得られた情報電荷と偶数列で得られた情報電荷を交互に出力し、水平転送部で同じ色成分に対応する情報電荷が連続するようにしたものである。しかしながら、このような撮像装置においては、固体撮像素子のデバイス構造の変更が必要であり、これに伴う製造コストの増大を避けることができず、低価格帯での提供を目的とするものには全くの不向きであった。
【0011】
そこで、本願発明は、コストの増大を防止しつつモザイク型のカラーフィルタを用いたカラー撮像であっても感度の向上を図ることのできる撮像装置の提供を目的とする。
【0012】
【課題を解決するための手段】
本願発明は、上述の課題に鑑みなされたものであり、その特徴とするところは、行列配置される複数の受光画素にカラーフィルタが装着され、前記複数の受光画素の各列に垂直転送部が接続されると共に、この垂直転送部の各出力が水平転送部の各ビットに接続され、更に、この水平転送部の出力側に出力部が配置される固体撮像素子と、前記複数の受光画素で蓄積した情報電荷を前記垂直転送部に取り込んで前記水平転送部側へ転送した後、前記水平転送部で前記出力部側へ転送し、前記出力部から蓄積電荷量に応じた出力を得る駆動回路と、前記出力部からの出力をサンプリングして画像信号を取り出す検出回路と、前記検出回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路と、を備え、前記駆動回路は、前記出力部に複数画素分の情報電荷を蓄積して前記出力部から合成出力を取り出し、前記検出回路は、前記合成出力を1画素分及び複数画像分の情報電荷量に対応する画像信号を別々にサンプリングして1画素分に対応する第1の画像信号及び複数画素分に対応する第2の画像信号を取り出し、前記信号処理回路は、前記第2の画像信号を用いて輝度信号を生成すると共に、前記第2の画像信号から第1の画像信号を減算して得られる第3の画像信号を用いて色信号を生成することにある。
【0013】
これによれば、合成した画像信号から輝度信号が生成されると共に、1画素分に対応する画像信号から色信号が生成される。これにより、固体撮像素子のデバイス構造の変更を伴うことなく、十分な輝度レベルで、且つ、正しい色相の再生画像を得ることができる。
【0014】
【発明の実施の形態】
図1は、本願発明の撮像装置の概略構成を示すブロック構成図である。ここに示す撮像装置は、固体撮像素子11、CCDドライバ回路12、分周回路13、タイミング制御回路14、アナログ信号処理回路15、A/D変換回路16及びデジタル信号処理回路17で構成される。
【0015】
固体撮像素子11は、例えば、フレームトランスファ型であり、撮像部11i、蓄積部11v、水平転送部11h及び出力部11dからなる。撮像部11iは、複数の垂直シフトレジスタから構成され、これら垂直シフトレジスタの各ビットが各受光画素を形成しており、複数の受光画素が行列配置された状態となっている。この撮像部11iの表面には、カラー撮像ためのカラーフィルタが装着され、このカラーフィルタの各セグメントが複数の受光画素のそれぞれに対応付けられる。例えば、このカラーフィルタが図7に示すようなモザイク型のカラーフィルタであった場合、行列配置される複数の受光画素の奇数行で緑(G)、赤(R)が交互に対応付けられ、偶数行で青(B)、緑(G)が交互に対応付けられる。また、撮像部11iには、複数の垂直シフトレジスタの一部の列が遮光されて所謂OPB(Optical Black)領域と称される領域に設定され、この領域で得られた情報電荷に基づいて画像情報の黒レベルが決定される。
【0016】
蓄積部11vは、撮像部11iを構成する複数の垂直シフトレジスタに連続する複数の垂直シフトレジスタから構成され、撮像部11iを構成する複数の垂直シフトレジスタのビット数と同一のビット数に設定される。水平転送部11hは、蓄積部11vの出力側に配置される単一の水平シフトレジスタからなり、蓄積部11vを構成する複数の垂直シフトレジスタの各出力が各ビットに対応付けられるように接続される。出力部11dは、水平転送部11hの出力側に配置され、水転送部11hから出力される情報電荷を取り込む容量を備えて構成される。この出力部11dは、容量に取り込んだ情報電荷をその電荷量に応じて逐次電圧値に変換し、画像信号Y0(t)として出力する。
【0017】
これらの構成を有するフレームトランスファ型の固体撮像素子11には、横型オーバーフロードレイン(LOD:Lateral Overflow Drain)構造や縦型オーバーフロードレイン(VOD:Vertical Overflow Drain)構造のものがある。これらは、何れのタイプであっても、撮像部11iに蓄積した情報電荷の排出が可能となっており、この情報電荷の排出によって、撮像部11iにおける情報電荷の蓄積状態がリセットされる。
【0018】
CCDドライバ回路12は、B−クロック発生部12b、F−クロック発生部12f、V−クロック発生部12v、H−クロック発生部12h、R−クロック発生部12r及びS−クロック発生部12sから構成され、各クロック発生部で発生するクロックパルスを固体撮像素子11に供給する。
【0019】
B−クロック発生部12bは、タイミング制御回路14から供給される排出タイミング信号BTに応答して排出クロックφbを生成する。このB−クロック発生部12bで生成される排出クロックφbは、固体撮像素子11が横型オーバーフロードレイン構造を有する場合、オーバーフロードレイン領域へ印加され、一方、縦型オーバーフロードレイン構造を有する場合、固体撮像素子11の基板側へ印加される。
【0020】
F−クロック発生部12fは、タイミング制御回路13から供給されるフレームシフトタイミング信号FTに応答して、例えば、4相のフレーム転送クロックφfを生成し、撮像部11iへ印加する。V−クロック発生部12vは、タイミング制御回路13から供給される垂直同期信号VT及び水平同期信号HTに応答して、例えば、4相のライン転送クロックφvを生成し、蓄積部11vへ印加する。H−クロック発生部12hは、タイミング制御回路13から供給される水平同期信号HTに応答して、例えば、2相の水平転送クロックφhを生成し、水平転送部11hへ印加する。R−クロック発生部12rは、H−クロック発生部12hに同期するリセットクロックφrを生成し、分周回路13を介して出力部11dへ印加する。S−クロック発生部12sは、水平転送クロックφhに基づいてサンプリングクロックφsを生成し、サンプリングホールド回路15aへ印加する。
【0021】
分周回路13は、R−クロック発生部12rから出力されるリセットクロックφrを取り込み、このリセットクロックφrを必要に応じて分周して分周リセットクロックφr’を生成する。この分周回路13は、出力部11dのリセット動作を間欠的にするための回路であり、出力部11dの容量に複数画素分の情報電荷を蓄積させる。このため、例えば、リセットクロックφrを1/2に分周して出力部11dのリセット動作の周期を2倍に設定した場合、出力部11dには、1画素分の情報電荷が蓄積されるのに連続して2画素分の情報電荷が蓄積される。このため、出力部11dの出力側からは、1画素分の情報電荷量に応じた電圧値と2画素分の情報電荷量に応じた電圧値とが交互に出力される。尚、分周回路13における分周動作の切り換えは、固体撮像素子11の露光状態に応じて選択的に行われる。即ち、撮像部11iにおいて、十分な露光が得られる場合、分周動作は行われず、R−クロック発生部12rから出力されたリセットクロックφrがそのまま出力部11dへ印加される。逆に、露光不足となると、分周動作が行われ、上述したような情報電荷の合成処理が行われる。
【0022】
タイミング制御回路14は、基準クロックCKをカウントする複数のカウンタから構成され、垂直同期信号VT及び水平同期信号HTを生成すると共に、フレームシフトタイミング信号FTを生成する。更に、タイミング制御回路14は、測光センサで測定された照度、或いは、デジタル信号処理回路17で得られる画像データの積分値から算出された値を基に排出タイミング信号BTを生成する。これら垂直同期信号VT、水平同期信号HT、フレームシフトタイミング信号FT及び排出クロックφbは、駆動回路12に供給される。また、タイミング制御回路14では、駆動回路12以外のアナログ信号処理回路15、A/D変換回路16及びデジタル信号処理回路17へ制御信号を供給しており、これらの回路で動作タイミングの整合が図られるようにしている。
【0023】
アナログ信号処理回路15は、サンプルホールド回路15aを含んで構成され、固体撮像素子11から出力される画像信号Y1(t)に対してCDSやAGC等のアナログ信号処理を施す。サンプルホールド回路15aは、S−クロック発生部12sから印加されるサンプリングクロックφsに従う周期で画像信号Y1(t)をサンプリングし、リセットレベルと信号レベルを繰り返す画像信号Y1(t)から信号レベルのみを示す画像信号Y2(t)を取り出す。このサンプルホールド回路15aに印加されるサンプリングクロックφsは、水平転送クロックφhと同じ周期に設定され、出力部11dに複数画素分の情報電荷が蓄積される過程で、1画素分の情報電荷量に対応する画像信号Y2(t)と複数画素分の情報電荷量に対応する画像信号Y2(t)を別々に取り出す。
【0024】
A/D変換回路16は、アナログ信号処理回路15から出力される画像信号Y2(t)を取り込み、デジタル信号に変換して画像データY0(n)として出力する。このとき、A/D変換回路16では、タイミング制御回路14から供給されるA/D変換用のサンプリングクロックDCKに従って画像信号Y2(t)を規格化する。このA/D変換回路16に印加されるサンプリングクロックDCKにおいては、サンプリングクロックφsと同様に、水平転送クロックφhと同一の周期に設定される。このため、A/D変換回路16からは、1画素分の画像情報を有するデータと複数画素分の画像情報とを有するデータとが交互に出力される。
【0025】
デジタル信号処理回路17は、輝度データ生成回路18、色分離回路19、色データ生成回路20及びセレクタ回路21を含んで構成される。輝度データ生成回路18は、A/D変換回路16から出力される画像データY0(n)を取り込んでラインメモリに複数ライン分のデータを格納し、これらのデータに対して所定の演算処理を施して輝度データYを生成する。この輝度データ生成回路18では、例えば、奇数行目のj(jは整数)番目のデータ、j+1番目のデータ、偶数行目のj番目のデータ及びj+1番目のデータの対象画素を含む4画素分の画像データを加算し、これらの平均値を算出して輝度データYとする。尚、この場合の輝度データYは、本来の輝度データに一致するものではないが、所定の規格に伴う割合に近い割合で各色成分が合成されているため、実用上の問題はない。
【0026】
色分離回路19は、ラッチ19a、減算器19b、セレクタ19c及び色分離部19dからなる。ラッチ19aは、A/D変換回路16から出力される画像データY0(n)を取り込み、この画像データY0(n)を1画素に対応する期間でラッチして画像データY0(n-1)を出力する。減算器19bは、A/D変換回路16から出力される画像データY0(n)及びラッチ部19aからの画像データY0(n-1)を取り込み、画像データY0(n)から画像データY0(n-1)を減算して画像データY1(n)として出力する。この減算器19bにおいては、A/D変換回路16から出力される画像データY0(n)が複数画素分の画像情報が合成されたデータを含んでいるため、この複数画素分の画像情報を有するデータから一方の画素に対応する画像データを差し引くことで、他方の画素に対応する画像データを生成するようにしている。例えば、複数画素分の画像データがR成分を示す画像情報とG成分を示す画像情報から生成されていた場合、減算器19bでは、このデータからG成分を示す画像データを減算してR成分の画像情報に対応する画像データを生成する。
【0027】
セレクタ19cは、減算器19bから出力される画像データY1(n)及びA/D変換回路16から出力される画像データY0(n)を取り込み、何れか一方を選択して画像データY’1(n)として出力する。このセレクタ19cでは、A/D変換回路16から出力される画像データY0(n)が複数画素分の画像データと1画素分の画像データとを交互に繰り返しているため、A/D変換回路16から複数画素分の画像データが出力されるとき、減算器19bからの出力を選択し、逆に、1画素分の画像データが出力されるとき、A/D変換回路16からの出力を選択するようにしている。色分離部19dは、セレクタ19cから出力される画像データY’1(n)を取り込み、この画像データY’1(n)からRGB各色の画像情報を示す画像データを分離して色成分データR(n)、G(n)、B(n)を生成し、それぞれを個別に出力する。この色分離部19dには、ラインメモリが内蔵されており、例えば、R成分及びG成分の画像情報を含むラインの画像信号Y0(n)がラッチ19aに取り込まれるとき、ラインメモリに格納される別のラインの画像情報に基づいて取り込まれたラインには存在しないB成分の画像情報を補間するようにしている。
【0028】
色データ生成回路21は、色分離回路19から出力される各色成分データR(n)、B(n)、G(n)を取り込むと共に、輝度データ生成回路18から輝度データYを取り込み、色差信号U、Vを生成する。色データ生成回路21では、輝度データYを色成分データB(n)から差し引くことによって色差信号Uを生成し、輝度データYを色成分データR(n)から差し引くことによって色差信号Vを生成する。尚、色データ生成回路21においては、生成した色差信号U、Vだけでなく、色分離回路19から取り込んだ各色成分データR( n)、B(n)、G(n)も色差信号U、Vと同時に出力される。セレクタ22は、輝度データ生成回路18及び色データ生成回路21から出力される各信号を取り込み、これらを受け手側からの要望に応じて選択的に出力する。
【0029】
また、デジタル信号処理回路17には、上述の輝度データ生成回路18〜セレクタ22に加え、露光制御回路やホワイトバランス制御回路(図示せず)が設けられる。例えば、露光制御回路においては、固体撮像素子11の露光状態に応じて情報電荷の蓄積時間の伸縮制御を行うと共に、分周回路13における分周処理の切換も行う。一方、ホワイトバランス制御回路においては、各色成分データに対してそれぞれ固有のゲイン係数を乗算して互いのバランスを調整し、再生画像の色再現性を向上させている。通常、ホワイトバランス制御においては、1画面乃至複数画面単位で各色成分データを積分し、これら各色成分データの積分値がそれぞれ等しくなるようにフィードバック制御がかけられる。
【0030】
続いて、図2乃至図5を参照して図1の動作を説明する。図2は、固体撮像素子11の動作を示すタイミング図である。尚、この図において、フレーム転送クロックφf、ライン送りクロックφv及び水平転送クロックφhは、それぞれ多相のクロックパルスであるが、ここでは、多相のうちの1つを代表クロックパルスとして示す。
【0031】
排出クロックφbは、例えば、固体撮像素子11が縦型オーバーフロードレイン構造を有する場合、基板側の電位を一時的に高電位側へ立ち上げ、撮像部11iに蓄積される情報電荷を基板側に排出する。フレーム転送クロックφfは、垂直走査期間1Vのブランキング期間でクロックキングするように生成され、撮像部11iに蓄積される1画面分の情報電荷を蓄積部11vへ高速で出力する。固体撮像素子11では、前述の排出クロックφbが立ち上げられてから、このフレーム転送クロックφfのクロックキングが開始されるまでの期間Lが、撮像部11iにおける情報電荷の蓄積期間となる。
【0032】
ライン転送クロックφvは、フレーム転送クロックφfに対応する期間でフレーム転送クロックφfと同じ周期でクロッキングされ、撮像部11iから高速で出力された1画面分の情報電荷を同じ速度で蓄積部11vに順次取り込む。また、ライン転送クロックφvは、撮像部11iから情報電荷を取り込む期間を除いた期間で、水平同期信号HTに従う周期でクロッキングされ、蓄積部11vに蓄積された情報電荷を1水平走査期間毎に順次1水平ライン単位で水平転送部11hへ出力する。水平転送クロックφhは、1水平走査期間内でクロッキングするように生成され、1水平期間内で1水平ライン分の情報電荷を順次1画素単位で出力部11dへ出力する。
【0033】
図3は、出力部11dにおけるリセット動作、サンプルホールド回路15aにおけるサンプリング動作及びA/D変換回路16における動作を示すタイミング図である。リセットクロックφrは、水平転送部11hから出力される情報電荷に応じて充放電を繰り返す出力部11dの出力をリセットする。このリセットクロックφrは、通常、水平転送クロックφhと一致する周期に設定される。このため、出力部11dにおいては、1画素分の情報電荷を容量に蓄積する毎にリセット動作が行われる。
【0034】
分周リセットクロックφr’は、出力部11dのリセット動作を間欠的にし、出力部11dに複数画素分の情報電荷を蓄積させる。このため、分周リセットクロックφf’は、出力部11dのリセット動作を以下のように行う。例えば、水平転送部11hに受光画素の奇数行から得られる情報電荷、即ち、G成分、R成分を示す情報電荷が交互に蓄積されていた場合、出力部11dには、先ず、水平転送クロックφhに応答して1画素分の情報電荷(G成分を示す情報電荷)が容量に蓄積される。これに応答して、出力部11dの出力側からは、G成分を示す1画素分の情報電荷の電荷量に応じた電圧値(画像信号Y0(t))が出力される。続いて、次の1画素分の情報電荷、(R成分を示す情報電荷)が水平転送部11hから出力部11dへ転送され、出力部11dの容量には、2画素分の情報電荷が蓄積されることになる。これにより、出力部11dの出力側からは、1画素分の情報電荷量(G成分を示す情報電荷の電荷量)に応じた電圧値が出力されるのに連続して2画素分の情報電荷量(G成分+R成分の情報電荷の電荷量)に応じた電圧値が出力される。そして、2画素分に対応する電圧値が出力された後に分周クロックφr’によってリセット動作が行われ、出力部11dの出力側の電位がリセットレベルにリセットされる。
【0035】
このような分周リセットクロックφr’による分周動作は、情報電荷が対応付けられる色成分と無関係に行われるのではなく、G成分に対応付けられる情報電荷が1画素分に対応するように行われるのが望ましい。これは、G成分を示す情報の比重がR、B成分を示す情報に比べて高い方が、輝度データYを生成する過程において、所定の規格に伴う割合に近い割合で各色成分を合成できるからである。したがって、分周リセットクロックφr’は、水平転送部11hに奇数行の情報電荷が蓄積される場合と偶数行の情報電荷が蓄積される場合とで、立ち上がりタイミングが水平転送クロックφhの1周期分だけずらされる。この結果、情報電荷は、図4に示すような組み合わせで合成される。このように分周リセットクロックφr’は、奇数行及び偶数行の何れの場合であっても、G成分を示す情報電荷を1画素分が蓄積される期間に対応付け、常に1画素単位で取り出されるようにしている。
【0036】
サンプリングクロックφsは、水平転送クロックφhと同じ周期で生成され、1画素分の情報電荷量に応じた電圧値と2画素分の情報電荷量に応じた電圧値とを繰り返す出力部11dの出力を1画素単位でサンプリングする。この結果、水平転送部11hに奇数行が蓄積されていた場合、サンプルホールド回路15aからは、G成分の情報電荷量に応じた信号とR成分+G成分の情報電荷量に応じた信号とが交互に画像信号Y1(t)として出力される。逆に、水平転送部11hに偶数行が蓄積されていた場合、G成分の情報電荷量に応じた信号とB成分+G成分の情報電荷量に応じた信号とが交互に出力される。
【0037】
A/D変換回路16に供給されるA/D変換用のサンプリングクロックDCKは、サンプリングクロックφsと同様に、水平転送クロックφhと同一の周期に設定される。このため、A/D変換回路16からは、奇数行に対して、G成分の画像情報を有するデータとR成分+G成分の2画素分の画像情報を有するデータとが繰り返し出力される。一方、偶数行に対しては、G成分の画像情報を有するデータとG成分+B成分の2画素分の画像情報を有するデータとが繰り返し出力される。
【0038】
図5は、色分離回路19の動作を説明するタイミング図である。A/D変換回路16から出力される画像信号Y0(n)は、色成分Gに対応するj番目の画素の画像情報を示すデータG(j)とj+1番目のR成分を示す画素の画像情報R(j+1)がj番目の画素の画像情報に合成された画像データG(j)+R(j+1)とを奇数行で交互に繰り返す。偶数行でも同様に、色成分Gに対応するj番目の画素の画像情報を示すデータG(j)とj+1番目の画素の画像情報がj番目の画素に合成された画像データG(j )+B(j+1)とを交互に繰り返す。ラッチ部19bから出力される画像データY0(n-1)は、画像データY0(n)に対して1画素周期分遅れたタイミングで複数画素分のデータと1画素分のデータとを繰り返す。例えば、画像データY0(n)としてデータG(j)が出力されているとき、画像データY0(n-1)は、j−2番目及びj−1番目の画素が合成されたG(j-2)+R(j-1)となる。
【0039】
減算器19cから出力される画像データY1(n)は、画像データY0(n)から画像データY0(n-1)を減算して得られるデータであり、1画素周期おきに1画素分の画像情報を示すデータとなる。例えば、画像データY0(n)としてG(j)+R(j+1)の画素を合成したデータが出力される場合、ラッチ部19aから画像データY(n-1)としてG(j)の画素のデータが出力されるため、画像データY1(n)は、G(j)+R(j+1)からG(j)を減算したR(j+1)となり、R成分を示す1画素分のデータとなる。これとは別に、画像データY0(n)としてG(j+2)の画素のデータが出力される場合、ラッチ部19aから画像データY(n-1)としてG(j)+R(j+1)のデータが出力されるため、画像データY1(n)は、G(j+2)からG(j)+R(j+1)を減算したG(j+2)−(G(j)+R(j+1))となり、色情報が混合されたデータとなる。
【0040】
セレクタ19cから出力される画像データY’1(n)は、画像データY0(n)及び画像データY1(n)のうちから1画素分の情報を示すデータが選択的に取り出され、それぞれが単色の色情報を示すデータとなる。即ち、画像データY0(n)及び画像データY1(n)が1画素周期おきに1画素分の画像情報を示すデータになると共に、これら2つのデータY0(n)、Y1(n)が1画素分のデータを出力するタイミングが互いに異なるため、これら2つのデータをセレクタ19cで交互に選択することで、全てのデータにおいて、正しい色情報を得ることができる。選択信号CSは、セレクタ19cの選択状態を決定する信号である。この選択信号CSは、1画素周期で論理を反転させ、これを受けるセレクタ19cでは、例えば、選択CSがHレベルであった場合、画像データY1(n)側を選択し、Lレベルであった場合、画像データY0(n)側を選択する。
【0041】
このように、色分離回路19においては、合成された画像データから1画素分の画像データを差し引くと共に、この減算して得られたデータ及びA/D変換回路16側から直接取り込まれたデータの何れかを選択的に取り出すことで、全てのデータにおいて、正しい色情報を得ることができる。そして、取り出されたデータを用いて色データが生成されるため、互いに異なる色成分を示す情報電荷を合成した場合であっても、正しく色を再現することができる。
【0042】
以上、図1乃至図5を参照しつつ本願発明の実施形態を説明した。本願発明によれば、複数画素分の合成データを用いて輝度データを生成すると共に、複数画素分の合成データから1画素分の画像データを減算して得られるデータを用いて色データを生成するようにしている。このため、輝度データの生成においては、合成された画像データを用いることで、輝度情報の不足分を補うことができ、色データの生成においては、減算によって得られる1画素分のデータを用いることで、正しい色情報を得ることができる。これにより、モザイク型のカラーフィルタが装着された固体撮像素子を用いた撮像装置において、色再現性を損なうことなく、感度の向上を図ることができる。また、本願発明では、固体撮像素子11自体のデバイス構造の変更を伴うことなく、僅かな回路構成を加えるのみである。このため、コストの増大を防止することができ、低価格帯での提供に有効となる。
【0043】
尚、本実施形態においては、フレームトランスファ型の固体撮像素子を用いる撮像装置を例示したが、本願発明は、これに限られるものではない。例えば、インターライン型やフレームインターライン型の固体撮像素子を用いた撮像装置であっても十分に適用することが可能である。
【0044】
【発明の効果】
本願発明によれば、モザイク型のカラーフィルタが装着された固体撮像素子を用いた撮像装置でおいて、コストの増大を防止しつつ感度の向上を図ることができる。
【図面の簡単な説明】
【図1】本願発明の実施形態の概略構成を示すブロック図である。
【図2】固体撮像素子11の垂直走査及び水平走査の動作を示すタイミング図である。
【図3】図1の動作を示すタイミング図である。
【図4】合成処理の組み合わせを説明する図である。
【図5】色分離回路19の動作を示すタイミング図である。
【図6】従来の撮像装置の概略構成を示すブロック図である。
【図7】モザイク型のカラーフィルタの構成を示す図である。
【符号の説明】
1、11:固体撮像素子
2、12:CCDドライバ
3、15:アナログ信号処理回路
4、16:A/D変換回路
5、17:デジタル信号処理回路
6、14:タイミング制御回路
13:分周回路
15a:サンプルホールド回路
18:輝度データ生成回路
19:色分離回路
19a:ラッチ
19b:減算器
19c:セレクタ
19d:色分離部
21:色データ生成回路
22:セレクタ
Claims (4)
- 行列配置される複数の受光画素にカラーフィルタが装着され、前記複数の受光画素の各列に垂直転送部が接続されると共に、この垂直転送部の各出力が水平転送部の各ビットに接続され、更に、この水平転送部の出力側に出力部が配置される固体撮像素子と、前記複数の受光画素で蓄積した情報電荷を前記垂直転送部に取り込んで前記水平転送部側へ転送した後、前記水平転送部で前記出力部側へ転送し、前記出力部から蓄積電荷量に応じた出力を得る駆動回路と、前記出力部からの出力をサンプリングして画像信号を取り出す検出回路と、前記検出回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路と、を備え、前記駆動回路は、前記出力部に複数画素分の情報電荷を蓄積して前記出力部から合成出力を取り出し、前記検出回路は、前記合成出力を1画素分及び複数画像分の情報電荷量に対応する画像信号を別々にサンプリングして1画素分に対応する第1の画像信号及び複数画素分に対応する第2の画像信号を取り出し、前記信号処理回路は、前記第2の画像信号を用いて輝度信号を生成すると共に、前記第2の画像信号から第1の画像信号を減算して得られる第3の画像信号を用いて色信号を生成することを特徴とする撮像装置。
- 請求項1に記載の撮像装置において、前記信号処理回路は、前記第2の画像信号から前記第1の減算して前記第3の画像信号を生成すると共に、第1及び第3の画像信号から色成分信号を生成する色分離回路と、前記色分離回路から出力される色成分信号を取り込んで前記色信号を生成する色信号生成回路と、前記第1及び第2の画像信号を取り込んで前記輝度信号を生成する輝度信号生成回路と、を備えることを特徴とする撮像装置。
- 請求項2に記載の撮像装置において、前記色分離回路は、前記検出回路から出力される第1、又は、第2の画像信号の一方を1画素単位でラッチするラッチ部と、前記第1、又は、第2の画像信号の他方から前記ラッチ部の出力を減算する減算部と、前記減算部の出力、又は、前記検出回路からの出力の何れか一方を選択し、前記第3の画像信号として出力する選択部と、を含むことを特徴とする撮像装置。
- 請求項1記載の撮像装置において、前記駆動回路は、前記出力部におけるリセットタイミングを、前記複数の受光画素の偶数行と奇数行に対して前記水平転送部における転送動作の1周期分ずつずらすことを特徴とする撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002078430A JP4118068B2 (ja) | 2002-03-20 | 2002-03-20 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002078430A JP4118068B2 (ja) | 2002-03-20 | 2002-03-20 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003283928A JP2003283928A (ja) | 2003-10-03 |
JP4118068B2 true JP4118068B2 (ja) | 2008-07-16 |
Family
ID=29228378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002078430A Expired - Fee Related JP4118068B2 (ja) | 2002-03-20 | 2002-03-20 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4118068B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053907A (ja) * | 2006-08-23 | 2008-03-06 | Biitekku:Kk | 固体撮像装置の低雑音信号生成方法 |
-
2002
- 2002-03-20 JP JP2002078430A patent/JP4118068B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003283928A (ja) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4831453A (en) | Solid-state imaging device having high-speed shutter function and method of realizing high-speed function in solid-state imaging device | |
US6118481A (en) | Solid state image pick-up device and image pick-up apparatus | |
KR100525690B1 (ko) | 촬상 장치 | |
JP2000152255A (ja) | 固体撮像装置および信号読出し方法 | |
JP4078741B2 (ja) | 固体撮像装置およびその駆動方法並びにカメラシステム | |
US6545713B1 (en) | Solid-state image pickup apparatus | |
JPH10200908A (ja) | 固体撮像装置 | |
JP4118068B2 (ja) | 撮像装置 | |
JP3162206B2 (ja) | システムクロック可変形ディジタル電子スチルカメラ | |
JP3970069B2 (ja) | 撮像装置 | |
JP3970068B2 (ja) | 撮像装置 | |
JP3485745B2 (ja) | 固体撮像装置 | |
JP3244444B2 (ja) | 固体撮像装置 | |
JP3485746B2 (ja) | 固体撮像装置 | |
JP2001145025A (ja) | 固体撮像装置およびその駆動方法 | |
JP2966740B2 (ja) | 固体撮像素子及びその駆動方法 | |
JP3392607B2 (ja) | 固体撮像素子の駆動方法 | |
JP3849230B2 (ja) | 信号処理装置 | |
JP2931531B2 (ja) | 固体撮像装置 | |
JP3515191B2 (ja) | 固体撮像素子の駆動方法 | |
JP2000013686A (ja) | 撮像装置 | |
JPH0918888A (ja) | リニアセンサカメラを用いた撮像装置 | |
JP3239029B2 (ja) | 固体撮像装置 | |
JP2000224493A (ja) | 固体撮像装置 | |
JP2000295531A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080422 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |