JP3970069B2 - 撮像装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本願発明は、カラーフィルタが装着された固体撮像素子を用いてカラー撮像を行う撮像装置に関する。
【０００２】
【従来の技術】
従来より、撮像デバイスにＣＣＤ(Charge Coupled Device：電荷結合素子)イメージセンサを用いた撮像装置としてデジタルカメラが知られている。このようなデジタルカメラには、一般にモニタモードと称される撮像モードが設定される。このモニタモードとは、表示画面上に表示される画像を見ながら被写体を定めるためのモードで、被写体写真としてメモリに記録する静止画像を撮像する場合と比べて、さほど高い解像度が望まれるわけではない。また、近年においては、デジタルカメラを、例えば、携帯電話機に搭載し、携行先で簡易なデジタルカメラとして扱うことができるものが普及している。このようなデジタルカメラでは、通常のデジタルカメラよりも表示画面が比較的小さいことに起因し、通常のデジタルカメラのモニタモードよりも解像度が重視されない。このようなデジタルカメラでは、むしろ、小型であって、且つ、安価であることへの要望が強い。
【０００３】
図６は、従来の撮像装置の概略構成を示すブロック構成図である。ここに示す撮像装置は、ＣＣＤイメージセンサ（固体撮像素子）１、ＣＣＤドライバ回路２、タイミング制御回路３、アナログ信号処理回路４、Ａ／Ｄ変換回路５及びデジタル信号処理回路６から構成される。
【０００４】
固体撮像素子１は、行列配置される複数の受光画素を有する受光領域を備えており、この受光面に入射される光を各受光画素で受けて光電変換によって情報電荷を発生する。固体撮像素子１では、この情報電荷を蓄積期間で各受光画素に蓄積し、その後、複数のシフトレジスタを介して順次転送する。そして、転送経路の最終段に設けられる出力部によって電圧値に変換し、画像信号Ｙ0(t)として出力する。このように、蓄積した情報電荷を順次転送して画像信号を出力する固体撮像素子には、転送方式の異なる幾つかのタイプがある。これらのタイプとして、撮像部で蓄積した情報電荷を蓄積部へ一括的に転送するフレームトランスファ型、受光画素の各列の間に配置される垂直転送部へ情報電荷を転送するインターライン型、フレームトランスファ型及びインターライン型の両者の特徴を合わせ持つフレームインターライン型がある。
【０００５】
ＣＣＤドライバ回路２は、後述するタイミング制御回路３から供給される垂直同期信号ＶＴ及び水平同期信号ＨＴに同期する複数のクロックパルスを生成する。そして、生成した複数のクロックパルスを固体撮像素子１に供給し、固体撮像素子１を駆動して複数の受光画素に蓄積された情報電荷を順次転送させる。
【０００６】
アナログ信号処理回路３は、固体撮像素子１から出力される画像信号Ｙ0(t)に対してＣＤＳ(Correlated Double Sampling：相関二重サンプリング）やＡＧＣ(Automatic Gain Control：自動利得制御）等のアナログ信号処理を施して画像信号Ｙ1(t)を生成する。Ａ／Ｄ変換回路４は、固体撮像素子１の動作タイミングに同期して画像信号Ｙ1(t)を規格化し、デジタル信号に変換して画像データＹ0(n)として出力する。
【０００７】
デジタル信号処理回路５は、Ａ／Ｄ変換回路４から出力される画像データＹ0(n)に対して色分離及びマトリクス演算等のデジタル信号処理を施し、輝度データ及び色差データを含む画像データＹ1(n)を生成する。
【０００８】
タイミング制御回路６は、基準クロックＣＫをカウントして垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、固体撮像素子１の垂直走査及び水平走査の期間を決定する。例えば、ＮＴＳＣ方式に従う場合、信号処理の過程で用いられる色副搬送波の周波数３．５８ＭＨｚの４倍の周波数の基準クロックＣＫを１／９１０に分周して水平同期信号ＨＴを生成する。更に、この水平同期信号ＨＴを２／５２５に分周して垂直同期信号ＶＴを生成する。
【０００９】
このように固体撮像素子から出力される画像信号に対して各種の信号処理を施して画像データを得る撮像装置においては、被写体の照度に応じて情報電荷の蓄積期間を調整する所謂露光制御が行われる。この露光制御の手段としては、測光センサで測定された照度に応じて蓄積期間の伸縮制御を行うもの、或いは、以前からの画像情報の積分値を参照して蓄積期間の伸縮制御を行うものがある。例えば、後者の場合にあっては、画像データの積分値が適正範囲を超えると固体撮像素子１の蓄積時間を短くし、逆に、積分値が適正範囲を下回ると蓄積時間を長くするようにフィードバック制御を行う。これにより、固体撮像素子１の照度範囲が拡大され、被写体の照度に応じた適切な画像情報を得ることができる。そして、上述の露光制御手段を用いても露光不足が解消できない場合に更に照度範囲を拡大する手段として、各受光画素で得られた情報電荷を合成するものがある。これは、被写体の照度が低くて十分な情報電荷が得られなかった場合、近傍の情報電荷同士を混合して複数画素分の合成信号を取り出し、これによって画像情報の不足分を補うものである。このような手段によれば、暗い被写体に対しても露光不足となることなく十分なレベルの画像情報を得ることが出来る。
【００１０】
【発明が解決しようとする課題】
上述のような撮像装置においては、カラー撮像を行う場合、固体撮像素子の受光面にカラーフィルタが装着される。このカラーフィルタは、三原色或いはその補色のそれぞれが所定の順序で規則的に配置され、その各セグメントが固体撮像素子の各受光画素に割り当てられる。例えば、モザイク型のカラーフィルタの場合、図７に示すように、奇数行のセグメントに緑（Ｇ）及び赤（Ｒ）が交互に配置され、偶数行のセグメントにＧ及び青（Ｂ）が配置される。このようなカラーフィルタは、隣接する２つのセグメントが互いに異なる色に対応するため、情報電荷を合成すると色再現性において不都合が生じ得る。この問題を解決するものとしての撮像装置が、本出願人によって特開平８−１５４２５３に提案されている。これは、垂直転送部の奇数列と偶数列とでビット数に差を設け、受光画素の奇数列で得られた情報電荷と偶数列で得られた情報電荷を交互に出力して水平転送部で同じ色成分に対応する情報電荷が連続するようにしたものである。しかしながら、このような撮像装置においては、固体撮像素子のデバイス構造の変更が必要であり、これに伴う製造コストの増大を避けることができないという問題があった。特に、比較的小さな表示画面に表示するための映像を撮像する撮像装置のような、さほどの解像度を必要とせずに低価格帯での提供を目的とするものには全くの不向きであった。
【００１１】
そこで、本願発明は、コストの増大を防止しつつモザイク型のカラーフィルタを用いたカラー撮像であっても感度の向上を図ることのできる撮像装置の提供を目的とする。
【００１２】
【課題を解決するための手段】
本願発明は、上述の課題に鑑みなされたものであり、その特徴とするところは、行列配置される複数の受光画素にカラーフィルタが装着され、前記複数の受光画素の各列に垂直転送部が接続されると共に、この垂直転送部の各出力が水平転送部の各ビットに接続され、更に、この水平転送部の出力側に出力部が接続される固体撮像素子と、前記複数の受光画素で蓄積した情報電荷を前記垂直転送部に取り込んで前記水平転送部側へ転送した後、前記水平転送部で前記出力部側へ転送し、前記出力部から蓄積電荷量に応じた出力を得る駆動回路と、前記出力部からの出力をサンプリングして画像信号を取り出す検出回路と、前記検出回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路と、を備え、前記駆動回路は、前記出力部に複数画素分の情報電荷を蓄積して合成画像信号を取り出し、前記検出回路は、前記合成画像信号を１画素分及び複数画素分の情報電荷量に対応する画像信号を別々にサンプリングして、第１の色成分を示す第１の画像信号、第１及び第２の色成分が合成された第２の画像信号、第１及び第３の色成分が合成された第３の画像信号を独立して取り出し、前記信号処理回路は、前記第２及び第３の画像信号から前記第２及び第３の色成分を近似的に表す第２及び第３の色成分信号を生成することにある。
【００１３】
【発明の実施の形態】
図１は、本願発明の撮像装置の概略構成を示すブロック構成図である。ここに示す撮像装置は、固体撮像素子１１、ＣＣＤドライバ回路１２、分周回路１３、タイミング制御回路１４、アナログ信号処理回路１５、Ａ／Ｄ変換回路１６及びデジタル信号処理回路１７で構成される。
【００１４】
固体撮像素子１１は、例えば、フレームトランスファ型であり、撮像部１１ｉ、蓄積部１１ｓ、水平転送部１１ｈ及び出力部１１ｄからなる。撮像部１１ｉは、複数の垂直シフトレジスタから構成され、これら垂直シフトレジスタの各ビットが各受光画素を形成しており、複数の受光画素が行列配置された状態となっている。この撮像部１１ｉの表面には、カラー撮像ためのカラーフィルタが装着され、このカラーフィルタの各セグメントが複数の受光画素のそれぞれに対応付けられる。例えば、このカラーフィルタが図７に示すようなモザイク型のカラーフィルタであった場合、行列配置される複数の受光画素の奇数行で緑（Ｇ）、赤（Ｒ）が交互に対応付けられ、偶数行で青（Ｂ）、緑（Ｇ）が交互に対応付けられる。また、撮像部１１ｉには、複数の垂直シフトレジスタの一部の列が遮光されて所謂ＯＰＢ(Optical Black)領域と称される領域に設定され、この領域で得られた情報電荷に基づいて画像情報の黒レベルが決定される。
【００１５】
蓄積部１１ｓは、撮像部１１ｉを構成する複数の垂直シフトレジスタに連続する複数の垂直シフトレジスタから構成され、撮像部１１ｉを構成する複数の垂直シフトレジスタのビット数と同一のビット数に設定される。水平転送部１１ｈは、蓄積部１１ｓの出力側に配置される単一の水平シフトレジスタからなり、蓄積部１１ｓを構成する複数の垂直シフトレジスタの各出力が各ビットに対応付けられるように接続される。出力部１１ｄは、水平転送部１１ｈの出力側に配置され、水転送部１１ｈから出力される情報電荷を取り込む容量を備えて構成される。この出力部１１ｄは、容量に取り込んだ情報電荷をその電荷量に応じて逐次電圧値に変換し、画像信号Ｙ0(t)として出力する。
【００１６】
これらの構成を有するフレームトランスファ型の固体撮像素子１１には、横型オーバーフロードレイン(LOD：Lateral Overflow Drain)構造や縦型オーバーフロードレイン(VOD：Vertical Overflow Drain)構造のものがある。これらは、何れのタイプであっても、撮像部１１ｉに蓄積した情報電荷の排出が可能となっており、この情報電荷の排出によって、撮像部１１ｉにおける情報電荷の蓄積状態がリセットされる。
【００１７】
ＣＣＤドライバ回路１２は、Ｂ−クロック発生部１２ｂ、Ｆ−クロック発生部１２ｆ、Ｖ−クロック発生部１２ｖ、Ｈ−クロック発生部１２ｈ、Ｒ−クロック発生部１２ｒ及びＳ−クロック発生部１２ｓから構成され、各クロック発生部で発生するクロックパルスを固体撮像素子１１に供給する。
【００１８】
Ｂ−クロック発生部１２ｂは、タイミング制御回路１４から供給される排出タイミング信号ＢＴに応答して排出クロックφｂを生成する。このＢ−クロック発生部１２ｂで生成される排出クロックφｂは、固体撮像素子１１が横型オーバーフロードレイン構造を有する場合、オーバーフロードレイン領域へ印加され、一方、縦型オーバーフロードレイン構造を有する場合、固体撮像素子１１の基板側へ印加される。
【００１９】
Ｆ−クロック発生部１２ｆは、タイミング制御回路１３から供給されるフレームシフトタイミング信号ＦＴに応答して、例えば、４相のフレーム転送クロックφｆを生成し、撮像部１１ｉへ印加する。Ｖ−クロック発生部１２ｖは、タイミング制御回路１３から供給される垂直同期信号ＶＴ及び水平同期信号ＨＴに応答して、例えば、４相のライン転送クロックφｖを生成し、蓄積部１１ｖへ印加する。Ｈ−クロック発生部１２ｈは、タイミング制御回路１３から供給される水平同期信号ＨＴに応答して、例えば、２相の水平転送クロックφｈを生成し、水平転送部１１ｈへ印加する。Ｒ−クロック発生部１２ｒは、Ｈ−クロック発生部１２ｈに同期するリセットクロックφｒを生成し、分周回路１３を介して出力部１１ｄへ印加する。Ｓ−クロック発生部１２ｓは、水平転送クロックφｈに基づいてサンプリングクロックφｓを生成し、サンプリングホールド回路１５ａへ印加する。
【００２０】
分周回路１３は、Ｒ−クロック発生部１２ｒから出力されるリセットクロックφｒを取り込み、このリセットクロックφｒを必要に応じて分周して分周リセットクロックφｒ’を生成する。この分周回路１３は、出力部１１ｄのリセット動作を間欠的にするための回路であり、出力部１１ｄの容量に複数画素分の情報電荷を蓄積させる。このため、例えば、リセットクロックφｒを１／２に分周して出力部１１ｄのリセット動作の周期を２倍に設定した場合、出力部１１ｄには、１画素分の情報電荷が蓄積されるのに連続して２画素分の情報電荷が蓄積される。このため、出力部１１ｄの出力側からは、１画素分の情報電荷量に応じた電圧値と２画素分の情報電荷量に応じた電圧値とが交互に出力される。尚、分周回路１３における分周動作の切り換えは、固体撮像素子１１の露光状態に応じて選択的に行われる。即ち、撮像部１１ｉにおいて、十分な露光が得られる場合、分周動作は行われず、Ｒ−クロック発生部１２ｒから出力されたリセットクロックφｒがそのまま出力部１１ｄへ印加される。逆に、露光不足となると、分周動作が行われ、上述したような情報電荷の合成処理が行われる。
【００２１】
タイミング制御回路１４は、基準クロックＣＫをカウントする複数のカウンタから構成され、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成すると共に、フレームタイミング信号ＦＴを生成する。更に、タイミング制御回路１４は、測光センサで測定された照度、或いは、デジタル信号処理回路１７で得られる画像データの積分値から算出された値を基に排出タイミング信号ＢＴを生成する。これら垂直同期信号ＶＴ、水平同期信号ＨＴ、フレームタイミング信号ＦＴ及び排出クロックφｂは、駆動回路１２に供給される。また、タイミング制御回路１４では、駆動回路１２以外のアナログ信号処理回路１５、Ａ／Ｄ変換回路１６及びデジタル信号処理回路１７へ制御信号を供給しており、これらの回路で動作タイミングの整合が図られるようにしている。
【００２２】
アナログ信号処理回路１５は、サンプルホールド回路１５ａを含んで構成され、固体撮像素子１１から出力される画像信号Ｙ1(t)に対してＣＤＳやＡＧＣ等のアナログ信号処理を施す。サンプルホールド回路１５ａは、Ｓ−クロック発生部１２ｓから印加されるサンプリングクロックφｓに従う周期で画像信号Ｙ1(t)をサンプリングし、リセットレベルと信号レベルを繰り返す画像信号Ｙ1(t)から信号レベルのみを示す画像信号Ｙ2(t)を取り出す。このサンプルホールド回路１５ａに印加されるサンプリングクロックφｓは、水平転送クロックφｈと同じ周期に設定され、出力部１１ｄに複数画素分の情報電荷が蓄積される過程で、１画素分の情報電荷量に対応する画像信号Ｙ2(t)と複数画素分の情報電荷量に対応する画像信号Ｙ2(t)を別々に取り出す。
【００２３】
Ａ／Ｄ変換回路１６は、アナログ信号処理回路１５から出力される画像信号Ｙ2(t)を取り込み、デジタル信号に変換して画像データＹ0(n)として出力する。このとき、Ａ／Ｄ変換回路１６では、タイミング制御回路１４から供給されるＡ／Ｄ変換用のサンプリングクロックＤＣＫに従って画像信号Ｙ2(t)を規格化する。このＡ／Ｄ変換回路１６に印加されるサンプリングクロックＤＣＫにおいては、サンプリングクロックφｓと同様に、水平転送クロックφｈと同一の周期に設定される。このため、Ａ／Ｄ変換回路１６からは、１画素分の画像情報を有するデータと複数画素分の画像情報とを有するデータとが交互に出力される。
【００２４】
デジタル信号処理回路１７は、輝度データ生成回路１７ａ、色分離回路１７ｂ、色データ生成回路１７ｃ及びセレクタ１７ｄを含んで構成される。輝度データ生成回路１７ａは、Ａ／Ｄ変換回路１６から出力される画像データＹ0(n)を取り込んでラインメモリに複数ライン分のデータを格納し、これらのデータに対して所定の演算処理を施して輝度データＹを生成する。この輝度データ生成回路１７ａでは、例えば、奇数行目のｎ（ｎは整数）番目のデータ、ｎ＋１番目のデータ、偶数行目のｎ番目のデータ及びｎ＋１番目のデータの対象画素を含む４画素分の画像データを加算し、これらの平均値を算出して輝度データＹとする。尚、この場合の輝度データＹは、本来の輝度データに一致するものではないが、所定の規格に伴う割合に近い割合で各色成分が合成されているため、実用上の問題は有しない。
【００２５】
色分離回路１７ｂは、Ａ／Ｄ変換回路１６から出力される画像データＹ0(n)を取り込んで、この画像データＹ0(n)からＲＧＢ各色の色成分データＲ’(n)、Ｂ’(n)、Ｇ(n)を分離して出力する。この色分離回路１７ｂにおいては、Ａ／Ｄ変換回路１６から出力される画像データＹ0(n)が１画素分の画像情報を有するデータと複数画素分の画像情報が合成されたデータとを交互に繰り返しているため、複数画素分の画像情報を有するデータを１画素分の画像データに近似して扱う。尚、この色分離回路１７ｂでは、輝度データ生成回路１７ａと同様に、ラインメモリが内蔵されており、例えば、Ｒ成分＋Ｇ成分の画像情報を含むラインの画像信号Ｙ0(n)が取り込まれるとき、ラインメモリに格納される別のラインの画像情報に基づき、取り込まれたラインには存在しないＢ成分＋Ｇ成分の画像情報を補間するようにしている。
【００２６】
色データ生成回路１７ｃは、色分離回路１７ｂから出力される各色成分データＲ’(n)、Ｂ’(n)、Ｇ(n)を取り込むと共に、輝度データ生成回路１７ａから輝度データＹを取り込み、色差信号Ｕ、Ｖを生成する。色データ生成回路１７ｃでは、輝度データＹを色成分データＢ’(n)から差し引くことによって色差信号Ｕを生成し、輝度データＹを色成分データＲ’(n)から差し引くことによって色差信号Ｖを生成する。尚、色データ生成回路１７ｃにおいては、生成した色差信号Ｕ、Ｖだけでなく、色分離回路１７ｂから取り込んだ各色成分データＲ’(n)、Ｂ’(n)、Ｇ(n)も色差信号Ｕ、Ｖと同時に出力される。セレクタ１７ｄは、輝度データ生成回路１７ａ及び色データ生成回路１７ｃから出力される各信号を取り込み、これらを受け手側からの要望に応じて選択的に出力する。
【００２７】
また、デジタル信号処理回路１７ｂには、上述の輝度データ生成回路１７ａ〜セレクタ１７ｄに加え、露光制御回路やホワイトバランス制御回路（図示せず）が設けられる。例えば、露光制御回路においては、固体撮像素子１１の露光状態に応じて情報電荷の蓄積時間の伸縮制御を行うと共に、分周回路１４における分周処理の切換も行う。一方、ホワイトバランス制御回路においては、各色成分データに対してそれぞれ固有のゲイン係数を乗算して互いのバランスを調整し、再生画像の色再現性を向上させている。通常、ホワイトバランス制御においては、１画面乃至複数画面単位で各色成分データを積分し、これら積分値のそれぞれが等しくなるようにフィードバック制御がかけられる。尚、ホワイトバランス制御では、上述の色分離回路１７ｂによって生成された色成分データＲ’(n)、Ｂ’(n)、Ｇ(n)が用いられる。
【００２８】
続いて、図２乃至図５を参照して図１の動作を説明する。図２は、固体撮像素子１１の動作を示すタイミング図である。尚、この図において、フレーム転送クロックφｆ、ライン送りクロックφｖ及び水平転送クロックφｈは、それぞれ多相のクロックパルスであるが、ここでは、多相のうちの１つを代表クロックパルスとして示す。
【００２９】
排出クロックφｂは、例えば、固体撮像素子１１が縦型オーバーフロードレイン構造を有する場合、基板側の電位を一時的に高電位側へ立ち上げ、撮像部１１ｉに蓄積される情報電荷を基板側に排出する。フレーム転送クロックφｆは、垂直走査期間１Ｖのブランキング期間でクロックキングするように生成され、撮像部１１ｉに蓄積される１画面分の情報電荷を蓄積部１１ｓへ高速で出力する。固体撮像素子１１では、前述の排出クロックφｂが立ち上げられてから、このフレーム転送クロックφｆのクロックキングが開始されるまでの期間Ｌが、撮像部１１ｉにおける情報電荷の蓄積期間となる。
【００３０】
ライン転送クロックφｖは、フレーム転送クロックφｆに対応する期間でフレーム転送クロックφｆと同じ周期でクロッキングされ、撮像部１１ｉから高速で出力された１画面分の情報電荷を同じ速度で蓄積部１１ｓに順次取り込む。また、ライン転送クロックφｖは、撮像部１１ｉから情報電荷を取り込む期間を除いた期間で、水平同期信号ＨＴに従う周期でクロッキングされ、蓄積部１１ｓに蓄積された情報電荷を１水平走査期間毎に順次１水平ライン単位で水平転送部１１ｈへ出力する。水平転送クロックφｈは、１水平走査期間内でクロッキングするように生成され、１水平期間内で１水平ライン分の情報電荷を順次１画素単位で出力部１１ｄへ出力する。
【００３１】
図３乃至図５は、出力部１１ｄにおけるリセット動作、サンプルホールド回路１５ａにおけるサンプリング動作及びＡ／Ｄ変換回路１６における動作を示す。リセットクロックφｒは、水平転送部１１ｈから出力される情報電荷に応じて充放電を繰り返す出力部１１ｄの出力をリセットする。このリセットクロックφｒは、通常、水平転送クロックφｈと一致する周期に設定される。このため、出力部１１ｄにおいては、１画素分の情報電荷を容量に蓄積する毎にリセット動作が行われる。
【００３２】
分周リセットクロックφｒ’は、出力部１１ｄのリセット動作を間欠的にし、出力部１１ｄに複数画素分の情報電荷を蓄積させる。このため、分周リセットクロックφｆ’は、出力部１１ｄのリセット動作を以下のように行う。例えば、図３に示すように、水平転送部１１ｈに受光画素の奇数行から得られる情報電荷、即ち、Ｇ成分、Ｒ成分を示す情報電荷が交互に蓄積されていた場合、出力部１１ｄには、先ず、水平転送クロックφｈに応答して１画素分の情報電荷（Ｇ成分を示す情報電荷）が容量に蓄積される。これに応答して、出力部１１ｄの出力側からは、Ｇ成分を示す１画素分の情報電荷の電荷量に応じた電圧値（画像信号Ｙ1(t)）が出力される。通常であれば、このタイミングでリセットクロックφｒが出力部１１ｄに印加されて出力部１１ｄの出力側の電位がリセットレベルにリセットされるが、ここでは、リセットクロックφｒが１／２に分周されているため、出力部１１ｄで出力側の電位がリセットされない。この後、次の１画素分の情報電荷、（Ｒ成分を示す情報電荷）が水平転送部１１ｈから出力部１１ｄへ転送され、出力部１１ｄの容量には、２画素分の情報電荷が蓄積されることになる。これにより、出力部１１ｄの出力側からは、１画素分の情報電荷量（Ｇ成分を示す情報電荷の電荷量）に応じた電圧値が出力されるのに連続して２画素分の情報電荷量（Ｇ成分＋Ｒ成分の情報電荷の電荷量）に応じた電圧値が出力される。そして、２画素分に対応する電圧値が出力された後に分周クロックφｒ’によってリセット動作が行われ、出力部１１ｄの出力側の電位がリセットレベルにリセットされる。このような分周リセットクロックφｒ’による動作は、分周回路１３で分周動作が選択される際に、１水平ラインの全ての情報電荷で行われる。この結果、出力部１１ｄの出力側からは、Ｇ成分を示す１画素分に応じた電圧値の出力とＧ成分＋Ｒ成分の情報電荷が合成された２画素分に応じた電圧値の出力とが交互に繰り返される。
【００３３】
また、分周リセットクロックφｒ’は、上述した処理を複数の受光画素の偶数行と奇数行とで同様に行うのではなく、水平転送部１１ｈに偶数行が蓄積されている場合と奇数行が蓄積されている場合とで立ち上がりタイミングを切り換え、合成処理の組み合わせを行単位で変更するようにしている。具体的には、受光画素の偶数行が水平転送部１１に蓄積されていた場合、奇数行が蓄積されていた場合に対して、分周リセットクロックφｒ’の立ち上げタイミングを水平転送クロックφｈの１周期分だけずらしている。この結果、図４に示すように、奇数行に対して１画素分だけずらした組み合わせで合成処理が行われる。このため、出力部１１ｄでは、図５に示すように、１画素分の蓄積電荷量にＧ成分を示す情報電荷が割り当てられ、２画素分の蓄積電荷量にＧ成分＋Ｂ成分の情報電荷が割り当てられる。このように分周リセットクロックφｒ’は、水平転送部１１ｈに奇数行及び偶数行の何れの情報電荷が蓄積されている場合であっても、１画素分の情報電荷を蓄積する期間にＧ成分を示す情報電荷が対応付けられるようにしている。
【００３４】
サンプリングクロックφｓは、水平転送クロックφｈと同じ周期で生成され、１画素分の情報電荷量に応じた電圧値と２画素分の情報電荷量に応じた電圧値とを繰り返す出力部１１ｄの出力を１画素単位でサンプリングする。この結果、水平転送部１１ｈに奇数行が蓄積されていた場合、サンプルホールド回路１５ａからは、図３に示すように、Ｇ成分の情報電荷量に応じた信号とＲ成分＋Ｇ成分の情報電荷量に応じた信号が交互に画像信号Ｙ1(t)として出力される。逆に、水平転送部１１ｈに偶数行が蓄積されていた場合、図５に示すように、Ｇ成分の情報電荷量に応じた信号とＢ成分＋Ｇ成分の情報電荷量に応じた信号が交互に出力される。
【００３５】
Ａ／Ｄ変換回路１６に供給されるＡ／Ｄ変換用のサンプリングクロックＤＣＫは、サンプリングクロックφｓと同様に、水平転送クロックφｈと同一の周期に設定される。このため、Ａ／Ｄ変換回路１６からは、奇数行に対して、図３に示すように、Ｇ成分の画像情報を有するデータとＲ成分＋Ｇ成分の２画素分の画像情報を有するデータとが繰り返し出力される。一方、偶数行に対しては、図５に示すように、Ｇ成分の画像情報を有するデータとＧ成分＋Ｂ成分の２画素分の画像情報を有するデータとが繰り返し出力される。こうして生成されたデータのうち、２画素分の画像情報を有するデータについては、次段のデジタル信号処理回路１７において、１画素分の画像情報を有するデータとして扱われる。例えば、色分離回路１７ｂでは、Ｒ成分＋Ｇ成分の画像情報を有するデータをＲ成分の画像情報を近似的に表すデータとして色成分データＲ’(n)とし、Ｂ成分＋Ｇ成分の画像情報を有するデータをＢ成分の画像情報を近似的に表すデータとして色成分データＢ’(n)とする。そして、Ｇ成分の画像情報を示す色成分データＧ(n)においては、Ａ／Ｄ変換回路１６から出力される画像信号Y0(n)のうちのＧ成分を示すデータをそのまま用いることができるが、ここでは、奇数行及び偶数行の何れからも出力される２つのＧ成分を示すデータを加算し、この加算データを色成分データＧ(n)とする。ここで、色成分データＧ(n)を２つのＧ成分のデータを加算して生成するのは、色成分データＲ’(n)、Ｂ’(n)が複数画素分のレベルを有しているため、これらとのレベル整合を図るためである。尚、色成分データＧ(n)の生成については、Ｇ成分の画像情報を有する２つのデータを加算する方法だけでなく、例えば、奇数行、或いは、偶数行の何れか一方のＧ成分の画像情報を有するデータを２倍して生成する方法を用いても良い。
【００３６】
以上、図１乃至図５を参照しつつ本願発明の実施形態を説明した。本願発明によれば、互いに異なる色成分を示す情報電荷同士を合成して合成画像信号を取得し、この合成画像信号を信号処理の過程においてＲ、又はＢの色成分を示す信号に近似して扱うことで、モザイク型のカラーフィルタが装着された固体撮像素子を用いた撮像装置であっても、コストの増大を防止しつつ感度の向上を図ることができる。即ち、固体撮像素子自体のデバイス構造の変更を伴うことなく、出力部１１ｄへ与えるクロックパルスの周期を変更するのみで、複数画素分の情報電荷を合成して画像情報の不足分を補うカラー撮像を行うことができる。更に、本願発明においては、リセットクロックφｒが分周されて水平転送クロックφｈの整数倍の周期に設定されるのに対して、サンプリングクロックφｓの周期を水平転送クロックφｈの周期に同期させることで、１画素分の画像情報を有するデータと複数画素分の画像情報を有するデータとをそれぞれ独立して得ることができる。これにより、情報電荷を合成させて撮像装置としての感度を向上させるだけでなく、特定の色成分（例えば、Ｇ成分）を示す画像情報に限っては正しい情報を取り出すことができる。このため、互いに異なる色成分を示す情報電荷同士を混合することに伴う色再現性の悪化を緩和することができる。尚、本願発明においては、特定の色成分を示す画像情報を合成しているために多少の色再現性の悪化は免れないが、これは、例えば、高い解像度が不要であるモニタモード中で用いられれば問題を有するレベルとならない。特に、このような撮像装置にあっては、デバイス構造の変更の不要によるコスト増大の防止に起因し、低価格帯での提供に対して有効となるという点において十分な効果を奏することができる。
【００３７】
尚、本実施形態においては、フレームトランスファ型の固体撮像素子を用いる撮像装置を例示したが、本願発明は、これに限られるものではない。例えば、インターライン型やフレームインターライン型の固体撮像素子を用いた撮像装置であっても十分に適用することが可能である。
【００３８】
【発明の効果】
本願発明の撮像装置によれば、モザイク型のカラーフィルタが装着された固体撮像素子を用いた撮像装置でおいて、コストの増大を防止しつつ感度の向上を図ることができる。
【図面の簡単な説明】
【図１】本願発明の実施形態の概略構成を示すブロック図である。
【図２】固体撮像素子１１の垂直走査及び水平走査の動作を示すタイミング図である。
【図３】奇数行に対する撮像装置の動作を示すタイミング図である。
【図４】合成処理の組み合わせを説明する図である。
【図５】偶数行に対する撮像装置の動作を示すタイミング図である。
【図６】従来の撮像装置の概略構成を示すブロック図である。
【図７】モザイク型のカラーフィルタの構成を示す図である。
【符号の説明】
１、１１：固体撮像素子
２、１２：ＣＣＤドライバ
３、１５：アナログ信号処理回路
４、１６：Ａ／Ｄ変換回路
５、１７：デジタル信号処理回路
６、１４：タイミング制御回路
１３：分周回路
１５ａ：サンプルホールド回路
１７ａ：輝度データ生成回路
１７ｂ：色分離回路
１７ｃ：色データ生成回路
１７ｄ：セレクタ

Claims (4)

1. 行列配置される複数の受光画素にカラーフィルタが装着され、前記複数の受光画素の各列に垂直転送部が接続されると共に、この垂直転送部の各出力が水平転送部の各ビットに接続され、更に、この水平転送部の出力側に出力部が接続される固体撮像素子と、前記複数の受光画素で蓄積した情報電荷を前記垂直転送部に取り込んで前記水平転送部側へ転送した後、前記水平転送部で前記出力部側へ転送し、前記出力部から蓄積電荷量に応じた出力を得る駆動回路と、前記出力部からの出力をサンプリングして画像信号を取り出す検出回路と、前記検出回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路と、を備え、前記駆動回路は、前記出力部に複数画素分の情報電荷を蓄積して合成画像信号を取り出し、前記検出回路は、前記合成画像信号を１画素分及び複数画素分の情報電荷量に対応する画像信号を別々にサンプリングして、第１の色成分を示す第１の画像信号、第１及び第２の色成分が合成された第２の画像信号、第１及び第３の色成分が合成された第３の画像信号を独立して取り出し、前記信号処理回路は、前記第２及び第３の画像信号から前記第２及び第３の色成分を近似的に表す第２及び第３の色成分信号を生成することを特徴とする撮像装置。
2. 請求項１に記載の撮像装置において、前記駆動回路は、前記出力部におけるリセットタイミングを、前記複数の受光画素の偶数行と奇数行に対して前記水平転送部における転送動作の１周期分ずつずらすことを特徴とする撮像装置。
3. 請求項１、又は、請求項２に記載の撮像装置において、前記固体撮像素子は、偶数行の偶数列と奇数列とで前記第１及び第２の色成分が交互に配置され、奇数行の偶数列と奇数列とで前記第３及び第１の色成分が交互に配置されるカラーフィルタが装着されることを特徴とする撮像装置。
4. 請求項１乃至請求項３の何れかに記載の撮像装置において、前記第１の色成分が緑色成分であり、前記第２の色成分が赤色であり、前記第３の色成分が青色成分であることを特徴とする撮像装置。

Images