JP4118045B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4118045B2 JP4118045B2 JP2001374515A JP2001374515A JP4118045B2 JP 4118045 B2 JP4118045 B2 JP 4118045B2 JP 2001374515 A JP2001374515 A JP 2001374515A JP 2001374515 A JP2001374515 A JP 2001374515A JP 4118045 B2 JP4118045 B2 JP 4118045B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mos transistor
- memory cell
- conductivity type
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000010410 layer Substances 0.000 claims description 84
- 239000011229 interlayer Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000002344 surface layer Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000003491 array Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- -1 Boron ion Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011529 conductive interlayer Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に複数のメモリセルを含む繰り返し単位が反復して繰り返し配置され、繰り返し単位の各メモリセルを構成するＭＯＳトランジスタが形成されているウェルに固定電位を与えるためのウェルタップを有する半導体装置に関する。
【０００２】
【従来の技術】
図１１（Ａ）に、特開平８−１８１２２５号公報に開示されたスタティックランダムアクセスメモリセル（ＳＲＡＭセル）の平面図を示す。図１１（Ｂ）に、図１１（Ａ）の一点鎖線Ｂ１１−Ｂ１１における断面図を示す。
【０００３】
素子分離絶縁膜５０５によって活性領域５００及び５０１が画定されている。活性領域５００はｐ型ウェル５０２内に配置され、活性領域５０１はｎ型ウェル５０３内に配置されている。図１１（Ａ）に示すように、活性領域５００は、図の横方向に長い第１の部分５００ａ及び第１の部分５００ａの両端からそれぞれ図の下方向に延びる第２の部分５００ｂと第３の部分５００ｃとを有する。
【０００４】
活性領域５０１は、図の横方向に長い形状を有する。２本のゲート電極５０６及び５０７の各々が図の縦方向に延び、活性領域５００の第１の部分５００ａ及び活性領域５０１と交差している。活性領域５００とゲート電極５０６との交差箇所にプルダウンＭＯＳトランジスタＴｒ１が形成され、活性領域５００とゲート電極５０７との交差箇所にプルダウンＭＯＳトランジスタＴｒ２が形成される。活性領域５０１とゲート電極５０６との交差箇所にプルアップＭＯＳトランジスタＴｒ５が形成され、活性領域５０１とゲート電極５０７との交差箇所にプルアップＭＯＳトランジスタＴｒ６が形成される。
【０００５】
ワード線５０８が図の横方向に延び、活性領域５００の第２の部分５００ｂ及び第３の部分５００ｃと交差している。第２の部分５００ｂとワード線５０８との交差箇所に転送ＭＯＳトランジスタＴｒ３が形成され、第３の部分５００ｃとワード線５０８との交差箇所に転送ＭＯＳトランジスタＴｒ４が形成される。
【０００６】
活性領域５０１のうち、２本のゲート電極５０６及び５０７の間に、プルアップＭＯＳトランジスタＴｒ５及びＴｒ６のｐ型ソース領域５１０が配置される。活性領域５００のうち、２本のゲート電極５０６および５０７の間に、プルダウンＭＯＳトランジスタＴｒ１及びＴｒ２のｎ型ソース領域５１１が配置される。
【０００７】
２本のゲート電極５０６と５０７との間の活性領域５０１の一部にｎ+型のウェルコンタクト領域５１２が形成されている。２本のゲート電極５０６と５０７との間の活性領域５００の一部にｐ+型のウェルコンタクト領域５１３が形成されている。ｎ+型ウェルコンタクト領域５１２は、ｐ型ソース領域５１０に接触（バッティングコンタクト）し、ｐ+型ウェルコンタクト領域５１３は、ｎ型ソース領域５１１に接触（バッティングコンタクト）している。
【０００８】
ｎ+型ウェルコンタクト領域５１２を介してｎ型ウェル５０３に電源電圧Ｖｃｃが供給される。ｐ+型ウェルコンタクト領域５１３を介してｐ型ウェル５０２にグランド電圧Ｖｓｓが供給される。
【０００９】
プルダウンＭＯＳトランジスタＴｒ１及びＴｒ２が正常動作するためには、ｎ+型ウェルコンタクト領域５１２に注入されるｎ型不純物が、ゲート電極５０６及び５０７の近傍に注入されないようにしなければならない。ｎ+型ウェルコンタクト領域５１２への不純物の注入は、ｎ+型ウェルコンタクト領域５１２に対応する開口を有するレジストパターンをマスクとしてイオン注入することにより行われる。
【００１０】
このレジストパターン形成時の位置合わせ余裕を確保するために、ｎ+型ウェルコンタクト領域５１２を、その両側のゲート電極５０６及び５０７から所定距離だけ離す必要がある。同様に、ｐ+型ウェルコンタクト領域５１３も、その両側のゲート電極５０６及び５０７から所定距離だけ離す必要がある。
【００１１】
例えば、ゲート長が０．１３μｍの世代では、ゲート電極５０６とゲート電極５０７との間の距離が０．７μｍになる。このとき、１つのメモリセルの横幅が約１．５５μｍになる。これに対し、ウェルコンタクト領域５１２及び５１３が配置されない場合には、ゲート電極５０６と５０７との間の距離を０．３５μｍまで狭くすることができる。このとき、１つのメモリセルの横幅が１．２μｍになる。ウェルコンタクト領域５１２及び５１３をゲート電極間に配置することによって、メモリセルの面積が約２９％増加してしまう。
【００１２】
図１２に、メモリセルの面積を小さくすることが可能な従来のＳＲＡＭの平面図を示す。４つのメモリセル６００ａ〜６００ｄが、図の横方向に並んで配置され、１つのメモリセルアレイ６００を構成している。複数のメモリセルアレイ６００が、図の縦方向及び横方向に反復して配置され、横方向に隣り合う２つのメモリセルアレイの間につなぎ部６０５が確保されている。
【００１３】
メモリセル６００ａ〜６００ｄの各々は、２個のプルダウンＭＯＳトランジスタＴｒ１、Ｔｒ２、２個のプルアップＭＯＳトランジスタＴｒ５、Ｔｒ６、及び２個の転送ＭＯＳトランジスタＴｒ３、Ｔｒ４を含んで構成される。メモリセル６００ａ〜６００ｄの内部には、ウェルコンタクト領域が配置されていない。
【００１４】
ｐ型ウェル６０１及びｎ型ウェル６０２が、図の横方向に延在している。メモリセル内のｎチャネルＭＯＳトランジスタがｐ型ウェル６０１内に形成され、ｐチャネルＭＯＳトランジスタがｎ型ウェル６０２内に形成されている。ワード線６０６が図の横方向に延在し、転送ＭＯＳトランジスタＴｒ３及びＴｒ４のゲート電極を兼ねる。
【００１５】
つなぎ部６０５のｐ型ウェル６０１及びｎ型ウェル６０２内に、それぞれｐ型ウェルタップ領域６１０及びｎ型ウェルタップ領域６１１が配置されている。つなぎ部６０５内に、ワード線６０６と、その上層の主ワード線とを接続するためのビアホール６１４が配置されている。
【００１６】
図１３に、図１２の一点鎖線Ａ１３−Ａ１３における断面図を示す。ｐ型ウェルタップ領域６１０は、層間絶縁膜６２０に形成されたビアホール６１２内を経由して中間導電層６２３に接続されている。中間導電層６２３は、さらに上層のグランド電圧線に接続されている。
【００１７】
ｎ型ウェルタップ領域６１１は、層間絶縁膜６２０に形成されたビアホール６１３内を経由して中間導電層６２２に接続されている。中間導電層６２２は、上層の電源電圧線に接続されている。ワード線６０６は、層間絶縁膜６２０に形成されたビアホール６１４内を経由して、中間導電層６２１に接続されている。中間導電層６２１は、上層の主ワード線６２１に接続されている。通常、主ワード線は金属で形成されており、多結晶シリコンで形成されたワード線６０６の実効的な電気抵抗を低減させる。
【００１８】
図１２及び図１３に示した従来のＳＲＡＭでは、メモリセルの各々の内部にはウェルタップ領域が配置されておらず、４個のメモリセル毎に１つ配置されたつなぎ部６０５内にウェルタップ領域が配置されている。このため、メモリセル１つあたりの占有面積を小さくすることができる。
【００１９】
【発明が解決しようとする課題】
図１４に、図１２に示した従来のＳＲＡＭのつなぎ部６０５を拡大した平面図を示す。ｎ型ウェルタップ領域６１１の図の右側及び左側に、それぞれメモリセルアレイ内の端のメモリセルのプルアップＭＯＳトランジスタＴｒ５のソース領域６３０、及び反対側のメモリセルアレイの端のメモリセルのプルアップＭＯＳトランジスタＴｒ６のソース領域６３１が配置されている。
【００２０】
ｎ型ウェルタップ領域６１１の上層に、中間導電層６２２が配置されている。ドレイン領域６３０及び６３１の上層にも、それぞれ中間導電層６３２及び６３３が配置されている。相互に隣り合う中間導電層６２２と６３２との間隔Ｄ、及び中間導電層６２２と６３３との間隔Ｄは、その配線層のパターニングの最小寸法に設定されている。
【００２１】
つなぎ部６０５の幅は、最小寸法に設定されている間隔Ｄによって制約を受ける。より具体的には、つなぎ部６０５の一方の側のメモリセルアレイのプルアップＭＯＳトランジスタＴｒ５のソース領域６３０と、他方の側のメモリセルアレイのプルアップＭＯＳトランジスタＴｒ６のソース領域６３１とを、少なくとも最小寸法の２倍以上離さなければならない。
【００２２】
ゲート長が０．１３μｍの世代では、メモリセルの横幅が約１．２μｍになり、つなぎ部の幅が約１μｍになる。メモリセル４個毎に１個のつなぎ部を配置する場合、つなぎ部を考慮すると、１個のメモリセルの実質的な横幅は、１．４５μｍになる。
【００２３】
本発明の目的は、メモリセルのように実質的に同一の複数の回路が反復して配置されている半導体装置の集積度を高めることである。
【００２４】
本発明の一観点によると、
半導体基板の表面上に、第１の方向及び該第１の方向に交差する第２の方向に反復して配置される複数の繰り返し単位であって、該繰り返し単位の各々が複数のメモリセルを含み、該メモリセルの各々が、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を含む少なくとも１つの第１導電チャネルＭＯＳトランジスタを含む前記繰り返し単位と、
前記半導体基板の表層部に、前記第１の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の第１導電チャネルＭＯＳトランジスタが配置された第２導電型のウェルと、
前記複数のメモリセルのうち一部の第１のメモリセルと、該第１のメモリセルに隣接する第２のメモリセルとの境界にまたがった前記第２導電型のウェル内に、該第１のメモリセル内の１つの第１導電チャネルＭＯＳトランジスタのソース領域及び該第２のメモリセル内の１つの第１導電チャネルＭＯＳトランジスタのソース領域と隣接するように形成された第２導電型のウェルタップ領域と、
前記第２導電型のウェルタップ領域の上面から、該第２導電型のウェルタップ領域に隣接する前記ソース領域の上面までを覆う第１の金属シリサイド層と、
前記半導体基板の上に配置された層間絶縁膜と、
前記第１の金属シリサイド層を介して、前記第２導電型のウェルタップ領域、及び該第２導電型のウェルタップ領域に隣接する前記ソース領域に電気的に接続され、前記層間絶縁膜を貫通する第１の層間接続部材と、
を有する半導体装置が提供される。
【００２５】
第１の層間接続部材を経由して、第１導電型ＭＯＳトランジスタＱＰ１のソース領域と第２導電型のウェルタップ領域とに固定電圧が印加される。ウェルタップ領域専用の層間接続部材を設ける必要がないため、集積度の向上を図ることができる。
【００２６】
【発明の実施の形態】
図１に、本発明の実施例によるＳＲＡＭの等価回路図を示す。複数のメモリセル１０の各々が、ｐチャネルのプルアップＭＯＳトランジスタＱＰ１、ＱＰ２、ｎチャネルのプルダウンＭＯＳトランジスタＱＮ１、ＱＮ２、及びｎチャネルの転送ＭＯＳトランジスタＱＮ３、ＱＮ４を含んで構成される。
【００２７】
プルアップＭＯＳトランジスタＱＰ１とプルダウンＭＯＳトランジスタＱＮ１とのドレイン端子同士が接続され、インバータを構成している。同様に、プルアップＭＯＳトランジスタＱＰ２とプルダウンＭＯＳトランジスタＱＮ２とのドレイン端子同士が接続され、もう一つのインバータを構成している。一方のインバータの出力が他方のインバータに入力される。プルアップＭＯＳトランジスタＱＰ１及びＱＰ２のソース端子に、電源電圧Ｖｄｄが印加されている。プルダウンＭＯＳトランジスタＱＮ１及びＱＮ２のソース端子に、グランド電圧Ｖｓｓが印加されている。
【００２８】
複数のメモリセル１０が、行方向及び列方向に反復して配置されている。行方向に並んだ４個のメモリセルが、１個のメモリセルアレイ（繰り返し単位）を構成する。
【００２９】
メモリセル１０の各行に対応して、ワード線１６が配置されている。メモリセル１０の各列に対応して、ビット線２１ａ及び反転ビット線２１ｂが配置されている。ビット線２１ａ及び反転ビット線２１ｂは、センスアンプ２８に接続されている。
【００３０】
メモリセル１０の各々の転送ＭＯＳトランジスタＱＮ３が、ＭＯＳトランジスタＱＰ１とＱＮ１とで構成されたインバータの出力点（ＭＯＳトランジスタのドレイン）と、対応するビット線２１ａとを接続する。転送ＭＯＳトランジスタＱＮ４が、ＭＯＳトランジスタＱＰ２とＱＮ２とで構成されたインバータの出力点と、対応する反転ビット線２１ｂとを接続する。転送ＭＯＳトランジスタＱＮ３及びＱＮ４のゲート電極が、対応するワード線１６に接続されている。
【００３１】
ワード線１６と平行に、主ワード線１７が配置されている。ワード線１６と主ワード線１７とを相互に接続する接続部材１５が、メモリセルアレイ毎に１個配置されている。
【００３２】
メモリセル１０の各行に対応して、ｐ型ウェル２５及びｎ型ウェル２６が配置されている。ｎチャネルのＭＯＳトランジスタＱＮ１〜ＱＮ４が、ｐ型ウェル２５内に配置され、ｐチャネルのＭＯＳトランジスタＱＰ１及びＱＰ２が、ｎ型ウェル２６内に配置されている。ｐ型ウェル２５が電源電圧Ｖｄｄの配線に接続され、ｎ型ウェル２６がグランド電圧Ｖｓｓの配線に接続されている。この接続箇所は、１つのメモリセルアレイに対して１箇所配置されている。
【００３３】
図２に、実施例によるＳＲＡＭの平面図を示す。図の行方向に並んだ４個のメモリセル１０ａ〜１０ｄにより、１個のメモリセルアレイ（繰り返し単位）１０が構成されている。メモリセルアレイ１０の内側の２つのメモリセル１０ｂと１０ｃとは同一の構成である。両端のメモリセル１０ａ及び１０ｄは、内側のメモリセル１０ｂ及び１０ｃの構成とやや異なる。各メモリセルの構成については、後に図３〜図７を参照して詳しく説明する。
【００３４】
複数のメモリセルアレイ１０が、行方向及び列方向に反復して配置されている。メモリセル１０ａ〜１０ｄの各々の内部に、ｐチャネルのプルアップＭＯＳトランジスタＱＰ１、ＱＰ２、ｎチャネルのプルダウンＭＯＳトランジスタＱＮ１、ＱＮ２、及びｎチャネルの転送ＭＯＳトランジスタＱＮ３、ＱＮ４が配置されている。
【００３５】
メモリセルアレイ１０の各行に対応してｐ型ウェル２５及びｎ型ウェル２６が配置されている。ｐ型ウェル２５及びｎ型ウェル２６の各々は行方向に延在し、行方向に並んだ複数のメモリセルアレイ１０にまたがって配置されている。なお、１個のｐ型ウェル２５は、隣接した２つの行のメモリセルアレイにまたがり、１個のｎ型ウェル２６も、隣接した２つの行のメモリセルアレイにまたがっている。行方向に延びるワード線１６が、転送ＭＯＳトランジスタＱＮ３及びＱＮ４のゲート電極を兼ねている。
【００３６】
以下、図３〜図７を参照して、図２に示したＳＲＡＭの詳細な構成について説明する。
【００３７】
図３は、活性領域のパターンを示す。シリコン基板の表層部に図３の行方向（横方向）に長いｐ型ウェル２５及びｎ型ウェル２６が配置されている。
【００３８】
ｐ型ウェル２５内に、活性領域３０ａ〜３０ｄが行方向に左から右に順番に並んで配置され、４個の活性領域３０ａ〜３０ｄが一つの繰り返し単位を構成する。この繰り返し単位が、行方向に反復して配置されている。図３では、左端に活性領域３０ｄが現れている。
【００３９】
活性領域３０ｂは、図の縦方向（列方向）に長い長方形の外周に沿った枠部分３０ｂａと、枠部分３０ｂａの上辺及び下辺の各々から中心に向かって突出した突出部３０ｂｂとを有する。活性領域３０ｃ及び３０ｄは、活性領域３０ｂと同一の形状を有する。
【００４０】
活性領域３０ａは、図の縦方向に長い長方形の外周に沿った枠部分３０ａａと、枠部分３０ａａの上辺及び下辺の各々から中心に向かって突出した突出部３０ａｂとを有する。枠部分３０ａａの上辺及び下辺は、メモリセル３０ｂの枠部分３０ｂａの上辺及び下辺よりもやや長い。例えば、活性領域３０ｂと３０ｃとの中心間の横方向の距離は１．２μｍであり、活性領域３０ａと３０ｂとの中心間の横方向の距離は１．４μｍである。
【００４１】
活性領域３０ａの突出部３０ａｂに、ｐ型不純物が注入されたｐ型ウェルタップ領域３５が配置されている。
【００４２】
ｎ型ウェル２６内に、活性領域３１ａ〜３１ｄが配置されている。活性領域３１ａ〜３１ｄは、それぞれ横方向に関して活性領域３０ａ〜３０ｄと同じ位置に配置されている。
【００４３】
活性領域３１ｂは、正方形の上辺と下辺に沿って配置された２本の横方向部分３１ｂａ、２本の横方向部分３１ｂａの中心点同士を接続する縦方向部分３１ｂｂ、及び横方向部分３１ｂａの各々の両端から他方の横方向部分の対応する端部に向かって延びた突出部３１ｂｃを有する。活性領域３１ｃ及び３１ｄは、活性領域３１ｂと同一の形状を有する。
【００４４】
活性領域３１ａは、図の横方向に長い長方形の上辺及び下辺に沿った２本の横方向部分３１ａａ、２本の横方向部分３１ａａの中心点同士を接続する縦方向部分３１ａｂ、及び横方向部分３１ａａの各々の両端から他方の横方向部分の対応する端部に向かって延びた突出部３１ａｃを有する。
【００４５】
縦方向部分３１ａｂの中央に、ｎ型不純物が注入されたｎ型ウェルタップ領域３６が配置されている。
【００４６】
活性領域３０ｂの右下の１／４の部分、活性領域３０ｃの左下の１／４の部分、活性領域３１ｂの右上の１／４の部分、及び活性領域３１ｃの左上の１／４の部分が、メモリセル１０ｂに対応する。活性領域３０ａの右下の１／４の部分、活性領域３０ｂの左下の１／４の部分、活性領域３１ａの右上の１／４の部分、及び活性領域３１ｂの左上の１／４の部分が、メモリセルアレイの左端のメモリセル１０ａに対応する。
【００４７】
図４に、シリコン基板上に形成された多結晶シリコン層のパターン、及び上層配線と接続するためのビアホールの位置を示す。
【００４８】
活性領域３０ｂの枠部分３０ｂａの横方向に延びた辺、及びそれに縦方向に隣り合う活性領域３１ｂの横方向部分３１ｂａに、２本のゲート電極４０及び４１が交差する。活性領域３０ｃ、３１ｃ、及び活性領域３０ｄ、３１ｄについても同様の構成である。
【００４９】
活性領域３０ａの枠部分３０ａａの横方向に延びた辺、及びそれに縦方向に隣り合う活性領域３１ａの横方向部分３１ａａに、２本のゲート電極４０及び４１が交差する。
【００５０】
ゲート電極４０と活性領域３０ｂとの交差箇所、及びゲート電極４０と活性領域３０ａとの交差箇所にプルダウンＭＯＳトランジスタＱＮ１が配置される。ゲート電極４１と活性領域３０ｂとの交差箇所、及びゲート電極４１と活性領域３０ａとの交差箇所にプルダウンＭＯＳトランジスタＱＮ２が配置される。ゲート電極４０と活性領域３１ｂとの交差箇所、及びゲート電極４０と活性領域３１ａとの交差箇所にプルアップＭＯＳトランジスタＱＰ１が配置される。ゲート電極４１と活性領域３１ｂとの交差箇所、及びゲート電極４１と活性領域３１ａとの交差箇所にプルアップＭＯＳトランジスタＱＰ２が配置される。
【００５１】
図の横方向に延びるワード線１６が、活性領域３０ａ及び３０ｂの枠部分３０ａａ及び３０ｂａの縦方向の辺と交差する。１つの活性領域３０ａ及び３０ｂに対して、２本のワード線１６が交差する。ワード線１６と活性領域３０ａとの交差箇所、及びワード線１６と活性領域３０ｂとの交差箇所に、転送ＭＯＳトランジスタＱＮ３及びＱＮ４が配置される。
【００５２】
ゲート電極４０と４１との間の活性領域内に、ＭＯＳトランジスタのソース領域Ｓが配置される。ゲート電極に関してソース領域と反対側にドレイン領域Ｄが配置される。２本のワード線１６の間の活性領域内に、転送ＭＯＳトランジスタのソース領域Ｓが配置される。
【００５３】
活性領域３０ａの枠部分３０ａａに囲まれた領域内のワード線１６と重なる部分に、ワードコンタクトホールＨＷが配置されている。ワードコンタクトホールＨＷは、図３に示したメモリセル１０ａ内に配置されている。活性領域３０ａのうち、ゲート電極４０と４１との間のソース領域Ｓ内に、ビアホールＨ１が配置されている。ビアホールＨ１は、図の横方向に関して、ワードコンタクトホールＨＷと異なる位置に配置され、図３に示したメモリセル１０ｄ内に配置されている。すなわち、ビアホールＨ１とワードコンタクトホールＨＷとは、相互に隣り合うメモリセル内に配置されている。
【００５４】
活性領域３１ａのうち、ゲート電極４０と４１との間のソース領域Ｓ内に、ビアホールＨ２が配置されている。ビアホールＨ２は、図の横方向に関してビアホールＨ１とほぼ同じ位置に配置されている。他のソース領域、ドレイン領域、及びゲート電極に対応してビアホールが配置されている。
【００５５】
図５は、第１層目配線のパターンを示すと共に、図４に示したビアホールを再度示す。ワードコンタクトホールＨＷに対応して、中間導電層４５が配置されている。活性領域３０ａ及び３１ａが配置された列において、配線４６が、同一の活性領域３０ａ内の２つのビアホールＨ１同士（図の縦方向に隣り合う２つのメモリセルのｎチャネルＭＯＳトランジスタＱＮ１のソース領域同士）を接続する。配線４７が、同一の活性領域３１ａ内の２つのビアホールＨ２同士（図の縦方向に隣り合う２つのメモリセルのｐチャネルＭＯＳトランジスタＱＰ１のソース領域同士）を接続する。活性領域３１ａにおいては、その縦方向部分３１ａｂの中央にｎ型ウェルタップ領域３６が配置されているため、図においてｎ型ウェルタップ領域３６の上側のソース領域Ｓと下側のソース領域Ｓとが、シリコン基板の表層部で連続していない。配線４７は、この２つのドレイン領域Ｄを相互に接続している。
【００５６】
配線４８が、１つのメモリセル内のプルアップＭＯＳトランジスタＱＰ１のドレイン領域ＤとプルダウンＭＯＳトランジスタＱＮ１のドレイン領域Ｄとを接続する。配線４９が、プルアップＭＯＳトランジスタＱＰ２のドレイン領域ＤとプルダウンＭＯＳトランジスタＱＮ２のドレイン領域Ｄとを接続する。
【００５７】
活性領域３０ｂ〜３０ｄ、及び活性領域３１ｂ〜３１ｄが配置された列においても、配線４６Ａが、ｎチャネルＭＯＳトランジスタのソース領域同士を接続する。配線４８Ａが、プルアップＭＯＳトランジスタＱＰ１のドレイン領域ＤとプルダウンＭＯＳトランジスタＱＮ１のドレイン領域Ｄとを接続する。配線４９Ａが、プルアップＭＯＳトランジスタＱＰ２のドレイン領域ＤとプルダウンＭＯＳトランジスタＱＮ２のドレイン領域Ｄとを接続する。
【００５８】
配線４９及び配線４９Ａは、図４に示したゲート電極４０に接続されている。この接続は、図１に示したＭＯＳトランジスタＱＰ２及びＱＮ２で構成されたインバータの出力点と、ＭＯＳトランジスタＱＰ１及びＱＮ１で構成されたインバータの入力点との接続に相当する。
【００５９】
活性領域３０ｂ〜３０ｄ、及び活性領域３１ｂ〜３１ｄが配置された列には、ｎ型ウェルタップ領域３６が配置されていないため、配線４７に対応する配線は配置されていない。その代わりに、活性領域３１ａ内に配置された４つのｐチャネルＭＯＳトランジスタに共通のソース領域Ｓに接続された中間導電層５０が配置されている。なお、活性領域３０ｂ〜３０ｄ、及び活性領域３１ｂ〜３１ｄが配置された列には、ワードコンタクトホールＨＷが配置されていないため、中間導電層４５に対応する導電層は配置されていない。
【００６０】
その他に、図４に示したゲート電極４１に接続された中間導電層５１が設けられている。
【００６１】
図６は、第２層目配線のパターン、及び図５に示した第１層目配線に接続するためのビアホールを示す。図４に示したワード線１６に対応して、主ワード線１７が配置されている。主ワード線１７は、活性領域３０ａの枠部分３０ａａに囲まれた領域内に配置されたワードコンタクトホールＨＷ１内を経由して、図５に示した中間導電層４５に接続されている。すなわち、主ワード線１７は、中間導電層４５を介して、対応するワード線１６に接続されている。
【００６２】
メモリセル毎に１つの配線５５が配置されている。配線５５は、図２に示したメモリセル１０ａにおいては、図５に示した配線４８と中間導電層５１とを接続し、図２に示したメモリセル１０ｂ〜１０ｄにおいては、図５に示した配線４８Ａと中間導電層５１とを接続する。
【００６３】
活性領域３１ａ〜３１ｄが配列した行に対応して、電源電圧線５８が配置されている。電源電圧線５８は、図５に示した対応する行の中間導電層５０及び配線４７に接続されている。これにより、図４に示した活性領域３１ａ〜３１ｄ内のソース領域Ｓに電源電圧Ｖｄｄが印加される。また、後述するように、活性領域３１ａ内のソース領域Ｓは、その表面に形成された金属シリサイド膜を経由してｎ型ウェルタップ領域３６に電気的に接続されている。このため、ｎ型ウェルタップ領域３６にも電源電圧Ｖｄｄが印加される。これにより、図３に示したｎ型ウェル２６の電位が固定される。
【００６４】
中間導電層６０及び６０Ａが、それぞれ図５に示した配線４６及び４６Ａに接続されている。中間導電層６１が、図４に示した活性領域３０ａ〜３０ｄのうち、２本のワード線１６の間の領域に配置されたソース領域Ｓに接続されている。
【００６５】
図７は、第３層目配線のパターン、及び下層の配線と接続するためのビアホールを示す。ビット線２１ａが、活性領域３０ａ〜３０ｄの各々の図の左側の辺に沿って縦方向に延びる。反転ビット線２１ｂが、活性領域３０ａ〜３０ｄの各々の図の右側の辺に沿って縦方向に延びる。グランド電圧線６５が、活性領域３０ａ〜３０ｄの各々の横方向の辺と交差するように縦方向に延びる。
【００６６】
グランド電圧線６５は、中間導電層６０及び６０Ａに接続されている。グランド電圧Ｖｓｓが、中間導電層６０、６０Ａ、及び図５に示した配線４６、４６Ａを介して、図４に示した活性領域３０ａ〜３０ｄ内の、ゲート電極４０と４１との間のソース領域Ｓに印加される。活性領域３０ａ内のソース領域Ｓの上面及びｐ型ウェルタップ領域３５の上面に、金属シリサイド膜が形成されており、両者が電気的に接続されている。この金属シリサイド膜を通して、ｐ型ウェルタップ領域３５にグランド電圧Ｖｓｓが印加される。これにより、図３に示したｐ型ウェル２５がグランド電圧Ｖｓｓに固定される。
【００６７】
次に、図８及び図９を参照して、上記実施例によるＳＲＡＭの製造方法について説明する。図８（Ａ）〜（Ｃ）、図９（Ａ）及び（Ｂ）は、図３の一点鎖線Ａ８−Ａ８における断面に相当する。
【００６８】
図８（Ａ）に示すように、ｐ型シリコン基板７０の表層部に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜７１を形成する。素子分離絶縁膜７１は、深さ３００ｎｍの溝の形成、化学気相成長（ＣＶＤ）による厚さ５００ｎｍの酸化シリコン膜の形成、及び化学機械研磨（ＣＭＰ）の工程を経て形成される。素子分離絶縁膜７１で囲まれた活性領域３１ａが画定される。
【００６９】
ｎ型ウェル２６を形成する領域に開口を有するレジストパターンをマスクとして、リン（Ｐ）イオンを、加速エネルギ６００ｋｅＶ、ドーズ量３×１０13ｃｍ-2の条件で注入する。これにより、ｎ型ウェル２６が形成される。同様に、加速エネルギ３００ｋｅＶ、ドーズ量３×１０13ｃｍ-2の条件でボロン（Ｂ）イオンを注入することにより、図２に示したｐ型ウェル２５を形成する。
【００７０】
図８（Ｂ）の状態に至るまでの工程を説明する。シリコン基板７０の活性領域の表面を熱酸化し、厚さ４ｎｍの酸化シリコン膜を形成する。この酸化シリコン膜及び素子分離絶縁膜７１の上に、ＣＶＤにより厚さ１８０ｎｍの多結晶シリコン膜を形成する。多結晶シリコン膜と酸化シリコン膜とをパターニングし、酸化シリコンからなるゲート絶縁膜７２及び多結晶シリコンからなるゲート電極４０を残す。この工程で、図４に示した他のゲート電極４１及びワード線１６も形成される。
【００７１】
ｐチャネルＭＯＳトランジスタを形成する領域に、加速エネルギ０．５ｋｅＶ、ドーズ量８×１０14ｃｍ-2の条件でボロンイオン（Ｂ+）を注入する。このイオン注入により、低濃度ドレイン（ＬＤＤ）構造の低濃度領域７４が形成される。ｎチャネルＭＯＳトランジスタを形成する領域に、加速エネルギ５ｋｅＶ、ドーズ量８×１０14ｃｍ-2の条件で砒素イオン（Ａｓ+）を注入する。
【００７２】
図８（Ｃ）に示すように、ゲート電極４０の側面上に、酸化シリコンからなるサイドウォールスペーサ７６を形成する。サイドウォールスペーサ７６は、ＣＶＤにより厚さ１００ｎｍの酸化シリコン膜を堆積させた後、異方性エッチングを行うことにより形成される。
【００７３】
ｐチャネルＭＯＳトランジスタを形成する領域に、加速エネルギ５ｋｅＶ、ドーズ量１×１０15ｃｍ-2の条件でボロンイオン（Ｂ+）を注入する。このイオン注入により、ソース及びドレイン領域７８が形成される。同時に、図４に示したｐ型ウェルタップ領域３５にもボロンイオンを注入する。ここまでの工程で、ｐチャネルＭＯＳトランジスタＱＰ１が形成される。
【００７４】
ｎチャネルＭＯＳトランジスタを形成する領域に、加速エネルギ１５ｋｅＶ、ドーズ量１×１０15ｃｍ-2の条件でリンイオン（Ｐ+）を注入する。このイオン注入により、ｎチャネルＭＯＳトランジスタのソース及びドレイン領域が形成される。同時に、ｎ型ウェルタップ領域３６にもリンイオンを注入する。１０００℃で１０秒間のアニールを行い、注入した不純物イオンを活性化させる。
【００７５】
基板上に、厚さ１０ｎｍのコバルト（Ｃｏ）膜を堆積させ、熱処理を行うことにより、ゲート電極４０の上面の上にコバルトシリサイド（ＣｏＳｉ）膜８０を形成し、ソース及びドレイン領域７８及びｎ型ウェルタップ領域３６の表面上にＣｏＳｉ膜８１を形成する。未反応のＣｏ膜は、熱処理後に除去される。
【００７６】
図９（Ｄ）に示すように、ＣＶＤにより酸化シリコンからなる厚さ１０００ｎｍの層間絶縁膜８３を形成する。ＣＭＰにより層間絶縁膜８３の表面を平坦化する。層間絶縁膜８３に、ビアホールＨ２を形成する。同時に、図４に示したすべてのビアホールが形成される。
【００７７】
次に、厚さ１０ｎｍのチタン（Ｔｉ）層、厚さ２０ｎｍの窒化チタン（ＴｉＮ）層、厚さ３００ｎｍのタングステン（Ｗ）層を堆積させる。層間絶縁膜８３の表面が露出するまでＣＭＰを行い、ビアホールＨ２内に導電性の層間接続部材８４を残す。
【００７８】
図９（Ｅ）に示すように、層間絶縁膜８３の上に、シングルダマシン法により、第１層目の配線を形成する。以下、シングルダマシン法による配線の形成方法を簡単に説明する。
【００７９】
ＣＶＤにより酸化シリコンからなる厚さ５００ｎｍの配線層絶縁膜９０を形成する。配線層絶縁膜９０に、図５に示した第１層目配線に対応する配線溝を形成する。厚さ２０ｎｍのタンタル（Ｔａ）層と厚さ１０００ｎｍの銅（Ｃｕ）層とを形成してＣＭＰを行うことにより、配線溝内に第１層目配線を残す。図５に示した第１層目配線４７、４８等及び第１層目の中間導電層４５、５０等が形成される。
【００８０】
配線層絶縁膜９０の上に、デュアルダマシン法により第２層目の配線を形成する。以下、デュアルダマシン法による配線の形成方法の一例を簡単に説明する。
【００８１】
配線層絶縁膜９０の上に、ＣＶＤにより、酸化シリコンからなる厚さ１０００ｎｍの層間絶縁膜９２を形成する。層間絶縁膜９２に、図６に示したビアホールを形成する。さらに、図６に示した第２層目配線に対応する配線溝を形成する。
【００８２】
厚さ２０ｎｍのタンタル層と、厚さ１０００ｎｍの銅層とを順番に形成し、ＣＭＰを行うことによって、配線溝及びビアホール内に、タンタル層と銅層とを残す。電源電圧線５８、及び図６に示した配線５５、主ワード線１７が形成される。
【００８３】
層間絶縁膜９２の上に、デュアルダマシン法により、層間絶縁膜９４、ビット線２１ａ、グランド電圧線６５、及び図７に示した反転ビット線２１ｂを形成する。
【００８４】
上記実施例では、図９（Ｅ）に示したように、ｐチャネルＭＯＳトランジスタＱＰ１のソース領域７８に電源電圧Ｖｄｄを印加するための層間接続部材８４を経由して、ｎ型ウェルタップ領域３６に電源電圧Ｖｄｄが印加される。同様に、図４に示したｎチャネルＭＯＳトランジスタＱＮ１のソース領域Ｓと重なる位置に配置されたビアホールＨ１内の層間接続部材を経由して、ｐ型ウェルタップ領域３５にグランド電圧Ｖｓｓが印加される。
【００８５】
このように、実施例によるＳＲＡＭにおいては、図１２〜図１４に示した従来のＳＲＡＭにおけるｎ型ウェルタップ領域６１１専用のビアホール６１３及びｐ型ウェルタップ領域６１０専用のビアホール６１２を設ける必要がない。
【００８６】
図１４に示した従来例では、メモリセルアレイのつなぎ部６０５に、ＭＯＳトランジスタＴｒ５のソース領域に接続された中間導電層６３２、ｎ型ウェルタップ領域６１１に接続された中間導電層６２２、及びＭＯＳトランジスタＴｒ６のソース領域に接続された中間導電層６３３が、行方向に配列している。これらの中間導電層の間に、第１層目配線パターンの最小間隔Ｄが確保されている。中間導電層６２２の同じ列方向の位置に、ワードコンタクト用の中間導電層６２１が配置されている。
【００８７】
これに対し、実施例の場合には、図４に示したように、活性領域３０ａの列において、相互に隣り合う２つのメモリセルのうち一方のメモリセルのｐチャネルＭＯＳトランジスタＱＰ１のソース領域と、他方のメモリセルのｐチャネルＭＯＳトランジスタＱＰ２のソース領域とが連続し、１つのビアホールＨ２が配置されている。同様に、一方のメモリセルのｎチャネルＭＯＳトランジスタＱＮ１のソース領域と、他方のメモリセルのｎチャネルＭＯＳトランジスタＱＮ２のソース領域とが連続し、１つのビアホールＨ１が配置されている。ワードコンタクト用のビアホールＨＷは、行方向に関して、ビアホールＨ１及びＨ２とは異なる位置に配置されている。
【００８８】
図５に示したように、行方向に隣り合う２つのメモリセルアレイの境界領域には、第１層目配線４６とワードコンタクト用の中間導電層４５との２つのパターンが行方向に並ぶ。第１層目配線４７は、行方向に関して第１層目配線４６と同じ位置に配置されている。図１２及び図１４に示した従来の場合に比べて、メモリセルアレイの境界部分に行方向に並んで配置される第１層目配線パターンの数が３から２に減少する。このため、実質的なメモリセルの占有面積を小さくすることができる。
【００８９】
図１２に示した従来のＳＲＡＭでは、例えば各メモリセル６００ａ〜６００ｄの横幅が１．２μｍであり、つなぎ部６０５の幅が約１μｍであった。すなわち、メモリセル４個あたりの行方向の長さが約５．８μｍになる。これに対し、図２に示した実施例のＳＲＡＭでは、メモリセル１０ｂ及び１０ｃの横幅が１．２μｍ、メモリセル１０ａ及び１０ｄの横幅が約１．４μｍになる。すなわち、メモリセル４個あたりの行方向の長さが約５．２μｍになる。このように、実施例によるＳＲＡＭは、図１２に示した従来のＳＲＡＭに比べて、メモリセルの占める面積を約１０％削減することができる。
【００９０】
上記実施例によるＳＲＡＭにおいては、図９（Ｅ）に示したＣｏＳｉ層８１が、ｐ型のソース領域７８とｎ型ウェルタップ領域３６との境界部でまれに断線する場合がある。ところが、図３に示すように、ｎ型ウェル２６は、図の横方向に延在し、１つのｎ型ウェル内に複数のｎ型ウェルタップ領域３６が配置される。このため、１つのｎ型ウェルタップ領域３６の部分で断線が発生したとしても、ｎ型ウェル２６の電位は、電源電圧Ｖｄｄに固定される。このため、回路動作上の問題は生じない。
【００９１】
次に、図１０を参照して、上記実施例と同様のウェルタップ領域を論理回路素子に適用した場合と、上記実施例のようにＳＲＡＭに適用した場合との効果の相違を説明する。
【００９２】
図１０（Ａ）に、論理回路装置の２つのＭＯＳトランジスタの平面図を示す。活性領域２００内を２本のゲート電極２０１及び２０２が通過する。ゲート電極２０１と２０２との間にｎ型のソース領域２０３が配置され、２本のゲート電極２０１及び２０２の外側に、それぞれｎ型のドレイン領域２０４及び２０５が配置される。
【００９３】
ｐ側ウェルタップ領域２０８が、ソース領域２０３に連続する。ソース領域２０３内にビアホール２１０が配置され、ドレイン領域２０４及び２０５内に、それぞれビアホール２１１及び２１２が配置される。この配置は、例えば、図４に示したｎチャネルＭＯＳトランジスタＱＮ１及びＱＮ２の配置に対応している。
【００９４】
図１０（Ｂ）に、ｐ型ウェルタップ領域２０８を、２本のゲート電極２０１と２０２の外側に配置した場合の構成を示す。ゲート電極２０１と２０２との間にｐ型ウェルタップ領域２０８が配置されていないため、ゲート電極２０１と２０２との間隔を狭めることができる。このため、論理回路素子においては、ウェルタップ領域を、２本のゲート電極に挟まれたソース領域に接続させるのは、集積度向上の点で好ましくない。
【００９５】
これに対し、図４に示した実施例の場合には、活性領域３０ａの列のゲート電極４０と４１との間に、ソース領域に接続されるビアホールＨ１及びｐ型ウェルタップ領域３５が配置されると共に、ワードコンタクトのためのビアホールＨＷも配置される。図５に示したように、ビアホールＨ１に接続される第１層目配線４６が、ワードコンタクト用のビアホールＨＷの脇を通過して図の縦方向に延びる。このため、ビアホールＨ１とビアホールＨＷとの横方向の位置を相互にずらさなければならない。
【００９６】
すなわち、活性領域３０ａの列においては、ゲート電極４０と４１との間に、ビアホール２個を配置するための間隔が予め確保されている。このため、ｐ型ウェルタップ領域３５をゲート電極４０と４１との間に配置しても、ゲート電極４０と４１との間をさらに広げる必要はない。このため、ＳＲＡＭの場合には、論理回路素子の場合と違って、ウェルタップ領域を２本のゲート電極の間のソース領域に接触させても、集積度が犠牲になることはない。
【００９７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９８】
上記実施例から、以下の付記に示された発明が導出される。
（付記１） 半導体基板の表面上に、第１の方向及び該第１の方向に交差する第２の方向に反復して配置される複数の繰り返し単位であって、該繰り返し単位の各々が複数のメモリセルを含み、該メモリセルの各々が、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を含む少なくとも１つの第１導電チャネルＭＯＳトランジスタを含む前記繰り返し単位と、
前記半導体基板の表層部に、前記第１の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の第１導電チャネルＭＯＳトランジスタが配置された第２導電型のウェルと、
前記繰り返し単位に含まれる複数のメモリセルのうち一部のメモリセルの前記第２導電型のウェル内に形成された第２導電型のウェルタップ領域と、
前記半導体基板の表面を覆う層間絶縁膜と、
前記繰り返し単位に含まれる複数のメモリセルのうち、前記第２導電型のウェルタップ領域が配置されているメモリセルと同一または該メモリセルに隣接するメモリセル内に配置され、前記層間絶縁膜を貫通する第１の層間接続部材であって、該第１の層間接続部材が、少なくとも該第１の層間接続部材が配置されているメモリセルの少なくとも１つの第１導電型チャネルＭＯＳトランジスタのソース領域と前記第２導電型のウェルタップ領域とに接続された前記第１の層間接続部材と
を有する半導体装置。
（付記２） さらに、前記第１の層間接続部材に接続されている第１導電型チャネルＭＯＳトランジスタのソース領域の上面から、前記第２導電型のウェルタップ領域の上面までを覆う金属シリサイド層を有し、
前記第１の層間接続部材が、前記金属シリサイド層を介して、前記ソース領域と前記第２導電型のウェルタップ領域とに電気的に接続されている付記１に記載の半導体装置。
（付記３） 前記第１の層間接続部材が接続されているソース領域が、該第１の層間接続部材が配置されているメモリセルに隣接するメモリセルの少なくとも１つの第１導電型チャネルＭＯＳトランジスタのソース領域に連続している付記１または２に記載の半導体装置。
（付記４） 前記メモリセルの各々が、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を有する第１導電チャネルＭＯＳトランジスタを含む第１及び第２のインバータと、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を含む少なくとも１つの転送ＭＯＳトランジスタとを含み、該第１のインバータの出力が該第２のインバータに入力されており、該第２のインバータの出力が該第１のインバータに入力されており、該第１のインバータの出力が前記転送ＭＯＳトランジスタを介して、該半導体基板上に形成された電子回路に入力され、前記第１の層間接続部材が接続されているソース領域が、該第１のインバータを構成する１つの第１導電チャネルＭＯＳトランジスタのソース領域である付記１〜３のいずれかに記載の半導体装置。
（付記５） 前記第１のインバータの各々が、さらに第２導電型のソース領域、第２導電型のドレイン領域、及びゲート電極を含んで構成された第２導電チャネルＭＯＳトランジスタを有し、該第２導電チャネルＭＯＳトランジスタのドレイン領域が、当該第１のインバータの第１導電チャネルＭＯＳトランジスタのドレイン領域に接続されており、
さらに、前記半導体装置が、前記半導体基板の表層部に、前記第１の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の前記第２導電チャネルＭＯＳトランジスタが配置された第１導電型のウェルと、
前記繰り返し単位内の複数のメモリセルのうち一部のメモリセルの前記第１導電型のウェル内に形成された第１導電型のウェルタップ領域と、
前記第１導電型のウェルタップ領域が配置されているメモリセルまたは該メモリセルに隣接するメモリセル内に配置され、前記層間絶縁膜を貫通する第２の層間接続部材であって、該第２の層間接続部材が、少なくとも該第２の層間接続部材が配置されているメモリセルの第２導電チャネルＭＯＳトランジスタのソース領域と前記第１導電型のウェルタップ領域とに接続された前記第２の層間接続部材と
を有する付記４に記載の半導体装置。
（付記６） 前記第１の層間接続部材及び第２の層間接続部材が、同一のメモリセル内に配置されている付記５に記載の半導体装置。
（付記７） さらに、前記第１の方向に並んだ複数の繰り返し単位ごとに配置され、メモリセルの前記転送ＭＯＳトランジスタのゲート電極を兼ねるワード線と、
前記層間絶縁膜の上に配置され、前記第１の方向に延在する主ワード線と、
前記繰り返し単位内の複数のメモリセルのうち一部のメモリセル内に配置され、前記層間絶縁膜を貫通し、前記ワード線と前記主ワード線とを接続する第３の層間接続部材と
を有する付記４〜６のいずれかに記載の半導体装置。
（付記８） 前記第１の層間接続部材が配置されたメモリセルに対して、前記第１の方向に隣接するメモリセル内に、前記第３の層間接続部材が配置されている付記７に記載の半導体装置。
（付記９） 前記第２の方向に並んだ複数の繰り返し単位において、前記第１の層間接続部材が、前記第１の方向に関して同じ位置のメモリセル内に配置されている付記１〜８のいずれかに記載の半導体装置。
（付記１０） 前記層間絶縁膜の上に配置され、前記第２の方向に並んだ２つのメモリセルの前記第１の層間接続部材同士を接続する第１の配線を有し、該第１の配線が、前記第３の層間接続部材の脇を通過している付記９に記載の半導体装置。
（付記１１） 半導体基板の表層部に形成され、第１の方向に延在する第１導電型のウェルと、
前記第１導電型のウェルの表面に、前記第１の方向に反復して配置された複数の活性領域であって、第１の方向の長さが他の活性領域のそれよりも長い活性領域が、１つおきまたは複数個おきに現れる前記複数の活性領域と、
前記活性領域に対応して前記第１の方向に反復して配置されるように画定されたメモリセルであって、該メモリセルの各々が、第２導電型のソース領域、第２導電型のドレイン領域、及びゲート電極を含む少なくとも１つの第２導電チャネルＭＯＳトランジスタを、対応する活性領域内に含む前記メモリセルと、
前記ウェルに固定電圧を供給するためのウェルタップ領域と
を有する半導体装置。
（付記１２） 前記ウェルタップ領域が、前記複数の発生領域のうち第１の方向の長さが長い活性領域内に配置されている付記１１に記載の半導体装置。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、ウェルタップ領域に固定電圧を印加するための層間接続部材が、それに隣接するＭＯＳトランジスタのソース領域に固定電圧を印加するための層間接続部材と共有される。ウェルタップ領域専用の層間接続部材を配置する必要がないため、集積度の向上を図ることができる。
【図面の簡単な説明】
【図１】 実施例によるＳＲＡＭの等価回路図である。
【図２】 実施例によるＳＲＡＭの活性領域及びゲート電極の配置を示す平面図である。
【図３】 実施例によるＳＲＡＭの活性領域の配置を示す平面図である。
【図４】 実施例によるＳＲＡＭのゲート電極が配置される層のパターンを示す平面図である。
【図５】 実施例によるＳＲＡＭの第１層目配線パターンを示す平面図である。
【図６】 実施例によるＳＲＡＭの第２層目配線パターンを示す平面図である。
【図７】 実施例によるＳＲＡＭの第３層目配線パターンを示す平面図である。
【図８】 実施例によるＳＲＡＭの製造方法を説明するための基板の断面図（その１）である。
【図９】 実施例によるＳＲＡＭの製造方法を説明するための基板の断面図（その２）である。
【図１０】 実施例によるウェルタップ領域の構成を論理回路素子に適用した場合の素子の平面図である。
【図１１】 従来例によるＳＲＡＭの平面図及び断面図である。
【図１２】 他の従来例によるＳＲＡＭの平面図である。
【図１３】 他の従来例によるＳＲＡＭの断面図である。
【図１４】 他の従来例によるＳＲＡＭのつなぎ部の平面図である。
【符号の説明】
１０ メモリセル
１５ 接続部材
１６ ワード線
１７ 主ワード線
２１ａ ビット線
２１ｂ 反転ビット線
２５ ｐ型ウェル
２６ ｎ型ウェル
３０ａ〜３０ｄ、３１ａ〜３１ｄ 活性領域
３５ ｐ型ウェルタップ領域
３６ ｎ型ウェルタップ領域
４０、４１ ゲート電極
４５、５０、５１、６０、６０Ａ、６１ 中間導電層
４６、４６Ａ、４７、４８、４８Ａ、４９、４９Ａ、５５ 配線
５８ 電源電圧線
６５ グランド電圧線
７０ シリコン基板
７１ 素子分離絶縁膜
７２ ゲート絶縁膜
７４ 低濃度領域
７６ サイドウォールスペーサ
７８ 高濃度ソース及びドレイン領域
８０、８１ ＣｏＳｉ膜
８３、９２、９４ 層間絶縁膜
８４ 層間接続部材
９０ 配線層絶縁膜
【発明の属する技術分野】
本発明は、半導体装置に関し、特に複数のメモリセルを含む繰り返し単位が反復して繰り返し配置され、繰り返し単位の各メモリセルを構成するＭＯＳトランジスタが形成されているウェルに固定電位を与えるためのウェルタップを有する半導体装置に関する。
【０００２】
【従来の技術】
図１１（Ａ）に、特開平８−１８１２２５号公報に開示されたスタティックランダムアクセスメモリセル（ＳＲＡＭセル）の平面図を示す。図１１（Ｂ）に、図１１（Ａ）の一点鎖線Ｂ１１−Ｂ１１における断面図を示す。
【０００３】
素子分離絶縁膜５０５によって活性領域５００及び５０１が画定されている。活性領域５００はｐ型ウェル５０２内に配置され、活性領域５０１はｎ型ウェル５０３内に配置されている。図１１（Ａ）に示すように、活性領域５００は、図の横方向に長い第１の部分５００ａ及び第１の部分５００ａの両端からそれぞれ図の下方向に延びる第２の部分５００ｂと第３の部分５００ｃとを有する。
【０００４】
活性領域５０１は、図の横方向に長い形状を有する。２本のゲート電極５０６及び５０７の各々が図の縦方向に延び、活性領域５００の第１の部分５００ａ及び活性領域５０１と交差している。活性領域５００とゲート電極５０６との交差箇所にプルダウンＭＯＳトランジスタＴｒ１が形成され、活性領域５００とゲート電極５０７との交差箇所にプルダウンＭＯＳトランジスタＴｒ２が形成される。活性領域５０１とゲート電極５０６との交差箇所にプルアップＭＯＳトランジスタＴｒ５が形成され、活性領域５０１とゲート電極５０７との交差箇所にプルアップＭＯＳトランジスタＴｒ６が形成される。
【０００５】
ワード線５０８が図の横方向に延び、活性領域５００の第２の部分５００ｂ及び第３の部分５００ｃと交差している。第２の部分５００ｂとワード線５０８との交差箇所に転送ＭＯＳトランジスタＴｒ３が形成され、第３の部分５００ｃとワード線５０８との交差箇所に転送ＭＯＳトランジスタＴｒ４が形成される。
【０００６】
活性領域５０１のうち、２本のゲート電極５０６及び５０７の間に、プルアップＭＯＳトランジスタＴｒ５及びＴｒ６のｐ型ソース領域５１０が配置される。活性領域５００のうち、２本のゲート電極５０６および５０７の間に、プルダウンＭＯＳトランジスタＴｒ１及びＴｒ２のｎ型ソース領域５１１が配置される。
【０００７】
２本のゲート電極５０６と５０７との間の活性領域５０１の一部にｎ+型のウェルコンタクト領域５１２が形成されている。２本のゲート電極５０６と５０７との間の活性領域５００の一部にｐ+型のウェルコンタクト領域５１３が形成されている。ｎ+型ウェルコンタクト領域５１２は、ｐ型ソース領域５１０に接触（バッティングコンタクト）し、ｐ+型ウェルコンタクト領域５１３は、ｎ型ソース領域５１１に接触（バッティングコンタクト）している。
【０００８】
ｎ+型ウェルコンタクト領域５１２を介してｎ型ウェル５０３に電源電圧Ｖｃｃが供給される。ｐ+型ウェルコンタクト領域５１３を介してｐ型ウェル５０２にグランド電圧Ｖｓｓが供給される。
【０００９】
プルダウンＭＯＳトランジスタＴｒ１及びＴｒ２が正常動作するためには、ｎ+型ウェルコンタクト領域５１２に注入されるｎ型不純物が、ゲート電極５０６及び５０７の近傍に注入されないようにしなければならない。ｎ+型ウェルコンタクト領域５１２への不純物の注入は、ｎ+型ウェルコンタクト領域５１２に対応する開口を有するレジストパターンをマスクとしてイオン注入することにより行われる。
【００１０】
このレジストパターン形成時の位置合わせ余裕を確保するために、ｎ+型ウェルコンタクト領域５１２を、その両側のゲート電極５０６及び５０７から所定距離だけ離す必要がある。同様に、ｐ+型ウェルコンタクト領域５１３も、その両側のゲート電極５０６及び５０７から所定距離だけ離す必要がある。
【００１１】
例えば、ゲート長が０．１３μｍの世代では、ゲート電極５０６とゲート電極５０７との間の距離が０．７μｍになる。このとき、１つのメモリセルの横幅が約１．５５μｍになる。これに対し、ウェルコンタクト領域５１２及び５１３が配置されない場合には、ゲート電極５０６と５０７との間の距離を０．３５μｍまで狭くすることができる。このとき、１つのメモリセルの横幅が１．２μｍになる。ウェルコンタクト領域５１２及び５１３をゲート電極間に配置することによって、メモリセルの面積が約２９％増加してしまう。
【００１２】
図１２に、メモリセルの面積を小さくすることが可能な従来のＳＲＡＭの平面図を示す。４つのメモリセル６００ａ〜６００ｄが、図の横方向に並んで配置され、１つのメモリセルアレイ６００を構成している。複数のメモリセルアレイ６００が、図の縦方向及び横方向に反復して配置され、横方向に隣り合う２つのメモリセルアレイの間につなぎ部６０５が確保されている。
【００１３】
メモリセル６００ａ〜６００ｄの各々は、２個のプルダウンＭＯＳトランジスタＴｒ１、Ｔｒ２、２個のプルアップＭＯＳトランジスタＴｒ５、Ｔｒ６、及び２個の転送ＭＯＳトランジスタＴｒ３、Ｔｒ４を含んで構成される。メモリセル６００ａ〜６００ｄの内部には、ウェルコンタクト領域が配置されていない。
【００１４】
ｐ型ウェル６０１及びｎ型ウェル６０２が、図の横方向に延在している。メモリセル内のｎチャネルＭＯＳトランジスタがｐ型ウェル６０１内に形成され、ｐチャネルＭＯＳトランジスタがｎ型ウェル６０２内に形成されている。ワード線６０６が図の横方向に延在し、転送ＭＯＳトランジスタＴｒ３及びＴｒ４のゲート電極を兼ねる。
【００１５】
つなぎ部６０５のｐ型ウェル６０１及びｎ型ウェル６０２内に、それぞれｐ型ウェルタップ領域６１０及びｎ型ウェルタップ領域６１１が配置されている。つなぎ部６０５内に、ワード線６０６と、その上層の主ワード線とを接続するためのビアホール６１４が配置されている。
【００１６】
図１３に、図１２の一点鎖線Ａ１３−Ａ１３における断面図を示す。ｐ型ウェルタップ領域６１０は、層間絶縁膜６２０に形成されたビアホール６１２内を経由して中間導電層６２３に接続されている。中間導電層６２３は、さらに上層のグランド電圧線に接続されている。
【００１７】
ｎ型ウェルタップ領域６１１は、層間絶縁膜６２０に形成されたビアホール６１３内を経由して中間導電層６２２に接続されている。中間導電層６２２は、上層の電源電圧線に接続されている。ワード線６０６は、層間絶縁膜６２０に形成されたビアホール６１４内を経由して、中間導電層６２１に接続されている。中間導電層６２１は、上層の主ワード線６２１に接続されている。通常、主ワード線は金属で形成されており、多結晶シリコンで形成されたワード線６０６の実効的な電気抵抗を低減させる。
【００１８】
図１２及び図１３に示した従来のＳＲＡＭでは、メモリセルの各々の内部にはウェルタップ領域が配置されておらず、４個のメモリセル毎に１つ配置されたつなぎ部６０５内にウェルタップ領域が配置されている。このため、メモリセル１つあたりの占有面積を小さくすることができる。
【００１９】
【発明が解決しようとする課題】
図１４に、図１２に示した従来のＳＲＡＭのつなぎ部６０５を拡大した平面図を示す。ｎ型ウェルタップ領域６１１の図の右側及び左側に、それぞれメモリセルアレイ内の端のメモリセルのプルアップＭＯＳトランジスタＴｒ５のソース領域６３０、及び反対側のメモリセルアレイの端のメモリセルのプルアップＭＯＳトランジスタＴｒ６のソース領域６３１が配置されている。
【００２０】
ｎ型ウェルタップ領域６１１の上層に、中間導電層６２２が配置されている。ドレイン領域６３０及び６３１の上層にも、それぞれ中間導電層６３２及び６３３が配置されている。相互に隣り合う中間導電層６２２と６３２との間隔Ｄ、及び中間導電層６２２と６３３との間隔Ｄは、その配線層のパターニングの最小寸法に設定されている。
【００２１】
つなぎ部６０５の幅は、最小寸法に設定されている間隔Ｄによって制約を受ける。より具体的には、つなぎ部６０５の一方の側のメモリセルアレイのプルアップＭＯＳトランジスタＴｒ５のソース領域６３０と、他方の側のメモリセルアレイのプルアップＭＯＳトランジスタＴｒ６のソース領域６３１とを、少なくとも最小寸法の２倍以上離さなければならない。
【００２２】
ゲート長が０．１３μｍの世代では、メモリセルの横幅が約１．２μｍになり、つなぎ部の幅が約１μｍになる。メモリセル４個毎に１個のつなぎ部を配置する場合、つなぎ部を考慮すると、１個のメモリセルの実質的な横幅は、１．４５μｍになる。
【００２３】
本発明の目的は、メモリセルのように実質的に同一の複数の回路が反復して配置されている半導体装置の集積度を高めることである。
【００２４】
本発明の一観点によると、
半導体基板の表面上に、第１の方向及び該第１の方向に交差する第２の方向に反復して配置される複数の繰り返し単位であって、該繰り返し単位の各々が複数のメモリセルを含み、該メモリセルの各々が、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を含む少なくとも１つの第１導電チャネルＭＯＳトランジスタを含む前記繰り返し単位と、
前記半導体基板の表層部に、前記第１の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の第１導電チャネルＭＯＳトランジスタが配置された第２導電型のウェルと、
前記複数のメモリセルのうち一部の第１のメモリセルと、該第１のメモリセルに隣接する第２のメモリセルとの境界にまたがった前記第２導電型のウェル内に、該第１のメモリセル内の１つの第１導電チャネルＭＯＳトランジスタのソース領域及び該第２のメモリセル内の１つの第１導電チャネルＭＯＳトランジスタのソース領域と隣接するように形成された第２導電型のウェルタップ領域と、
前記第２導電型のウェルタップ領域の上面から、該第２導電型のウェルタップ領域に隣接する前記ソース領域の上面までを覆う第１の金属シリサイド層と、
前記半導体基板の上に配置された層間絶縁膜と、
前記第１の金属シリサイド層を介して、前記第２導電型のウェルタップ領域、及び該第２導電型のウェルタップ領域に隣接する前記ソース領域に電気的に接続され、前記層間絶縁膜を貫通する第１の層間接続部材と、
を有する半導体装置が提供される。
【００２５】
第１の層間接続部材を経由して、第１導電型ＭＯＳトランジスタＱＰ１のソース領域と第２導電型のウェルタップ領域とに固定電圧が印加される。ウェルタップ領域専用の層間接続部材を設ける必要がないため、集積度の向上を図ることができる。
【００２６】
【発明の実施の形態】
図１に、本発明の実施例によるＳＲＡＭの等価回路図を示す。複数のメモリセル１０の各々が、ｐチャネルのプルアップＭＯＳトランジスタＱＰ１、ＱＰ２、ｎチャネルのプルダウンＭＯＳトランジスタＱＮ１、ＱＮ２、及びｎチャネルの転送ＭＯＳトランジスタＱＮ３、ＱＮ４を含んで構成される。
【００２７】
プルアップＭＯＳトランジスタＱＰ１とプルダウンＭＯＳトランジスタＱＮ１とのドレイン端子同士が接続され、インバータを構成している。同様に、プルアップＭＯＳトランジスタＱＰ２とプルダウンＭＯＳトランジスタＱＮ２とのドレイン端子同士が接続され、もう一つのインバータを構成している。一方のインバータの出力が他方のインバータに入力される。プルアップＭＯＳトランジスタＱＰ１及びＱＰ２のソース端子に、電源電圧Ｖｄｄが印加されている。プルダウンＭＯＳトランジスタＱＮ１及びＱＮ２のソース端子に、グランド電圧Ｖｓｓが印加されている。
【００２８】
複数のメモリセル１０が、行方向及び列方向に反復して配置されている。行方向に並んだ４個のメモリセルが、１個のメモリセルアレイ（繰り返し単位）を構成する。
【００２９】
メモリセル１０の各行に対応して、ワード線１６が配置されている。メモリセル１０の各列に対応して、ビット線２１ａ及び反転ビット線２１ｂが配置されている。ビット線２１ａ及び反転ビット線２１ｂは、センスアンプ２８に接続されている。
【００３０】
メモリセル１０の各々の転送ＭＯＳトランジスタＱＮ３が、ＭＯＳトランジスタＱＰ１とＱＮ１とで構成されたインバータの出力点（ＭＯＳトランジスタのドレイン）と、対応するビット線２１ａとを接続する。転送ＭＯＳトランジスタＱＮ４が、ＭＯＳトランジスタＱＰ２とＱＮ２とで構成されたインバータの出力点と、対応する反転ビット線２１ｂとを接続する。転送ＭＯＳトランジスタＱＮ３及びＱＮ４のゲート電極が、対応するワード線１６に接続されている。
【００３１】
ワード線１６と平行に、主ワード線１７が配置されている。ワード線１６と主ワード線１７とを相互に接続する接続部材１５が、メモリセルアレイ毎に１個配置されている。
【００３２】
メモリセル１０の各行に対応して、ｐ型ウェル２５及びｎ型ウェル２６が配置されている。ｎチャネルのＭＯＳトランジスタＱＮ１〜ＱＮ４が、ｐ型ウェル２５内に配置され、ｐチャネルのＭＯＳトランジスタＱＰ１及びＱＰ２が、ｎ型ウェル２６内に配置されている。ｐ型ウェル２５が電源電圧Ｖｄｄの配線に接続され、ｎ型ウェル２６がグランド電圧Ｖｓｓの配線に接続されている。この接続箇所は、１つのメモリセルアレイに対して１箇所配置されている。
【００３３】
図２に、実施例によるＳＲＡＭの平面図を示す。図の行方向に並んだ４個のメモリセル１０ａ〜１０ｄにより、１個のメモリセルアレイ（繰り返し単位）１０が構成されている。メモリセルアレイ１０の内側の２つのメモリセル１０ｂと１０ｃとは同一の構成である。両端のメモリセル１０ａ及び１０ｄは、内側のメモリセル１０ｂ及び１０ｃの構成とやや異なる。各メモリセルの構成については、後に図３〜図７を参照して詳しく説明する。
【００３４】
複数のメモリセルアレイ１０が、行方向及び列方向に反復して配置されている。メモリセル１０ａ〜１０ｄの各々の内部に、ｐチャネルのプルアップＭＯＳトランジスタＱＰ１、ＱＰ２、ｎチャネルのプルダウンＭＯＳトランジスタＱＮ１、ＱＮ２、及びｎチャネルの転送ＭＯＳトランジスタＱＮ３、ＱＮ４が配置されている。
【００３５】
メモリセルアレイ１０の各行に対応してｐ型ウェル２５及びｎ型ウェル２６が配置されている。ｐ型ウェル２５及びｎ型ウェル２６の各々は行方向に延在し、行方向に並んだ複数のメモリセルアレイ１０にまたがって配置されている。なお、１個のｐ型ウェル２５は、隣接した２つの行のメモリセルアレイにまたがり、１個のｎ型ウェル２６も、隣接した２つの行のメモリセルアレイにまたがっている。行方向に延びるワード線１６が、転送ＭＯＳトランジスタＱＮ３及びＱＮ４のゲート電極を兼ねている。
【００３６】
以下、図３〜図７を参照して、図２に示したＳＲＡＭの詳細な構成について説明する。
【００３７】
図３は、活性領域のパターンを示す。シリコン基板の表層部に図３の行方向（横方向）に長いｐ型ウェル２５及びｎ型ウェル２６が配置されている。
【００３８】
ｐ型ウェル２５内に、活性領域３０ａ〜３０ｄが行方向に左から右に順番に並んで配置され、４個の活性領域３０ａ〜３０ｄが一つの繰り返し単位を構成する。この繰り返し単位が、行方向に反復して配置されている。図３では、左端に活性領域３０ｄが現れている。
【００３９】
活性領域３０ｂは、図の縦方向（列方向）に長い長方形の外周に沿った枠部分３０ｂａと、枠部分３０ｂａの上辺及び下辺の各々から中心に向かって突出した突出部３０ｂｂとを有する。活性領域３０ｃ及び３０ｄは、活性領域３０ｂと同一の形状を有する。
【００４０】
活性領域３０ａは、図の縦方向に長い長方形の外周に沿った枠部分３０ａａと、枠部分３０ａａの上辺及び下辺の各々から中心に向かって突出した突出部３０ａｂとを有する。枠部分３０ａａの上辺及び下辺は、メモリセル３０ｂの枠部分３０ｂａの上辺及び下辺よりもやや長い。例えば、活性領域３０ｂと３０ｃとの中心間の横方向の距離は１．２μｍであり、活性領域３０ａと３０ｂとの中心間の横方向の距離は１．４μｍである。
【００４１】
活性領域３０ａの突出部３０ａｂに、ｐ型不純物が注入されたｐ型ウェルタップ領域３５が配置されている。
【００４２】
ｎ型ウェル２６内に、活性領域３１ａ〜３１ｄが配置されている。活性領域３１ａ〜３１ｄは、それぞれ横方向に関して活性領域３０ａ〜３０ｄと同じ位置に配置されている。
【００４３】
活性領域３１ｂは、正方形の上辺と下辺に沿って配置された２本の横方向部分３１ｂａ、２本の横方向部分３１ｂａの中心点同士を接続する縦方向部分３１ｂｂ、及び横方向部分３１ｂａの各々の両端から他方の横方向部分の対応する端部に向かって延びた突出部３１ｂｃを有する。活性領域３１ｃ及び３１ｄは、活性領域３１ｂと同一の形状を有する。
【００４４】
活性領域３１ａは、図の横方向に長い長方形の上辺及び下辺に沿った２本の横方向部分３１ａａ、２本の横方向部分３１ａａの中心点同士を接続する縦方向部分３１ａｂ、及び横方向部分３１ａａの各々の両端から他方の横方向部分の対応する端部に向かって延びた突出部３１ａｃを有する。
【００４５】
縦方向部分３１ａｂの中央に、ｎ型不純物が注入されたｎ型ウェルタップ領域３６が配置されている。
【００４６】
活性領域３０ｂの右下の１／４の部分、活性領域３０ｃの左下の１／４の部分、活性領域３１ｂの右上の１／４の部分、及び活性領域３１ｃの左上の１／４の部分が、メモリセル１０ｂに対応する。活性領域３０ａの右下の１／４の部分、活性領域３０ｂの左下の１／４の部分、活性領域３１ａの右上の１／４の部分、及び活性領域３１ｂの左上の１／４の部分が、メモリセルアレイの左端のメモリセル１０ａに対応する。
【００４７】
図４に、シリコン基板上に形成された多結晶シリコン層のパターン、及び上層配線と接続するためのビアホールの位置を示す。
【００４８】
活性領域３０ｂの枠部分３０ｂａの横方向に延びた辺、及びそれに縦方向に隣り合う活性領域３１ｂの横方向部分３１ｂａに、２本のゲート電極４０及び４１が交差する。活性領域３０ｃ、３１ｃ、及び活性領域３０ｄ、３１ｄについても同様の構成である。
【００４９】
活性領域３０ａの枠部分３０ａａの横方向に延びた辺、及びそれに縦方向に隣り合う活性領域３１ａの横方向部分３１ａａに、２本のゲート電極４０及び４１が交差する。
【００５０】
ゲート電極４０と活性領域３０ｂとの交差箇所、及びゲート電極４０と活性領域３０ａとの交差箇所にプルダウンＭＯＳトランジスタＱＮ１が配置される。ゲート電極４１と活性領域３０ｂとの交差箇所、及びゲート電極４１と活性領域３０ａとの交差箇所にプルダウンＭＯＳトランジスタＱＮ２が配置される。ゲート電極４０と活性領域３１ｂとの交差箇所、及びゲート電極４０と活性領域３１ａとの交差箇所にプルアップＭＯＳトランジスタＱＰ１が配置される。ゲート電極４１と活性領域３１ｂとの交差箇所、及びゲート電極４１と活性領域３１ａとの交差箇所にプルアップＭＯＳトランジスタＱＰ２が配置される。
【００５１】
図の横方向に延びるワード線１６が、活性領域３０ａ及び３０ｂの枠部分３０ａａ及び３０ｂａの縦方向の辺と交差する。１つの活性領域３０ａ及び３０ｂに対して、２本のワード線１６が交差する。ワード線１６と活性領域３０ａとの交差箇所、及びワード線１６と活性領域３０ｂとの交差箇所に、転送ＭＯＳトランジスタＱＮ３及びＱＮ４が配置される。
【００５２】
ゲート電極４０と４１との間の活性領域内に、ＭＯＳトランジスタのソース領域Ｓが配置される。ゲート電極に関してソース領域と反対側にドレイン領域Ｄが配置される。２本のワード線１６の間の活性領域内に、転送ＭＯＳトランジスタのソース領域Ｓが配置される。
【００５３】
活性領域３０ａの枠部分３０ａａに囲まれた領域内のワード線１６と重なる部分に、ワードコンタクトホールＨＷが配置されている。ワードコンタクトホールＨＷは、図３に示したメモリセル１０ａ内に配置されている。活性領域３０ａのうち、ゲート電極４０と４１との間のソース領域Ｓ内に、ビアホールＨ１が配置されている。ビアホールＨ１は、図の横方向に関して、ワードコンタクトホールＨＷと異なる位置に配置され、図３に示したメモリセル１０ｄ内に配置されている。すなわち、ビアホールＨ１とワードコンタクトホールＨＷとは、相互に隣り合うメモリセル内に配置されている。
【００５４】
活性領域３１ａのうち、ゲート電極４０と４１との間のソース領域Ｓ内に、ビアホールＨ２が配置されている。ビアホールＨ２は、図の横方向に関してビアホールＨ１とほぼ同じ位置に配置されている。他のソース領域、ドレイン領域、及びゲート電極に対応してビアホールが配置されている。
【００５５】
図５は、第１層目配線のパターンを示すと共に、図４に示したビアホールを再度示す。ワードコンタクトホールＨＷに対応して、中間導電層４５が配置されている。活性領域３０ａ及び３１ａが配置された列において、配線４６が、同一の活性領域３０ａ内の２つのビアホールＨ１同士（図の縦方向に隣り合う２つのメモリセルのｎチャネルＭＯＳトランジスタＱＮ１のソース領域同士）を接続する。配線４７が、同一の活性領域３１ａ内の２つのビアホールＨ２同士（図の縦方向に隣り合う２つのメモリセルのｐチャネルＭＯＳトランジスタＱＰ１のソース領域同士）を接続する。活性領域３１ａにおいては、その縦方向部分３１ａｂの中央にｎ型ウェルタップ領域３６が配置されているため、図においてｎ型ウェルタップ領域３６の上側のソース領域Ｓと下側のソース領域Ｓとが、シリコン基板の表層部で連続していない。配線４７は、この２つのドレイン領域Ｄを相互に接続している。
【００５６】
配線４８が、１つのメモリセル内のプルアップＭＯＳトランジスタＱＰ１のドレイン領域ＤとプルダウンＭＯＳトランジスタＱＮ１のドレイン領域Ｄとを接続する。配線４９が、プルアップＭＯＳトランジスタＱＰ２のドレイン領域ＤとプルダウンＭＯＳトランジスタＱＮ２のドレイン領域Ｄとを接続する。
【００５７】
活性領域３０ｂ〜３０ｄ、及び活性領域３１ｂ〜３１ｄが配置された列においても、配線４６Ａが、ｎチャネルＭＯＳトランジスタのソース領域同士を接続する。配線４８Ａが、プルアップＭＯＳトランジスタＱＰ１のドレイン領域ＤとプルダウンＭＯＳトランジスタＱＮ１のドレイン領域Ｄとを接続する。配線４９Ａが、プルアップＭＯＳトランジスタＱＰ２のドレイン領域ＤとプルダウンＭＯＳトランジスタＱＮ２のドレイン領域Ｄとを接続する。
【００５８】
配線４９及び配線４９Ａは、図４に示したゲート電極４０に接続されている。この接続は、図１に示したＭＯＳトランジスタＱＰ２及びＱＮ２で構成されたインバータの出力点と、ＭＯＳトランジスタＱＰ１及びＱＮ１で構成されたインバータの入力点との接続に相当する。
【００５９】
活性領域３０ｂ〜３０ｄ、及び活性領域３１ｂ〜３１ｄが配置された列には、ｎ型ウェルタップ領域３６が配置されていないため、配線４７に対応する配線は配置されていない。その代わりに、活性領域３１ａ内に配置された４つのｐチャネルＭＯＳトランジスタに共通のソース領域Ｓに接続された中間導電層５０が配置されている。なお、活性領域３０ｂ〜３０ｄ、及び活性領域３１ｂ〜３１ｄが配置された列には、ワードコンタクトホールＨＷが配置されていないため、中間導電層４５に対応する導電層は配置されていない。
【００６０】
その他に、図４に示したゲート電極４１に接続された中間導電層５１が設けられている。
【００６１】
図６は、第２層目配線のパターン、及び図５に示した第１層目配線に接続するためのビアホールを示す。図４に示したワード線１６に対応して、主ワード線１７が配置されている。主ワード線１７は、活性領域３０ａの枠部分３０ａａに囲まれた領域内に配置されたワードコンタクトホールＨＷ１内を経由して、図５に示した中間導電層４５に接続されている。すなわち、主ワード線１７は、中間導電層４５を介して、対応するワード線１６に接続されている。
【００６２】
メモリセル毎に１つの配線５５が配置されている。配線５５は、図２に示したメモリセル１０ａにおいては、図５に示した配線４８と中間導電層５１とを接続し、図２に示したメモリセル１０ｂ〜１０ｄにおいては、図５に示した配線４８Ａと中間導電層５１とを接続する。
【００６３】
活性領域３１ａ〜３１ｄが配列した行に対応して、電源電圧線５８が配置されている。電源電圧線５８は、図５に示した対応する行の中間導電層５０及び配線４７に接続されている。これにより、図４に示した活性領域３１ａ〜３１ｄ内のソース領域Ｓに電源電圧Ｖｄｄが印加される。また、後述するように、活性領域３１ａ内のソース領域Ｓは、その表面に形成された金属シリサイド膜を経由してｎ型ウェルタップ領域３６に電気的に接続されている。このため、ｎ型ウェルタップ領域３６にも電源電圧Ｖｄｄが印加される。これにより、図３に示したｎ型ウェル２６の電位が固定される。
【００６４】
中間導電層６０及び６０Ａが、それぞれ図５に示した配線４６及び４６Ａに接続されている。中間導電層６１が、図４に示した活性領域３０ａ〜３０ｄのうち、２本のワード線１６の間の領域に配置されたソース領域Ｓに接続されている。
【００６５】
図７は、第３層目配線のパターン、及び下層の配線と接続するためのビアホールを示す。ビット線２１ａが、活性領域３０ａ〜３０ｄの各々の図の左側の辺に沿って縦方向に延びる。反転ビット線２１ｂが、活性領域３０ａ〜３０ｄの各々の図の右側の辺に沿って縦方向に延びる。グランド電圧線６５が、活性領域３０ａ〜３０ｄの各々の横方向の辺と交差するように縦方向に延びる。
【００６６】
グランド電圧線６５は、中間導電層６０及び６０Ａに接続されている。グランド電圧Ｖｓｓが、中間導電層６０、６０Ａ、及び図５に示した配線４６、４６Ａを介して、図４に示した活性領域３０ａ〜３０ｄ内の、ゲート電極４０と４１との間のソース領域Ｓに印加される。活性領域３０ａ内のソース領域Ｓの上面及びｐ型ウェルタップ領域３５の上面に、金属シリサイド膜が形成されており、両者が電気的に接続されている。この金属シリサイド膜を通して、ｐ型ウェルタップ領域３５にグランド電圧Ｖｓｓが印加される。これにより、図３に示したｐ型ウェル２５がグランド電圧Ｖｓｓに固定される。
【００６７】
次に、図８及び図９を参照して、上記実施例によるＳＲＡＭの製造方法について説明する。図８（Ａ）〜（Ｃ）、図９（Ａ）及び（Ｂ）は、図３の一点鎖線Ａ８−Ａ８における断面に相当する。
【００６８】
図８（Ａ）に示すように、ｐ型シリコン基板７０の表層部に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜７１を形成する。素子分離絶縁膜７１は、深さ３００ｎｍの溝の形成、化学気相成長（ＣＶＤ）による厚さ５００ｎｍの酸化シリコン膜の形成、及び化学機械研磨（ＣＭＰ）の工程を経て形成される。素子分離絶縁膜７１で囲まれた活性領域３１ａが画定される。
【００６９】
ｎ型ウェル２６を形成する領域に開口を有するレジストパターンをマスクとして、リン（Ｐ）イオンを、加速エネルギ６００ｋｅＶ、ドーズ量３×１０13ｃｍ-2の条件で注入する。これにより、ｎ型ウェル２６が形成される。同様に、加速エネルギ３００ｋｅＶ、ドーズ量３×１０13ｃｍ-2の条件でボロン（Ｂ）イオンを注入することにより、図２に示したｐ型ウェル２５を形成する。
【００７０】
図８（Ｂ）の状態に至るまでの工程を説明する。シリコン基板７０の活性領域の表面を熱酸化し、厚さ４ｎｍの酸化シリコン膜を形成する。この酸化シリコン膜及び素子分離絶縁膜７１の上に、ＣＶＤにより厚さ１８０ｎｍの多結晶シリコン膜を形成する。多結晶シリコン膜と酸化シリコン膜とをパターニングし、酸化シリコンからなるゲート絶縁膜７２及び多結晶シリコンからなるゲート電極４０を残す。この工程で、図４に示した他のゲート電極４１及びワード線１６も形成される。
【００７１】
ｐチャネルＭＯＳトランジスタを形成する領域に、加速エネルギ０．５ｋｅＶ、ドーズ量８×１０14ｃｍ-2の条件でボロンイオン（Ｂ+）を注入する。このイオン注入により、低濃度ドレイン（ＬＤＤ）構造の低濃度領域７４が形成される。ｎチャネルＭＯＳトランジスタを形成する領域に、加速エネルギ５ｋｅＶ、ドーズ量８×１０14ｃｍ-2の条件で砒素イオン（Ａｓ+）を注入する。
【００７２】
図８（Ｃ）に示すように、ゲート電極４０の側面上に、酸化シリコンからなるサイドウォールスペーサ７６を形成する。サイドウォールスペーサ７６は、ＣＶＤにより厚さ１００ｎｍの酸化シリコン膜を堆積させた後、異方性エッチングを行うことにより形成される。
【００７３】
ｐチャネルＭＯＳトランジスタを形成する領域に、加速エネルギ５ｋｅＶ、ドーズ量１×１０15ｃｍ-2の条件でボロンイオン（Ｂ+）を注入する。このイオン注入により、ソース及びドレイン領域７８が形成される。同時に、図４に示したｐ型ウェルタップ領域３５にもボロンイオンを注入する。ここまでの工程で、ｐチャネルＭＯＳトランジスタＱＰ１が形成される。
【００７４】
ｎチャネルＭＯＳトランジスタを形成する領域に、加速エネルギ１５ｋｅＶ、ドーズ量１×１０15ｃｍ-2の条件でリンイオン（Ｐ+）を注入する。このイオン注入により、ｎチャネルＭＯＳトランジスタのソース及びドレイン領域が形成される。同時に、ｎ型ウェルタップ領域３６にもリンイオンを注入する。１０００℃で１０秒間のアニールを行い、注入した不純物イオンを活性化させる。
【００７５】
基板上に、厚さ１０ｎｍのコバルト（Ｃｏ）膜を堆積させ、熱処理を行うことにより、ゲート電極４０の上面の上にコバルトシリサイド（ＣｏＳｉ）膜８０を形成し、ソース及びドレイン領域７８及びｎ型ウェルタップ領域３６の表面上にＣｏＳｉ膜８１を形成する。未反応のＣｏ膜は、熱処理後に除去される。
【００７６】
図９（Ｄ）に示すように、ＣＶＤにより酸化シリコンからなる厚さ１０００ｎｍの層間絶縁膜８３を形成する。ＣＭＰにより層間絶縁膜８３の表面を平坦化する。層間絶縁膜８３に、ビアホールＨ２を形成する。同時に、図４に示したすべてのビアホールが形成される。
【００７７】
次に、厚さ１０ｎｍのチタン（Ｔｉ）層、厚さ２０ｎｍの窒化チタン（ＴｉＮ）層、厚さ３００ｎｍのタングステン（Ｗ）層を堆積させる。層間絶縁膜８３の表面が露出するまでＣＭＰを行い、ビアホールＨ２内に導電性の層間接続部材８４を残す。
【００７８】
図９（Ｅ）に示すように、層間絶縁膜８３の上に、シングルダマシン法により、第１層目の配線を形成する。以下、シングルダマシン法による配線の形成方法を簡単に説明する。
【００７９】
ＣＶＤにより酸化シリコンからなる厚さ５００ｎｍの配線層絶縁膜９０を形成する。配線層絶縁膜９０に、図５に示した第１層目配線に対応する配線溝を形成する。厚さ２０ｎｍのタンタル（Ｔａ）層と厚さ１０００ｎｍの銅（Ｃｕ）層とを形成してＣＭＰを行うことにより、配線溝内に第１層目配線を残す。図５に示した第１層目配線４７、４８等及び第１層目の中間導電層４５、５０等が形成される。
【００８０】
配線層絶縁膜９０の上に、デュアルダマシン法により第２層目の配線を形成する。以下、デュアルダマシン法による配線の形成方法の一例を簡単に説明する。
【００８１】
配線層絶縁膜９０の上に、ＣＶＤにより、酸化シリコンからなる厚さ１０００ｎｍの層間絶縁膜９２を形成する。層間絶縁膜９２に、図６に示したビアホールを形成する。さらに、図６に示した第２層目配線に対応する配線溝を形成する。
【００８２】
厚さ２０ｎｍのタンタル層と、厚さ１０００ｎｍの銅層とを順番に形成し、ＣＭＰを行うことによって、配線溝及びビアホール内に、タンタル層と銅層とを残す。電源電圧線５８、及び図６に示した配線５５、主ワード線１７が形成される。
【００８３】
層間絶縁膜９２の上に、デュアルダマシン法により、層間絶縁膜９４、ビット線２１ａ、グランド電圧線６５、及び図７に示した反転ビット線２１ｂを形成する。
【００８４】
上記実施例では、図９（Ｅ）に示したように、ｐチャネルＭＯＳトランジスタＱＰ１のソース領域７８に電源電圧Ｖｄｄを印加するための層間接続部材８４を経由して、ｎ型ウェルタップ領域３６に電源電圧Ｖｄｄが印加される。同様に、図４に示したｎチャネルＭＯＳトランジスタＱＮ１のソース領域Ｓと重なる位置に配置されたビアホールＨ１内の層間接続部材を経由して、ｐ型ウェルタップ領域３５にグランド電圧Ｖｓｓが印加される。
【００８５】
このように、実施例によるＳＲＡＭにおいては、図１２〜図１４に示した従来のＳＲＡＭにおけるｎ型ウェルタップ領域６１１専用のビアホール６１３及びｐ型ウェルタップ領域６１０専用のビアホール６１２を設ける必要がない。
【００８６】
図１４に示した従来例では、メモリセルアレイのつなぎ部６０５に、ＭＯＳトランジスタＴｒ５のソース領域に接続された中間導電層６３２、ｎ型ウェルタップ領域６１１に接続された中間導電層６２２、及びＭＯＳトランジスタＴｒ６のソース領域に接続された中間導電層６３３が、行方向に配列している。これらの中間導電層の間に、第１層目配線パターンの最小間隔Ｄが確保されている。中間導電層６２２の同じ列方向の位置に、ワードコンタクト用の中間導電層６２１が配置されている。
【００８７】
これに対し、実施例の場合には、図４に示したように、活性領域３０ａの列において、相互に隣り合う２つのメモリセルのうち一方のメモリセルのｐチャネルＭＯＳトランジスタＱＰ１のソース領域と、他方のメモリセルのｐチャネルＭＯＳトランジスタＱＰ２のソース領域とが連続し、１つのビアホールＨ２が配置されている。同様に、一方のメモリセルのｎチャネルＭＯＳトランジスタＱＮ１のソース領域と、他方のメモリセルのｎチャネルＭＯＳトランジスタＱＮ２のソース領域とが連続し、１つのビアホールＨ１が配置されている。ワードコンタクト用のビアホールＨＷは、行方向に関して、ビアホールＨ１及びＨ２とは異なる位置に配置されている。
【００８８】
図５に示したように、行方向に隣り合う２つのメモリセルアレイの境界領域には、第１層目配線４６とワードコンタクト用の中間導電層４５との２つのパターンが行方向に並ぶ。第１層目配線４７は、行方向に関して第１層目配線４６と同じ位置に配置されている。図１２及び図１４に示した従来の場合に比べて、メモリセルアレイの境界部分に行方向に並んで配置される第１層目配線パターンの数が３から２に減少する。このため、実質的なメモリセルの占有面積を小さくすることができる。
【００８９】
図１２に示した従来のＳＲＡＭでは、例えば各メモリセル６００ａ〜６００ｄの横幅が１．２μｍであり、つなぎ部６０５の幅が約１μｍであった。すなわち、メモリセル４個あたりの行方向の長さが約５．８μｍになる。これに対し、図２に示した実施例のＳＲＡＭでは、メモリセル１０ｂ及び１０ｃの横幅が１．２μｍ、メモリセル１０ａ及び１０ｄの横幅が約１．４μｍになる。すなわち、メモリセル４個あたりの行方向の長さが約５．２μｍになる。このように、実施例によるＳＲＡＭは、図１２に示した従来のＳＲＡＭに比べて、メモリセルの占める面積を約１０％削減することができる。
【００９０】
上記実施例によるＳＲＡＭにおいては、図９（Ｅ）に示したＣｏＳｉ層８１が、ｐ型のソース領域７８とｎ型ウェルタップ領域３６との境界部でまれに断線する場合がある。ところが、図３に示すように、ｎ型ウェル２６は、図の横方向に延在し、１つのｎ型ウェル内に複数のｎ型ウェルタップ領域３６が配置される。このため、１つのｎ型ウェルタップ領域３６の部分で断線が発生したとしても、ｎ型ウェル２６の電位は、電源電圧Ｖｄｄに固定される。このため、回路動作上の問題は生じない。
【００９１】
次に、図１０を参照して、上記実施例と同様のウェルタップ領域を論理回路素子に適用した場合と、上記実施例のようにＳＲＡＭに適用した場合との効果の相違を説明する。
【００９２】
図１０（Ａ）に、論理回路装置の２つのＭＯＳトランジスタの平面図を示す。活性領域２００内を２本のゲート電極２０１及び２０２が通過する。ゲート電極２０１と２０２との間にｎ型のソース領域２０３が配置され、２本のゲート電極２０１及び２０２の外側に、それぞれｎ型のドレイン領域２０４及び２０５が配置される。
【００９３】
ｐ側ウェルタップ領域２０８が、ソース領域２０３に連続する。ソース領域２０３内にビアホール２１０が配置され、ドレイン領域２０４及び２０５内に、それぞれビアホール２１１及び２１２が配置される。この配置は、例えば、図４に示したｎチャネルＭＯＳトランジスタＱＮ１及びＱＮ２の配置に対応している。
【００９４】
図１０（Ｂ）に、ｐ型ウェルタップ領域２０８を、２本のゲート電極２０１と２０２の外側に配置した場合の構成を示す。ゲート電極２０１と２０２との間にｐ型ウェルタップ領域２０８が配置されていないため、ゲート電極２０１と２０２との間隔を狭めることができる。このため、論理回路素子においては、ウェルタップ領域を、２本のゲート電極に挟まれたソース領域に接続させるのは、集積度向上の点で好ましくない。
【００９５】
これに対し、図４に示した実施例の場合には、活性領域３０ａの列のゲート電極４０と４１との間に、ソース領域に接続されるビアホールＨ１及びｐ型ウェルタップ領域３５が配置されると共に、ワードコンタクトのためのビアホールＨＷも配置される。図５に示したように、ビアホールＨ１に接続される第１層目配線４６が、ワードコンタクト用のビアホールＨＷの脇を通過して図の縦方向に延びる。このため、ビアホールＨ１とビアホールＨＷとの横方向の位置を相互にずらさなければならない。
【００９６】
すなわち、活性領域３０ａの列においては、ゲート電極４０と４１との間に、ビアホール２個を配置するための間隔が予め確保されている。このため、ｐ型ウェルタップ領域３５をゲート電極４０と４１との間に配置しても、ゲート電極４０と４１との間をさらに広げる必要はない。このため、ＳＲＡＭの場合には、論理回路素子の場合と違って、ウェルタップ領域を２本のゲート電極の間のソース領域に接触させても、集積度が犠牲になることはない。
【００９７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９８】
上記実施例から、以下の付記に示された発明が導出される。
（付記１） 半導体基板の表面上に、第１の方向及び該第１の方向に交差する第２の方向に反復して配置される複数の繰り返し単位であって、該繰り返し単位の各々が複数のメモリセルを含み、該メモリセルの各々が、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を含む少なくとも１つの第１導電チャネルＭＯＳトランジスタを含む前記繰り返し単位と、
前記半導体基板の表層部に、前記第１の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の第１導電チャネルＭＯＳトランジスタが配置された第２導電型のウェルと、
前記繰り返し単位に含まれる複数のメモリセルのうち一部のメモリセルの前記第２導電型のウェル内に形成された第２導電型のウェルタップ領域と、
前記半導体基板の表面を覆う層間絶縁膜と、
前記繰り返し単位に含まれる複数のメモリセルのうち、前記第２導電型のウェルタップ領域が配置されているメモリセルと同一または該メモリセルに隣接するメモリセル内に配置され、前記層間絶縁膜を貫通する第１の層間接続部材であって、該第１の層間接続部材が、少なくとも該第１の層間接続部材が配置されているメモリセルの少なくとも１つの第１導電型チャネルＭＯＳトランジスタのソース領域と前記第２導電型のウェルタップ領域とに接続された前記第１の層間接続部材と
を有する半導体装置。
（付記２） さらに、前記第１の層間接続部材に接続されている第１導電型チャネルＭＯＳトランジスタのソース領域の上面から、前記第２導電型のウェルタップ領域の上面までを覆う金属シリサイド層を有し、
前記第１の層間接続部材が、前記金属シリサイド層を介して、前記ソース領域と前記第２導電型のウェルタップ領域とに電気的に接続されている付記１に記載の半導体装置。
（付記３） 前記第１の層間接続部材が接続されているソース領域が、該第１の層間接続部材が配置されているメモリセルに隣接するメモリセルの少なくとも１つの第１導電型チャネルＭＯＳトランジスタのソース領域に連続している付記１または２に記載の半導体装置。
（付記４） 前記メモリセルの各々が、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を有する第１導電チャネルＭＯＳトランジスタを含む第１及び第２のインバータと、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を含む少なくとも１つの転送ＭＯＳトランジスタとを含み、該第１のインバータの出力が該第２のインバータに入力されており、該第２のインバータの出力が該第１のインバータに入力されており、該第１のインバータの出力が前記転送ＭＯＳトランジスタを介して、該半導体基板上に形成された電子回路に入力され、前記第１の層間接続部材が接続されているソース領域が、該第１のインバータを構成する１つの第１導電チャネルＭＯＳトランジスタのソース領域である付記１〜３のいずれかに記載の半導体装置。
（付記５） 前記第１のインバータの各々が、さらに第２導電型のソース領域、第２導電型のドレイン領域、及びゲート電極を含んで構成された第２導電チャネルＭＯＳトランジスタを有し、該第２導電チャネルＭＯＳトランジスタのドレイン領域が、当該第１のインバータの第１導電チャネルＭＯＳトランジスタのドレイン領域に接続されており、
さらに、前記半導体装置が、前記半導体基板の表層部に、前記第１の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の前記第２導電チャネルＭＯＳトランジスタが配置された第１導電型のウェルと、
前記繰り返し単位内の複数のメモリセルのうち一部のメモリセルの前記第１導電型のウェル内に形成された第１導電型のウェルタップ領域と、
前記第１導電型のウェルタップ領域が配置されているメモリセルまたは該メモリセルに隣接するメモリセル内に配置され、前記層間絶縁膜を貫通する第２の層間接続部材であって、該第２の層間接続部材が、少なくとも該第２の層間接続部材が配置されているメモリセルの第２導電チャネルＭＯＳトランジスタのソース領域と前記第１導電型のウェルタップ領域とに接続された前記第２の層間接続部材と
を有する付記４に記載の半導体装置。
（付記６） 前記第１の層間接続部材及び第２の層間接続部材が、同一のメモリセル内に配置されている付記５に記載の半導体装置。
（付記７） さらに、前記第１の方向に並んだ複数の繰り返し単位ごとに配置され、メモリセルの前記転送ＭＯＳトランジスタのゲート電極を兼ねるワード線と、
前記層間絶縁膜の上に配置され、前記第１の方向に延在する主ワード線と、
前記繰り返し単位内の複数のメモリセルのうち一部のメモリセル内に配置され、前記層間絶縁膜を貫通し、前記ワード線と前記主ワード線とを接続する第３の層間接続部材と
を有する付記４〜６のいずれかに記載の半導体装置。
（付記８） 前記第１の層間接続部材が配置されたメモリセルに対して、前記第１の方向に隣接するメモリセル内に、前記第３の層間接続部材が配置されている付記７に記載の半導体装置。
（付記９） 前記第２の方向に並んだ複数の繰り返し単位において、前記第１の層間接続部材が、前記第１の方向に関して同じ位置のメモリセル内に配置されている付記１〜８のいずれかに記載の半導体装置。
（付記１０） 前記層間絶縁膜の上に配置され、前記第２の方向に並んだ２つのメモリセルの前記第１の層間接続部材同士を接続する第１の配線を有し、該第１の配線が、前記第３の層間接続部材の脇を通過している付記９に記載の半導体装置。
（付記１１） 半導体基板の表層部に形成され、第１の方向に延在する第１導電型のウェルと、
前記第１導電型のウェルの表面に、前記第１の方向に反復して配置された複数の活性領域であって、第１の方向の長さが他の活性領域のそれよりも長い活性領域が、１つおきまたは複数個おきに現れる前記複数の活性領域と、
前記活性領域に対応して前記第１の方向に反復して配置されるように画定されたメモリセルであって、該メモリセルの各々が、第２導電型のソース領域、第２導電型のドレイン領域、及びゲート電極を含む少なくとも１つの第２導電チャネルＭＯＳトランジスタを、対応する活性領域内に含む前記メモリセルと、
前記ウェルに固定電圧を供給するためのウェルタップ領域と
を有する半導体装置。
（付記１２） 前記ウェルタップ領域が、前記複数の発生領域のうち第１の方向の長さが長い活性領域内に配置されている付記１１に記載の半導体装置。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、ウェルタップ領域に固定電圧を印加するための層間接続部材が、それに隣接するＭＯＳトランジスタのソース領域に固定電圧を印加するための層間接続部材と共有される。ウェルタップ領域専用の層間接続部材を配置する必要がないため、集積度の向上を図ることができる。
【図面の簡単な説明】
【図１】 実施例によるＳＲＡＭの等価回路図である。
【図２】 実施例によるＳＲＡＭの活性領域及びゲート電極の配置を示す平面図である。
【図３】 実施例によるＳＲＡＭの活性領域の配置を示す平面図である。
【図４】 実施例によるＳＲＡＭのゲート電極が配置される層のパターンを示す平面図である。
【図５】 実施例によるＳＲＡＭの第１層目配線パターンを示す平面図である。
【図６】 実施例によるＳＲＡＭの第２層目配線パターンを示す平面図である。
【図７】 実施例によるＳＲＡＭの第３層目配線パターンを示す平面図である。
【図８】 実施例によるＳＲＡＭの製造方法を説明するための基板の断面図（その１）である。
【図９】 実施例によるＳＲＡＭの製造方法を説明するための基板の断面図（その２）である。
【図１０】 実施例によるウェルタップ領域の構成を論理回路素子に適用した場合の素子の平面図である。
【図１１】 従来例によるＳＲＡＭの平面図及び断面図である。
【図１２】 他の従来例によるＳＲＡＭの平面図である。
【図１３】 他の従来例によるＳＲＡＭの断面図である。
【図１４】 他の従来例によるＳＲＡＭのつなぎ部の平面図である。
【符号の説明】
１０ メモリセル
１５ 接続部材
１６ ワード線
１７ 主ワード線
２１ａ ビット線
２１ｂ 反転ビット線
２５ ｐ型ウェル
２６ ｎ型ウェル
３０ａ〜３０ｄ、３１ａ〜３１ｄ 活性領域
３５ ｐ型ウェルタップ領域
３６ ｎ型ウェルタップ領域
４０、４１ ゲート電極
４５、５０、５１、６０、６０Ａ、６１ 中間導電層
４６、４６Ａ、４７、４８、４８Ａ、４９、４９Ａ、５５ 配線
５８ 電源電圧線
６５ グランド電圧線
７０ シリコン基板
７１ 素子分離絶縁膜
７２ ゲート絶縁膜
７４ 低濃度領域
７６ サイドウォールスペーサ
７８ 高濃度ソース及びドレイン領域
８０、８１ ＣｏＳｉ膜
８３、９２、９４ 層間絶縁膜
８４ 層間接続部材
９０ 配線層絶縁膜
Claims (10)
- 半導体基板の表面上に、第１の方向及び該第１の方向に交差する第２の方向に反復して配置される複数の繰り返し単位であって、該繰り返し単位の各々が複数のメモリセルを含み、該メモリセルの各々が、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を含む少なくとも１つの第１導電チャネルＭＯＳトランジスタを含む前記繰り返し単位と、
前記半導体基板の表層部に、前記第１の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の第１導電チャネルＭＯＳトランジスタが配置された第２導電型のウェルと、
前記複数のメモリセルのうち一部の第１のメモリセルと、該第１のメモリセルに隣接する第２のメモリセルとの境界にまたがった前記第２導電型のウェル内に、該第１のメモリセル内の１つの第１導電チャネルＭＯＳトランジスタのソース領域及び該第２のメモリセル内の１つの第１導電チャネルＭＯＳトランジスタのソース領域と隣接するように形成された第２導電型のウェルタップ領域と、
前記第２導電型のウェルタップ領域の上面から、該第２導電型のウェルタップ領域に隣接する前記ソース領域の上面までを覆う第１の金属シリサイド層と、
前記半導体基板の上に配置された層間絶縁膜と、
前記第１の金属シリサイド層を介して、前記第２導電型のウェルタップ領域、及び該第２導電型のウェルタップ領域に隣接する前記ソース領域に電気的に接続され、前記層間絶縁膜を貫通する第１の層間接続部材と、
を有する半導体装置。 - 前記第１の層間接続部材が接続されているソース領域が、該第１の層間接続部材が配置されているメモリセルに隣接するメモリセルの少なくとも１つの第１導電チャネルＭＯＳトランジスタのソース領域に連続している請求項１に記載の半導体装置。
- 前記メモリセルの各々が、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を有する第１導電チャネルＭＯＳトランジスタを含む第１及び第２のインバータと、第１導電型のソース領域、第１導電型のドレイン領域、及びゲート電極を含む少なくとも１つの転送ＭＯＳトランジスタとを含み、該第１のインバータの出力が該第２のインバータに入力されており、該第２のインバータの出力が該第１のインバータに入力されており、該第１のインバータの出力が前記転送ＭＯＳトランジスタを介して、該半導体基板上に形成された電子回路に入力され、前記第１の層間接続部材が接続されているソース領域が、該第１のインバータを構成する１つの第１導電チャネルＭＯＳトランジスタのソース領域である請求項１または２に記載の半導体装置。
- 前記第１のインバータの各々が、さらに第２導電型のソース領域、第２導電型のドレイン領域、及びゲート電極を含んで構成された第２導電チャネルＭＯＳトランジスタを有し、該第２導電チャネルＭＯＳトランジスタのドレイン領域が、当該第１のインバータの第１導電チャネルＭＯＳトランジスタのドレイン領域に接続されており、
さらに、前記半導体装置が、前記半導体基板の表層部に、前記第１の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の前記第２導電チャネルＭＯＳトランジスタが配置された第１導電型のウェルと、
前記第１のメモリセルと前記第２のメモリセルとの境界にまたがった前記第１導電型のウェル内に、該第１のメモリセル内の前記第２導電チャネルＭＯＳトランジスタのソース領域と隣接するように形成された第１導電型のウェルタップ領域と、
前記第１導電型のウェルタップ領域の上面から、該第１導電型のウェルタップ領域に隣接する前記ソース領域の上面までを覆う第２の金属シリサイド層と、
前記第２の金属シリサイド層を介して、前記第１導電型のウェルタップ領域、及び該第 １導電型のウェルタップ領域に隣接する前記ソース領域に電気的に接続され、前記層間絶縁膜を貫通する第２の層間接続部材と
を有する請求項３に記載の半導体装置。 - さらに、前記第１の方向に並んだ複数の繰り返し単位ごとに配置され、メモリセルの前記転送ＭＯＳトランジスタのゲート電極を兼ねるワード線と、
前記層間絶縁膜の上に配置され、前記第１の方向に延在する主ワード線と、
前記繰り返し単位内の複数のメモリセルのうち一部のメモリセル内に配置され、前記ワード線の直上に配置された層間絶縁膜を貫通し、前記主ワード線に電気的に接続される第３の層間接続部材と
を有する請求項３または４に記載の半導体装置。 - 前記第２の方向に並んだ複数の繰り返し単位において、前記第１の層間接続部材が、前記第１の方向に関して同じ位置のメモリセル内に配置されている請求項１〜５のいずれかに記載の半導体装置。
- 前記層間絶縁膜の上に配置され、前記第２の方向に並んだ２つのメモリセルの前記第１の層間接続部材同士を接続する第１の配線を有し、平面視において、該第１の配線が、前記第３の層間接続部材の脇を通過している請求項６に記載の半導体装置。
- 半導体基板の表層部に形成され、第１の方向に延在する第１導電型のウェルと、
前記第１導電型のウェルの表面に、前記第１の方向に反復して配置された複数の活性領域であって、第１の方向の長さが他の活性領域のそれよりも長い活性領域が、１つおきまたは複数個おきに現れる前記複数の活性領域と、
前記活性領域に対応して前記第１の方向に反復して配置されるように画定されたメモリセルであって、該メモリセルの各々が、第２導電型のソース領域、第２導電型のドレイン領域、及びゲート電極を含む少なくとも１つの第２導電チャネルＭＯＳトランジスタを、対応する活性領域内に含む前記メモリセルと、
前記複数の活性領域のうち第１の方向の長さが長い活性領域内に配置されており、前記ウェルに固定電圧を供給するためのウェルタップ領域と
を有する半導体装置。 - 前記第１の方向の長さが長い活性領域内において、
前記ウェルタップ領域に隣接する前記第２導電チャネルＭＯＳトランジスタのソース領域から、前記ウェルタップ領域まで広がる領域を覆う金属シリサイド層をさらに有することを特徴とする請求項８に記載の半導体装置。 - 前記半導体基板上に設けられた層間絶縁膜と、
前記層間絶縁膜に形成され、前記金属シリサイド層に接続された層間接続部材であって、前記金属シリサイド層を介して、前記ウェルタップ領域に隣接する前記第２導電チャネルＭＯＳトランジスタのソース領域と前記ウェルタップ領域との双方に電気的に接続された前記層間接続部材と
をさらに有することを特徴とする請求項９に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374515A JP4118045B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体装置 |
| US10/103,823 US6727557B2 (en) | 2001-12-07 | 2002-03-25 | Semiconductor device having well tap provided in memory cell |
| CNB021184224A CN1213482C (zh) | 2001-12-07 | 2002-04-24 | 具有提供在存储单元中的阱抽头的半导体器件 |
| KR1020020023665A KR100788132B1 (ko) | 2001-12-07 | 2002-04-30 | 반도체 장치 |
| TW091109236A TW546785B (en) | 2001-12-07 | 2002-05-03 | Semiconductor device having well tap provided in memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374515A JP4118045B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008005597A Division JP4633126B2 (ja) | 2008-01-15 | 2008-01-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174105A JP2003174105A (ja) | 2003-06-20 |
| JP4118045B2 true JP4118045B2 (ja) | 2008-07-16 |
Family
ID=19183065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001374515A Expired - Fee Related JP4118045B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6727557B2 (ja) |
| JP (1) | JP4118045B2 (ja) |
| KR (1) | KR100788132B1 (ja) |
| CN (1) | CN1213482C (ja) |
| TW (1) | TW546785B (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6780756B1 (en) * | 2003-02-28 | 2004-08-24 | Texas Instruments Incorporated | Etch back of interconnect dielectrics |
| JP5172069B2 (ja) * | 2004-04-27 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP4633126B2 (ja) * | 2008-01-15 | 2011-02-16 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US8017476B2 (en) * | 2008-12-02 | 2011-09-13 | Suvolta, Inc. | Method for manufacturing a junction field effect transistor having a double gate |
| US8305829B2 (en) * | 2009-02-23 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same |
| US8305790B2 (en) * | 2009-03-16 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical anti-fuse and related applications |
| US8957482B2 (en) * | 2009-03-31 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse and related applications |
| US8912602B2 (en) * | 2009-04-14 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
| US8461015B2 (en) * | 2009-07-08 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI structure and method of forming bottom void in same |
| US8472227B2 (en) * | 2010-01-27 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the same |
| US8440517B2 (en) | 2010-10-13 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
| US8187928B2 (en) | 2010-09-21 | 2012-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming integrated circuits |
| US8980719B2 (en) | 2010-04-28 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for doping fin field-effect transistors |
| US8629478B2 (en) * | 2009-07-31 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure for high mobility multiple-gate transistor |
| US9484462B2 (en) * | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
| US8497528B2 (en) | 2010-05-06 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a strained structure |
| US8623728B2 (en) | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
| US8759943B2 (en) | 2010-10-08 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor having notched fin structure and method of making the same |
| US8264032B2 (en) | 2009-09-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
| US8298925B2 (en) | 2010-11-08 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US8482073B2 (en) * | 2010-03-25 | 2013-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit including FINFETs and methods for forming the same |
| US8264021B2 (en) * | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
| US20110097867A1 (en) * | 2009-10-22 | 2011-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of controlling gate thicknesses in forming fusi gates |
| US9040393B2 (en) | 2010-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
| US8329568B1 (en) * | 2010-05-03 | 2012-12-11 | Xilinx, Inc. | Semiconductor device and method for making the same |
| US8217464B2 (en) * | 2010-08-06 | 2012-07-10 | Altera Corporation | N-well/P-well strap structures |
| US8603924B2 (en) | 2010-10-19 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming gate dielectric material |
| US9048181B2 (en) | 2010-11-08 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US8769446B2 (en) | 2010-11-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for increasing fin device density for unaligned fins |
| US8877602B2 (en) | 2011-01-25 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms of doping oxide for forming shallow trench isolation |
| US8592915B2 (en) | 2011-01-25 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doped oxide for shallow trench isolation (STI) |
| US8431453B2 (en) | 2011-03-31 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure |
| US20120261738A1 (en) * | 2012-06-29 | 2012-10-18 | Dustin Do | N-Well/P-Well Strap Structures |
| US9627529B1 (en) * | 2015-05-21 | 2017-04-18 | Altera Corporation | Well-tap structures for analog matching transistor arrays |
| US10431576B1 (en) * | 2018-04-20 | 2019-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell array and method of manufacturing same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US564572A (en) * | 1896-07-21 | Samuel a | ||
| US4884118A (en) * | 1986-05-19 | 1989-11-28 | Lsi Logic Corporation | Double metal HCMOS compacted array |
| DE4325804C3 (de) * | 1993-07-31 | 2001-08-09 | Daimler Chrysler Ag | Verfahren zum Herstellen von hochohmigem Siliziumkarbid |
| JPH08181225A (ja) * | 1994-10-28 | 1996-07-12 | Nkk Corp | 半導体記憶装置 |
-
2001
- 2001-12-07 JP JP2001374515A patent/JP4118045B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-25 US US10/103,823 patent/US6727557B2/en not_active Expired - Lifetime
- 2002-04-24 CN CNB021184224A patent/CN1213482C/zh not_active Expired - Lifetime
- 2002-04-30 KR KR1020020023665A patent/KR100788132B1/ko active IP Right Grant
- 2002-05-03 TW TW091109236A patent/TW546785B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1213482C (zh) | 2005-08-03 |
| KR20030047666A (ko) | 2003-06-18 |
| KR100788132B1 (ko) | 2007-12-21 |
| JP2003174105A (ja) | 2003-06-20 |
| CN1423333A (zh) | 2003-06-11 |
| TW546785B (en) | 2003-08-11 |
| US6727557B2 (en) | 2004-04-27 |
| US20030107069A1 (en) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4118045B2 (ja) | 半導体装置 | |
| JP4044721B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5754467A (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| US8723270B2 (en) | Semiconductor memory device and fabrication process thereof | |
| JP3589168B2 (ja) | 半導体装置 | |
| JP3897916B2 (ja) | Ｃｍｏｓスタティックランダムアクセスメモリ装置 | |
| JP2004103851A (ja) | スタティック型半導体記憶装置 | |
| JP2001358232A (ja) | 半導体記憶装置 | |
| JP4633126B2 (ja) | 半導体装置 | |
| US7372105B2 (en) | Semiconductor device with power supply impurity region | |
| JP3981798B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US7250661B2 (en) | Semiconductor memory device with plural source/drain regions | |
| JP2007129250A (ja) | 半導体装置 | |
| JP4024813B2 (ja) | 半導体集積回路装置 | |
| CN115083472A (zh) | Sram单元 | |
| JP2005347296A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007258739A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4118045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |