JP4118045B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4118045B2 JP4118045B2 JP2001374515A JP2001374515A JP4118045B2 JP 4118045 B2 JP4118045 B2 JP 4118045B2 JP 2001374515 A JP2001374515 A JP 2001374515A JP 2001374515 A JP2001374515 A JP 2001374515A JP 4118045 B2 JP4118045 B2 JP 4118045B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mos transistor
- memory cell
- conductivity type
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000010410 layer Substances 0.000 claims description 84
- 239000011229 interlayer Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000002344 surface layer Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000003491 array Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- -1 Boron ion Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011529 conductive interlayer Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に複数のメモリセルを含む繰り返し単位が反復して繰り返し配置され、繰り返し単位の各メモリセルを構成するMOSトランジスタが形成されているウェルに固定電位を与えるためのウェルタップを有する半導体装置に関する。
【0002】
【従来の技術】
図11(A)に、特開平8−181225号公報に開示されたスタティックランダムアクセスメモリセル(SRAMセル)の平面図を示す。図11(B)に、図11(A)の一点鎖線B11−B11における断面図を示す。
【0003】
素子分離絶縁膜505によって活性領域500及び501が画定されている。活性領域500はp型ウェル502内に配置され、活性領域501はn型ウェル503内に配置されている。図11(A)に示すように、活性領域500は、図の横方向に長い第1の部分500a及び第1の部分500aの両端からそれぞれ図の下方向に延びる第2の部分500bと第3の部分500cとを有する。
【0004】
活性領域501は、図の横方向に長い形状を有する。2本のゲート電極506及び507の各々が図の縦方向に延び、活性領域500の第1の部分500a及び活性領域501と交差している。活性領域500とゲート電極506との交差箇所にプルダウンMOSトランジスタTr1が形成され、活性領域500とゲート電極507との交差箇所にプルダウンMOSトランジスタTr2が形成される。活性領域501とゲート電極506との交差箇所にプルアップMOSトランジスタTr5が形成され、活性領域501とゲート電極507との交差箇所にプルアップMOSトランジスタTr6が形成される。
【0005】
ワード線508が図の横方向に延び、活性領域500の第2の部分500b及び第3の部分500cと交差している。第2の部分500bとワード線508との交差箇所に転送MOSトランジスタTr3が形成され、第3の部分500cとワード線508との交差箇所に転送MOSトランジスタTr4が形成される。
【0006】
活性領域501のうち、2本のゲート電極506及び507の間に、プルアップMOSトランジスタTr5及びTr6のp型ソース領域510が配置される。活性領域500のうち、2本のゲート電極506および507の間に、プルダウンMOSトランジスタTr1及びTr2のn型ソース領域511が配置される。
【0007】
2本のゲート電極506と507との間の活性領域501の一部にn+型のウェルコンタクト領域512が形成されている。2本のゲート電極506と507との間の活性領域500の一部にp+型のウェルコンタクト領域513が形成されている。n+型ウェルコンタクト領域512は、p型ソース領域510に接触(バッティングコンタクト)し、p+型ウェルコンタクト領域513は、n型ソース領域511に接触(バッティングコンタクト)している。
【0008】
n+型ウェルコンタクト領域512を介してn型ウェル503に電源電圧Vccが供給される。p+型ウェルコンタクト領域513を介してp型ウェル502にグランド電圧Vssが供給される。
【0009】
プルダウンMOSトランジスタTr1及びTr2が正常動作するためには、n+型ウェルコンタクト領域512に注入されるn型不純物が、ゲート電極506及び507の近傍に注入されないようにしなければならない。n+型ウェルコンタクト領域512への不純物の注入は、n+型ウェルコンタクト領域512に対応する開口を有するレジストパターンをマスクとしてイオン注入することにより行われる。
【0010】
このレジストパターン形成時の位置合わせ余裕を確保するために、n+型ウェルコンタクト領域512を、その両側のゲート電極506及び507から所定距離だけ離す必要がある。同様に、p+型ウェルコンタクト領域513も、その両側のゲート電極506及び507から所定距離だけ離す必要がある。
【0011】
例えば、ゲート長が0.13μmの世代では、ゲート電極506とゲート電極507との間の距離が0.7μmになる。このとき、1つのメモリセルの横幅が約1.55μmになる。これに対し、ウェルコンタクト領域512及び513が配置されない場合には、ゲート電極506と507との間の距離を0.35μmまで狭くすることができる。このとき、1つのメモリセルの横幅が1.2μmになる。ウェルコンタクト領域512及び513をゲート電極間に配置することによって、メモリセルの面積が約29%増加してしまう。
【0012】
図12に、メモリセルの面積を小さくすることが可能な従来のSRAMの平面図を示す。4つのメモリセル600a〜600dが、図の横方向に並んで配置され、1つのメモリセルアレイ600を構成している。複数のメモリセルアレイ600が、図の縦方向及び横方向に反復して配置され、横方向に隣り合う2つのメモリセルアレイの間につなぎ部605が確保されている。
【0013】
メモリセル600a〜600dの各々は、2個のプルダウンMOSトランジスタTr1、Tr2、2個のプルアップMOSトランジスタTr5、Tr6、及び2個の転送MOSトランジスタTr3、Tr4を含んで構成される。メモリセル600a〜600dの内部には、ウェルコンタクト領域が配置されていない。
【0014】
p型ウェル601及びn型ウェル602が、図の横方向に延在している。メモリセル内のnチャネルMOSトランジスタがp型ウェル601内に形成され、pチャネルMOSトランジスタがn型ウェル602内に形成されている。ワード線606が図の横方向に延在し、転送MOSトランジスタTr3及びTr4のゲート電極を兼ねる。
【0015】
つなぎ部605のp型ウェル601及びn型ウェル602内に、それぞれp型ウェルタップ領域610及びn型ウェルタップ領域611が配置されている。つなぎ部605内に、ワード線606と、その上層の主ワード線とを接続するためのビアホール614が配置されている。
【0016】
図13に、図12の一点鎖線A13−A13における断面図を示す。p型ウェルタップ領域610は、層間絶縁膜620に形成されたビアホール612内を経由して中間導電層623に接続されている。中間導電層623は、さらに上層のグランド電圧線に接続されている。
【0017】
n型ウェルタップ領域611は、層間絶縁膜620に形成されたビアホール613内を経由して中間導電層622に接続されている。中間導電層622は、上層の電源電圧線に接続されている。ワード線606は、層間絶縁膜620に形成されたビアホール614内を経由して、中間導電層621に接続されている。中間導電層621は、上層の主ワード線621に接続されている。通常、主ワード線は金属で形成されており、多結晶シリコンで形成されたワード線606の実効的な電気抵抗を低減させる。
【0018】
図12及び図13に示した従来のSRAMでは、メモリセルの各々の内部にはウェルタップ領域が配置されておらず、4個のメモリセル毎に1つ配置されたつなぎ部605内にウェルタップ領域が配置されている。このため、メモリセル1つあたりの占有面積を小さくすることができる。
【0019】
【発明が解決しようとする課題】
図14に、図12に示した従来のSRAMのつなぎ部605を拡大した平面図を示す。n型ウェルタップ領域611の図の右側及び左側に、それぞれメモリセルアレイ内の端のメモリセルのプルアップMOSトランジスタTr5のソース領域630、及び反対側のメモリセルアレイの端のメモリセルのプルアップMOSトランジスタTr6のソース領域631が配置されている。
【0020】
n型ウェルタップ領域611の上層に、中間導電層622が配置されている。ドレイン領域630及び631の上層にも、それぞれ中間導電層632及び633が配置されている。相互に隣り合う中間導電層622と632との間隔D、及び中間導電層622と633との間隔Dは、その配線層のパターニングの最小寸法に設定されている。
【0021】
つなぎ部605の幅は、最小寸法に設定されている間隔Dによって制約を受ける。より具体的には、つなぎ部605の一方の側のメモリセルアレイのプルアップMOSトランジスタTr5のソース領域630と、他方の側のメモリセルアレイのプルアップMOSトランジスタTr6のソース領域631とを、少なくとも最小寸法の2倍以上離さなければならない。
【0022】
ゲート長が0.13μmの世代では、メモリセルの横幅が約1.2μmになり、つなぎ部の幅が約1μmになる。メモリセル4個毎に1個のつなぎ部を配置する場合、つなぎ部を考慮すると、1個のメモリセルの実質的な横幅は、1.45μmになる。
【0023】
本発明の目的は、メモリセルのように実質的に同一の複数の回路が反復して配置されている半導体装置の集積度を高めることである。
【0024】
本発明の一観点によると、
半導体基板の表面上に、第1の方向及び該第1の方向に交差する第2の方向に反復して配置される複数の繰り返し単位であって、該繰り返し単位の各々が複数のメモリセルを含み、該メモリセルの各々が、第1導電型のソース領域、第1導電型のドレイン領域、及びゲート電極を含む少なくとも1つの第1導電チャネルMOSトランジスタを含む前記繰り返し単位と、
前記半導体基板の表層部に、前記第1の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の第1導電チャネルMOSトランジスタが配置された第2導電型のウェルと、
前記複数のメモリセルのうち一部の第1のメモリセルと、該第1のメモリセルに隣接する第2のメモリセルとの境界にまたがった前記第2導電型のウェル内に、該第1のメモリセル内の1つの第1導電チャネルMOSトランジスタのソース領域及び該第2のメモリセル内の1つの第1導電チャネルMOSトランジスタのソース領域と隣接するように形成された第2導電型のウェルタップ領域と、
前記第2導電型のウェルタップ領域の上面から、該第2導電型のウェルタップ領域に隣接する前記ソース領域の上面までを覆う第1の金属シリサイド層と、
前記半導体基板の上に配置された層間絶縁膜と、
前記第1の金属シリサイド層を介して、前記第2導電型のウェルタップ領域、及び該第2導電型のウェルタップ領域に隣接する前記ソース領域に電気的に接続され、前記層間絶縁膜を貫通する第1の層間接続部材と、
を有する半導体装置が提供される。
【0025】
第1の層間接続部材を経由して、第1導電型MOSトランジスタQP1のソース領域と第2導電型のウェルタップ領域とに固定電圧が印加される。ウェルタップ領域専用の層間接続部材を設ける必要がないため、集積度の向上を図ることができる。
【0026】
【発明の実施の形態】
図1に、本発明の実施例によるSRAMの等価回路図を示す。複数のメモリセル10の各々が、pチャネルのプルアップMOSトランジスタQP1、QP2、nチャネルのプルダウンMOSトランジスタQN1、QN2、及びnチャネルの転送MOSトランジスタQN3、QN4を含んで構成される。
【0027】
プルアップMOSトランジスタQP1とプルダウンMOSトランジスタQN1とのドレイン端子同士が接続され、インバータを構成している。同様に、プルアップMOSトランジスタQP2とプルダウンMOSトランジスタQN2とのドレイン端子同士が接続され、もう一つのインバータを構成している。一方のインバータの出力が他方のインバータに入力される。プルアップMOSトランジスタQP1及びQP2のソース端子に、電源電圧Vddが印加されている。プルダウンMOSトランジスタQN1及びQN2のソース端子に、グランド電圧Vssが印加されている。
【0028】
複数のメモリセル10が、行方向及び列方向に反復して配置されている。行方向に並んだ4個のメモリセルが、1個のメモリセルアレイ(繰り返し単位)を構成する。
【0029】
メモリセル10の各行に対応して、ワード線16が配置されている。メモリセル10の各列に対応して、ビット線21a及び反転ビット線21bが配置されている。ビット線21a及び反転ビット線21bは、センスアンプ28に接続されている。
【0030】
メモリセル10の各々の転送MOSトランジスタQN3が、MOSトランジスタQP1とQN1とで構成されたインバータの出力点(MOSトランジスタのドレイン)と、対応するビット線21aとを接続する。転送MOSトランジスタQN4が、MOSトランジスタQP2とQN2とで構成されたインバータの出力点と、対応する反転ビット線21bとを接続する。転送MOSトランジスタQN3及びQN4のゲート電極が、対応するワード線16に接続されている。
【0031】
ワード線16と平行に、主ワード線17が配置されている。ワード線16と主ワード線17とを相互に接続する接続部材15が、メモリセルアレイ毎に1個配置されている。
【0032】
メモリセル10の各行に対応して、p型ウェル25及びn型ウェル26が配置されている。nチャネルのMOSトランジスタQN1〜QN4が、p型ウェル25内に配置され、pチャネルのMOSトランジスタQP1及びQP2が、n型ウェル26内に配置されている。p型ウェル25が電源電圧Vddの配線に接続され、n型ウェル26がグランド電圧Vssの配線に接続されている。この接続箇所は、1つのメモリセルアレイに対して1箇所配置されている。
【0033】
図2に、実施例によるSRAMの平面図を示す。図の行方向に並んだ4個のメモリセル10a〜10dにより、1個のメモリセルアレイ(繰り返し単位)10が構成されている。メモリセルアレイ10の内側の2つのメモリセル10bと10cとは同一の構成である。両端のメモリセル10a及び10dは、内側のメモリセル10b及び10cの構成とやや異なる。各メモリセルの構成については、後に図3〜図7を参照して詳しく説明する。
【0034】
複数のメモリセルアレイ10が、行方向及び列方向に反復して配置されている。メモリセル10a〜10dの各々の内部に、pチャネルのプルアップMOSトランジスタQP1、QP2、nチャネルのプルダウンMOSトランジスタQN1、QN2、及びnチャネルの転送MOSトランジスタQN3、QN4が配置されている。
【0035】
メモリセルアレイ10の各行に対応してp型ウェル25及びn型ウェル26が配置されている。p型ウェル25及びn型ウェル26の各々は行方向に延在し、行方向に並んだ複数のメモリセルアレイ10にまたがって配置されている。なお、1個のp型ウェル25は、隣接した2つの行のメモリセルアレイにまたがり、1個のn型ウェル26も、隣接した2つの行のメモリセルアレイにまたがっている。行方向に延びるワード線16が、転送MOSトランジスタQN3及びQN4のゲート電極を兼ねている。
【0036】
以下、図3〜図7を参照して、図2に示したSRAMの詳細な構成について説明する。
【0037】
図3は、活性領域のパターンを示す。シリコン基板の表層部に図3の行方向(横方向)に長いp型ウェル25及びn型ウェル26が配置されている。
【0038】
p型ウェル25内に、活性領域30a〜30dが行方向に左から右に順番に並んで配置され、4個の活性領域30a〜30dが一つの繰り返し単位を構成する。この繰り返し単位が、行方向に反復して配置されている。図3では、左端に活性領域30dが現れている。
【0039】
活性領域30bは、図の縦方向(列方向)に長い長方形の外周に沿った枠部分30baと、枠部分30baの上辺及び下辺の各々から中心に向かって突出した突出部30bbとを有する。活性領域30c及び30dは、活性領域30bと同一の形状を有する。
【0040】
活性領域30aは、図の縦方向に長い長方形の外周に沿った枠部分30aaと、枠部分30aaの上辺及び下辺の各々から中心に向かって突出した突出部30abとを有する。枠部分30aaの上辺及び下辺は、メモリセル30bの枠部分30baの上辺及び下辺よりもやや長い。例えば、活性領域30bと30cとの中心間の横方向の距離は1.2μmであり、活性領域30aと30bとの中心間の横方向の距離は1.4μmである。
【0041】
活性領域30aの突出部30abに、p型不純物が注入されたp型ウェルタップ領域35が配置されている。
【0042】
n型ウェル26内に、活性領域31a〜31dが配置されている。活性領域31a〜31dは、それぞれ横方向に関して活性領域30a〜30dと同じ位置に配置されている。
【0043】
活性領域31bは、正方形の上辺と下辺に沿って配置された2本の横方向部分31ba、2本の横方向部分31baの中心点同士を接続する縦方向部分31bb、及び横方向部分31baの各々の両端から他方の横方向部分の対応する端部に向かって延びた突出部31bcを有する。活性領域31c及び31dは、活性領域31bと同一の形状を有する。
【0044】
活性領域31aは、図の横方向に長い長方形の上辺及び下辺に沿った2本の横方向部分31aa、2本の横方向部分31aaの中心点同士を接続する縦方向部分31ab、及び横方向部分31aaの各々の両端から他方の横方向部分の対応する端部に向かって延びた突出部31acを有する。
【0045】
縦方向部分31abの中央に、n型不純物が注入されたn型ウェルタップ領域36が配置されている。
【0046】
活性領域30bの右下の1/4の部分、活性領域30cの左下の1/4の部分、活性領域31bの右上の1/4の部分、及び活性領域31cの左上の1/4の部分が、メモリセル10bに対応する。活性領域30aの右下の1/4の部分、活性領域30bの左下の1/4の部分、活性領域31aの右上の1/4の部分、及び活性領域31bの左上の1/4の部分が、メモリセルアレイの左端のメモリセル10aに対応する。
【0047】
図4に、シリコン基板上に形成された多結晶シリコン層のパターン、及び上層配線と接続するためのビアホールの位置を示す。
【0048】
活性領域30bの枠部分30baの横方向に延びた辺、及びそれに縦方向に隣り合う活性領域31bの横方向部分31baに、2本のゲート電極40及び41が交差する。活性領域30c、31c、及び活性領域30d、31dについても同様の構成である。
【0049】
活性領域30aの枠部分30aaの横方向に延びた辺、及びそれに縦方向に隣り合う活性領域31aの横方向部分31aaに、2本のゲート電極40及び41が交差する。
【0050】
ゲート電極40と活性領域30bとの交差箇所、及びゲート電極40と活性領域30aとの交差箇所にプルダウンMOSトランジスタQN1が配置される。ゲート電極41と活性領域30bとの交差箇所、及びゲート電極41と活性領域30aとの交差箇所にプルダウンMOSトランジスタQN2が配置される。ゲート電極40と活性領域31bとの交差箇所、及びゲート電極40と活性領域31aとの交差箇所にプルアップMOSトランジスタQP1が配置される。ゲート電極41と活性領域31bとの交差箇所、及びゲート電極41と活性領域31aとの交差箇所にプルアップMOSトランジスタQP2が配置される。
【0051】
図の横方向に延びるワード線16が、活性領域30a及び30bの枠部分30aa及び30baの縦方向の辺と交差する。1つの活性領域30a及び30bに対して、2本のワード線16が交差する。ワード線16と活性領域30aとの交差箇所、及びワード線16と活性領域30bとの交差箇所に、転送MOSトランジスタQN3及びQN4が配置される。
【0052】
ゲート電極40と41との間の活性領域内に、MOSトランジスタのソース領域Sが配置される。ゲート電極に関してソース領域と反対側にドレイン領域Dが配置される。2本のワード線16の間の活性領域内に、転送MOSトランジスタのソース領域Sが配置される。
【0053】
活性領域30aの枠部分30aaに囲まれた領域内のワード線16と重なる部分に、ワードコンタクトホールHWが配置されている。ワードコンタクトホールHWは、図3に示したメモリセル10a内に配置されている。活性領域30aのうち、ゲート電極40と41との間のソース領域S内に、ビアホールH1が配置されている。ビアホールH1は、図の横方向に関して、ワードコンタクトホールHWと異なる位置に配置され、図3に示したメモリセル10d内に配置されている。すなわち、ビアホールH1とワードコンタクトホールHWとは、相互に隣り合うメモリセル内に配置されている。
【0054】
活性領域31aのうち、ゲート電極40と41との間のソース領域S内に、ビアホールH2が配置されている。ビアホールH2は、図の横方向に関してビアホールH1とほぼ同じ位置に配置されている。他のソース領域、ドレイン領域、及びゲート電極に対応してビアホールが配置されている。
【0055】
図5は、第1層目配線のパターンを示すと共に、図4に示したビアホールを再度示す。ワードコンタクトホールHWに対応して、中間導電層45が配置されている。活性領域30a及び31aが配置された列において、配線46が、同一の活性領域30a内の2つのビアホールH1同士(図の縦方向に隣り合う2つのメモリセルのnチャネルMOSトランジスタQN1のソース領域同士)を接続する。配線47が、同一の活性領域31a内の2つのビアホールH2同士(図の縦方向に隣り合う2つのメモリセルのpチャネルMOSトランジスタQP1のソース領域同士)を接続する。活性領域31aにおいては、その縦方向部分31abの中央にn型ウェルタップ領域36が配置されているため、図においてn型ウェルタップ領域36の上側のソース領域Sと下側のソース領域Sとが、シリコン基板の表層部で連続していない。配線47は、この2つのドレイン領域Dを相互に接続している。
【0056】
配線48が、1つのメモリセル内のプルアップMOSトランジスタQP1のドレイン領域DとプルダウンMOSトランジスタQN1のドレイン領域Dとを接続する。配線49が、プルアップMOSトランジスタQP2のドレイン領域DとプルダウンMOSトランジスタQN2のドレイン領域Dとを接続する。
【0057】
活性領域30b〜30d、及び活性領域31b〜31dが配置された列においても、配線46Aが、nチャネルMOSトランジスタのソース領域同士を接続する。配線48Aが、プルアップMOSトランジスタQP1のドレイン領域DとプルダウンMOSトランジスタQN1のドレイン領域Dとを接続する。配線49Aが、プルアップMOSトランジスタQP2のドレイン領域DとプルダウンMOSトランジスタQN2のドレイン領域Dとを接続する。
【0058】
配線49及び配線49Aは、図4に示したゲート電極40に接続されている。この接続は、図1に示したMOSトランジスタQP2及びQN2で構成されたインバータの出力点と、MOSトランジスタQP1及びQN1で構成されたインバータの入力点との接続に相当する。
【0059】
活性領域30b〜30d、及び活性領域31b〜31dが配置された列には、n型ウェルタップ領域36が配置されていないため、配線47に対応する配線は配置されていない。その代わりに、活性領域31a内に配置された4つのpチャネルMOSトランジスタに共通のソース領域Sに接続された中間導電層50が配置されている。なお、活性領域30b〜30d、及び活性領域31b〜31dが配置された列には、ワードコンタクトホールHWが配置されていないため、中間導電層45に対応する導電層は配置されていない。
【0060】
その他に、図4に示したゲート電極41に接続された中間導電層51が設けられている。
【0061】
図6は、第2層目配線のパターン、及び図5に示した第1層目配線に接続するためのビアホールを示す。図4に示したワード線16に対応して、主ワード線17が配置されている。主ワード線17は、活性領域30aの枠部分30aaに囲まれた領域内に配置されたワードコンタクトホールHW1内を経由して、図5に示した中間導電層45に接続されている。すなわち、主ワード線17は、中間導電層45を介して、対応するワード線16に接続されている。
【0062】
メモリセル毎に1つの配線55が配置されている。配線55は、図2に示したメモリセル10aにおいては、図5に示した配線48と中間導電層51とを接続し、図2に示したメモリセル10b〜10dにおいては、図5に示した配線48Aと中間導電層51とを接続する。
【0063】
活性領域31a〜31dが配列した行に対応して、電源電圧線58が配置されている。電源電圧線58は、図5に示した対応する行の中間導電層50及び配線47に接続されている。これにより、図4に示した活性領域31a〜31d内のソース領域Sに電源電圧Vddが印加される。また、後述するように、活性領域31a内のソース領域Sは、その表面に形成された金属シリサイド膜を経由してn型ウェルタップ領域36に電気的に接続されている。このため、n型ウェルタップ領域36にも電源電圧Vddが印加される。これにより、図3に示したn型ウェル26の電位が固定される。
【0064】
中間導電層60及び60Aが、それぞれ図5に示した配線46及び46Aに接続されている。中間導電層61が、図4に示した活性領域30a〜30dのうち、2本のワード線16の間の領域に配置されたソース領域Sに接続されている。
【0065】
図7は、第3層目配線のパターン、及び下層の配線と接続するためのビアホールを示す。ビット線21aが、活性領域30a〜30dの各々の図の左側の辺に沿って縦方向に延びる。反転ビット線21bが、活性領域30a〜30dの各々の図の右側の辺に沿って縦方向に延びる。グランド電圧線65が、活性領域30a〜30dの各々の横方向の辺と交差するように縦方向に延びる。
【0066】
グランド電圧線65は、中間導電層60及び60Aに接続されている。グランド電圧Vssが、中間導電層60、60A、及び図5に示した配線46、46Aを介して、図4に示した活性領域30a〜30d内の、ゲート電極40と41との間のソース領域Sに印加される。活性領域30a内のソース領域Sの上面及びp型ウェルタップ領域35の上面に、金属シリサイド膜が形成されており、両者が電気的に接続されている。この金属シリサイド膜を通して、p型ウェルタップ領域35にグランド電圧Vssが印加される。これにより、図3に示したp型ウェル25がグランド電圧Vssに固定される。
【0067】
次に、図8及び図9を参照して、上記実施例によるSRAMの製造方法について説明する。図8(A)〜(C)、図9(A)及び(B)は、図3の一点鎖線A8−A8における断面に相当する。
【0068】
図8(A)に示すように、p型シリコン基板70の表層部に、シャロートレンチアイソレーション(STI)による素子分離絶縁膜71を形成する。素子分離絶縁膜71は、深さ300nmの溝の形成、化学気相成長(CVD)による厚さ500nmの酸化シリコン膜の形成、及び化学機械研磨(CMP)の工程を経て形成される。素子分離絶縁膜71で囲まれた活性領域31aが画定される。
【0069】
n型ウェル26を形成する領域に開口を有するレジストパターンをマスクとして、リン(P)イオンを、加速エネルギ600keV、ドーズ量3×1013cm-2の条件で注入する。これにより、n型ウェル26が形成される。同様に、加速エネルギ300keV、ドーズ量3×1013cm-2の条件でボロン(B)イオンを注入することにより、図2に示したp型ウェル25を形成する。
【0070】
図8(B)の状態に至るまでの工程を説明する。シリコン基板70の活性領域の表面を熱酸化し、厚さ4nmの酸化シリコン膜を形成する。この酸化シリコン膜及び素子分離絶縁膜71の上に、CVDにより厚さ180nmの多結晶シリコン膜を形成する。多結晶シリコン膜と酸化シリコン膜とをパターニングし、酸化シリコンからなるゲート絶縁膜72及び多結晶シリコンからなるゲート電極40を残す。この工程で、図4に示した他のゲート電極41及びワード線16も形成される。
【0071】
pチャネルMOSトランジスタを形成する領域に、加速エネルギ0.5keV、ドーズ量8×1014cm-2の条件でボロンイオン(B+)を注入する。このイオン注入により、低濃度ドレイン(LDD)構造の低濃度領域74が形成される。nチャネルMOSトランジスタを形成する領域に、加速エネルギ5keV、ドーズ量8×1014cm-2の条件で砒素イオン(As+)を注入する。
【0072】
図8(C)に示すように、ゲート電極40の側面上に、酸化シリコンからなるサイドウォールスペーサ76を形成する。サイドウォールスペーサ76は、CVDにより厚さ100nmの酸化シリコン膜を堆積させた後、異方性エッチングを行うことにより形成される。
【0073】
pチャネルMOSトランジスタを形成する領域に、加速エネルギ5keV、ドーズ量1×1015cm-2の条件でボロンイオン(B+)を注入する。このイオン注入により、ソース及びドレイン領域78が形成される。同時に、図4に示したp型ウェルタップ領域35にもボロンイオンを注入する。ここまでの工程で、pチャネルMOSトランジスタQP1が形成される。
【0074】
nチャネルMOSトランジスタを形成する領域に、加速エネルギ15keV、ドーズ量1×1015cm-2の条件でリンイオン(P+)を注入する。このイオン注入により、nチャネルMOSトランジスタのソース及びドレイン領域が形成される。同時に、n型ウェルタップ領域36にもリンイオンを注入する。1000℃で10秒間のアニールを行い、注入した不純物イオンを活性化させる。
【0075】
基板上に、厚さ10nmのコバルト(Co)膜を堆積させ、熱処理を行うことにより、ゲート電極40の上面の上にコバルトシリサイド(CoSi)膜80を形成し、ソース及びドレイン領域78及びn型ウェルタップ領域36の表面上にCoSi膜81を形成する。未反応のCo膜は、熱処理後に除去される。
【0076】
図9(D)に示すように、CVDにより酸化シリコンからなる厚さ1000nmの層間絶縁膜83を形成する。CMPにより層間絶縁膜83の表面を平坦化する。層間絶縁膜83に、ビアホールH2を形成する。同時に、図4に示したすべてのビアホールが形成される。
【0077】
次に、厚さ10nmのチタン(Ti)層、厚さ20nmの窒化チタン(TiN)層、厚さ300nmのタングステン(W)層を堆積させる。層間絶縁膜83の表面が露出するまでCMPを行い、ビアホールH2内に導電性の層間接続部材84を残す。
【0078】
図9(E)に示すように、層間絶縁膜83の上に、シングルダマシン法により、第1層目の配線を形成する。以下、シングルダマシン法による配線の形成方法を簡単に説明する。
【0079】
CVDにより酸化シリコンからなる厚さ500nmの配線層絶縁膜90を形成する。配線層絶縁膜90に、図5に示した第1層目配線に対応する配線溝を形成する。厚さ20nmのタンタル(Ta)層と厚さ1000nmの銅(Cu)層とを形成してCMPを行うことにより、配線溝内に第1層目配線を残す。図5に示した第1層目配線47、48等及び第1層目の中間導電層45、50等が形成される。
【0080】
配線層絶縁膜90の上に、デュアルダマシン法により第2層目の配線を形成する。以下、デュアルダマシン法による配線の形成方法の一例を簡単に説明する。
【0081】
配線層絶縁膜90の上に、CVDにより、酸化シリコンからなる厚さ1000nmの層間絶縁膜92を形成する。層間絶縁膜92に、図6に示したビアホールを形成する。さらに、図6に示した第2層目配線に対応する配線溝を形成する。
【0082】
厚さ20nmのタンタル層と、厚さ1000nmの銅層とを順番に形成し、CMPを行うことによって、配線溝及びビアホール内に、タンタル層と銅層とを残す。電源電圧線58、及び図6に示した配線55、主ワード線17が形成される。
【0083】
層間絶縁膜92の上に、デュアルダマシン法により、層間絶縁膜94、ビット線21a、グランド電圧線65、及び図7に示した反転ビット線21bを形成する。
【0084】
上記実施例では、図9(E)に示したように、pチャネルMOSトランジスタQP1のソース領域78に電源電圧Vddを印加するための層間接続部材84を経由して、n型ウェルタップ領域36に電源電圧Vddが印加される。同様に、図4に示したnチャネルMOSトランジスタQN1のソース領域Sと重なる位置に配置されたビアホールH1内の層間接続部材を経由して、p型ウェルタップ領域35にグランド電圧Vssが印加される。
【0085】
このように、実施例によるSRAMにおいては、図12〜図14に示した従来のSRAMにおけるn型ウェルタップ領域611専用のビアホール613及びp型ウェルタップ領域610専用のビアホール612を設ける必要がない。
【0086】
図14に示した従来例では、メモリセルアレイのつなぎ部605に、MOSトランジスタTr5のソース領域に接続された中間導電層632、n型ウェルタップ領域611に接続された中間導電層622、及びMOSトランジスタTr6のソース領域に接続された中間導電層633が、行方向に配列している。これらの中間導電層の間に、第1層目配線パターンの最小間隔Dが確保されている。中間導電層622の同じ列方向の位置に、ワードコンタクト用の中間導電層621が配置されている。
【0087】
これに対し、実施例の場合には、図4に示したように、活性領域30aの列において、相互に隣り合う2つのメモリセルのうち一方のメモリセルのpチャネルMOSトランジスタQP1のソース領域と、他方のメモリセルのpチャネルMOSトランジスタQP2のソース領域とが連続し、1つのビアホールH2が配置されている。同様に、一方のメモリセルのnチャネルMOSトランジスタQN1のソース領域と、他方のメモリセルのnチャネルMOSトランジスタQN2のソース領域とが連続し、1つのビアホールH1が配置されている。ワードコンタクト用のビアホールHWは、行方向に関して、ビアホールH1及びH2とは異なる位置に配置されている。
【0088】
図5に示したように、行方向に隣り合う2つのメモリセルアレイの境界領域には、第1層目配線46とワードコンタクト用の中間導電層45との2つのパターンが行方向に並ぶ。第1層目配線47は、行方向に関して第1層目配線46と同じ位置に配置されている。図12及び図14に示した従来の場合に比べて、メモリセルアレイの境界部分に行方向に並んで配置される第1層目配線パターンの数が3から2に減少する。このため、実質的なメモリセルの占有面積を小さくすることができる。
【0089】
図12に示した従来のSRAMでは、例えば各メモリセル600a〜600dの横幅が1.2μmであり、つなぎ部605の幅が約1μmであった。すなわち、メモリセル4個あたりの行方向の長さが約5.8μmになる。これに対し、図2に示した実施例のSRAMでは、メモリセル10b及び10cの横幅が1.2μm、メモリセル10a及び10dの横幅が約1.4μmになる。すなわち、メモリセル4個あたりの行方向の長さが約5.2μmになる。このように、実施例によるSRAMは、図12に示した従来のSRAMに比べて、メモリセルの占める面積を約10%削減することができる。
【0090】
上記実施例によるSRAMにおいては、図9(E)に示したCoSi層81が、p型のソース領域78とn型ウェルタップ領域36との境界部でまれに断線する場合がある。ところが、図3に示すように、n型ウェル26は、図の横方向に延在し、1つのn型ウェル内に複数のn型ウェルタップ領域36が配置される。このため、1つのn型ウェルタップ領域36の部分で断線が発生したとしても、n型ウェル26の電位は、電源電圧Vddに固定される。このため、回路動作上の問題は生じない。
【0091】
次に、図10を参照して、上記実施例と同様のウェルタップ領域を論理回路素子に適用した場合と、上記実施例のようにSRAMに適用した場合との効果の相違を説明する。
【0092】
図10(A)に、論理回路装置の2つのMOSトランジスタの平面図を示す。活性領域200内を2本のゲート電極201及び202が通過する。ゲート電極201と202との間にn型のソース領域203が配置され、2本のゲート電極201及び202の外側に、それぞれn型のドレイン領域204及び205が配置される。
【0093】
p側ウェルタップ領域208が、ソース領域203に連続する。ソース領域203内にビアホール210が配置され、ドレイン領域204及び205内に、それぞれビアホール211及び212が配置される。この配置は、例えば、図4に示したnチャネルMOSトランジスタQN1及びQN2の配置に対応している。
【0094】
図10(B)に、p型ウェルタップ領域208を、2本のゲート電極201と202の外側に配置した場合の構成を示す。ゲート電極201と202との間にp型ウェルタップ領域208が配置されていないため、ゲート電極201と202との間隔を狭めることができる。このため、論理回路素子においては、ウェルタップ領域を、2本のゲート電極に挟まれたソース領域に接続させるのは、集積度向上の点で好ましくない。
【0095】
これに対し、図4に示した実施例の場合には、活性領域30aの列のゲート電極40と41との間に、ソース領域に接続されるビアホールH1及びp型ウェルタップ領域35が配置されると共に、ワードコンタクトのためのビアホールHWも配置される。図5に示したように、ビアホールH1に接続される第1層目配線46が、ワードコンタクト用のビアホールHWの脇を通過して図の縦方向に延びる。このため、ビアホールH1とビアホールHWとの横方向の位置を相互にずらさなければならない。
【0096】
すなわち、活性領域30aの列においては、ゲート電極40と41との間に、ビアホール2個を配置するための間隔が予め確保されている。このため、p型ウェルタップ領域35をゲート電極40と41との間に配置しても、ゲート電極40と41との間をさらに広げる必要はない。このため、SRAMの場合には、論理回路素子の場合と違って、ウェルタップ領域を2本のゲート電極の間のソース領域に接触させても、集積度が犠牲になることはない。
【0097】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0098】
上記実施例から、以下の付記に示された発明が導出される。
(付記1) 半導体基板の表面上に、第1の方向及び該第1の方向に交差する第2の方向に反復して配置される複数の繰り返し単位であって、該繰り返し単位の各々が複数のメモリセルを含み、該メモリセルの各々が、第1導電型のソース領域、第1導電型のドレイン領域、及びゲート電極を含む少なくとも1つの第1導電チャネルMOSトランジスタを含む前記繰り返し単位と、
前記半導体基板の表層部に、前記第1の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の第1導電チャネルMOSトランジスタが配置された第2導電型のウェルと、
前記繰り返し単位に含まれる複数のメモリセルのうち一部のメモリセルの前記第2導電型のウェル内に形成された第2導電型のウェルタップ領域と、
前記半導体基板の表面を覆う層間絶縁膜と、
前記繰り返し単位に含まれる複数のメモリセルのうち、前記第2導電型のウェルタップ領域が配置されているメモリセルと同一または該メモリセルに隣接するメモリセル内に配置され、前記層間絶縁膜を貫通する第1の層間接続部材であって、該第1の層間接続部材が、少なくとも該第1の層間接続部材が配置されているメモリセルの少なくとも1つの第1導電型チャネルMOSトランジスタのソース領域と前記第2導電型のウェルタップ領域とに接続された前記第1の層間接続部材と
を有する半導体装置。
(付記2) さらに、前記第1の層間接続部材に接続されている第1導電型チャネルMOSトランジスタのソース領域の上面から、前記第2導電型のウェルタップ領域の上面までを覆う金属シリサイド層を有し、
前記第1の層間接続部材が、前記金属シリサイド層を介して、前記ソース領域と前記第2導電型のウェルタップ領域とに電気的に接続されている付記1に記載の半導体装置。
(付記3) 前記第1の層間接続部材が接続されているソース領域が、該第1の層間接続部材が配置されているメモリセルに隣接するメモリセルの少なくとも1つの第1導電型チャネルMOSトランジスタのソース領域に連続している付記1または2に記載の半導体装置。
(付記4) 前記メモリセルの各々が、第1導電型のソース領域、第1導電型のドレイン領域、及びゲート電極を有する第1導電チャネルMOSトランジスタを含む第1及び第2のインバータと、第1導電型のソース領域、第1導電型のドレイン領域、及びゲート電極を含む少なくとも1つの転送MOSトランジスタとを含み、該第1のインバータの出力が該第2のインバータに入力されており、該第2のインバータの出力が該第1のインバータに入力されており、該第1のインバータの出力が前記転送MOSトランジスタを介して、該半導体基板上に形成された電子回路に入力され、前記第1の層間接続部材が接続されているソース領域が、該第1のインバータを構成する1つの第1導電チャネルMOSトランジスタのソース領域である付記1〜3のいずれかに記載の半導体装置。
(付記5) 前記第1のインバータの各々が、さらに第2導電型のソース領域、第2導電型のドレイン領域、及びゲート電極を含んで構成された第2導電チャネルMOSトランジスタを有し、該第2導電チャネルMOSトランジスタのドレイン領域が、当該第1のインバータの第1導電チャネルMOSトランジスタのドレイン領域に接続されており、
さらに、前記半導体装置が、前記半導体基板の表層部に、前記第1の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の前記第2導電チャネルMOSトランジスタが配置された第1導電型のウェルと、
前記繰り返し単位内の複数のメモリセルのうち一部のメモリセルの前記第1導電型のウェル内に形成された第1導電型のウェルタップ領域と、
前記第1導電型のウェルタップ領域が配置されているメモリセルまたは該メモリセルに隣接するメモリセル内に配置され、前記層間絶縁膜を貫通する第2の層間接続部材であって、該第2の層間接続部材が、少なくとも該第2の層間接続部材が配置されているメモリセルの第2導電チャネルMOSトランジスタのソース領域と前記第1導電型のウェルタップ領域とに接続された前記第2の層間接続部材と
を有する付記4に記載の半導体装置。
(付記6) 前記第1の層間接続部材及び第2の層間接続部材が、同一のメモリセル内に配置されている付記5に記載の半導体装置。
(付記7) さらに、前記第1の方向に並んだ複数の繰り返し単位ごとに配置され、メモリセルの前記転送MOSトランジスタのゲート電極を兼ねるワード線と、
前記層間絶縁膜の上に配置され、前記第1の方向に延在する主ワード線と、
前記繰り返し単位内の複数のメモリセルのうち一部のメモリセル内に配置され、前記層間絶縁膜を貫通し、前記ワード線と前記主ワード線とを接続する第3の層間接続部材と
を有する付記4〜6のいずれかに記載の半導体装置。
(付記8) 前記第1の層間接続部材が配置されたメモリセルに対して、前記第1の方向に隣接するメモリセル内に、前記第3の層間接続部材が配置されている付記7に記載の半導体装置。
(付記9) 前記第2の方向に並んだ複数の繰り返し単位において、前記第1の層間接続部材が、前記第1の方向に関して同じ位置のメモリセル内に配置されている付記1〜8のいずれかに記載の半導体装置。
(付記10) 前記層間絶縁膜の上に配置され、前記第2の方向に並んだ2つのメモリセルの前記第1の層間接続部材同士を接続する第1の配線を有し、該第1の配線が、前記第3の層間接続部材の脇を通過している付記9に記載の半導体装置。
(付記11) 半導体基板の表層部に形成され、第1の方向に延在する第1導電型のウェルと、
前記第1導電型のウェルの表面に、前記第1の方向に反復して配置された複数の活性領域であって、第1の方向の長さが他の活性領域のそれよりも長い活性領域が、1つおきまたは複数個おきに現れる前記複数の活性領域と、
前記活性領域に対応して前記第1の方向に反復して配置されるように画定されたメモリセルであって、該メモリセルの各々が、第2導電型のソース領域、第2導電型のドレイン領域、及びゲート電極を含む少なくとも1つの第2導電チャネルMOSトランジスタを、対応する活性領域内に含む前記メモリセルと、
前記ウェルに固定電圧を供給するためのウェルタップ領域と
を有する半導体装置。
(付記12) 前記ウェルタップ領域が、前記複数の発生領域のうち第1の方向の長さが長い活性領域内に配置されている付記11に記載の半導体装置。
【0099】
【発明の効果】
以上説明したように、本発明によれば、ウェルタップ領域に固定電圧を印加するための層間接続部材が、それに隣接するMOSトランジスタのソース領域に固定電圧を印加するための層間接続部材と共有される。ウェルタップ領域専用の層間接続部材を配置する必要がないため、集積度の向上を図ることができる。
【図面の簡単な説明】
【図1】 実施例によるSRAMの等価回路図である。
【図2】 実施例によるSRAMの活性領域及びゲート電極の配置を示す平面図である。
【図3】 実施例によるSRAMの活性領域の配置を示す平面図である。
【図4】 実施例によるSRAMのゲート電極が配置される層のパターンを示す平面図である。
【図5】 実施例によるSRAMの第1層目配線パターンを示す平面図である。
【図6】 実施例によるSRAMの第2層目配線パターンを示す平面図である。
【図7】 実施例によるSRAMの第3層目配線パターンを示す平面図である。
【図8】 実施例によるSRAMの製造方法を説明するための基板の断面図(その1)である。
【図9】 実施例によるSRAMの製造方法を説明するための基板の断面図(その2)である。
【図10】 実施例によるウェルタップ領域の構成を論理回路素子に適用した場合の素子の平面図である。
【図11】 従来例によるSRAMの平面図及び断面図である。
【図12】 他の従来例によるSRAMの平面図である。
【図13】 他の従来例によるSRAMの断面図である。
【図14】 他の従来例によるSRAMのつなぎ部の平面図である。
【符号の説明】
10 メモリセル
15 接続部材
16 ワード線
17 主ワード線
21a ビット線
21b 反転ビット線
25 p型ウェル
26 n型ウェル
30a〜30d、31a〜31d 活性領域
35 p型ウェルタップ領域
36 n型ウェルタップ領域
40、41 ゲート電極
45、50、51、60、60A、61 中間導電層
46、46A、47、48、48A、49、49A、55 配線
58 電源電圧線
65 グランド電圧線
70 シリコン基板
71 素子分離絶縁膜
72 ゲート絶縁膜
74 低濃度領域
76 サイドウォールスペーサ
78 高濃度ソース及びドレイン領域
80、81 CoSi膜
83、92、94 層間絶縁膜
84 層間接続部材
90 配線層絶縁膜
Claims (10)
- 半導体基板の表面上に、第1の方向及び該第1の方向に交差する第2の方向に反復して配置される複数の繰り返し単位であって、該繰り返し単位の各々が複数のメモリセルを含み、該メモリセルの各々が、第1導電型のソース領域、第1導電型のドレイン領域、及びゲート電極を含む少なくとも1つの第1導電チャネルMOSトランジスタを含む前記繰り返し単位と、
前記半導体基板の表層部に、前記第1の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の第1導電チャネルMOSトランジスタが配置された第2導電型のウェルと、
前記複数のメモリセルのうち一部の第1のメモリセルと、該第1のメモリセルに隣接する第2のメモリセルとの境界にまたがった前記第2導電型のウェル内に、該第1のメモリセル内の1つの第1導電チャネルMOSトランジスタのソース領域及び該第2のメモリセル内の1つの第1導電チャネルMOSトランジスタのソース領域と隣接するように形成された第2導電型のウェルタップ領域と、
前記第2導電型のウェルタップ領域の上面から、該第2導電型のウェルタップ領域に隣接する前記ソース領域の上面までを覆う第1の金属シリサイド層と、
前記半導体基板の上に配置された層間絶縁膜と、
前記第1の金属シリサイド層を介して、前記第2導電型のウェルタップ領域、及び該第2導電型のウェルタップ領域に隣接する前記ソース領域に電気的に接続され、前記層間絶縁膜を貫通する第1の層間接続部材と、
を有する半導体装置。 - 前記第1の層間接続部材が接続されているソース領域が、該第1の層間接続部材が配置されているメモリセルに隣接するメモリセルの少なくとも1つの第1導電チャネルMOSトランジスタのソース領域に連続している請求項1に記載の半導体装置。
- 前記メモリセルの各々が、第1導電型のソース領域、第1導電型のドレイン領域、及びゲート電極を有する第1導電チャネルMOSトランジスタを含む第1及び第2のインバータと、第1導電型のソース領域、第1導電型のドレイン領域、及びゲート電極を含む少なくとも1つの転送MOSトランジスタとを含み、該第1のインバータの出力が該第2のインバータに入力されており、該第2のインバータの出力が該第1のインバータに入力されており、該第1のインバータの出力が前記転送MOSトランジスタを介して、該半導体基板上に形成された電子回路に入力され、前記第1の層間接続部材が接続されているソース領域が、該第1のインバータを構成する1つの第1導電チャネルMOSトランジスタのソース領域である請求項1または2に記載の半導体装置。
- 前記第1のインバータの各々が、さらに第2導電型のソース領域、第2導電型のドレイン領域、及びゲート電極を含んで構成された第2導電チャネルMOSトランジスタを有し、該第2導電チャネルMOSトランジスタのドレイン領域が、当該第1のインバータの第1導電チャネルMOSトランジスタのドレイン領域に接続されており、
さらに、前記半導体装置が、前記半導体基板の表層部に、前記第1の方向に並んだ前記複数の繰り返し単位にまたがって形成され、前記複数の繰り返し単位内の前記第2導電チャネルMOSトランジスタが配置された第1導電型のウェルと、
前記第1のメモリセルと前記第2のメモリセルとの境界にまたがった前記第1導電型のウェル内に、該第1のメモリセル内の前記第2導電チャネルMOSトランジスタのソース領域と隣接するように形成された第1導電型のウェルタップ領域と、
前記第1導電型のウェルタップ領域の上面から、該第1導電型のウェルタップ領域に隣接する前記ソース領域の上面までを覆う第2の金属シリサイド層と、
前記第2の金属シリサイド層を介して、前記第1導電型のウェルタップ領域、及び該第 1導電型のウェルタップ領域に隣接する前記ソース領域に電気的に接続され、前記層間絶縁膜を貫通する第2の層間接続部材と
を有する請求項3に記載の半導体装置。 - さらに、前記第1の方向に並んだ複数の繰り返し単位ごとに配置され、メモリセルの前記転送MOSトランジスタのゲート電極を兼ねるワード線と、
前記層間絶縁膜の上に配置され、前記第1の方向に延在する主ワード線と、
前記繰り返し単位内の複数のメモリセルのうち一部のメモリセル内に配置され、前記ワード線の直上に配置された層間絶縁膜を貫通し、前記主ワード線に電気的に接続される第3の層間接続部材と
を有する請求項3または4に記載の半導体装置。 - 前記第2の方向に並んだ複数の繰り返し単位において、前記第1の層間接続部材が、前記第1の方向に関して同じ位置のメモリセル内に配置されている請求項1〜5のいずれかに記載の半導体装置。
- 前記層間絶縁膜の上に配置され、前記第2の方向に並んだ2つのメモリセルの前記第1の層間接続部材同士を接続する第1の配線を有し、平面視において、該第1の配線が、前記第3の層間接続部材の脇を通過している請求項6に記載の半導体装置。
- 半導体基板の表層部に形成され、第1の方向に延在する第1導電型のウェルと、
前記第1導電型のウェルの表面に、前記第1の方向に反復して配置された複数の活性領域であって、第1の方向の長さが他の活性領域のそれよりも長い活性領域が、1つおきまたは複数個おきに現れる前記複数の活性領域と、
前記活性領域に対応して前記第1の方向に反復して配置されるように画定されたメモリセルであって、該メモリセルの各々が、第2導電型のソース領域、第2導電型のドレイン領域、及びゲート電極を含む少なくとも1つの第2導電チャネルMOSトランジスタを、対応する活性領域内に含む前記メモリセルと、
前記複数の活性領域のうち第1の方向の長さが長い活性領域内に配置されており、前記ウェルに固定電圧を供給するためのウェルタップ領域と
を有する半導体装置。 - 前記第1の方向の長さが長い活性領域内において、
前記ウェルタップ領域に隣接する前記第2導電チャネルMOSトランジスタのソース領域から、前記ウェルタップ領域まで広がる領域を覆う金属シリサイド層をさらに有することを特徴とする請求項8に記載の半導体装置。 - 前記半導体基板上に設けられた層間絶縁膜と、
前記層間絶縁膜に形成され、前記金属シリサイド層に接続された層間接続部材であって、前記金属シリサイド層を介して、前記ウェルタップ領域に隣接する前記第2導電チャネルMOSトランジスタのソース領域と前記ウェルタップ領域との双方に電気的に接続された前記層間接続部材と
をさらに有することを特徴とする請求項9に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001374515A JP4118045B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体装置 |
US10/103,823 US6727557B2 (en) | 2001-12-07 | 2002-03-25 | Semiconductor device having well tap provided in memory cell |
CNB021184224A CN1213482C (zh) | 2001-12-07 | 2002-04-24 | 具有提供在存储单元中的阱抽头的半导体器件 |
KR1020020023665A KR100788132B1 (ko) | 2001-12-07 | 2002-04-30 | 반도체 장치 |
TW091109236A TW546785B (en) | 2001-12-07 | 2002-05-03 | Semiconductor device having well tap provided in memory cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001374515A JP4118045B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005597A Division JP4633126B2 (ja) | 2008-01-15 | 2008-01-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174105A JP2003174105A (ja) | 2003-06-20 |
JP4118045B2 true JP4118045B2 (ja) | 2008-07-16 |
Family
ID=19183065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001374515A Expired - Fee Related JP4118045B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6727557B2 (ja) |
JP (1) | JP4118045B2 (ja) |
KR (1) | KR100788132B1 (ja) |
CN (1) | CN1213482C (ja) |
TW (1) | TW546785B (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6780756B1 (en) * | 2003-02-28 | 2004-08-24 | Texas Instruments Incorporated | Etch back of interconnect dielectrics |
JP5172069B2 (ja) * | 2004-04-27 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP4633126B2 (ja) * | 2008-01-15 | 2011-02-16 | 富士通セミコンダクター株式会社 | 半導体装置 |
US8017476B2 (en) * | 2008-12-02 | 2011-09-13 | Suvolta, Inc. | Method for manufacturing a junction field effect transistor having a double gate |
US8305829B2 (en) * | 2009-02-23 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same |
US8305790B2 (en) * | 2009-03-16 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical anti-fuse and related applications |
US8957482B2 (en) * | 2009-03-31 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse and related applications |
US8912602B2 (en) * | 2009-04-14 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
US8461015B2 (en) * | 2009-07-08 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI structure and method of forming bottom void in same |
US8472227B2 (en) * | 2010-01-27 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the same |
US8440517B2 (en) | 2010-10-13 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
US8187928B2 (en) | 2010-09-21 | 2012-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming integrated circuits |
US8980719B2 (en) | 2010-04-28 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for doping fin field-effect transistors |
US8629478B2 (en) * | 2009-07-31 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure for high mobility multiple-gate transistor |
US9484462B2 (en) * | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
US8497528B2 (en) | 2010-05-06 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a strained structure |
US8623728B2 (en) | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
US8759943B2 (en) | 2010-10-08 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor having notched fin structure and method of making the same |
US8264032B2 (en) | 2009-09-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
US8298925B2 (en) | 2010-11-08 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
US8482073B2 (en) * | 2010-03-25 | 2013-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit including FINFETs and methods for forming the same |
US8264021B2 (en) * | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
US20110097867A1 (en) * | 2009-10-22 | 2011-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of controlling gate thicknesses in forming fusi gates |
US9040393B2 (en) | 2010-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
US8329568B1 (en) * | 2010-05-03 | 2012-12-11 | Xilinx, Inc. | Semiconductor device and method for making the same |
US8217464B2 (en) * | 2010-08-06 | 2012-07-10 | Altera Corporation | N-well/P-well strap structures |
US8603924B2 (en) | 2010-10-19 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming gate dielectric material |
US9048181B2 (en) | 2010-11-08 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
US8769446B2 (en) | 2010-11-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for increasing fin device density for unaligned fins |
US8877602B2 (en) | 2011-01-25 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms of doping oxide for forming shallow trench isolation |
US8592915B2 (en) | 2011-01-25 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doped oxide for shallow trench isolation (STI) |
US8431453B2 (en) | 2011-03-31 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure |
US20120261738A1 (en) * | 2012-06-29 | 2012-10-18 | Dustin Do | N-Well/P-Well Strap Structures |
US9627529B1 (en) * | 2015-05-21 | 2017-04-18 | Altera Corporation | Well-tap structures for analog matching transistor arrays |
US10431576B1 (en) * | 2018-04-20 | 2019-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell array and method of manufacturing same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US564572A (en) * | 1896-07-21 | Samuel a | ||
US4884118A (en) * | 1986-05-19 | 1989-11-28 | Lsi Logic Corporation | Double metal HCMOS compacted array |
DE4325804C3 (de) * | 1993-07-31 | 2001-08-09 | Daimler Chrysler Ag | Verfahren zum Herstellen von hochohmigem Siliziumkarbid |
JPH08181225A (ja) * | 1994-10-28 | 1996-07-12 | Nkk Corp | 半導体記憶装置 |
-
2001
- 2001-12-07 JP JP2001374515A patent/JP4118045B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-25 US US10/103,823 patent/US6727557B2/en not_active Expired - Lifetime
- 2002-04-24 CN CNB021184224A patent/CN1213482C/zh not_active Expired - Lifetime
- 2002-04-30 KR KR1020020023665A patent/KR100788132B1/ko active IP Right Grant
- 2002-05-03 TW TW091109236A patent/TW546785B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1213482C (zh) | 2005-08-03 |
KR20030047666A (ko) | 2003-06-18 |
KR100788132B1 (ko) | 2007-12-21 |
JP2003174105A (ja) | 2003-06-20 |
CN1423333A (zh) | 2003-06-11 |
TW546785B (en) | 2003-08-11 |
US6727557B2 (en) | 2004-04-27 |
US20030107069A1 (en) | 2003-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4118045B2 (ja) | 半導体装置 | |
JP4044721B2 (ja) | 半導体集積回路装置の製造方法 | |
US5754467A (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
US8723270B2 (en) | Semiconductor memory device and fabrication process thereof | |
JP3589168B2 (ja) | 半導体装置 | |
JP3897916B2 (ja) | Cmosスタティックランダムアクセスメモリ装置 | |
JP2004103851A (ja) | スタティック型半導体記憶装置 | |
JP2001358232A (ja) | 半導体記憶装置 | |
JP4633126B2 (ja) | 半導体装置 | |
US7372105B2 (en) | Semiconductor device with power supply impurity region | |
JP3981798B2 (ja) | 半導体記憶装置及びその製造方法 | |
US7250661B2 (en) | Semiconductor memory device with plural source/drain regions | |
JP2007129250A (ja) | 半導体装置 | |
JP4024813B2 (ja) | 半導体集積回路装置 | |
CN115083472A (zh) | Sram单元 | |
JP2005347296A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007258739A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4118045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |