JP2007281062A - 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法 - Google Patents

電子部品接合体、それを用いた電子回路モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2007281062A
JP2007281062A JP2006102986A JP2006102986A JP2007281062A JP 2007281062 A JP2007281062 A JP 2007281062A JP 2006102986 A JP2006102986 A JP 2006102986A JP 2006102986 A JP2006102986 A JP 2006102986A JP 2007281062 A JP2007281062 A JP 2007281062A
Authority
JP
Japan
Prior art keywords
substrate
glass
conductor film
electronic component
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006102986A
Other languages
English (en)
Inventor
Shohei Hata
昌平 秦
Eiji Sakamoto
英次 坂本
Naoki Matsushima
直樹 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006102986A priority Critical patent/JP2007281062A/ja
Priority to US12/295,767 priority patent/US20100047588A1/en
Priority to PCT/JP2007/057546 priority patent/WO2007116905A1/ja
Publication of JP2007281062A publication Critical patent/JP2007281062A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/04—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with articles made from glass
    • C04B37/045—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with articles made from glass characterised by the interlayer used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/121—Metallic interlayers based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/122—Metallic interlayers based on refractory metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/123—Metallic interlayers based on iron group metals, e.g. steel
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/124—Metallic interlayers based on copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/365—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/59—Aspects relating to the structure of the interlayer
    • C04B2237/592—Aspects relating to the structure of the interlayer whereby the interlayer is not continuous, e.g. not the whole surface of the smallest substrate is covered by the interlayer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/72—Forming laminates or joined articles comprising at least two interlayers directly next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8389—Bonding techniques using an inorganic non metallic glass type adhesive, e.g. solder glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Products (AREA)
  • Joining Of Glass To Other Materials (AREA)

Abstract

【課題】絶縁物もしくは例えばＳｉＣのごとき非酸化性半導体基板に、接合剤を使用せず、ガラス板を接合する技術を提供する。
【解決手段】第一の基板として絶縁物もしくは例えばＳｉＣのごとき非酸化性半導体基板の上面にメタライズが形成され、第二の基板として電圧により拡散が可能なイオンを含むガラス基板があり、前記第一の基板のメタライズと第二のガラス基板とを陽極接合により接合する。
【選択図】図１

Description

本発明は、電子部品接合体、それを用いた電子回路モジュールおよびその製造方法に係り、特に例えば光学部品等を実装する分野、もしくは例えばＳｉＣのごとき非酸化性半導体の実装分野に好適な電子部品接合体、それを用いた電子回路モジュールおよびその製造方法に関する。
電子部品の接合は、はんだ、接着剤を使用するのが一般的である。はんだの場合は、部品に直接はんだが濡れない場合などは、部品の表面に導体膜を形成し、はんだで接合する。接着剤の場合は、接合する部分に接着剤を塗布し、部品を押し当て接合する。これらの技術は、個別の部品を接合する場合には大変適した技術であるが、ウェハや板状の部品の広い面積を接合する場合には、ボイドの巻き込みによる未接合部の形成などの問題が起こる場合がある。また接合剤そのものも、コスト上昇要因となる。
ウェハなど板状の部品を接合する技術として、陽極接合と呼ばれる技術がある。陽極接合は、一般的にはガラスとＳｉなどの半導体あるいは導体とを重ね合わせ、直接接合する技術であり、近年では、特に半導体のシリコンウェハとガラスとの接合に用いられることが多い。特に、MEMS（Micro Electro Mechanical Systems）と呼ばれるシリコンをエッチングにより加工し、各種のセンサ、部品を製造する分野で使用されている。
陽極接合では、通常、ガラスとシリコンとを重ね合わせ、数百度に加熱する。その状態で、ガラスの上面にマイナス電極、シリコンの下面にプラス電極を接触させ、高電圧を印加する。この場合、Ｓｉをほぼ導体とみなせるので、ガラス内に強い電界が発生し、ガラス中に含まれるＮａなどの原子半径の小さい陽イオンが、強制的にマイナス電極側へ拡散させられる。特に、ガラスとシリコンとの接合界面近傍では、Ｎａ+などの陽イオンの欠乏層が形成されると言われている。この陽イオン欠乏層では、電荷のバランスが崩れて、マイナスに帯電しているため、接合界面近傍には、さらに強力な静電引力が発生する。この静電引力によりガラスとシリコンとは強固に密着する。また同時に、ガラス中に含まれる酸素とシリコンが反応し、酸化物がシリコン表面に形成されることで、化学的に結合し、強固な接合が得られる。なお、陽極接合技術に関連するものとして、下記の特許文献を挙げることができる。
特開平１０−２５９０３９号公報 特開２００４−２６２６９８号公報
陽極接合では、ガラスと接合するシリコンなどの半導体あるいは導体の代わりに、セラミックスなどの絶縁物、あるいは例えばＳｉＣのような非酸化性の半導体を用い、これらとガラスとの接合を行うことはできなかった。
その理由の一つは、ガラスとセラミックスなどの絶縁物を重ねて加熱し、高電圧を印加しても、セラミックス内にも電界が形成され、ガラス内の電界が弱くなるため、ガラス中の陽イオンを拡散させることが難しかったためである。
もう一つの理由は、仮にガラスに強い電界がかかり、ガラス中のイオンの拡散が起こったとしても、セラミックス、あるいは非酸化性の半導体材料では、表面でガラスと化学反応が起こらず、化学的な結合が得られないためである。したがって陽極接合が可能なのは、ガラスと導体あるいはガラスとＳｉなどの酸化性の半導体との接合技術と位置づけられた。これまでガラスの陽極接合については、セラミックス等の絶縁物、あるいはＳｉＣのような非酸化性の半導体への適用検討は、研究レベルにおいてもほとんど行われていない。本発明は、セラミックスなどの絶縁物およびＳｉＣのような非酸化性半導体とガラスとを陽極接合により接合する技術を開示するものである。
上記課題を達成するために、本発明によれば、第一の基板としてセラミックスの如き絶縁物を主体とする基板、あるいは例えば炭化珪素半導体（SiC）もしくは例えばIII−V族及びII−VI族の如き化合物半導体からなる非酸化性の半導体基板の上面に導体膜が形成され、第二の基板として電圧により拡散が可能なイオンを含むガラス基板があり、前記第一の基板の導体膜と第二の基板のガラス基板が陽極接合により接合される。
第一の基板の導体膜を陽極とし、第二の基板のガラス基板の上面に陰極の電極を押し当て、両者の間に直流高電圧を印加することで、ガラス内に強い電界を発生させることが可能である。また、第一の基板の上面に形成する導体膜表面の金属として、アルミニウム、チタン、クロム、タングステン、モリブデン、ハフニウム、ジルコニウム、バナジウム、マグネシウム、鉄などの金属を選択することで、これらの金属がガラス中に含まれる酸素と化学的に反応し、強固な接合を得ることが可能である。これら導体膜のガラス中の酸素との反応挙動については、実施例の後半において詳述する。
本発明により、はんだや接着剤などの接合剤を使用することなく、セラミックスとガラスを接合することが可能となるので、低コスト化に役立つ。接合剤を使用すると、接合時のはみ出し、周囲の汚染などが懸念されるが、導体膜とガラスの直接接合なので、このような問題も発生しない。また、陽極接合は、ウェハなどの板状の部品の接合に適しており、個別の部品で接合するよりも生産性を向上させることができる。さらに、セラミックスとガラス、あるいは非酸化性の半導体とガラスを接合することで、これまでにない新規な電子部品の創出が可能となる。
以下、実施例により本発明の実施形態を具体的に説明する。
本発明の実施例を図面に従って説明する。
＜実施例１＞
本発明の第一の実施例を図１を用いて説明する。図１はガラス基板４にセラミックス基板１を接合して形成した接合体の断面図を示している。セラミック基板１上に、接着層としてのＴｉメタライズ２、その上に接合層としてのＡｌメタライズ３で構成される導体膜が形成されている。各メタライズの形成には、真空蒸着あるいはスパッタなどの方法が好適である。接合層はガラスとの接合を、接着層は接合層とセラミックス基板１との接合を強固にするために設けられている。接合層が導体でセラミックス基板１に強固に接合する材質ものであれば接着層を省略することもできる。
本実施例におけるメタライズ構成は、セラミックス基板１との接着層（Ｔｉメタライズ）２と接合層（Ａｌメタライズ）３との積層膜である。Ｔｉメタライズは、極端に薄いと十分な接着性が得られず、極端に厚いと、メタライズ後の収縮挙動による膜応力が増大する。概ね、膜厚は0.05〜0.2μm程度とすることができるが、0.1μmなどの膜厚が好適である。また、Ａｌメタライズは、極端に薄いと完全な膜として形成されず、また極端に厚いと、結晶粒成長により大きな凹凸が発生する。ある程度の凹凸は接合時にＡｌが変形するので問題ない。膜厚は、概ね0.1μm〜3μmの範囲（最大では10μm程度まで）とできるが、本実施例の場合は1μmとする。
接着層を設ける場合と設けない場合の違いは、各種のメタライズの基板との接着性による。例えばＴｉやＣｒは、セラミックス基板とも良好な密着性を示す。他の金属では、必ずしも密着性が十分ではない場合が起こりえる。したがって、ＴｉやＣｒの場合は、セラミックス基板上に、直接メタライズを形成し、このメタライズにガラス基板を陽極接合することも可能である。これはＴｉあるいはＣｒメタライズが、接着層と接合層の二つの役割を担っていることを意味する。
これ以外の金属、すなわち、アルミニウム、タングステン、モリブデン、ハフニウム、ジルコニウム、バナジウム、マグネシウム、鉄では、予めセラミック基板上にＴｉあるいはＣｒの接着層を形成してからメタライズを形成した方が良い。
本実施例では、セラミックス基板上に、Ｔｉメタライズ２（0.1μm）／Ａｌメタライズ３（1.0μm）が形成され、Ａｌメタライズ３にガラス基板４が陽極接合により接合されている。
図２は、図示されているように接着層（Ｔｉメタライズ）２と接合層（Ａｌメタライズ）３とが積層された導体膜が主面から裏面の周縁部にまで連続的に形成されたセラミックス基板１の主面に、ガラス基板４を重ね合わせ、陽極接合を行う際の模式図である。不図示の接合装置のヒータ兼陽極電極５上に、Ａｌメタライズ３が接触している。また接合装置の陰極電極針６が、ガラス基板４に接触している。
この状態で通常、３００〜５００℃（この例では４００℃）程度に加熱して、ヒータ兼陽極電極５と、陰極電極針６の間に数百Ｖ以上の高電圧（実用的には２００〜１０００Vの直流電圧）を印加することで、ガラス基板４の下面が、Ａｌメタライズ３の上面に陽極接合される。
本接合方法の特徴は、セラミックス基板１上に形成したＴｉ／Ａｌメタライズとガラス基板４とを陽極接合により接合することで、ウェハなどの状態のセラミックスとガラスとを接合できることである。
セラミックスとガラスとを接合する従来の代表的な方法の一つは、セラミックス上にメタライズを形成し、かつガラスの接合面にもメタライズを形成し、これら両メタライズの間をはんだを用いて接合する方法である。もう一つの方法は、セラミックスとガラスとの間を接着剤により接合する方法である。上記一つ目の方法では、はんだの濡れ性が問題で、ボイド部が未接合となったり、逆にはんだ量が多いとはみ出したりする問題があった。接着剤を使用する場合も、ボイド部、はみ出しも問題であり、それ以外にも硬化時のガス発生などが問題になる場合もあった。
例えば、メタライズを形成していないセラミックス基板とガラス基板をそのまま陽極接合により接合しようとしても、接合は極めて難しい。その一つ目の理由は、セラミックス基板とガラス基板の両方が絶縁物であり、セラミックス基板中にも電界が形成され、ガラス中に電界が集中しないことが挙げられる。このため、陽極接合時に、ガラス基板に含まれるNa+などの陽イオンが拡散させられず、接合界面に強力な静電引力を発生させて密着させることができない。
二つ目の理由は、セラミックス基板の表面が化学的に安定な化合物になっており、数百度レベルの加熱では、通常、ガラス中に含まれる酸素とは反応しないことである。以上より、単にガラスとセラミックス基板を重ね合わせて、加熱して電圧を印加しても、両者を陽極接合により強固に接合させることはできなかった。
しかし、本実施例の構造を形成することで、セラミックス基板とガラス基板を、陽極接合により接合することが可能になった。図２に示したように、Ｔｉメタライズ２およびＡｌメタライズ３は、セラミックス基板１の側面および下面の一部にも形成されている。したがって、このような導体のメタライズが、ヒータ兼陽極電極５に接触することで、陽極電極５とＡｌメタライズ３は、ほぼ等電位となる。ヒータ兼陽極電極５と陰極電極針６の間に高電圧を印加することで、電界は、ガラス基板４に集中的に発生する。このことにより、ガラス基板中の陽イオンが拡散させられ、接合界面に強い静電引力が発生し、ガラス基板４とＡｌメタライズ３が密着する。同時にガラス中に含まれる酸素イオンと、Ａｌメタライズが反応して、Ａｌ酸化物層が、Ａｌメタライズ３の表面で成長し強固な接合が得られる。またＡｌがイオン化して、ガラス基板１中に拡散する現象も起こる場合がある。
以上のように、セラミック基板上にメタライズを形成し、メタライズへ通電することにより、メタライズを介してセラミックス基板上に重ね合わせたガラス基板との陽極接合が可能になる。
なお、絶縁物であるセラミックス基板１の代わりに、ＳｉＣのような非酸化性の半導体基板を使用することも可能である。ＳｉＣ半導体とガラスを陽極接合により接合しようとしても、上述したように、ＳｉＣとガラス中の酸素が反応しにくいので、強固な接合を得るのは難しかった。しかし、メタライズを介して本実施例の構造とすることで、陽極接合による強固な接合を、ウェハ状態で得ることができる。このことは以降の実施例でも同様である。
＜実施例２＞
本発明の第二の実施例について図３を用いて説明する。図３は接合体の要部断面図を示している。本実施例の構造では、セラミックス基板１中に、貫通電極７が形成され、セラミックス基板の両面に形成されたメタライズパターン３１が電気的に接続されているのが特徴である。この場合も、実施例１と同様（図２参照）にセラミックス基板１を、陽極接合装置の陽極電極５上に配置することで、電圧を印加した際に、ガラス基板４との接合部となるＡｌメタライズ３までほぼ等電位となる。したがって、陽極接合装置の陰極電極針６をガラス基板４に接触させれば電界がガラス基板４に集中し、Ａｌメタライズ３との陽極接合が可能となる。
セラミックス基板１への貫通電極７の形成では、最初に、セラミックス基板１の予め定められた位置に開口部を有するレジストマスクパターンを形成し、例えばサンドブラストなどの方法を用いて、セラミックス基板１に貫通穴をあける。次に、レジストマスクを除去して、貫通穴内部にメタライズ処理を施し、内部をめっき、あるいははんだ、導電性ペーストなどを用いて導体で充填する。最後に、セラミックス基板の表面を必要に応じて研磨し、平坦化する。
貫通電極７が形成されたセラミックス基板１上へのメタライズパターン３１の形成は、最初にスパッタ、蒸着などの方法で、Ｔｉ／Ａｌ金属薄膜２、３をそれぞれ0.05〜0.2μｍ／0.1〜3μｍ（この例ではＴｉ／Ａｌ＝０．１μｍ／１μｍ）堆積した後に、フォトリソグラフィーによりレジストパターンを形成し、その後、ミリング処理やウェットエッチングを行うことで、メタライズパターン３１を形成する方法を用いることができる。
その他のメタライズパターン３１の形成方法としては、事前にレジストパターンを形成しておき、蒸着、スパッタなどによる金属薄膜の堆積後に、余分な金属薄膜を除去する、リフトオフ法を適用することも可能である。このような貫通電極７およびメタライズパターン３１の形成方法は、以下の実施例でも同様である。
＜実施例３＞
本発明の第三の実施例について図４を用いて説明する。本実施例の構造は、第二の実施例に近いものであるが、セラミックス基板１上に設けたメタライズパターン３１´の構造が異なる。セラミックス基板１上に、接着層としてのＴｉメタライズ２を形成し、その上に配線８を形成している。そしてガラス基板１との接合面側には、更にその上にＡｌメタライズ３を形成している。
配線８には、Ｎｉ／Ａｕ、Ｃｕ、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ、Ａｇ、Ｐｄ／Ａｇなど、各種のメタライズ構成を適用することが可能である。
本実施例は、例えば配線を形成したセラミックス基板１上に、ガラス部品を陽極接合により接合する構成を考慮したものである。この場合、実施例２で述べたように、配線８以外のセラミックス基板１の表面に、接合層のメタライズを形成することも可能であるが、この場合、接着層と接合層のメタライズの合計の厚さを、配線の厚さよりも大きくしないと、接合層とガラスの陽極接合を、配線が妨げることになる。これは、接合層のメタライズの金属を多く消費することになるので、コスト高になる。したがって、セラミックス基板１上に、配線８が数多く形成されている場合は、配線８上に接合層としてのＡｌメタライズ３を形成すれば、Ａｌメタライズ３自体の厚さは小さくても、ガラスとの陽極接合を行うことができる。本実施例の構造により、例えば、ガラス製のプリズム、ミラー、角型の外形をしたレンズなどの光学部品などを、セラミック基板上に接合することができる。
このような構造においても、実施例２と同様に加熱、電圧を印加することで、Ａｌメタライズ３とガラス基板４との陽極接合が可能である。
＜実施例４＞
本発明の第四の実施例について図５を用いて説明する。図５は接合体の断面図で、セラミックス基板１と接合するガラス基板の構造を除き基本的には図１に示した実施例１と同じである。本実施例では、ガラス基板が単独でセラミックス基板１に接合されるのではなく、予めＳｉ基板１０とガラス基板９とが通常の陽極接合により接合されており、ガラス基板９をセラミックス基板１上のＡｌメタライズ３に陽極接合により接合する構造である。
Ｓｉ基板１０には、エッチング技術を用いて、ＭＥＭＳ（Micro Electro Mechanical Systems）などに代表される、構造体を形成し、その後、セラミックス基板１に陽極接合することもできる。セラミックス基板１上のメタライズ２、３は、実施例１の図１と同様に基板側面により下面と接続された構造になっているが、実施例２と同様に、基板下面への接続は貫通電極７による接続であっても問題はない。
＜実施例５＞
本発明の第五の実施例について図６を用いて説明する。なお図６は、セラミックス基板１およびガラス基板４を実施例１と同様の陽極接合により接合後、個片に分割した後の部品のイメージを示す斜視図である。
セラミックス基板１上に、Ｔｉメタライズ２およびＡｌメタライズ３が形成されている。また、ワイヤーボンディング等の細線による電気的な接続が可能な電極メタライズ１１および薄膜はんだ１２が形成されている。
ガラス基板４は、本実施例の場合は、まず短冊状に切断され、それぞれの切断面は、表面と４５°の角度をなすように研磨される。研磨面は光学的な反射面となるように平滑に仕上げる。次にその４５°の研磨面に反射膜１３が形成される。
このような反射膜１３を有するガラス基板４と、セラミックス基板１上のＡｌメタライズ３が陽極接合により接合されている。陽極接合の方法については、これまでの実施例で述べた方法を適用する。ただし、本実施例は、接合後に分割したイメージであるため、側面メタライズ、貫通電極部などを、図中に含んでいない。接合に際しては、Ａｌメタライズ３が、例えばセラミックスウェハ１の側面から裏面の周縁部まで下地のＴｉメタライズ２と共に連続しており、側面および裏面の周縁部にもＡｌメタライズ３が回りこんで形成されていることで、ガラス基板９に対向するＡｌメタライズ３への通電は可能である。
本実施例では、図６に示す部品（この例では光素子を搭載、実装するサブマウント）を製造後、図７のように光素子１４を、薄膜はんだ１２および電極メタライズ１１を用いて実装し、光素子を搭載した電子部品とする。この場合、光素子１２は、端面発光タイプのレーザダイオードであり、光素子１２より出射した光は、反射膜１３で上方へ反射される。上方に不図示のレンズを配置することで、光を集光して、光通信等に用いることが可能である。
＜実施例６＞
本発明の第六の実施例について、図８を用いて説明する。本実施例は上記実施例５と類似した構造であるが、第二の基板として、Ｓｉ１０とガラス９が接合された基板と使用している点が異なる。本実施例の場合は、反射膜１３が形成されているＳｉ基板１０の斜面が、実施例５のように研磨ではなく、ウェハ状態のＳｉのエッチングで行われる。したがって、光素子１４を薄膜はんだ１２上に実装するサブマウントの製造もウェハの状態で行われ、図８はダイシング等の切断により、部品（サブマウント）を個片化した後のイメージを示すものである。
実施例４に示したように、まずＳｉ基板１０とガラス基板９が予め陽極接合により接合される。Ｓｉウェハは、通常のウェハのように上面が（１００）面のものを使用した場合、後のウェットエッチングにより現れる面は、最密面である（１１１）面となり、（１００）面と５４．７°の角度の斜面が形成される。正確に４５°の斜面を形成したい場合には、予め、（１１１）面とＳｉウェハの表面のなす角度が、４５°になるようなＳｉウェハを使用する。これをガラス基板と陽極接合する。
次に、フォトリソグラフィー工程により、Ｓｉ基板１０表面の斜面形成部分をあけたレジストマスクを形成する。ウェットエッチングにより、Ｓｉの（１１１）面を露出させることで、ウェハ表面と４５°をなす斜面を作る。Ｓｉウェハには、貫通穴が多数あき、穴の底面にはガラス基板９が残った状態になるので、次にガラス基板の表面側にもマスクを形成し、フッ酸等を用いてエッチングを行い、Ｓｉ貫通穴底面のガラスを無くし、Ｓｉ、ガラスともに貫通させる。
一方、セラミックス基板１の方は、実施例５と同様に、Ｔｉメタライズ２、Ａｌメタライズ３および電極メタライズ１１を形成する。その後、ウェハの状態で、ガラス基板９とＡｌメタライズ３を陽極接合により接合する。この接合体から切断して部品を個片化すると、図８の斜視図に示す状態になる。
＜実施例７＞
本発明の第七の実施例について図９を用いて説明する。本実施例は、高周波での動作が可能なＳｉＣ半導体２３と、Ｓｉ半導体２１とを積層する構造に関するものである。図９は、回路素子を形成したＳｉ半導体ウェハ２１と、ＳｉＣ半導体のウェハ２３とを接合し、この接合体から単位電子部品の一つとして電子回路モジュール５０を切断した後、所定の回路基板２７上にはんだ３０を用いて実装した状態を示した断面図である。なお、図９には回路部分を省略した。
Ｓｉ半導体２１には、予めガラス２２が陽極接合により接合されている。この接合は、ウェハの状態で行われる。電子回路は、半導体プロセスによって、Ｓｉウェハ２１表面に形成される。また、この電子回路とつながる電極２６も同一表面に形成される。
一方、ＳｉＣ半導体は、ＳｉＣ２３上に、半導体形成プロセスにより回路および電極２６形成が行われる。ＳｉＣ２３の回路形成面と反対側の面に、実施例１と同様の方法でＴｉメタライズ２４およびＡｌメタライズ２５の積層膜が形成される。
Ｓｉ２１とＳｉＣ２３への回路および電極形成が終わったウェハを、本発明の特徴である陽極接合により接合する。より具体的には、ガラス２２とＡｌメタライズ２５が陽極接合により接合される。必要とされる特性に応じて、ガラス２２の厚さを厚くすることも可能である。例えば、ガラスを厚くすることで、Ｓｉ２１とＳｉＣ２３との間の断熱性が向上する。これらＳｉ２１とＳｉＣ２３とを接合後、この接合体から単位電子部品の一つとして電子回路モジュール５０を切断して個片化する。この半導体素子（電子回路モジュール５０）を予め準備された所定の回路基板２７の電極２８上に、はんだ３０を用いて接続する。また、ワイヤーボンディング２９により、ＳｉＣ２３上の電極２６と、基板２７上の電極２８を接続する。これにより、Ｓｉ半導体２１の回路とＳｉＣ半導体２３の回路が接続される。なお、はんだ３０によるバンプは、図を単純化したために数が少ないが、実際にはもっとたくさん配置されても構わない。
本実施例においては、一方のＳｉ２１は、回路形成面を下面にする、いわゆるフェースダウンボンディングで回路基板２７に実装される。また、他方のＳｉＣ２３の方は、回路形成面を上面にしたフェースアップの状態である。これらの回路形成面は逆であっても構わない。すなわち、ＳｉＣ２３をフェースダウンボンディングで、接合されたＳｉ２１をフェースアップとする構造である。例えば、ＳｉＣ２３をフェースダウンボンディングとする場合、ＳｉＣ２３の方がＳｉ２１よりも強度が高いので、はんだ接続部周辺のチップクラックに対する抵抗力が大きい。したがって、はんだ３０としては、硬いはんだ、例えばＡｕ−Ｓｎはんだなどを用いても、基板２７との接続が可能である。
本実施例では、ＳｉとＳｉＣ半導体の積層に関して説明したが、本発明の技術を用いると、ＳｉＣとＳｉＣの半導体の積層も可能である。その方法は、片方のＳｉＣ上にＴｉメタライズ、Ａｌメタライズを形成し、ガラス基板を予め陽極接合により接合する。その後、回路形成を行い、もう片方のＳｉＣと陽極接合により接合する。
なお、ガラスと接合させる相手側のメタライズは、実施例中では主に、ＴｉとＡｌとを組み合わせたメタライズを使用しているが、この構成に限定されるものではない。特に耐熱性を要求される接合部においては、融点が高く、また腐食にも強いＴｉメタライズを適用することも可能である。
本発明において、ガラスとの陽極接合を行う接合層としての金属に、Ａｌ、Ｔｉ、Ｃr、Ｗ，Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、Ｍｇ、およびＦｅを選択している理由を以下に詳細に説明する。
まず接合層としての金属には、ガラス中の酸素と反応して強固な接合を形成するため、酸素と反応しやすいことが求められる。ただし、大気中において、例えば水分などと激しく反応するアルカリ金属などは工業的に用いることが大変難しい。また、典型的な接合温度である300〜500℃において、接合層の金属が完全に溶融してしまうと、溶融した金属のはみ出しなどが問題になる可能性もあるので、本発明では、融点が500℃以上の金属を対象とする。以上を満たす金属は、Ａｌ、Ｔｉ、Ｃr、Ｗ，Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、Ｍｇ、およびＦｅとなる。
次にこれら金属が酸化しやすい性質を持つことを詳細に説明する。以下に、これらの金属が酸化物を形成する反応式を示す。
（１） ２Ａｌ + ３／２Ｏ２ → Ａｌ２Ｏ３
（２） Ｔｉ + Ｏ２ → ＴｉＯ２
（３） ２Ｃｒ + ３／２Ｏ２ → Ｃｒ２Ｏ３
（４） Ｗ + Ｏ２ → ＷＯ２
（５） Ｍｏ + Ｏ２ → ＭｏＯ２
（６） Ｈｆ + Ｏ２ → ＨｆＯ2
（７） Ｚｒ + Ｏ２ → ＺｒＯ２
（８） Ｖ + Ｏ２ → ＶＯ２
（９） Ｍｇ + Ｏ２ → ＭｇＯ２
（１０）２Ｆｅ + ３／２Ｏ２ → Ｆｅ２Ｏ３
次に、Kubaschewski著のMATERIALS THERMOCHEMISTRY Sixth Edition（Pergamon Press）の巻末のTablesより、各種酸化物の標準生成エンタルピーおよび標準生成エントロピーを用いて、標準生成自由エネルギーを計算すると、以下のようになる。
（１）Ａｌ２Ｏ３ −１６９０ ｋＪ／ｍｏｌ
（２）ＴｉＯ２ −９６０ ｋＪ／ｍｏｌ
（３）Ｃｒ２Ｏ３ −６０８ ｋＪ／ｍｏｌ
（４）ＷＯ２ −６０４ ｋＪ／ｍｏｌ
（５）ＭｏＯ２ −６０１ ｋＪ／ｍｏｌ
（６）ＨｆＯ２ −１１３５ ｋＪ／ｍｏｌ
（７）ＺｒＯ２ −１１１５ ｋＪ／ｍｏｌ
（８）ＶＯ２ −７２７ ｋＪ／ｍｏｌ
（９）ＭｇＯ２ −６０９ ｋＪ／ｍｏｌ
（１０）Ｆｅ２Ｏ３ −８４９ ｋＪ／ｍｏｌ
これらは、前述した（１）〜（１０）までの反応式が、反応することで自由エネルギーが大きく減少するので、各種の酸化物を生成する方向（右方向）に動きやすいことを示している。
上記以外にも、酸化反応を起こしやすい金属も存在するが、大気中での水分と過剰な反応をしたり、加熱時にその金属自身の溶解するなど、工業的な取り扱い上問題があったり、あるいは、酸素とは反応するが、それ以上はなかなか酸化反応が進行しにくい金属であったりするので、それらは除外した。
またこれらの金属を接合層としてセラミックス基板もしくは非酸化性半導体上に形成する場合の構成は、以下のようにする。
セラミックスなどとの接着性の高い金属は、経験的にＴｉあるいはＣｒである。これらの金属は、セラミックスに含まれる成分との反応性が高いために良好な密着性が得られると考えられる。ＴｉあるいはＣｒは、酸化性も強く、ガラスとの接合が得られるので、単層のメタライズのままガラスとの接合が可能である。一方、それ以外のＡｌ、Ｗ，Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、Ｍｇ、およびＦｅは、単独ではセラミックスと良好な接着性が得られない場合がある。この場合は、ＴｉあるいはＣｒを接着層として使用し、その上に接合層として、Ａｌ、Ｗ，Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、Ｍｇ、およびＦｅのメタライズを形成する。このような構成とすることで、ガラスとの陽極接合と、メタライズのセラミックス基板等への接着性の両方を満足することができる。
本実施例では、図９のような回路基板２７上に電子回路モジュール５０を実装した形態を示しているが、その他、例えばリードフレーム上に実装し、全体を樹脂でモールドすることも可能である。
本発明の第一の実施例となる電子部品接合体の構成を示す断面図である。 本発明の第一の実施例となる電子部品接合体の接合工程を示す断面図である。 本発明の第二の実施例となる電子部品接合体の接合構造を示す断面図である。 本発明の第三の実施例となる電子部品接合体の接合構造を示す断面図である。 本発明の第四の実施例となる電子部品接合体の接合構造を示す断面図である。 本発明の第五の実施例となる電子部品接合体の製品形態（光素子搭載用サブマウント）を示す斜視図である。 本発明の第五の実施例となる電子部品接合体に光素子を搭載した実装形態を示す斜視図である。 本発明の第六の実施例となる電子部品接合体（光素子搭載用サブマウント）の実装形態を示す斜視図である。 本発明の第七の実施例となる電子部品接合体（電子回路モジュール）の実装形態を示す断面図である。
符号の説明
１‥セラミック基板、
２‥Ｔｉメタライズ、
３‥Ａｌメタライズ、
４‥ガラス基板、
５‥ヒータ兼陽極電極、
６‥陰極電極針、
７‥貫通電極、
８‥配線、
９‥ガラス基板、
１０‥Ｓｉ基板、
１１‥電極メタライズ、
１２‥薄膜はんだ、
１３‥反射膜、
１４‥光素子、
２１‥Ｓｉ、
２２‥ガラス、
２３‥ＳｉＣ、
２４‥Ｔｉメタライズ、
２５‥Ａｌメタライズ、
２６‥電極、
２７‥基板、
２８‥電極、
２９‥ワイヤーボンディング、
３０‥はんだ、
３１‥メタライズパターン、
５０‥電子回路モジュール。

Claims (15)

  1. 第一の基板と第二の基板とが陽極接合により接合されている電子部品接合体において、
    前記第一の基板は絶縁物もしくは非酸化性半導体からなり、かつ前記第一の基板の少なくとも前記第二の基板に対向する表面に導体膜を有し、
    前記第二の基板は電圧印加により拡散が可能な陽イオンを含むガラス基板からなり、
    前記第二のガラス基板が、前記第一の基板上に設けられた導体膜を介して陽極接合により接合されていることを特徴とする電子部品接合体。
  2. 前記第二の基板は、前記ガラス基板上にシリコン基板が予め陽極接合により接合された複合基板からなることを特徴とする請求項１記載の電子部品接合体。
  3. 前記第一の基板を構成する絶縁物は、セラミックスであることを特徴とする請求項1記載の電子部品接合体。
  4. 前記第一の基板上に設けられる導体膜は、接着層とその上に積層された接合層との二層からなり、前記接着層は少なくともＴｉを含み、接合層は少なくともＡｌを含むことを特徴とする請求項１、２もしくは３記載の電子部品接合体。
  5. 前記第一の基板上に設けられる導体膜の、少なくとも前記第二の基板に対向する表面の金属は、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、ＭｇおよびＦｅの金属元素群の中から選ばれる少なくとも一つを主成分とすることを特徴とする請求項１、２もしくは３記載の電子部品接合体。
  6. 前記第一の基板の上面と下面に導体膜が設けられ、かつ前記基板の内部表面に導体膜が形成されたスルーホールにより、前記上面と下面の導体膜が電気的に接続されていることを特徴とする請求項１、２もしくは３記載の電子部品接合体。
  7. 前記第一の基板において、基板の上面から下面の少なくとも周縁部まで連続的に導体膜が形成され、基板側面に形成された導体膜により、上面と下面の導体膜が電気的に接続されていることを特徴とする請求項１、２もしくは３記載の電子部品接合体。
  8. 第一の基板と第二の基板との接合体を光素子搭載用サブマウントとする電子部品接合体において、
    前記第一の基板として表面の一部に導体膜が形成されたセラミックス基板が使用され、前記第二の基板として光を反射させる斜面が形成されたガラス基板が使用され、前記第二のガラス基板が前記第一の基板の表面に形成された導体膜を介して陽極接合により接合されていることを特徴とする電子部品接合体。
  9. 前記第二の基板としてエッチングによる斜面が形成されたＳｉとガラスとの接合された基板が使用され、前記第一の基板の導体膜と、前記第二の基板のガラスとが陽極接合により接合されていることを特徴とする請求項８記載の電子部品接合体。
  10. 前記第一の基板上に設けられる導体膜の、少なくとも前記第二の基板に対向する表面の金属は、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、Ｍｇ、およびＦｅの金属元素群の中から選ばれる少なくとも一つを主成分とすることを特徴とする請求項８もしくは９記載の電子部品接合体。
  11. 第一の基板と第二の基板との接合体を半導体部品とする電子回路モジュールにおいて、前記第一の基板として非酸化性半導体基板、第二の基板としてホウ珪酸ガラスとシリコンが予め接合された基板が使用され、前記第一の基板の非酸化性半導体基板の片方の表面には電子回路、もう片方の表面には導体膜が形成されており、前記第二の基板のシリコン表面にも電子回路が形成されており、前記第一の基板の非酸化性半導体基板の表面に形成された導体膜と前記第二の基板のホウ珪酸ガラスとが陽極接合により接合されていることを特徴とする電子回路モジュール。
  12. 前記第一の基板となる非酸化性半導体基板は、炭化珪素半導体もしくはIII−V族及びII−VI族からなる化合物半導体のいずれか一つからなる基板であることを特徴とする請求項１１記載の電子回路モジュール。
  13. 前記第一の基板上に設けられる導体膜の、少なくとも前記第二の基板に対向する表面の金属は、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、Ｍｇ、およびＦｅの金属元素群の中から選ばれる少なくとも一つを主成分とすることを特徴とする請求項１１もしくは１２記載の電子回路モジュール。
  14. 絶縁物もしくは非酸化性半導体からなる第一の基板と、ガラス基板からなる第二の基板とを重ね合わせ陽極接合により接合する電子部品接合体の製造方法において、
    前記第一の基板の少なくとも前記第二の基板に対向する表面に、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｍｏ、Ｈｆ、Ｚｒ、Ｖ、Ｍｇ、およびＦｅの金属元素群の中から選ばれる少なくとも一つを主成分とする導体膜を形成する工程と、
    前記第一の基板の導体膜上に、電圧印加により拡散が可能な陽イオンを含むガラス基板を第二の基板として重ね合わせる工程と、
    前記重ね合わせた前記基板を少なくとも２００℃に加熱した状態で、少なくとも前記導体膜とガラス基板との間に直流電圧を印加し、前記基板間を陽極接合する工程とを含むことを特徴とする電子部品接合体の製造方法。
  15. 前記導体膜を形成する工程においては、膜厚が少なくとも０．０１μｍの導体膜を形成し、陽極接合工程においては、前記基板を３００〜５００℃に加熱した状態で２００〜１０００Ｖの直流電圧を印加して陽極接合することを特徴とする請求項１４に記載の電子部品接合体の製造方法。
JP2006102986A 2006-04-04 2006-04-04 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法 Pending JP2007281062A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006102986A JP2007281062A (ja) 2006-04-04 2006-04-04 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法
US12/295,767 US20100047588A1 (en) 2006-04-04 2007-04-04 Electronic Component Union, Electronic Circuit Module Utilizing the Same, and Process for Manufacturing the Same
PCT/JP2007/057546 WO2007116905A1 (ja) 2006-04-04 2007-04-04 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006102986A JP2007281062A (ja) 2006-04-04 2006-04-04 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2007281062A true JP2007281062A (ja) 2007-10-25

Family

ID=38581195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006102986A Pending JP2007281062A (ja) 2006-04-04 2006-04-04 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法

Country Status (3)

Country Link
US (1) US20100047588A1 (ja)
JP (1) JP2007281062A (ja)
WO (1) WO2007116905A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010097901A1 (ja) * 2009-02-25 2010-09-02 セイコーインスツル株式会社 陽極接合方法、パッケージの製造方法、圧電振動子の製造方法、発振器、電子機器および電波時計
JP2011188145A (ja) * 2010-03-05 2011-09-22 Seiko Instruments Inc 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009011863B4 (de) * 2009-03-05 2024-02-08 Asml Netherlands B.V. Leichtgewicht-Trägerstruktur, insbesondere für optische Bauteile, Verfahren zu deren Herstellung und Verwendung der Trägerstruktur
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
US20120145308A1 (en) * 2010-12-08 2012-06-14 Jiangwei Feng Methods for anodic bonding material layers to one another and resultant apparatus
WO2013112171A1 (en) 2012-01-27 2013-08-01 Hewlett Packard Development Company, L.P. Glass-silicon wafer-stacked opto-electronic platforms
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
EP3367425A1 (en) * 2017-02-28 2018-08-29 IMEC vzw A method for direct bonding of semiconductor substrates
JPWO2021015057A1 (ja) * 2019-07-25 2021-01-28
JPWO2021015059A1 (ja) * 2019-07-25 2021-01-28
CN114761174A (zh) * 2019-11-25 2022-07-15 康宁股份有限公司 粘结制品及其形成方法
CN113072309A (zh) * 2021-03-11 2021-07-06 卓外（上海）医疗电子科技有限公司 一种适用于镜片材料与金属材料的接合方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1138401A (en) * 1965-05-06 1969-01-01 Mallory & Co Inc P R Bonding
US4643532A (en) * 1985-06-24 1987-02-17 At&T Bell Laboratories Field-assisted bonding method and articles produced thereby
JPH0658619U (ja) * 1993-01-22 1994-08-12 シチズン時計株式会社 電子部品
JPH06343017A (ja) * 1993-04-09 1994-12-13 Citizen Watch Co Ltd 圧電振動子およびその製造方法
US5414276A (en) * 1993-10-18 1995-05-09 The Regents Of The University Of California Transistors using crystalline silicon devices on glass
JPH07307260A (ja) * 1994-05-13 1995-11-21 Canon Inc 接合体及びその形成法
JP3961182B2 (ja) * 1999-01-29 2007-08-22 セイコーインスツル株式会社 陽極接合方法
JP3804371B2 (ja) * 1999-11-30 2006-08-02 松下電工株式会社 陽極接合方法
JP2003229503A (ja) * 2002-01-31 2003-08-15 Nec Schott Components Corp 気密端子及びその製造方法
JP4115859B2 (ja) * 2003-02-28 2008-07-09 株式会社日立製作所 陽極接合方法および電子装置
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
JP2005216962A (ja) * 2004-01-27 2005-08-11 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP4843235B2 (ja) * 2004-03-18 2011-12-21 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US7115182B2 (en) * 2004-06-15 2006-10-03 Agency For Science, Technology And Research Anodic bonding process for ceramics
JP4547569B2 (ja) * 2004-08-31 2010-09-22 スタンレー電気株式会社 表面実装型ｌｅｄ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010097901A1 (ja) * 2009-02-25 2010-09-02 セイコーインスツル株式会社 陽極接合方法、パッケージの製造方法、圧電振動子の製造方法、発振器、電子機器および電波時計
JPWO2010097901A1 (ja) * 2009-02-25 2012-08-30 セイコーインスツル株式会社 陽極接合方法、パッケージの製造方法、圧電振動子の製造方法、発振器、電子機器および電波時計
JP2011188145A (ja) * 2010-03-05 2011-09-22 Seiko Instruments Inc 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器

Also Published As

Publication number Publication date
US20100047588A1 (en) 2010-02-25
WO2007116905A1 (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP2007281062A (ja) 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法
KR100940164B1 (ko) 서브마운트 및 반도체 장치
JP3151644B2 (ja) 圧電／電歪膜型素子
JP2017501883A (ja) 金属セラミック基板を製造する方法
RU2433506C2 (ru) Способ изготовления модулей пельтье, а также модуль пельтье
US20100320876A1 (en) Piezoelectric Multilayer Component
KR20080038053A (ko) 기능 소자
JP2013055632A (ja) 気密封止パッケージ及びこの気密封止パッケージの製造方法
WO2019138875A1 (ja) 機能素子および機能素子の製造方法ならびに電子機器
JP5152012B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2007123353A (ja) 圧電／電歪膜及びその製造方法
JP2004042248A (ja) 陽極接合構造体及びその製造方法並びにこれを利用した光スキャナーの製造方法
JP2023509856A (ja) 金属層をセラミック層に接合するためのはんだ材料、そのようなはんだ材料の製造方法、およびそのようなはんだ材料の使用
JP2005191313A (ja) 蓋体およびこれを用いた光半導体素子収納用パッケージ
CN111201598B (zh) 多个适配器元件的复合件和用于制造复合件的方法
JP2012015779A (ja) 圧電振動子の製造方法及び圧電振動子
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JP3427038B2 (ja) 圧電装置の製造方法
JP7274749B2 (ja) 熱電変換モジュール、及び、熱電変換モジュール製造方法
JP6840450B2 (ja) 接合方法
JP6848008B2 (ja) 接合方法
JP7398565B2 (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
JP2001250997A (ja) 圧電／電歪デバイス
JP2000294843A (ja) 圧電素子及び積層型圧電アクチュエータ
WO2021172178A1 (ja) 電子部品搭載用パッケージおよび電子装置