JP4115582B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4115582B2 JP4115582B2 JP10064098A JP10064098A JP4115582B2 JP 4115582 B2 JP4115582 B2 JP 4115582B2 JP 10064098 A JP10064098 A JP 10064098A JP 10064098 A JP10064098 A JP 10064098A JP 4115582 B2 JP4115582 B2 JP 4115582B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- germanium
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【発明の属する技術分野】
本明細書で開示する発明は、半導体薄膜を用いた薄膜トランジスタ(TFT)で構成された回路を有する半導体装置の作製方法に関するものであり、特に絶縁表面上に形成された結晶性半導体薄膜の作製方法に関する。
【0002】
なお、本明細書中では半導体特性を利用して機能し得る装置全てを半導体装置と呼ぶ。従って、上記特許請求の範囲に記載された半導体装置は、TFT等の単体素子だけでなく、TFTで構成した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。
【0003】
【従来の技術】
近年、ガラスや石英などの絶縁性基板上に形成された半導体薄膜(厚さ数十〜数百nm程度)を用いて薄膜トランジスタ(TFTとも表記される)を作製する技術が注目されている。TFTは特に、液晶表示装置等のアクティブマトリクス回路を備えた画像表示装置のスイッチング素子としての開発が急がれている。例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路(演算回路、メモリ回路、クロックジェネレータなど)等のあらゆる半導体回路にTFTを応用する試みがなされている。
【0004】
最近では、非晶質珪素膜(アモルファスシリコン膜)よりも動作速度の速いTFTが作製できるという利点を生かして結晶性珪素膜(ポリシリコン膜)を利用したTFTの量産が開始されている。
【0005】
本出願人は以前からポリシリコン膜の研究を進め、より単結晶に近い膜質を有するポリシリコン膜の開発を急いできた。その様なポリシリコン膜の形成方法として本出願人は特開平9-312260号公報に記載された技術を開示している。この公報ではアモルファスシリコン膜の結晶化に際して結晶化を助長する触媒元素としてニッケル等の金属元素を利用し、結晶化後に700℃を超える温度での加熱処理を施して、ポリシリコン膜の結晶性を改善する方法が開示されている。
【0006】
しかしながら結晶化の触媒としてニッケルを用いたポリシリコン膜を酸化性雰囲気に触れさせて直接熱処理すると、局所的に酸化シリコン(SiOx)が異常成長する場合がある。この酸化シリコンの異常成長はちょうど“みみず腫れ”のようにポリシリコン膜の表面に現れる。このような酸化シリコンが存在すると、TFT作製工程中に酸化シリコンだけが除去されてシリコンが切断されるといった問題が発生する。
【0007】
図10に示すのは酸化シリコンの異常成長が生じているポリシリコン膜の断面SEM写真である。矢印で示す位置に酸化シリコンが異常発生し、活性層であるシリコン膜を殆ど分断していることが確認できる
【0008】
そのため、上記公報に記載された技術で形成されたポリシリコン膜は、ポリシリコン膜の表面が直接酸化性雰囲気に触れた状態で、加熱処理を加えることは避けなければならなかった。例えば、ポリシリコン膜の表面に熱酸化膜を形成する場合には、表面を絶縁膜で被覆しておくなどの工夫が必要であり、それがプロセスを煩雑にする原因ともなっていた。
【0009】
【発明が解決しようとする課題】
本出願人によれば、結晶化の触媒としてニッケルを用いた場合に発生する酸化シリコンの異常成長は、ポリシリコン膜中に存在するニッケルシリサイドが集中的に酸化されることに起因すると考えている。本発明は、ニッケルを用いずにシリコンとの整合性の高いゲルマニウムに着目し、ゲルマニウムを触媒として用いることで、上述したような局所的なシリコンの異常酸化が起こらないようにしたものである。
【0010】
ゲルマニウムを触媒元素としてアモルファスシリコン膜を結晶化させる技術に関しては、Subramanian他が「1997 Symposium on VLSI Technology Digest of Technical Papers 97-98頁」に掲載の論文において、ゲルマニウムを用いて結晶化したポリシリコン膜を用いてTFTを作製したことを報告している。この論文には、ゲルマニウムを用いた結晶化の過程は、低温の加熱によってアモルファスシリコン膜とゲルマニウム膜との界面でゲルマニウムが核となり、固相成長によってシリコンの結晶化が進行することが記載されている。
【0011】
しかしながら、ゲルマニウムは比較的酸化され易い。シリコンとの界面で酸化ゲルマニウムが形成されてしまうと酸化ゲルマニウムが不活性なために、シリコンとゲルマニウムとが反応がしづらくなり結晶化が進行を妨げることとなる。また、ニッケルを用いたシリコンの結晶成長距離は数10μmにおよぶが、ゲルマニウムを用いた場合は結晶成長距離が高々1μm程度しかない。そのため、シリコンの結晶成長を阻害する要素はできるだけ排除することが望まれる。よって、ゲルマニウム膜にシリコンとの界面で酸化ゲルマニウムが形成されることは避ける必要がある。
【0012】
本発明の目的は、上記の問題点を解消して、ゲルマニウムを用いたアモルファスシリコン膜の結晶化工程のスループット・生産性を向上するための技術を提供することにある。
【0013】
【課題を解決するための手段】
上述した問題点を解消するために、本発明は、絶縁表面に形成された複数の薄膜トランジスタを用いた回路を有する半導体装置の作製方法であって、1)基板の絶縁表面上にアモルファスシリコン膜を形成する第1の工程と、2)不活性ガスによって、前記アモルファスシリコン膜表面をスパッタエッチング処理する第2の工程と、3)前記アモルファスシリコン膜の表面に接してゲルマニウム膜を形成する第3の工程と、4)加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第4の工程と、を有し、第2の工程から第4の工程まで、前記基板を大気雰囲気に曝さないことを特徴とする。
【0014】
本発明では、アモルファスシリコン膜とゲルマニウム膜との界面に、不活性な酸化ゲルマニウムが形成されることを防ぐために、ゲルマニウム膜が成膜されるアモルファスシリコン表面をスパッタエッチングして、その表面に吸着した酸素、不純物や自然酸化膜を除去する工程を有することと、ゲルマニウム膜が形成されるまで、アモルファスシリコン膜表面を、大気雰囲気に曝さないようにすることが重要になる。このようにすることによって、ゲルマニウム膜がアモルファスシリコン膜との界面において酸化されることを防いで、アモルファスシリコン膜を結晶化が効率よく進行するようにする。
【0015】
【発明の実施の形態】
図を用いて本発明の実施の形態を説明する。
【0016】
〔実施形態1〕本発明の実施形態を図1を用いて説明する。図1には、アモルファスシリコン膜を結晶化してポリシリコン膜に変成するまでの工程が図示されている。まず、絶縁表面を有する基板101を用意する。基板として、ガラス基板や石英基板、結晶化ガラス基板を用いることができる。またガラス基板や結晶化ガラス基板を用いた場合には、不純物拡散を防止するために、酸化シリコン膜や窒化シリコン膜等の下地絶縁膜を形成し、この絶縁膜表面にポリシリコン膜を形成すればよい。また、表面を熱酸化したシリコン基板を用いることもできる。
【0017】
基板表面に、酸化シリコン膜や窒化シリコン膜等の下地絶縁膜を形成することで、表面の平坦化・平滑化できるという効果が期待でき、その絶縁膜表面に形成されるアモルファスシリコン膜にストレスを与えないため、アモルファスシリコン膜の結晶成長距離を長くなるという効果が期待できる。基板表面を平坦化・平滑化する効果が高い絶縁まくは、熱酸化シリコン膜である。本発明では、石英基板や結晶化ガラス基板、シリコン基板等、高耐熱性基板を用いた場合、表面(アモルファスシリコン膜が形成される面)、さらに基板全てを覆うようにアモルファスシリコン膜を形成し熱酸化させればよい。
【0018】
基板101の絶縁表面上にアモルファスシリコン膜102を成膜する。成膜方法はプラズマCVD(PCVD)法、減圧CVD(LPCVD)法、熱CVD法を用いることができる。また成膜ガスとしてはシラン(SiH4 )又はジシラン(Si2H6 )を用いる。また、アモルファスシリコン膜101の膜厚はTFTの活性層として適当な値であり、30〜250nm(代表的には100〜150nm)とすればよい。(図1(A))
【0019】
なお、アモルファスシリコン膜成膜中に混入する炭素、酸素及び窒素は後の結晶化を阻害する要因となり、徹底的に低減することが好ましい。具体的には、アモルファスシリコン膜102の炭素及び窒素の濃度はいずれも5×1018atoms/cm3 未満(代表的には5×1017atoms/cm3 以下)とし、酸素の濃度は1.5×1019atoms/cm3 未満(代表的には1×1018atoms/cm3以下)とするのが望ましい。
【0020】
本出願人の経験では、炭素、酸素及び窒素が上述の濃度範囲を超えると、TFTの特性が急激に悪化するという知見を得ている。おそらくシリコンの結晶化が阻害され、十分な結晶性を有するポリシリコン膜が得られないためと考えられる。従って、上述の濃度範囲に収めることが重要となる。また、上述の不純物はTFT作製過程で意図的に添加されない限りは、上述の濃度範囲を超えることはない。
【0021】
次に、アモルファスシリコン膜102表面上にゲルマニウム膜103を形成する。ゲルマニウム膜103の膜厚は1〜50nm、好ましくは1〜10nmとすればよい。(図1(B))
【0022】
ゲルマニウム膜103を成膜する前に、アモルファスシリコン膜102表面を不活性ガスによってスパッタエッチングして、その表面に形成された自然酸化膜や、不純物を除去する。不活性ガスとしては、代表的にはアルゴン(Ar)を用いる。エッチング時の圧力は10-3〜10-1Paとし、温度は室温〜450℃とする。また、基板101をカソードとするためのRF電源の出力は30〜300Wとする。
【0023】
スパッタエッチング後、アモルファスシリコン膜102表面を大気雰囲気に曝らさないようにして、ゲルマニウム膜103を成膜する。したがって、ゲルマニウム膜103を形成するまでは基板101が存在する雰囲気に酸素等の酸化性物質ができるだけ含まれないようにするために、減圧状態でかつ窒素やアルゴンなどの不活性雰囲気とする。またゲルマニウム膜103の成膜法方法は、スパッタエッチングするための処理室から、ゲルマニウム膜を成膜する処理室へ基板と搬送する際に、アモルファスシリコン膜102表面を大気に曝さないようにすることができれるような成膜方法であれば良い。代表的には、後述するようにスパッタ法を用いることができが、条件さえ満足できればCVD法など他の方法を用いることができる。
【0024】
ゲルマニウム膜103を成膜後、加熱処理により前記アモルファスシリコン膜102を結晶化させてポリシリコン膜104に変成させる。加熱処理することによって、ゲルマニウムを核にして、アモルファスシリコン膜102のゲルマニウム膜103との界面に、シリコンの結晶核が発生する。この結晶核を起点にして結晶粒が成長しポリシリコン膜104に変成される。(図1(C))
【0025】
結晶化工程でのアモルファスシリコン膜102の加熱温度は450〜600℃(好ましくは500〜550℃)とする。600℃を上限としたのは、ゲルマニウムを核にした結晶成長だけを行わせるようにするためである。600℃を超えると、ゲルマニウム膜103との界面以外に、アモルファスシリコン膜102内での自然核が多く発生してしまう。このためゲルマニウムを核とした結晶成長と自然核からの結晶成長が同時に進行して、結晶性が乱れるからである。なお、結晶化工程はファーネスアニール、ランプアニール、レーザーアニールのいずれの手段を用いても良く、アモルファスシリコン膜102を加熱できればよい。
【0026】
加熱時間は、ファーネスアニールを用いた場合には8〜20時間、キセノンランプを照射するRTA法を用いた場合には、キセノンランプの照射時間を数秒〜数分程度にすればよい。
【0027】
結晶化工程が終了後、ゲルマニウム膜103を除去し、ポリシリコン膜104をパターニングしてTFTの活性層を形成する。以降は、公知のトップゲート型TFTの製造方法、例えば実施例1や実施例2に示す作製方法に従って、TFTを完成すればよい。
【0028】
TFTの作製工程において、ゲート絶縁膜を熱酸化膜で形成工程、熱酸化膜を形成・除去することで活性層を薄くする工程等、酸化性雰囲気に活性層が接した状態で熱処理しても、本発明ではポリシリコン膜にニッケル元素が存在しないため、ポリシリコン膜を酸化性雰囲気に直接に接しても、局所的な酸化シリコンの異常成長を防ぐことができる。
【0029】
また本発明では、スパッタエッチング処理以降、ゲルマニウム膜103を成膜するまで、アモルファスシリコン膜102表面を大気雰囲気に曝さないようすることで、ゲルマニウム膜103がアモルファスシリコン膜103との界面で酸化されることを防ぐことができるので、ゲルマニウムを核とした結晶化工程の生産性を向上させることができる。
【0030】
ここでは、スパッタエッチング処理以降ゲルマニウム膜103を成膜する間、アモルファスシリコン膜102表面を大気雰囲気に曝さないようしたが、更にゲルマニウム膜103を成膜した以降も結晶化工程まで、基板101を大気雰囲気に曝さないようにして、ゲルマニウム膜103が酸素などの酸化性物質に接触することを避けるのが好ましく、結晶化工程の雰囲気は窒素等の不活性雰囲気や水素雰囲気とする。
【0031】
このように、スパッタエッチング処理工程から結晶化工程まで、基板を大気雰囲気に曝さないようにするには、スパッタエッチング処理工程、ゲルマニウム膜の成膜工程、結晶化工程までを同一の装置内で実施するのが容易である。例えば図4に示すような、複数の処理室14〜17を備えたマルチタスク型のスパッタ装置を用いればよい。エッチング室16でスパッタエッチング処理し、スパッタ室14でゲルマニウム膜を成膜し、加熱手段を備えた加熱室17で結晶化工程を行えばよい。
【0032】
スパッタ装置の気密を破らないようにすることで、基板101を大気雰囲気に曝さないようにすることが容易にできる。また、スパッタエッチング処理工程、ゲルマニウム膜成膜工程、結晶化工程を連続して行うことができるため、スループットの向上が図れる。また、これらの工程を行うには、それぞれの処理室内の真空度が10-4〜10-6Paまで減圧して、酸素などの酸素供給源をできるだけ減少させた状態にしてから、基板を搬入することが好ましい。
【0033】
マルチタスク型のスパッタ装置に限定されるものではなく、基板101を大気雰囲気に曝さないようできればよく、チャンバーを直線的に配置したインライン型の装置でもよい。
【0034】
〔実施形態2〕 本実施形態を図5を用いて説明する。本実施形態は実施形態1の変形例であり、実施形態1では、図1(B)に示すようにアモルファスシリコン膜102の表面全体に接してゲルマニウム膜103を形成したが、アモルファスシリコン膜表面に部分的に接してゲルマニウム膜を形成することによって、アモルファスシリコンをラテラル成長させることができる。
【0035】
先ず絶縁表面を有する基板201上に、アモルファスシリコン膜をTFTの活性層の形状にパターニングして、島状領域202、203を形成する。(図5(A))
【0036】
次に、開口部202a〜202dを有するマスク絶縁膜204を形成する。マスク絶縁膜としては、酸化シリコン膜を利用することができる。マスク絶縁膜204には、島状領域202、203のソース領域となる領域202a、203a及びドレイン領域となる領域202b、203b上に開口部202a〜202dが形成されている。(図5(B))
【0037】
次に、開口部202a〜202dにおいて、露出されている領域202a、203a及びドレインとなる領域202b、203b表面をArガスを用いてスパッタエッチングする。そして基板201を大気雰囲気に曝さないようにして、その後ゲルマニウム膜204を形成する。(図5(C))
【0038】
そして不活性雰囲気又は水素雰囲気内で450〜600℃の温度で加熱して、アモルファスシリコン膜でなる島状領域202、203を結晶化して、ポリシリコン膜でなる活性層211と212を得る。ゲルマニウム膜205が領域202a、202b、203a、203bで選択的にアモルファスシリコン膜と接しているため、矢印で示すような横方向(膜表面と平行な方向)に結晶成長が進行する。このような結晶成長はラテラル成長(横成長)と呼ばれている。(図5(D))
【0039】
本実施形態の場合には、ソース領域となる領域202a、203a及びドレイン領域となる領域202b、203bを起点にして、結晶成長が進行するため、チャネル形成領域が形成される領域202c、203cで成長の先端がぶつかり粒界が形成され、結晶成長が止まる。ゲルマニウムを結晶化の核に用いた場合には、600℃、8時間の加熱処理で、ラテラル成長の距離は最大で1μm程度であった。
【0040】
そのためチャネル形成領域を少なくとも結晶化させるという要求(即ち、TFTの電気的特性からの要求)と、スループットや生産性との兼ね合いから、チャネル長方向の領域202aと202b間の距離L1、及びチャネル長方向の領域203aと203b間の距離L2(即ちチャネルが形成される領域202c、203cのチャネル長方向の長さL1、L2)は、ラテラル成長距離を考慮すれば、2μm以下、好ましくは1μm以下(もちろんゼロは含まれない)とすることが好ましい。
【0041】
〔実施形態3〕 本実施形態を図7を用いて説明する。本実施形態は実施形態2のマスク絶縁膜の変形例である。図7において、図5と同じ符号は同じ構成要素を示す。実施形態2では、1つの島状領域202を結晶化させるために、ソース領域となる領域202aとドレイン領域となる領域202b双方にゲルマニウム膜203が接するようにしたが、本実施形態では、いずれか一方の領域202a又は202bでゲルマニウム膜が島状領域と接するようにしたものである。
【0042】
そこで、本実施形態のマスク絶縁膜304は島状領域202と203のソース領域となる領域202a、203a上に開口部304a、304bを有する。(図7(A))
【0043】
次に、マスク絶縁膜304上にゲルマニウム膜305を成膜する。ゲルマニウム膜305は島状領域202と203のソース領域となる領域202a、203aのみで接する。(図7(B))
【0044】
この状態で加熱処理を行ってラテラル成長させて、ポリシリコン膜でなるTFTの活性層311、312を得る。以下、実施例1や2で示す公知の作製方法でTFTを作製すればよい。(図7(C))
【0045】
ここでは、矢印で示すように島状領域202と203でのラテラル成長は一方向で進行するため、実施形態2のようにチャネル形成領域が形成される領域202c、203cで成長の先端がぶつかり粒界が形成されることがない。よって、キャリア移動度が優れたTFTを得ることができる。
【0046】
なお、上述したように、生産性の点からラテラル成長距離に限度があり、本実施形態では、結晶成長の起点となる領域が1活性層につき1箇所であるため、上記のチャネルが形成される領域202c、203cのチャネル長方向の長さL1、L2は1μm以下、好ましくは0.5μm以下(もちろんゼロは含まれない)とすることが好ましい。
【0047】
なお、実施形態2、3では、アモルファスシリコン膜をTFTの活性層の形状にパターニングしたが、アモルファスシリコン膜をポリシリコン膜に変成した後、シリコン膜をパターニングしても良い。
【0048】
【実施例】
以下、図1〜図9を用いて、本発明の実施例を詳細に説明する。なお、本発明の半導体装置は、実施例で示すアクティブマトリクス基板やCMOS回路の構成に限定されるものではない。
【0049】
〔実施例1〕 本実施例を図1〜図4を用いて説明する。本実施例では、本発明の半導体回路として、液晶表示装置のアクティブマトリクス基板を作製する方法を示し、同一基板上に、アクティブマトリクス回路のスイッチング素子となるNチャネル型TFTと、アクティブマトリクス回路を駆動するドライバ回路のCMOSTFTを作製する方法を示す。
【0050】
石英基板101上に減圧CVD法によってアモルファスシリコン膜102を50nmの厚さに成膜する。(図1(A))
【0051】
次に、アモルファスシリコン膜102表面をアルゴンによってスパッタエッチングする。その後、アモルファスシリコン膜102表面全体に接してゲルマニウム膜103スパッタ法にてゲルマニウム膜104を形成する。ゲルマニウム膜の成膜条件は、ターゲットをゲルマニウム、スパッタガスにアルゴンを用い、成膜温度を室温、到達圧力4×10-4Pa以下、成膜時のDC電流は0.4Aとする。(図1(B))
【0052】
次に、アモルファスシリコン膜102を結晶化させて、ポリシリコン膜104に変成させる。(図1(C))
【0053】
本実施例では、スパッタエッチング工程から結晶化工程までをマルチタスク型のスパッタ装置によって、連続処理する。図4にスパッタ装置の概略の構成図を示す。図4(A)は上面図であり、図4(B)は破線X−X’での断面構成図を示す。
【0054】
11は共通室、12、13はロードロック室、14、15はスパッタ室、16はエッチング室であり、17は加熱室である。各室12〜17はゲート弁を介して共通室11に連結されており、室11〜17ごとに気密性を保持できるようになっている。また各室11〜17ごとに減圧状態にするための排気系(図示せず)と、雰囲気制御用のガスやスパッタガスを供給するためのガス供給系(図示せず)とが設けられている。スパッタ室14、15、エッチング室16及び加熱室17の排気系には到達真空度10-6Paを実現するためにクライオポンプを備えている。
【0055】
共通室11には処理基板10を室12〜17へ移動刷るためのロボットアーム31が設けられている。ロボットアーム31の基板保持部分は矢印で示すように3次元的に移動自在とされている。また、ロボットアーム31は処理基板10の主表面(素子形成面)が下向きに搬送されるフェイスダウン方式となっており、主表面にゴミが付着するのを抑えている。
【0056】
ロードロック室12、13は処理基板10を装置外部に搬入・搬出するための室である。処理基板10は基板搬送カセット32、33に収納されて、装置に搬入・搬出される。
【0057】
スパッタ室14、15はほぼ同じ構造を有しており、図4(B)を用いてスパッタ室14の構成を説明する。スパッタ室14には、ターゲット支持台41、ターゲット42、シャッター43、フェイスダウン方式の基板ホルダー44が設けられているされている。基板ホルダー44は処理基板10の端部数ミリを支持するように設計されており、基板10の汚染をできるだけ小さくしている。ターゲット42には図示しないDC電源からDC電力が供給されようになっている。スパッタ室14、15で成膜する材料によってガス供給系等の仕様が決められる。
【0058】
また、本実施例においては、エッチング室16はスパッタ室14、15とほぼ同様な構成であるが、DC電源の代わりにRF電源が接続されており、基板10にRF電圧を供給して負のセルフバイアス電圧が印加されるようになっている。
【0059】
加熱室17は結晶化工程用の室であり、スループットの点から加熱手段としてRTA処理を可能な構成とした。フェイスダウン方式の基板ホルダー51と、基板10両面を加熱するために、キセノンランプ52、53とが設けられている。キセノンランプ53が基板主表面を加熱するメインランプとなる。
【0060】
本実施例では、加熱室17の仕様をスループットを考慮して、RTA処理用の室としたが、電気炉を備えたファーネスアニール処理によって加熱できる室としても良い。
【0061】
本実施例の、図4に示すスパッタ装置の使用方法を以下に説明する。アモルファスシリコン膜102を成膜した基板101をロードロック室12からスパッタ装置内に搬送する。ロードロック室12を減圧状態にした後に窒素雰囲気とする。共通室11、スパッタ室14、15、エッチング室16も減圧状態にされ、到達圧力10-6Paとされている。
【0062】
ゲート弁22を開放し、ロボットアーム31によって基板10をエッチング室16に移動する。なお、雰囲気の混合を避けるため、2つのゲート弁22、27は同時に開放しないように制御される。以下も同様である。エッチング室16の基板ホルダーに基板を固定し、基板にRF電圧を印加しながらアルゴンガスによってスパッタエッチング処理を行う。エッチングによってアモルファスシリコン膜102表面の不純物や自然酸化膜が除去される。
【0063】
次に、基板をスパッタ室14に移動してゲルマニウム膜103を成膜する。そして加熱室17に基板を移動する。加熱室17は窒素雰囲気とし、キセノンランプ52、53によって基板を加熱して、アモルファスシリコン膜102を結晶化させる。結晶化工程が終了したら、基板をロードロック室13のカセット33内に移動し、スパッタ装置から搬出する。そしてポリシリコン膜104上に残存するゲルマニウム膜103を硫酸過水溶液(H2SO4 :H2O2 =1:1)で除
去する。
【0064】
また、結晶化工程の前に、ゲルマニウム膜の酸化をできるだけ抑制するために、スパッタ室14でゲルマニウム膜を成膜した後、スパッタ室15でゲルマニウム表面に酸化シリコン膜を成膜して、ゲルマニウム表面を覆ってしまうことも有効である。この場合には、図4のスパッタ装置外部で結晶化工程を行った場合でも、結晶化の低下を抑制することができる。
【0065】
以下図2、図3を用いて、得られたポリシリコン膜104を用いてアクティブマトリクス基板を作製する工程を説明する。なお、本実施例では基板上にCMOS回路で構成したドライバ回路とNチャネル型TFT(Nチャネル型TFT)で作製した画素マトリクス回路とを一体形成したアクティブマトリクス型液晶表示装置(AMLCD)を例にとる。
【0066】
ガラス基板101上にポリシリコン膜104を形成したら、パターニングしてTFTの活性層111〜113を形成する。活性層111と112はCMOS回路を構成するTFTに用いられ、活性層113は画素マトリクス回路に用いられる。(図2(A))
【0067】
次に、プラズマCVD法(又は減圧熱CVD法)により酸化シリコン膜114を120nmの膜厚に形成する。なお、他にも酸化窒化シリコン膜(SiOx Ny で示される)又は窒化シリコン膜を用いることができる。さらに、これらを自由に組み合わせて積層構造としても良い。
【0068】
次に、酸化シリコン膜114の上にN型導電性を呈するポリシリコン膜からなるゲート電極115〜117を形成する。ゲート電極115〜117の膜厚は200〜300nmの範囲で選択すれば良い。(図2(B))
【0069】
ゲート電極115〜117を形成したら、ゲート電極115〜117をマスクとしてドライエッチング工程により、ゲート電極(及びゲート配線)の直下のみに酸化シリコン膜が残存する状態となる。勿論、ゲート電極115〜117の下に残った部分が実際にゲート絶縁膜として機能する部分である。
【0070】
次に、Pチャネル型TFTとなる領域をレジストマスク119で隠し、N型を付与する不純物(本実施例ではリン)をプラズマドーピング法により添加する。この時形成される低濃度不純物領域120、121の一部は後にLDD(Lightly Doped Drain )領域となるので、1×1017〜5×1018atoms/cm3 の濃度でリンを添加する。(図2(C))
【0071】
次に、レジストマスク119を除去した後、Nチャネル型TFTとなる領域をレジストマスク122で覆い、P型を付与する不純物(本実施例ではボロン)をプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域123を形成する。(図2(D))
【0072】
こうして図2(D)の状態が得られたら、レジストマスク122を除去した後、エッチバック法を用いてサイドウォール124〜126を形成する。本実施例ではサイドウォール124〜126を窒化シリコン膜で構成する。
【0073】
こうしてサイドウォール124〜126を形成したら、再びPチャネル型TFTとなる領域をレジストマスク127で隠し、リンを添加する。この時はリンよりもドーズ量を高くする。
【0074】
リンの添加工程によりCMOS回路を構成するNチャネル型TFTのソース領域128、ドレイン領域129、低濃度不純物領域(LDD領域)130、チャネル形成領域131が画定する。また、画素マトリクス回路を構成するNチャネル型TFTのソース領域132、ドレイン領域133、低濃度不純物領域(LDD領域)134、チャネル形成領域135が画定する。(図3(A))
【0075】
次に、レジストマスク134を除去した後、レジストマスク136でNチャネル型TFTとなる領域を隠し、ボロンをリンよりも高いドーズ量で添加する。このボロンの添加工程によりCMOS回路を構成するPチャネル型TFTのソース領域137、ドレイン領域138、低濃度不純物領域(LDD領域)139、チャネル形成領域140が画定する。(図3(B))
【0076】
以上の様にして、活性層111〜113への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。
【0077】
なお、チャネル形成領域131、135、140は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、N型又はP型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が1×1014〜1×1017atoms/cm3の範囲であることを指す。
【0078】
次に、25nm厚の窒化シリコン膜と900nm厚の酸化シリコン膜との積層膜からなる第1の層間絶縁膜141を形成する。そして、Ti/Al/Ti(膜厚は順に100/500/100nm)からなる積層膜で構成されるソース電極142〜144、ドレイン電極145、146を形成する。
【0079】
次に、50nm厚の窒化シリコン膜237、20nm厚の酸化シリコン膜(図示せず)、1μm厚の有機樹脂膜148の積層構造からなる第2の層間絶縁膜を形成する。なお、有機樹脂膜148としては、ポリイミド、アクリル、ポリアミド等を用いることができる。また、この場合の20nm厚の酸化シリコン膜は有機樹脂膜148をドライエッチングする際のエッチングストッパーとして機能する。
【0080】
第2の層間絶縁膜を形成したら、後に補助容量を形成する領域において有機樹脂膜148をエッチングして開口部を設ける。この時、開口部の底部には窒化シリコン膜147のみ残すか、窒化シリコン膜147と酸化シリコン膜(図示せず)を残すかのいずれかの構造にする。
【0081】
そして、300nm厚のチタン膜を成膜し、パターニングによりブラックマスク149を形成する。このブラックマスク149は画素マトリクス回路上において、TFTや配線部など遮光を要する部分に形成される。
【0082】
この時、前述の開口部では画素マトリクス回路のドレイン電極146とブラックマスク149とが窒化シリコン膜237(又は窒化シリコン膜と酸化シリコン膜との積層膜)を挟んで近接した状態となる。
【0083】
本実施例ではブラックマスク149を固定電位に保持して、ドレイン電極146を下部電極、ブラックマスク239を上部電極とする補助容量150を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。
【0084】
こうしてブラックマスク149及び補助容量150を形成したら、再び1μm厚の有機樹脂膜を形成して第3の層間絶縁膜151とする。そして、コンタクトホールを形成して透明導電膜(代表的にはITO)で構成される画素電極152を120nmの厚さに形成する。
【0085】
最後に、水素雰囲気中で350℃2時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図3(C)に示す様なアクティブマトリクス基板が完成する。後は、公知のセル組み工程によって対向基板との間に液晶層を挟持すればアクティブマトリクス型液晶表示装置が完成する。
【0086】
〔実施例2〕 本実施例を図5、図6を用いて説明する。本実施例は実施例1の変形例であり、アモルファスシリコン膜表面に部分的に接するように、ゲルマニウム膜を形成することによって、アモルファスシリコン膜をラテラル成長させる。
【0087】
先ず絶縁表面を有する基板201上に、アモルファスシリコン膜をTFTの活性層の形状にパターニングして、島状領域202、203を形成する。(図5(A))
【0088】
次に、開口部202a〜202dを有するマスク絶縁膜204を形成する。酸化シリコン膜でなるマスク絶縁膜を形成した。マスク絶縁膜204には、島状領域202、203のソース領域となる領域202a、203a及びドレイン領域となる領域202b、203b上に、それぞれ開口部202a〜202dが形成されている。(図5(B))
【0089】
次に、実施例1と同様に図4に示すスパッタ装置において、スパッタエッチング工程から結晶化工程までを行う。先ず、エッチング室16において、アルゴンンガスによって、開口部開口部202a〜202dにおいて、露出されている領域202a、203a及びドレインとなる領域202b、203b表面をスパッタエッチングする。そして基板201をスパッタ室14に移動して、実施例1と同様な条件下でスパッタ法にてゲルマニウム膜204を形成する。(図5(C))
【0090】
そして加熱室17においてRTA処理して、アモルファスシリコン膜でなる島状領域202、203を結晶化して、ポリシリコン膜でなる活性層211と212を得る。ゲルマニウム膜205が領域202a、202b、203a、203bで選択的にアモルファスシリコン膜と接しているため、矢活性層211、212のチャネルが形成される領域202c、203cはラテラル成長された領域で構成される。ラテラル成長領域は結晶粒の配向の均一性が非常に高く、そのためTFTのキャリア移動度などの電気的特性を向上させることができる。((図5(D))
【0091】
そして、活性層211、212上に残存するゲルマニウム膜203を硫酸過水溶液(H2SO4 :H2O2 =1:1)で除去した後、次にゲート絶縁膜を構成する絶縁被膜213を成膜した。プラズマCVD装置によって、原料ガスにSiH4 とN2Oを用いて厚さ120nmの窒化酸化シリコン膜を形成した。成膜条件は、圧力0.3torr、基板温度400℃、RF出力100W、原料ガス流量はSiH4は4sccm、N2Oは400sccmとする。(図5(E))
【0092】
絶縁被膜213上にゲート電極を構成するアルミニウム膜(Scを0.18重量%添加した)をスパッタ装置によって400nmの厚さに成膜した。そして、このアルミニウム膜表面を陽極酸化して図示しない陽極酸化膜を形成した。この陽極酸化工程は3重量%の酒石酸を含むエチレングリコール溶液中で、アルミニウム膜を陽極に、白金を陰極として、この電極間に10Vの電圧を印加した。この工程で形成される陽極酸化膜は1nm程度であって、後に形成されるフォトレジストの密着性を向上させるためのものである。陽極酸化工程後パターニングのための図示しないフォトレジストマスクを形成し、アルミニウム膜をウエットエッチングによってパターニングして、アルミニウムでなるパターン214、215を得る。(図6(A))
【0093】
次に陽極酸化工程を再び行い、パターン214、215の側面に陽極酸化膜216、217を形成する。この陽極酸化工程は電界溶液として、3重量%のシュウ酸溶液を用い、上記の陽極と陰極間の電圧を8Vとした。この陽極酸化工程では、図示しないフォトレジストマスクが存在しているため、露出しているパターン214、215の側面が選択的に酸化されて、多孔質状の陽極酸化膜216、217が形成される。
【0094】
フォトレジストマスクを除去した後、再び上記の3重量%酒石酸を含有するエチレングリコール溶液を電解溶液に用いた陽極酸化工程を行い、緻密な膜質を有するバリア型の陽極酸化膜218、219を形成する。以上の3回の陽極酸化工程で陽極酸化されなかったパターン214、215がゲート電極220、221を構成する。この陽極工程では、多孔質状の陽極酸化膜中に電解溶液が浸入するためにパターン214、215の表面が酸化され、ゲート電極220、221が陽極酸化膜218、219に被覆された構成を得た。(図6(B))
【0095】
次に陽極酸化膜216、217とゲート電極220、221をマスクにして、窒化酸化シリコン膜でなる絶縁被膜213をパターニングした。パターニングされた絶縁被膜がゲート絶縁膜222、223として機能する。(図6(C))
【0096】
次に燐酸、酢酸、硝酸を混合した酸を用いて、多孔質状の陽極酸化膜216、217をウエットエッチングして除去した。そして、ソース/ドレイン領域を形成するために、活性層211、212に不純物を導入する。先ず、イオンドーピング装置によって、N型の導電型を付与する燐(P)を2回のドーピング工程によって導入した。2回のドーピング工程においてドーピングガスには水素(H2)で5%に希釈したPH3を使用した。1回目のドーピング条件は加速電圧90kV、RF出力5W、設定ドーズ量は1.2×1013cm3 とした。2回目のドーピング条件は加速電圧10kV、RF出力20W、設定ドーズ量は5×1014cm3 とした。
【0097】
次に、Nチャネル型TFTとなる活性層211をフォトレジストで被覆し、残りの活性層212にP型の導電型を付与するボロン(B)を2回のイオンドーピング工程によって導入した。2回のドーピング工程においてドーピングガスには水素(H2)で5%に希釈したB2H6を使用した。1回目のドーピング条件は加速電圧70kV、RF出力5W、設定ドーズ量は2×1014cm3 とした。2回目のドーピング条件は加速電圧10kV、RF出力20W、設定ドーズ量は1.3×1014cm3 とした。
【0098】
以上の工程によって、Nチャネル型TFTの活性層211において、その上にゲート電極220と陽極酸化膜218が存在する領域228は2回のドーピング工程でもリンイオンが添加されず、チャネル形成領域となる。またゲート絶縁膜222が存在していない2つの領域224と225は、2度のドーピングともリンイオンが添加され、ソース領域、ドレイン領域となる。残りの2つの領域226と227は2度目のドーピング工程において加速電圧が低いため、ゲート絶縁膜222がマスクとして機能するため、ソース/ドレイン領域224、225よりもリン濃度が低く、低濃度不純物領域となる。
【0099】
ボロンイオンのドーピング工程によって、Pチャネル型TFTを構成する活性層212は先にリンが添加されてN型であったソース/ドレイン領域230、231及び低濃度不純物領域232、233の導電型はP型に反転される。リンイオンと同様に、ゲート絶縁膜223、ゲート電極221、陽極酸化膜219がマスクとして機能するため、低濃度不純物領域232、233のボロンの濃度はソース/ドレイン領域230、231よりも低くなっている。また領域234はリン及びボロンが添加されずチャネル形成領域として画定する。(図6(D))
【0100】
次に、活性層211、212に導入された不純物(リン、ボロン)を活性化した後、層間絶縁膜235を形成した。層間絶縁膜235として、窒化シリコン膜と酸化シリコン膜との2層の絶縁膜を成膜する。先ずプラズマCVD装置において、基板温度325℃、圧力0.7torr、RF出力300Wとし、原料ガスSiH4(流量5sccm)、NH3(流量38sccm)、N2(流量87sccm)用い、窒化シリコン膜を25nmの厚さに成膜する。次に、基板温度300℃、圧力1.05torr、RF出力200Wとし、原料ガスTEOS(流量35sccm)、O2(流量500sccm)用い、酸化シリコン膜を900nmの厚さに成膜する。
【0101】
次に、層間絶縁膜235にコンタクトホールを開口した。そしてソース/ドレイン電極を構成する導電膜として、厚さ50nmのチタン(Ti)膜、厚さ400nmアルミニウム(Al)膜でなる積層膜をスパッタ装置で連続成膜した。なおアルミニウム膜にはシリコン(Si)を2重量%添加した。そして、チタン膜/アルミニウム膜でなる積層膜をパターニングして、ソース電極236、ドレイン電極237、239をそれぞれ形成した。また、ここではNチャネル型TFTとPチャネル型TFTによって、CMOSTFTを形成した。
【0102】
〔実施例3〕 本実施例を図8を用いて説明する。実施例1、2ではアモルファスシリコン膜を形成した後に、ゲルマニウム膜を成膜したが、本実施例ではゲルマニウム膜を先に形成する例を示す。ここでは、ゲルマニウム膜が酸化されないように、ゲルマニウム膜とアモルファスシリコン膜とを複数のCVD処理室を備えたマルチタスク型のプラズマCVD装置(図4のスパッタ室をプラズマ発生手段を備えたCVD室に置き換えたものが相当する)内で成膜する。
【0103】
先ず、石英基板401をCVD装置の1つのCVD室に移動してゲルマニウム膜402を成膜する。原料ガスにはゲルマン(GeH4)を用いればよい。ゲルマンは450℃の低温で容易に分解される。(図8(A))
【0104】
次に、他のCVD室に基板401を移動し、ゲルマニウム膜402表面全体にアモルファスシリコン膜403を成膜する。原料ガスにはシランもしくはジシランを用いればよい。(図8(B))
【0105】
そして、装置内の加熱室に移動して、RTAまたはファーネスアニールによってゲルマニウムが核になって、アモルファスシリコン膜403が結晶化して、ポリシリコン膜404に変成する。(図8(C))
【0106】
そして、CVD装置から基板を取り出し、ポリシリコン膜404をパターニングしてTFTの活性層405を形成する。またTFTの信頼性のため活性層405の下地のゲルマニウム膜403も活性層405と同じ形状の島状ゲルマニウム領域にパターニングして、TFTごとに分断する。以下、実施例1や実施例2に示すような公知のトップゲート型TFTの作製方法に従って、TFTを完成させればよい。
【0107】
本実施例では、ゲルマニウム膜402とアモルファスシリコン膜403とを同じ装置内で気密を破らずに成膜したため、アモルファスシリコン膜403との界面でゲルマニウム膜402が酸化されるのが抑制されるため、結晶化が効率よく行える。
【0108】
〔実施例4〕 本実施例では、実施例1〜3で示された電気光学装置や半導体回路を搭載した電子機器(応用製品)の一例を図9に示す。なお、電子機器とは半導体回路および/または電気光学装置を搭載した製品と定義する。
【0109】
本願発明を適用し得る電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話、PHS等)などが挙げられる。
【0110】
図9(A)は携帯電話であり、本体2001、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本願発明は音声出力部2002、音声出力部2003、表示装置2004等に適用することができる。
【0111】
図9(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明は表示装置2102、音声入力部2103、受像部2106等に適用することができる。
【0112】
図9(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本願発明はカメラ部2202、受像部2203、表示装置2205等に適用できる。
【0113】
図9(D)はヘッドマウントディスプレイであり、本体2301、表示装置2302、バンド部2303で構成される。本発明は表示装置2302に適用することができる。
【0114】
図9(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用することができる。
【0115】
図9(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。
【0116】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用することが可能である。
【0117】
【発明の効果】
本発明ではゲルマニウムを結晶化の核に利用することで、酸化シリコンの異常成長の問題を生じない結晶化プロセスで高い結晶性を有するポリシリコン膜を得ることができ、またゲルマニウムの酸化が抑制されるため、結晶化工程を効率よく行うことができる。
【図面の簡単な説明】
【図1】 本発明のポリシリコン膜の結晶化工程を説明するためのの断面図。
【図2】 本発明のアクティブマトリクス基板の作製工程を説明するための図。
【図3】 本発明のアクティブマトリクス基板の作製工程を説明するための図。
【図4】 本発明の結晶化工程に用いるスパッタ装置の概略の構成図。
【図5】 本発明のポリシリコン膜の結晶化工程を説明するためのの断面図。
【図6】 本発明のTFTの作製工程を説明するためのの断面図。
【図7】 本発明のポリシリコン膜の結晶化工程を説明するためのの断面図。
【図8】 本発明のポリシリコン膜の結晶化工程を説明するためのの断面図。
【図9】 本発明の半導体装置を応用した電子機器を示す図。
【図10】 酸化シリコンの異常成長を示すSEM写真。
【符号の説明】
101 基板
101 アモルファスシリコン膜
103 ゲルマニウム膜
104 ポリシリコン膜[0001]
BACKGROUND OF THE INVENTION
The invention disclosed in this specification relates to a method for manufacturing a semiconductor device having a circuit including a thin film transistor (TFT) using a semiconductor thin film, and in particular, a method for manufacturing a crystalline semiconductor thin film formed on an insulating surface. About.
[0002]
Note that in this specification, all devices that can function using semiconductor characteristics are referred to as semiconductor devices. Therefore, the semiconductor device described in the claims includes not only a single element such as a TFT, but also a semiconductor circuit and an electro-optical device constituted by TFTs and an electronic device in which these are mounted as components.
[0003]
[Prior art]
In recent years, a technique for manufacturing a thin film transistor (also referred to as a TFT) using a semiconductor thin film (having a thickness of about several tens to several hundreds of nanometers) formed on an insulating substrate such as glass or quartz has attracted attention. In particular, TFTs are urgently developed as switching elements for image display devices including active matrix circuits such as liquid crystal display devices. For example, in a liquid crystal display device, a pixel matrix circuit that individually controls pixel areas arranged in a matrix, a drive circuit that controls the pixel matrix circuit, and a logic circuit (arithmetic circuit, memory circuit) that processes an external data signal Attempts have been made to apply TFTs to all semiconductor circuits such as clock generators.
[0004]
Recently, mass production of TFTs using a crystalline silicon film (polysilicon film) has been started taking advantage of the fact that a TFT having a higher operating speed than that of an amorphous silicon film (amorphous silicon film) can be manufactured.
[0005]
The applicant has been researching polysilicon films for a long time, and has rushed to develop a polysilicon film having a film quality closer to a single crystal. As a method for forming such a polysilicon film, the present applicant discloses a technique described in Japanese Patent Application Laid-Open No. 9-312260. In this publication, a metal element such as nickel is used as a catalyst element for promoting crystallization in crystallization of an amorphous silicon film, and heat treatment is performed at a temperature exceeding 700 ° C. after crystallization, thereby improving the crystallinity of the polysilicon film. A method for improving is disclosed.
[0006]
However, when a polysilicon film using nickel as a crystallization catalyst is exposed to an oxidizing atmosphere and directly heat-treated, silicon oxide (SiO x ) May grow abnormally. This abnormal growth of silicon oxide appears on the surface of the polysilicon film just like “worm swelling”. When such silicon oxide exists, there arises a problem that only the silicon oxide is removed and the silicon is cut during the TFT manufacturing process.
[0007]
FIG. 10 is a cross-sectional SEM photograph of a polysilicon film in which abnormal growth of silicon oxide occurs. It can be confirmed that silicon oxide is abnormally generated at the position indicated by the arrow and the silicon film as the active layer is almost divided.
[0008]
For this reason, it has been necessary to avoid applying a heat treatment to the polysilicon film formed by the technique described in the above publication while the surface of the polysilicon film is in direct contact with the oxidizing atmosphere. For example, in the case of forming a thermal oxide film on the surface of a polysilicon film, it is necessary to devise such as covering the surface with an insulating film, which causes a complicated process.
[0009]
[Problems to be solved by the invention]
According to the present applicant, it is considered that the abnormal growth of silicon oxide that occurs when nickel is used as a crystallization catalyst is caused by intensive oxidation of nickel silicide existing in the polysilicon film. . In the present invention, attention is paid to germanium having high compatibility with silicon without using nickel, and germanium is used as a catalyst so that local abnormal oxidation of silicon as described above does not occur.
[0010]
Regarding the technology for crystallizing amorphous silicon films using germanium as a catalytic element, a polysilicon film crystallized using germanium in a paper published by Subramanian et al. In "1997 Symposium on VLSI Technology Digest of Technical Papers 97-98" It has been reported that a TFT was fabricated using This paper describes that the crystallization process using germanium is centered on germanium at the interface between the amorphous silicon film and germanium film by low-temperature heating, and the crystallization of silicon proceeds by solid-phase growth. Yes.
[0011]
However, germanium is relatively easy to oxidize. If germanium oxide is formed at the interface with silicon, germanium oxide is inactive, so that the reaction between silicon and germanium is difficult, and crystallization hinders the progress. Further, the crystal growth distance of silicon using nickel reaches several tens of μm, but when using germanium, the crystal growth distance is only about 1 μm at most. Therefore, it is desirable to eliminate as much as possible the elements that hinder the crystal growth of silicon. Therefore, it is necessary to avoid the formation of germanium oxide in the germanium film at the interface with silicon.
[0012]
An object of the present invention is to provide a technique for solving the above problems and improving the throughput and productivity of a crystallization process of an amorphous silicon film using germanium.
[0013]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention is a method for manufacturing a semiconductor device having a circuit using a plurality of thin film transistors formed on an insulating surface. 1) An amorphous silicon film is formed on an insulating surface of a substrate. A first step of forming, 2) a second step of sputter etching the surface of the amorphous silicon film with an inert gas, and 3) a third step of forming a germanium film in contact with the surface of the amorphous silicon film. And 4) a fourth step of crystallizing the amorphous silicon film by heat treatment to transform it into a polysilicon film, and the substrate is brought into an air atmosphere from the second step to the fourth step. It is characterized by not exposing.
[0014]
In the present invention, in order to prevent the formation of inactive germanium oxide at the interface between the amorphous silicon film and the germanium film, the amorphous silicon surface on which the germanium film is formed is sputter etched and adsorbed on the surface. It is important to have a step of removing oxygen, impurities, and a natural oxide film, and to prevent the amorphous silicon film surface from being exposed to the air atmosphere until the germanium film is formed. By doing so, the germanium film is prevented from being oxidized at the interface with the amorphous silicon film, and the crystallization of the amorphous silicon film proceeds efficiently.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
[0016]
[Embodiment 1] An embodiment of the present invention will be described with reference to FIG. FIG. 1 illustrates a process from crystallization of an amorphous silicon film to transformation into a polysilicon film. First, the
[0017]
By forming a base insulating film such as a silicon oxide film or a silicon nitride film on the surface of the substrate, the effect of flattening and smoothing the surface can be expected, and stress is applied to the amorphous silicon film formed on the surface of the insulating film. Therefore, the effect of increasing the crystal growth distance of the amorphous silicon film can be expected. The insulating film having a high effect of flattening and smoothing the substrate surface is a thermally oxidized silicon film. In the present invention, when a high heat-resistant substrate such as a quartz substrate, a crystallized glass substrate, or a silicon substrate is used, an amorphous silicon film is formed so as to cover the surface (surface on which the amorphous silicon film is formed) and the entire substrate. Thermal oxidation may be performed.
[0018]
An amorphous silicon film 102 is formed on the insulating surface of the
[0019]
Note that carbon, oxygen, and nitrogen mixed during the formation of the amorphous silicon film are factors that hinder subsequent crystallization, and it is preferable to thoroughly reduce them. Specifically, the carbon and nitrogen concentrations of the amorphous silicon film 102 are both 5 × 10 5. 18 atoms / cm Three Less than (typically 5 x 10 17 atoms / cm Three And the oxygen concentration is 1.5 × 10 19 atoms / cm Three Less than (typically 1 x 10 18 atoms / cm Three The following is desirable.
[0020]
According to the applicant's experience, it has been found that when the concentration of carbon, oxygen, and nitrogen exceeds the above-described concentration range, the characteristics of the TFT deteriorate rapidly. This is probably because the crystallization of silicon is hindered and a polysilicon film having sufficient crystallinity cannot be obtained. Therefore, it is important to keep the concentration range described above. Further, the above-described concentration range is not exceeded unless the above-described impurities are intentionally added in the TFT manufacturing process.
[0021]
Next, a germanium film 103 is formed on the surface of the amorphous silicon film 102. The thickness of the germanium film 103 may be 1 to 50 nm, preferably 1 to 10 nm. (Fig. 1 (B))
[0022]
Before the germanium film 103 is formed, the surface of the amorphous silicon film 102 is sputter-etched with an inert gas to remove the natural oxide film and impurities formed on the surface. As the inert gas, argon (Ar) is typically used. The pressure during etching is 10 -3 -10 -1 Pa is used, and the temperature is from room temperature to 450 ° C. Further, the output of the RF power source for using the
[0023]
After the sputter etching, a germanium film 103 is formed so that the surface of the amorphous silicon film 102 is not exposed to the air atmosphere. Therefore, until the germanium film 103 is formed, an inert atmosphere such as nitrogen or argon is used in a reduced pressure state so that an oxidizing substance such as oxygen is not contained in the atmosphere where the
[0024]
After the germanium film 103 is formed, the amorphous silicon film 102 is crystallized by heat treatment and transformed into the polysilicon film 104. By the heat treatment, silicon crystal nuclei are generated at the interface between the amorphous silicon film 102 and the germanium film 103 with germanium as a nucleus. Crystal grains grow from this crystal nucleus and are transformed into the polysilicon film 104. (Figure 1 (C))
[0025]
The heating temperature of the amorphous silicon film 102 in the crystallization process is 450-6. 0 The temperature is 0 ° C. (preferably 500 to 550 ° C.). The reason why the upper limit is 600 ° C. is to allow only crystal growth with germanium as a nucleus. When the temperature exceeds 600 ° C., many natural nuclei are generated in the amorphous silicon film 102 in addition to the interface with the germanium film 103. For this reason, crystal growth using germanium as a nucleus and crystal growth from a natural nucleus proceed simultaneously, and crystallinity is disturbed. Note that the crystallization step may use any of furnace annealing, lamp annealing, and laser annealing as long as the amorphous silicon film 102 can be heated.
[0026]
The heating time may be 8 to 20 hours when furnace annealing is used, and the irradiation time of the xenon lamp may be several seconds to several minutes when the RTA method of irradiating the xenon lamp is used.
[0027]
After the crystallization process is completed, the germanium film 103 is removed, and the polysilicon film 104 is patterned to form an active layer of the TFT. Thereafter, the TFT may be completed according to a known top gate TFT manufacturing method, for example, the manufacturing method shown in Example 1 or Example 2.
[0028]
In the TFT manufacturing process, the gate insulating film is formed with a thermal oxide film, the active layer is thinned by forming / removing the thermal oxide film, etc. In the present invention, since no nickel element is present in the polysilicon film, local abnormal growth of silicon oxide can be prevented even if the polysilicon film is in direct contact with the oxidizing atmosphere.
[0029]
Further, in the present invention, the germanium film 103 is oxidized at the interface with the amorphous silicon film 103 by preventing the surface of the amorphous silicon film 102 from being exposed to the air atmosphere after the sputter etching process until the germanium film 103 is formed. Therefore, the productivity of the crystallization process using germanium as a nucleus can be improved.
[0030]
Here, the surface of the amorphous silicon film 102 is not exposed to the air atmosphere during the formation of the germanium film 103 after the sputter etching process, but the
[0031]
In this way, from the sputter etching process to the crystallization process, the sputter etching process, the germanium film deposition process, and the crystallization process are performed in the same apparatus in order not to expose the substrate to the atmosphere. Easy to do. For example, a multi-task type sputtering apparatus including a plurality of processing chambers 14 to 17 as shown in FIG. 4 may be used. Sputter etching may be performed in the etching chamber 16, a germanium film may be formed in the sputtering chamber 14, and the crystallization process may be performed in the heating chamber 17 provided with heating means.
[0032]
By not breaking the airtightness of the sputtering apparatus, the
[0033]
It is not limited to a multi-task type sputtering apparatus, and may be an inline apparatus in which chambers are linearly arranged as long as the
[0034]
[Embodiment 2] This embodiment will be described with reference to FIG. The present embodiment is a modification of the first embodiment. In the first embodiment, the germanium film 103 is formed in contact with the entire surface of the amorphous silicon film 102 as shown in FIG. By forming a germanium film in partial contact, amorphous silicon can be laterally grown.
[0035]
First, on the substrate 201 having an insulating surface, an amorphous silicon film is patterned into the shape of the active layer of the TFT to form island regions 202 and 203. (Fig. 5 (A))
[0036]
Next, a mask insulating film 204 having
[0037]
Next, in the
[0038]
Then, heating is performed at a temperature of 450 to 600 ° C. in an inert atmosphere or a hydrogen atmosphere to crystallize the island regions 202 and 203 made of an amorphous silicon film, thereby obtaining
[0039]
In the case of this embodiment, since crystal growth proceeds starting from the
[0040]
For this reason, the distance L1 between the
[0041]
[Embodiment 3] This embodiment will be described with reference to FIG. The present embodiment is a modification of the mask insulating film of the second embodiment. 7, the same reference numerals as those in FIG. 5 denote the same components. In the second embodiment, in order to crystallize one island-shaped region 202, the germanium film 203 is in contact with both the
[0042]
Therefore, the mask insulating film 304 of the present embodiment has
[0043]
Next, a germanium film 305 is formed over the mask insulating film 304. The germanium film 305 is in contact only with the
[0044]
In this state, heat treatment is performed and lateral growth is performed to obtain TFT active layers 311 and 312 made of a polysilicon film. Hereinafter, a TFT may be manufactured by a known manufacturing method shown in Examples 1 and 2. (Fig. 7 (C))
[0045]
Here, since the lateral growth in the island regions 202 and 203 proceeds in one direction as indicated by the arrows, the growth tips collide with the
[0046]
As described above, the lateral growth distance is limited from the viewpoint of productivity, and in this embodiment, since the region serving as the starting point of crystal growth is one per active layer, the above-described channel is formed. The lengths L1 and L2 in the channel length direction of the
[0047]
In the second and third embodiments, the amorphous silicon film is patterned into the shape of the active layer of the TFT. However, the silicon film may be patterned after the amorphous silicon film is transformed into a polysilicon film.
[0048]
【Example】
Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. Note that the semiconductor device of the present invention is not limited to the structure of the active matrix substrate and the CMOS circuit shown in the embodiments.
[0049]
Example 1 This example will be described with reference to FIGS. In this embodiment, a method for manufacturing an active matrix substrate of a liquid crystal display device as a semiconductor circuit of the present invention is shown. An N-channel TFT serving as a switching element of an active matrix circuit and an active matrix circuit are driven on the same substrate. A method for manufacturing a CMOS TFT of a driver circuit will be described.
[0050]
An amorphous silicon film 102 is formed to a thickness of 50 nm on the
[0051]
Next, the surface of the amorphous silicon film 102 is sputter etched with argon. Thereafter, a germanium film 104 is formed by a germanium film 103 sputtering method in contact with the entire surface of the amorphous silicon film 102. The deposition conditions for the germanium film are as follows: germanium as the target, argon as the sputtering gas, room temperature, room pressure 4 × 10 -Four Pa or less, DC current during film formation is 0.4A. (Fig. 1 (B))
[0052]
Next, the amorphous silicon film 102 is crystallized and transformed into the polysilicon film 104. (Figure 1 (C))
[0053]
In this embodiment, the multi-task type sputtering apparatus continuously processes from the sputter etching process to the crystallization process. FIG. 4 shows a schematic configuration diagram of the sputtering apparatus. 4A is a top view, and FIG. 4B is a cross-sectional configuration view taken along a broken line XX ′.
[0054]
11 is a common chamber, 12 and 13 are load lock chambers, 14 and 15 are sputtering chambers, 16 is an etching chamber, and 17 is a heating chamber. Each of the
[0055]
The
[0056]
The
[0057]
The sputtering chambers 14 and 15 have substantially the same structure, and the configuration of the sputtering chamber 14 will be described with reference to FIG. In the sputtering chamber 14, a target support base 41, a
[0058]
Further, in this embodiment, the etching chamber 16 has substantially the same configuration as the sputtering chambers 14 and 15, but an RF power source is connected instead of the DC power source, and an RF voltage is supplied to the
[0059]
The heating chamber 17 is a chamber for the crystallization process, and has a configuration capable of RTA treatment as a heating means from the viewpoint of throughput. A face-down type substrate holder 51 and
[0060]
In the present embodiment, the specification of the heating chamber 17 is a chamber for RTA processing in consideration of the throughput, but it may be a chamber that can be heated by furnace annealing with an electric furnace.
[0061]
A method of using the sputtering apparatus shown in FIG. 4 in this embodiment will be described below. The
[0062]
The
[0063]
Next, the substrate is moved to the sputtering chamber 14 to form a germanium film 103. Then, the substrate is moved to the heating chamber 17. The heating chamber 17 has a nitrogen atmosphere, and the substrate is heated by the
Leave.
[0064]
In addition, in order to suppress the oxidation of the germanium film as much as possible before the crystallization step, a germanium film is formed in the sputtering chamber 14, and then a silicon oxide film is formed on the germanium surface in the sputtering chamber 15. It is also effective to cover up. In this case, even when the crystallization step is performed outside the sputtering apparatus shown in FIG. 4, a decrease in crystallization can be suppressed.
[0065]
A process for manufacturing an active matrix substrate using the obtained polysilicon film 104 will be described below with reference to FIGS. In this embodiment, an active matrix liquid crystal display device (AMLCD) in which a driver circuit constituted by a CMOS circuit and a pixel matrix circuit made of an N channel TFT (N channel TFT) are integrally formed on a substrate is taken as an example. Take.
[0066]
After the polysilicon film 104 is formed on the
[0067]
Next, a
[0068]
Next,
[0069]
After the
[0070]
Next, a region to be a P-channel TFT is hidden with a resist mask 119, and an impurity imparting N-type (phosphorus in this embodiment) is added by a plasma doping method. Since some of the low
[0071]
Next, after removing the resist mask 119, a region to be an N-channel TFT is covered with a resist
[0072]
When the state of FIG. 2D is obtained in this way, the resist
[0073]
After the
[0074]
The
[0075]
Next, after the resist
[0076]
As described above, after the process of adding impurities to the
[0077]
Note that the
[0078]
Next, a first interlayer insulating film 141 made of a laminated film of a 25 nm thick silicon nitride film and a 900 nm thick silicon oxide film is formed. Then,
[0079]
Next, a second interlayer insulating film having a laminated structure of a 50 nm thick
[0080]
After the formation of the second interlayer insulating film, the
[0081]
Then, a titanium film having a thickness of 300 nm is formed, and a
[0082]
At this time, the
[0083]
In this embodiment, the
[0084]
After the
[0085]
Finally, heat treatment is performed at 350 ° C. for about 2 hours in a hydrogen atmosphere to hydrogenate the entire device. Thus, an active matrix substrate as shown in FIG. 3C is completed. Thereafter, an active matrix type liquid crystal display device is completed if a liquid crystal layer is sandwiched between a counter substrate and a known cell assembly process.
[0086]
Example 2 This example will be described with reference to FIGS. The present embodiment is a modification of the first embodiment, and the amorphous silicon film is laterally grown by forming a germanium film so as to partially contact the surface of the amorphous silicon film.
[0087]
First, on the substrate 201 having an insulating surface, an amorphous silicon film is patterned into the shape of the active layer of the TFT to form island regions 202 and 203. (Fig. 5 (A))
[0088]
Next, a mask insulating film 204 having
[0089]
Next, as in Example 1, the sputtering apparatus shown in FIG. 4 performs from the sputter etching process to the crystallization process. First, in the etching chamber 16, the exposed
[0090]
Then, RTA treatment is performed in the heating chamber 17 to crystallize the island regions 202 and 203 made of an amorphous silicon film, thereby obtaining
[0091]
Then, the germanium film 203 remaining on the
[0092]
An aluminum film (added with 0.18% by weight of Sc) forming a gate electrode was formed on the insulating
[0093]
Next, an anodic oxidation process is performed again to form
[0094]
After removing the photoresist mask, an anodizing process using the ethylene glycol solution containing 3% by weight of tartaric acid as an electrolytic solution is performed again to form barrier type
[0095]
Next, the insulating
[0096]
Next, using a mixed acid of phosphoric acid, acetic acid and nitric acid, the porous
[0097]
Next, the
[0098]
Through the above steps, the
[0099]
By the boron ion doping process, the
[0100]
Next, after the impurities (phosphorus and boron) introduced into the
[0101]
Next, a contact hole was opened in the
[0102]
Example 3 This example will be described with reference to FIG. In Examples 1 and 2, the germanium film is formed after the amorphous silicon film is formed. In this example, the germanium film is formed first. Here, in order to prevent the germanium film from being oxidized, a multi-task type plasma CVD apparatus having a plurality of CVD processing chambers for a germanium film and an amorphous silicon film (the sputtering chamber in FIG. 4 is changed to a CVD chamber having plasma generating means). The film is formed within the equivalent range).
[0103]
First, the quartz substrate 401 is moved to one CVD chamber of the CVD apparatus to form a germanium film 402. The source gas is germane (GeH Four ) May be used. Gelman is easily decomposed at a low temperature of 450 ° C. (Fig. 8 (A))
[0104]
Next, the substrate 401 is moved to another CVD chamber, and an amorphous silicon film 403 is formed on the entire surface of the germanium film 402. Silane or disilane may be used as the source gas. (Fig. 8 (B))
[0105]
Then, it moves to a heating chamber in the apparatus, and germanium becomes a nucleus by RTA or furnace annealing, and the amorphous silicon film 403 is crystallized and transformed into a polysilicon film 404. (Fig. 8 (C))
[0106]
Then, the substrate is taken out from the CVD apparatus, and the polysilicon film 404 is patterned to form an active layer 405 of the TFT. Further, for the reliability of the TFT, the germanium film 403 underlying the active layer 405 is also patterned into an island-shaped germanium region having the same shape as that of the active layer 405 and divided for each TFT. Hereinafter, the TFT may be completed according to a known top gate type TFT manufacturing method as shown in Example 1 or Example 2.
[0107]
In this embodiment, since the germanium film 402 and the amorphous silicon film 403 are formed in the same apparatus without breaking hermeticity, the germanium film 402 is suppressed from being oxidized at the interface with the amorphous silicon film 403. Crystallization can be performed efficiently.
[0108]
[Embodiment 4] In this embodiment, an example of an electronic apparatus (application product) on which the electro-optical device or the semiconductor circuit shown in
[0109]
Electronic devices to which the present invention can be applied include video cameras, electronic still cameras, projectors, head mounted displays, car navigation systems, personal computers, personal digital assistants (mobile computers, mobile phones, PHS, etc.) and the like.
[0110]
FIG. 9A illustrates a mobile phone, which includes a
[0111]
FIG. 9B shows a video camera, which includes a main body 2101, a display device 2102, an
[0112]
FIG. 9C illustrates a mobile computer, which includes a main body 2201, a camera unit 2202, an
[0113]
FIG. 9D illustrates a head mounted display which includes a
[0114]
FIG. 9E illustrates a rear projector, which includes a main body 2401, a light source 2402, a display device 2403, a
[0115]
FIG. 9F illustrates a front projector, which includes a
[0116]
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. The present invention can be applied to all products that require an electro-optical device or a semiconductor circuit.
[0117]
【The invention's effect】
In the present invention, by using germanium as a nucleus for crystallization, a polysilicon film having high crystallinity can be obtained by a crystallization process that does not cause a problem of abnormal growth of silicon oxide, and oxidation of germanium is suppressed. Therefore, the crystallization process can be performed efficiently.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining a crystallization process of a polysilicon film of the present invention.
FIGS. 2A and 2B are diagrams for explaining a manufacturing process of an active matrix substrate of the present invention. FIGS.
FIGS. 3A and 3B are diagrams for illustrating a manufacturing process of an active matrix substrate of the present invention. FIGS.
FIG. 4 is a schematic configuration diagram of a sputtering apparatus used in the crystallization process of the present invention.
FIG. 5 is a cross-sectional view for explaining a crystallization process of a polysilicon film according to the present invention.
FIG. 6 is a cross-sectional view for explaining a manufacturing process of a TFT of the present invention.
FIG. 7 is a cross-sectional view for explaining a crystallization process of a polysilicon film of the present invention.
FIG. 8 is a cross-sectional view for explaining a crystallization process of a polysilicon film of the present invention.
FIG. 9 illustrates an electronic device to which the semiconductor device of the present invention is applied.
FIG. 10 is an SEM photograph showing abnormal growth of silicon oxide.
[Explanation of symbols]
101 substrate
101 Amorphous silicon film
103 Germanium film
104 Polysilicon film
Claims (10)
基板の絶縁表面上にアモルファスシリコン膜を形成する第1の工程と、
不活性ガスによって、前記アモルファスシリコン膜表面をスパッタエッチング処理する第2の工程と、
前記アモルファスシリコン膜の表面に接してゲルマニウム膜を形成する第3の工程と、
前記アモルファスシリコン膜の加熱温度が600℃を上限とする加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第4の工程と、を有し、前記第2の工程以後、前記第3の工程において前記ゲルマニウム膜が形成されるまで、前記アモルファスシリコン膜表面を大気雰囲気に曝さないことを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device having a circuit using a plurality of thin film transistors formed on an insulating surface,
A first step of forming an amorphous silicon film on the insulating surface of the substrate;
A second step of performing a sputter etching process on the surface of the amorphous silicon film with an inert gas;
A third step of forming a germanium film in contact with the surface of the amorphous silicon film;
A fourth step of crystallizing the amorphous silicon film by heat treatment with an upper limit of 600 ° C. for heating the amorphous silicon film, and transforming the amorphous silicon film into a polysilicon film, and after the second step, A method for manufacturing a semiconductor device, wherein the surface of the amorphous silicon film is not exposed to an air atmosphere until the germanium film is formed in a third step.
基板の絶縁表面上にアモルファスシリコン膜を形成する第1の工程と、
不活性ガスによって、前記アモルファスシリコン膜表面をスパッタエッチング処理する第2の工程と、
前記アモルファスシリコン膜の表面に接してゲルマニウム膜を形成する第3の工程と、
前記アモルファスシリコン膜の加熱温度が600℃を上限とする加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第4の工程と、を有し、前記第2の工程から前記第4の工程まで前記基板を大気雰囲気に曝さないことを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device having a circuit using a plurality of thin film transistors formed on an insulating surface,
A first step of forming an amorphous silicon film on the insulating surface of the substrate;
A second step of performing a sputter etching process on the surface of the amorphous silicon film with an inert gas;
A third step of forming a germanium film in contact with the surface of the amorphous silicon film;
A fourth step of crystallizing the amorphous silicon film by heat treatment with an upper limit of 600 ° C. for heating the amorphous silicon film, and transforming the amorphous silicon film into a polysilicon film. A method for manufacturing a semiconductor device, wherein the substrate is not exposed to an air atmosphere until step 4.
基板の絶縁表面上にアモルファスシリコン膜を形成する第1の工程と、
前記アモルファスシリコン膜に接して、開口部を有するマスク絶縁膜を形成する第2の工程と、
不活性ガスによって、前記開口部において露出している前記アモルファスシリコン膜表面をスパッタエッチング処理する第3の工程と、
前記開口部において、前記アモルファスシリコン膜表面に接してゲルマニウム膜を形成する第4の工程と、
前記アモルファスシリコン膜の加熱温度が600℃を上限とする加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第5の工程と、を有し、前記第2の工程以後、前記第4の工程において前記ゲルマニウム膜が形成されるまで、前記アモルファスシリコン膜表面を大気雰囲気に曝さないことを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device having a circuit using a plurality of thin film transistors formed on an insulating surface,
A first step of forming an amorphous silicon film on the insulating surface of the substrate;
A second step of forming a mask insulating film having an opening in contact with the amorphous silicon film;
A third step of performing a sputter etching process on the surface of the amorphous silicon film exposed in the opening with an inert gas;
A fourth step of forming a germanium film in contact with the amorphous silicon film surface in the opening;
A fifth step of crystallizing the amorphous silicon film by a heat treatment with an upper limit of 600 ° C. for heating the amorphous silicon film, and transforming the amorphous silicon film into a polysilicon film. After the second step, A method for manufacturing a semiconductor device, wherein the surface of the amorphous silicon film is not exposed to an air atmosphere until the germanium film is formed in a fourth step.
基板の絶縁表面上にアモルファスシリコン膜を形成する第1の工程と、
前記アモルファスシリコン膜に接して、開口部を有するマスク絶縁膜を形成する第2の工程と、
不活性ガスによって、前記開口部において露出している前記アモルファスシリコン膜表面をスパッタエッチング処理する第3の工程と、
前記開口部において、前記アモルファスシリコン膜表面に接してゲルマニウム膜を形成する第4の工程と、
前記アモルファスシリコン膜の加熱温度が600℃を上限とする加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第5の工程と、を有し、前記第2の工程から第5の工程まで、前記基板を大気雰囲気に曝さないことを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device having a circuit using a plurality of thin film transistors formed on an insulating surface,
A first step of forming an amorphous silicon film on the insulating surface of the substrate;
A second step of forming a mask insulating film having an opening in contact with the amorphous silicon film;
Thus the inert gas, a third step of sputter etching the amorphous silicon film surface is exposed at said opening,
A fourth step of forming a germanium film in contact with the amorphous silicon film surface in the opening;
A fifth step of crystallizing the amorphous silicon film by heat treatment with an upper limit of 600 ° C. for heating the amorphous silicon film, and transforming the amorphous silicon film into a polysilicon film. A method for manufacturing a semiconductor device, wherein the substrate is not exposed to an air atmosphere until the step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10064098A JP4115582B2 (en) | 1998-03-27 | 1998-03-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10064098A JP4115582B2 (en) | 1998-03-27 | 1998-03-27 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11284196A JPH11284196A (en) | 1999-10-15 |
JP4115582B2 true JP4115582B2 (en) | 2008-07-09 |
Family
ID=14279434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10064098A Expired - Fee Related JP4115582B2 (en) | 1998-03-27 | 1998-03-27 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4115582B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4729953B2 (en) * | 2005-03-15 | 2011-07-20 | 日立電線株式会社 | Method for manufacturing thin film semiconductor device |
JP5298632B2 (en) * | 2008-05-16 | 2013-09-25 | 大日本印刷株式会社 | Electromagnetic wave shielding filter, multifunction filter and image display device |
JP5299044B2 (en) * | 2008-07-31 | 2013-09-25 | 大日本印刷株式会社 | Optical filter and manufacturing method thereof |
-
1998
- 1998-03-27 JP JP10064098A patent/JP4115582B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11284196A (en) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100285865B1 (en) | A method for manufacturing a semiconductor device | |
KR100500033B1 (en) | A semiconductor device | |
KR100483302B1 (en) | A semiconductor device | |
US7678624B2 (en) | Semiconductor device and method for manufacturing same | |
US6482684B1 (en) | Method of manufacturing a TFT with Ge seeded amorphous Si layer | |
JPH11191628A (en) | Manufacture of semiconductor device | |
JPH07335903A (en) | Active matrix circuit | |
US6388270B1 (en) | Semiconductor device and process for producing same | |
JP4376331B2 (en) | Method for manufacturing semiconductor device | |
US20120164801A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4223092B2 (en) | Method for manufacturing semiconductor device | |
JP4115582B2 (en) | Method for manufacturing semiconductor device | |
US6825069B2 (en) | System and method for fabricating a transistor by a low temperature heat treatment process | |
JP3266861B2 (en) | Active matrix device | |
JP4489201B2 (en) | Method for manufacturing semiconductor device | |
JP4115584B2 (en) | Method for manufacturing semiconductor device | |
JP4216003B2 (en) | Method for manufacturing semiconductor device | |
JP4115585B2 (en) | Method for manufacturing semiconductor device | |
JP2734359B2 (en) | Thin film transistor and method of manufacturing the same | |
JP2000114173A (en) | Manufacture of semiconductor device | |
JP4212844B2 (en) | Method for manufacturing semiconductor device | |
JP4939699B2 (en) | Method for manufacturing semiconductor device | |
JPH1187733A (en) | Manufacture of semiconductor device | |
JP2000114172A (en) | Manufacture of semiconductor device | |
JP4115586B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |