JP4113071B2 - Voltage fluctuation compensation device - Google Patents
Voltage fluctuation compensation device Download PDFInfo
- Publication number
- JP4113071B2 JP4113071B2 JP2003287360A JP2003287360A JP4113071B2 JP 4113071 B2 JP4113071 B2 JP 4113071B2 JP 2003287360 A JP2003287360 A JP 2003287360A JP 2003287360 A JP2003287360 A JP 2003287360A JP 4113071 B2 JP4113071 B2 JP 4113071B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- polarity
- compensation
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
この発明は、負荷に供給される電力系統の電圧が瞬時的に変動した際に、それを検出して電圧変動を補償する電圧変動補償装置に関するものである。 The present invention relates to a voltage fluctuation compensator that detects and compensates for voltage fluctuation when the voltage of a power system supplied to a load fluctuates instantaneously.
雷などにより電力系統の電圧が瞬時的に低下し、工場などの精密機器などが誤作動や一時停止することにより、生産ラインで多大な被害を被ることがある。このような被害を防ぐために、電力系統の瞬時的電圧低下(以下、瞬低と称す)などの電圧変動を監視して、電圧低下を補償する電圧変動補償装置が用いられている。
従来の電圧変動補償装置は、電力系統に直列に接続され、正負いずれかの極性で補償電圧を出力する複数の電圧補償回路で構成される。各電圧補償回路には、ダイオードが逆並列に接続された4個の半導体スイッチング素子から成るフルブリッジインバータ、および充電コンデンサが備えられ、充電コンデンサの直流電圧を交流に変換して出力する。また、各電圧補償回路の出力端には、高速機械式の定常短絡スイッチが並列に設けられる。各電圧補償回路内の充電コンデンサは、充電ダイオードと充電用トランスによってそれぞれ異なる電圧が充電され、電圧の比は概ね2のべき乗比に設定される。
The voltage of the electric power system is instantaneously reduced by lightning, etc., and precision equipment such as factories malfunctions or is temporarily stopped, which can cause great damage on the production line. In order to prevent such damage, a voltage fluctuation compensator that monitors voltage fluctuations such as an instantaneous voltage drop (hereinafter referred to as a momentary voltage drop) of the power system and compensates for the voltage drop is used.
A conventional voltage fluctuation compensator is configured by a plurality of voltage compensation circuits that are connected in series to a power system and output a compensation voltage with either positive or negative polarity. Each voltage compensation circuit is provided with a full bridge inverter composed of four semiconductor switching elements with diodes connected in antiparallel, and a charging capacitor, which converts the DC voltage of the charging capacitor into AC and outputs it. In addition, a high-speed mechanical steady short-circuit switch is provided in parallel at the output terminal of each voltage compensation circuit. The charging capacitors in each voltage compensation circuit are charged with different voltages by the charging diode and the charging transformer, and the voltage ratio is set to a power ratio of about 2.
定常時、電流は定常短絡スイッチを流れる。また電力系統の瞬低時には、電力系統の電圧低下量を、各電圧補償回路内の充電コンデンサの電圧検出値を各ビット信号の基準値として、該基準値と照合することにより2進数の信号にA/D変換し、該信号によって、上記複数の電圧補償回路の中から所望の組み合わせを選択し、その出力電圧の総和で電力系統の電圧低下を補償する。また、2進数の信号により選択される電圧補償回路が、出力電圧が電力系統の電圧極性と逆極性のものを含むことを可能とし、出力電圧が電力系統と同極性の電圧補償回路内のコンデンサは動作時に放電され、逆極性の電圧補償回路内のコンデンサは動作時に充電される(例えば、特許文献1参照)。 Constantly, current flows through a steady short circuit switch. Further, when the power system is instantaneously reduced, the voltage drop amount of the power system is converted into a binary signal by collating the voltage detection value of the charging capacitor in each voltage compensation circuit with the reference value of each bit signal. A / D conversion is performed, and a desired combination is selected from the plurality of voltage compensation circuits based on the signal, and the voltage drop of the power system is compensated by the sum of the output voltages. In addition, the voltage compensation circuit selected by the binary signal enables the output voltage to include the one having the opposite polarity to the voltage polarity of the power system, and the capacitor in the voltage compensation circuit having the same polarity as that of the power system. Is discharged during operation, and a capacitor in the voltage compensation circuit having a reverse polarity is charged during operation (see, for example, Patent Document 1).
このような従来の電圧変動補償装置においては、コンデンサの電圧低下を抑制するため、所定の電圧補償回路の出力電圧を必要に応じて系統電圧と逆極性にすることで、その電圧補償回路内のコンデンサを充電させ、このように充電と放電を組み合わせて動作させていた。しかしながら、系統に例えば電流位相が遅れとなる負荷が接続されている場合等に、電圧と電流の極性が反転する場合があり、その場合には充電と放電との関係が逆になり、コンデンサ電圧が低下して充電する必要があるコンデンサに対して更に放電させてしまう。このため、補償不可に陥りやすいという問題点があった。 In such a conventional voltage fluctuation compensator, in order to suppress the voltage drop of the capacitor, the output voltage of a predetermined voltage compensation circuit is reversed to the system voltage as necessary, so that Capacitors were charged and thus operated by combining charging and discharging. However, the polarity of voltage and current may be reversed, for example, when a load with a delayed current phase is connected to the system, in which case the relationship between charging and discharging is reversed, and the capacitor voltage Lowers and discharges further to the capacitor that needs to be charged. For this reason, there is a problem that it is easy to fall out of compensation.
この発明は、上記のような問題点を解消するために成されたものであって、系統の電圧と電流とに位相遅れが存在する場合でも、電圧低下を抑制すべきコンデンサが、さらに放電することなく充電可能にすることで、信頼性の高い電圧補償を継続させることを目的とする。 The present invention has been made to solve the above problems, and even when a phase lag exists between the voltage and current of the system, the capacitor that should suppress the voltage drop further discharges. The purpose is to continue voltage compensation with high reliability by making charging possible.
この発明による電圧変動補償装置は、それぞれ異なる電圧のコンデンサを有して該コンデンサの電圧を交流に変換して出力する複数の電圧補償回路を電力系統に直列に接続し、該電力系統における電圧低下の監視、上記コンデンサの電圧低下、およびそれに基づく給電制御を行う制御部を備えて、上記電力系統の電圧低下時に、上記複数の電圧補償回路の中から出力電圧が互いに逆極性のものを含むことを可能として所望の組み合わせを選択し、その出力電圧の総和による補償電圧にて上記電力系統の電圧低下を補償して負荷に供給される電圧の変動を抑えると共に、上記補償電圧と逆極性の出力電圧を発生する電圧補償回路内のコンデンサに充電して該コンデンサの電圧低下を抑制する。そして、上記補償電圧の電圧極性と上記電圧補償回路を流れる系統電流の電流極性とが異極性になることを検出する異極性検出手段を備えて、該異極性が検出されると、充電により電圧低下を抑制すべき上記コンデンサを有する上記電圧補償回路の出力電圧を上記補償電圧と同極性となるように切り替える。また、上記電力系統の電圧低下時に、上記各電圧補償回路内のコンデンサの電圧を各ビット信号の基準値として、該電圧低下量を該基準値と照合することにより2進数の信号にA/D変換し、各ビット数値を上記コンデンサが放電される場合に1、充電される場合に−1とする2進数値に、上記2進数の信号を変換するために論理テーブルを予め設定し、上記2進数の信号と、上記コンデンサの検出電圧とに基づいて、上記論理テーブルから2進数値を選択して、該2進数値の各ビット数値に応じて上記電圧補償回路の組み合わせと各出力電圧の極性とを選択し、上記論理テーブルは、上記異極性検出手段により異極性が検出されると、上記論理テーブル内の2進数値の各ビット数値が1のとき上記コンデンサの充電、−1のとき放電となるように読み替えて用いる。 The voltage fluctuation compensation device according to the present invention comprises a plurality of voltage compensation circuits each having a capacitor having a different voltage and converting the voltage of the capacitor into an alternating current and outputting the same, and the voltage drop in the power system. Including a controller that performs monitoring of voltage drop, voltage drop of the capacitor, and power supply control based on the voltage drop, and when the voltage of the power system drops, the voltage compensation circuit includes ones whose output voltages are opposite in polarity. The desired combination is selected, and the voltage drop supplied to the load is compensated by the compensation voltage based on the sum of the output voltages to suppress the fluctuation of the voltage supplied to the load, and the output having the opposite polarity to the compensation voltage is provided. A capacitor in the voltage compensation circuit that generates a voltage is charged to suppress a voltage drop of the capacitor. And a polarity detecting means for detecting that the polarity of the compensation voltage is different from the polarity of the system current flowing through the voltage compensation circuit. When the polarity is detected, the voltage is charged by charging. The output voltage of the voltage compensation circuit having the capacitor whose suppression is to be suppressed is switched so as to have the same polarity as the compensation voltage . Further, when the voltage of the power system drops, the voltage of the capacitor in each voltage compensation circuit is used as a reference value for each bit signal, and the amount of voltage drop is checked against the reference value to obtain a binary signal. A logic table is set in advance to convert the binary signal to a binary value in which each bit value is 1 when the capacitor is discharged, and -1 when charged. Based on the binary signal and the detected voltage of the capacitor, a binary value is selected from the logic table, and the combination of the voltage compensation circuit and the polarity of each output voltage are selected according to each bit value of the binary value. When the different polarity is detected by the different polarity detecting means, the capacitor is charged when the bit value of the binary value in the logic table is 1, and discharged when it is -1. Become I used read as cormorants.
この発明による電圧変動補償装置では、系統電流の極性と補償電圧の極性との関係に拘わらず、コンデンサ電圧の低下を抑制でき、常に精度のよい補償が可能となる。また、全ての電圧補償回路のコンデンサの電荷を有効に利用でき、このため、長時間に渡って確実に電圧補償を継続可能となる。その結果、コンデンサの静電容量値を小さく設定でき、安価な装置が構成できる。 In the voltage fluctuation compensator according to the present invention, regardless of the relationship between the polarity of the system current and the polarity of the compensation voltage, it is possible to suppress a decrease in the capacitor voltage, and it is always possible to perform highly accurate compensation. In addition, the charges of the capacitors of all the voltage compensation circuits can be used effectively, so that the voltage compensation can be reliably continued for a long time. As a result, the capacitance value of the capacitor can be set small, and an inexpensive device can be configured.
実施の形態1.
以下、この発明の実施の形態1について説明する。図1はこの発明の実施の形態1による電圧変動補償装置100の概略構成図である。
図1に示すように、送電線1からの電力は、変圧器2により降圧されて、電圧変動補償装置100を介して需要家3(負荷)に接続され、電力が供給される。電圧変動補償装置100は、図に示すように、複数(この場合3個)の電圧補償ユニット15と制御回路16とで構成され、正負いずれかの極性で補償電圧を出力する電圧補償回路PN1、PN2、PN3が電力系統に直列に接続される。各電圧補償ユニット15には、ダイオードが逆並列に接続された4個のIGBT9sw11〜9sw14、9sw21〜9sw24、9sw31〜9sw34から成るフルブリッジインバータ、および充電コンデンサ10pn1〜10pn3で構成される各電圧補償回路PN(PN1、PN2、PN3)と、充電コンデンサ10(10pn1〜10pn3)を充電するための充電ダイオード11と充電用トランス14の2次巻線13とが備えられる。また、充電コンデンサ10の充電電圧V1〜V3は、IGBT9(9sw11〜9sw14、9sw21〜9sw24、9sw31〜9sw34)のオン/オフ制御により正負いずれかの極性で電力系統に接続される。
As shown in FIG. 1, the power from the
また、各電圧補償回路PNの出力端には、各電圧補償回路PNと並列に高速機械式の定常短絡スイッチ8が設けられる。なお、この定常短絡スイッチ8は、図では複数個設けたものを示したが、直列接続された複数の電圧補償回路PN全体と並列に1個のみ設けても良い。
また、フルブリッジインバータはIGBT9以外の自己消弧型半導体スイッチング素子で構成しても良い。
充電コンデンサ10は充電ダイオード11と充電用トランス14の2次巻線13によってそれぞれ異なる電圧が充電され、充電用トランス1次巻線12は、電力系統と接続される。各電圧補償回路PN1、PN2、PN3内の充電コンデンサ10に充電される電圧の比は概ね2のべき乗比に設定されている。つまり、以下の関係を満足させる。
V3=2×V2=2×2×V1
A high-speed mechanical steady short-circuit switch 8 is provided at the output terminal of each voltage compensation circuit PN in parallel with each voltage compensation circuit PN. Although a plurality of the steady short-circuit switches 8 are shown in the figure, only one of them may be provided in parallel with the whole of the plurality of voltage compensation circuits PN connected in series.
Further, the full bridge inverter may be formed of a self-extinguishing semiconductor switching element other than the
The charging capacitor 10 is charged with different voltages by the
V3 = 2 × V2 = 2 × 2 × V1
定常短絡スイッチ8および各IGBT9は制御回路16に接続される。この制御回路16の構成および動作について、図2に基づいて以下に説明する。
図2に示すように、系統電圧Vx、系統電流Ixは制御回路16に入力され、極性判定回路24にてそれぞれ極性が判定され、極性判定回路24は、電圧極性信号24aを出力すると共に、系統電圧極性と系統電流極性とが異極性であるとき異極性検出信号24bを出力する。また、系統電圧Vxは誤差増幅器21にも入力され、誤差増幅器21では、系統電圧Vxを正常時の系統電圧である設定電圧20と比較し、両者の差を増幅し、さらに絶対値変換を施して誤差電圧信号21aを出力する。
また、各電圧補償回路PN内の充電コンデンサ10は図示しない電圧検出器を備えて電圧をモニタしており、電圧検出値V1、V2、V3を制御回路16に入力する。
The steady short-circuit switch 8 and each
As shown in FIG. 2, the system voltage Vx and the system current Ix are input to the
Further, the charging capacitor 10 in each voltage compensation circuit PN includes a voltage detector (not shown) to monitor the voltage, and the voltage detection values V1, V2, and V3 are input to the
A/D変換器22では、誤差増幅器21からの誤差電圧信号21a、極性判定回路24からの異極性検出信号24b、各コンデンサの電圧検出値V1、V2、V3を入力として、3ビットのデジタル信号(D1〜D3)を出力する。この3ビットのデジタル信号(D1〜D3)は、各ビットの値を−1、+1の双方を可能とした2進数値で構成され、出力電圧を発生させる電圧補償回路PN1、PN2、PN3の組み合わせと、各出力電圧の極性とを選択する。
また、23は瞬低検出部で、入力された系統電圧Vxの瞬低を検出すると、信号z(=0)により定常短絡スイッチ8をオフする。
また、25は、各電圧補償回路PNのインバータの駆動信号を発生する駆動信号発生器で、極性判定回路24からの電圧極性信号24aと、デジタル信号D1〜D3とを入力として、各電圧補償回路PNのインバータの駆動信号g11〜g14、g21〜g24、g31〜g34を発生する。
In the A /
駆動信号発生器25からの駆動信号による各電圧補償回路の動作について以下に説明する。
例えば、図1で示す電圧補償回路PN1においては、最下位ビットD1=1のときに、系統電圧Vxの極性が正の場合、IGBT9sw11、9sw14をオンし、IGBT9sw12、9sw13をオフすることにより、充電電圧V1を正極性で出力する。また系統電圧の極性が負の場合、IGBT9sw12、9sw13をオンし、IGBT9sw11、9sw14をオフすることにより、充電電圧V1を負極性で出力する。
また、最下位ビットD1=−1のときに、系統電圧Vxの極性が正の場合、IGBT9sw12、9sw13をオンし、IGBT9sw11、9sw14をオフすることにより、充電電圧V1を負極性で出力する。また系統電圧の極性が負の場合、IGBT9sw11、9sw14をオンし、IGBT9sw12、9sw13をオフすることにより、充電電圧V1を正極性で出力する。またD1=0のとき、IGBT9sw11〜9sw14、のうち上アーム側9sw12、9sw14あるいは下アーム側9sw11、9sw13のどちらか一方をオン状態とし他方をオフ状態として出力端を短絡し、電圧補償回路PN1からの出力をほぼゼロとする。
The operation of each voltage compensation circuit according to the drive signal from the
For example, in the voltage compensation circuit PN1 shown in FIG. 1, when the least significant bit D1 = 1, when the polarity of the system voltage Vx is positive, the IGBTs 9sw11 and 9sw14 are turned on, and the IGBTs 9sw12 and 9sw13 are turned off. The voltage V1 is output with a positive polarity. Further, when the polarity of the system voltage is negative, the IGBTs 9sw12 and 9sw13 are turned on, and the IGBTs 9sw11 and 9sw14 are turned off, so that the charging voltage V1 is output with a negative polarity.
When the least significant bit D1 = −1 and the polarity of the system voltage Vx is positive, the IGBTs 9sw12 and 9sw13 are turned on and the IGBTs 9sw11 and 9sw14 are turned off to output the charging voltage V1 with a negative polarity. Further, when the polarity of the system voltage is negative, the IGBTs 9sw11 and 9sw14 are turned on and the IGBTs 9sw12 and 9sw13 are turned off, so that the charging voltage V1 is output with a positive polarity. When D1 = 0, one of the upper arm side 9sw12 and 9sw14 or the lower arm side 9sw11 and 9sw13 of the IGBTs 9sw11 to 9sw14 is turned on, the other is turned off, the output terminal is short-circuited, and the voltage compensation circuit PN1 The output of is almost zero.
通常時、定常短絡スイッチ8はオン状態で、電流は定常短絡スイッチ8を流れる。また電力系統の瞬低時には、発生されたデジタル信号D1〜D3によって選択された各電圧補償回路PN1、PN2、PN3において、補償電圧が出力される。
ところで、電力系統の電圧低下量が比較的小さい場合、充電電圧の小さな充電コンデンサ10を有する電圧補償回路(例えばPN1)ばかりが動作して、それらの充電コンデンサ10のみ電圧低下が発生して電荷が急速になくなる。このため補償電圧を出力する際、各充電コンデンサの電圧検出値V1〜V3から、充電電圧の比較的小さな充電コンデンサ10の電圧低下を検出して、充電電圧が比較的高い充電コンデンサ10の電荷を利用して、電圧低下した充電コンデンサ10を充電させる。
即ち、デジタル信号D1〜D3における、−1、+1の双方を可能とした2進数値である各ビット数値(D1、D2、D3)により、出力電圧を発生させる電圧補償回路PN1、PN2、PN3の組み合わせと、各出力電圧の極性とを選択し、充電と放電とを組み合わせて補償電圧を出力させる。これらの出力は系統にて組み合わされ系統電圧の電圧低下を補償すると共に、充電コンデンサ10への充電によりコンデンサ電圧の低下を抑制する。なお、電圧変動補償装置100全体から、゛000゛〜゛111゛の8階調の電圧出力を発生することができ、最大の補償電圧は、7×V1となる。
Normally, the steady short-circuit switch 8 is in an ON state, and current flows through the steady short-circuit switch 8. When the power system is instantaneously reduced, a compensation voltage is output from each of the voltage compensation circuits PN1, PN2, and PN3 selected by the generated digital signals D1 to D3.
By the way, when the voltage drop amount of the power system is relatively small, only the voltage compensation circuit (for example, PN1) having the charging capacitor 10 with a small charging voltage operates, and only the charging capacitor 10 has a voltage drop and the electric charge is generated. It disappears rapidly. For this reason, when outputting the compensation voltage, a voltage drop of the charging capacitor 10 having a relatively small charging voltage is detected from the voltage detection values V1 to V3 of each charging capacitor, and the charge of the charging capacitor 10 having a relatively high charging voltage is detected. Utilizing this, the charging capacitor 10 whose voltage has dropped is charged.
That is, the voltage compensation circuits PN1, PN2, and PN3 that generate output voltages based on the bit values (D1, D2, and D3) that are binary values that enable both −1 and +1 in the digital signals D1 to D3. The combination and the polarity of each output voltage are selected, and the compensation voltage is output by combining charging and discharging. These outputs are combined in the system to compensate for the voltage drop of the system voltage, and suppress the capacitor voltage drop by charging the charging capacitor 10. It should be noted that a voltage output of eight gradations “000” to “111” can be generated from the entire voltage
A/D変換器22の詳細を図3に示す。
図に示すように、A/D変換器22には、誤差増幅器21からの誤差電圧信号21aと各充電コンデンサ10の電圧検出値V1〜V3とを入力として、誤差電圧に応じた3ビットのデジタル信号(D1a〜D3a)に変換するA/Dコンバータ27、A/Dコンバータ27からのデジタル信号(D1a〜D3a)に基づいて電圧階調指令演算を行う演算回路61、極性判定回路24からの異極性検出信号24bと各充電コンデンサ10の電圧検出値V1〜V3とを入力として電圧増加信号V1Δ、V2Δを発生させる演算回路63、および、演算回路61、63からの信号によりデジタル信号D1〜D3を決定するための論理テーブル62を備える。
Details of the A /
As shown in the figure, the A /
図4は、A/Dコンバータ27の詳細を示す構成図である。図において、50(50-1、50-2、50-3)はコンパレータ、51-1、51-2は演算プロセッサなどを用いた演算回路である。
図4に示すように、まず、誤差増幅器21からの誤差電圧信号21aの誤差電圧V3inとV3の電圧をコンパレータ50-3にて比較し、V3in≧V3のとき1、V3in<V3のとき0としてD3aを形成する。次に、演算回路51-2において、D3aが1なら、V2in=V3in−V3とし、D3aが0のときはV2in=V3inとする。ここでV2inは、D3aの信号状態において補償電圧を出力した場合の、補償できていない電圧を表す。次に、V2inとV2とをコンパレータ50-2にて比較しD2aを出力する。次に先と同様に演算回路51-1にて、V1inを演算する。V1inは、D3aとD2aの信号状態において補償電圧を出力した場合の、補償が不足する電圧を表す。最後にV1inとV1とをコンパレータ50-1にて比較し、D1aを決定する。
FIG. 4 is a configuration diagram showing details of the A /
As shown in FIG. 4, first, the error voltage V3in and the voltage V3 of the
このように、A/Dコンバータ27を用いて、電力系統の電圧低下量を増幅した誤差増幅器21の出力をデジタル信号(D1a〜D3a)にA/D変換する際、各充電コンデンサ10の電圧を随時検出した電圧検出値V1〜V3と照合して2進数の信号(D1a〜D3a)の各ビット信号を決定する。
なお、系統電圧Vxと設定電圧20との差が、充電コンデンサ10pn1の検出電圧値V1と等しくなったとき、A/Dコンバータ27からの出力信号における最下位ビットD1aのみが1、即ち゛001゛となるよう、また、同様に゛010゛・・・゛111゛の場合も、充電コンデンサ10の検出電圧値V1〜V3の組み合わせと等しくなるように誤差増幅器21のゲインは予め調整しておく。
As described above, when the A /
When the difference between the system voltage Vx and the
図3に示すように、A/Dコンバータ27からのD1a、D2a、D3aによる電圧階調S値を演算回路61で演算し、論理テーブル62に入力する。演算回路61における電圧階調指令演算は、S=D3a×4+D2a×2+D1aである。電圧階調Sは1,2,3,4,5,6,7の7通り存在する。
電圧補償回路PNを選択して電圧階調指令を実現する電圧補償動作を行うため、図に示すような論理テーブル62を予め作成し、この論理テーブル62から、各ビット数値が−1、+1の双方を可能としたデジタル信号(D1、D2、D3)を選択する。なお、D1、D2、D3の各ビット数値により、それぞれ対応する電圧補償回路PN1、PN2、PN3が動作する。
As shown in FIG. 3, voltage gradation S values by D1a, D2a, and D3a from the A /
In order to perform the voltage compensation operation for realizing the voltage gradation command by selecting the voltage compensation circuit PN, a logic table 62 as shown in the figure is created in advance, and each bit value is -1, +1 from the logic table 62. A digital signal (D1, D2, D3) that enables both is selected. The corresponding voltage compensation circuits PN1, PN2, and PN3 operate according to the bit values of D1, D2, and D3, respectively.
なお、通常、論理テーブル62内の論理が+1は放電動作、−1は充電動作することを表す。ここで、通常とは、系統電流の極性と系統電圧の極性が同極性の場合を示し、異極性の場合については、後述する。例えば、図1で示すような電圧変動補償装置100において、系統電流の極性と系統電圧の極性が同極性の場合、電圧低下分に相当する補償電圧を出力する時、論理が+1の場合には充電コンデンサ10が放電、−1の場合には充電コンデンサ10が充電するよう電圧補償回路PNを選択して動作させる。即ち、系統電圧に対して出力電圧が同極性の電圧補償回路PNの動作は放電動作(+1)となり、出力電圧が逆極性の電圧補償回路PNの動作は充電動作(−1)となり、放電電圧から充電電圧を差し引いた電圧が、電圧変動補償装置100から補償電圧として出力される。
Normally, the logic in the logic table 62 is +1 for discharging operation and -1 for charging operation. Here, “normal” indicates a case where the polarity of the grid current and the polarity of the grid voltage are the same polarity, and the case where the polarity is different will be described later. For example, in the voltage
つまり、論理テーブル62からわかるように、電圧階調S値として1を出力する場合、3通りの2進信号を選択することができる。例えば、D1に相当する電圧補償回路PN1内の充電コンデンサ10を充電することも放電することもできる。電圧補償回路PN1の充電コンデンサ電圧10のみを増加したいときは、No.1−2を選定する。電圧補償回路PN1と電圧補償回路PN2との両方の充電コンデンサ10の電圧を増加したいときは、No.1−3を選定する。いずれの充電コンデンサ10の電圧も増加させる必要がない場合は、No.1−1を選定する。
ここで、どの電圧補償回路PNの充電コンデンサ10の電圧を増加させるかは、演算回路63からの電圧増加信号V1Δ、V2Δに基づいて決定する。即ち、V1Δが1のときは、D1の論理が−1であるものを選択して電圧補償回路PN1の充電コンデンサ電圧10の電圧を増加し、V2Δが1のときは、D2の論理が−1であるものを選択して電圧補償回路PN2の充電コンデンサ電圧10の電圧を増加する。
That is, as can be seen from the logic table 62, when outputting 1 as the voltage gradation S value, three binary signals can be selected. For example, the charging capacitor 10 in the voltage compensation circuit PN1 corresponding to D1 can be charged or discharged. When it is desired to increase only the charging capacitor voltage 10 of the voltage compensation circuit PN1, no. Select 1-2. When it is desired to increase the voltage of the charging capacitor 10 of both the voltage compensation circuit PN1 and the voltage compensation circuit PN2, No. 1 is used. 1-3 is selected. When it is not necessary to increase the voltage of any charging capacitor 10, no. 1-1 is selected.
Here, which voltage compensation circuit PN the voltage of the charging capacitor 10 is increased is determined based on the voltage increase signals V1Δ and V2Δ from the
このような電圧増加信号V1Δ、V2Δは、演算回路63において、以下のような演算にて出力される。演算回路63においては、系統電流の極性と系統電圧の極性が同極性、即ち異極性検出信号24bが入力されない通常状態では、モニタされている充電コンデンサ10の電圧V3を4で割った電圧より、V1の電圧が小さければ電圧増加信号V1Δを1と設定する。また、モニタされている電圧V3を2で割った電圧より、V2の電圧が小さければ電圧増加信号V2Δを1と設定する。つまり、V1Δが1の場合には、電圧補償回路PN1の充電コンデンサ10の電圧が、電圧補償回路PN3の充電コンデンサ10の電圧を基準とした場合の2進条件より低いことになり、電圧補償回路PN1の充電コンデンサ10の電圧を増加する必要がある。V2Δが1の場合も電圧補償回路PN2の充電コンデンサ10に対して同様の意味となる。
つまり、論理テーブル62を参照して、演算回路61からの電圧階調S値と、演算回路63からの電圧増加信号V1Δ、V2Δとに基づいて、デジタル信号(D1,D2,D3)を選定することで、系統電圧の電圧低下を補償すると共に、充電コンデンサ10のコンデンサ電圧の低下を抑制する。
Such voltage increase signals V1Δ and V2Δ are output by the
That is, referring to the logic table 62, the digital signals (D1, D2, D3) are selected based on the voltage gradation S value from the arithmetic circuit 61 and the voltage increase signals V1Δ and V2Δ from the
次に、系統電流の極性と系統電圧の極性が異極性の場合の制御について以下に説明する。系統電流の極性と系統電圧の極性が異極性の場合、系統電圧の電圧低下分に相当する補償電圧の出力は、電圧変動補償装置100全体としてはエネルギーを充電することになる。
極性判定回路24からは異極性検出信号24bが出力される。この異極性検出信号24bは、例えば正、負いずれかの電流極性と電圧極性を乗算した極性pIVの符号を判定し、該極性pIVが負の場合にアクティブとなるように出力させる。演算回路63では異極性検出信号24bが入力されると、図5に示すように、電圧増加信号V1ΔとV2Δの判定ロジックを逆転させて出力する。即ち、極性pIVが負の場合、モニタされている充電コンデンサ10の電圧V1が、電圧V3を4で割った電圧以上であれば電圧増加信号V1Δを1と設定する。また、モニタされている充電コンデンサ10の電圧V2が、電圧V3を2で割った電圧以上であれば電圧増加信号V2Δを1と設定する。
つまり、V1Δが1の場合には、電圧補償回路PN1の充電コンデンサ10の電圧が、電圧補償回路PN3の充電コンデンサ10の電圧を基準とした場合の2進条件より高いことになり、V2Δが1の場合も電圧補償回路PN2の充電コンデンサ10に対して同様の意味となる。
Next, control when the polarity of the system current and the polarity of the system voltage are different polarities will be described below. When the polarity of the system current and the polarity of the system voltage are different from each other, the output of the compensation voltage corresponding to the voltage drop of the system voltage charges the energy as the entire voltage
The
That is, when V1Δ is 1, the voltage of the charging capacitor 10 of the voltage compensation circuit PN1 is higher than the binary condition when the voltage of the charging capacitor 10 of the voltage compensation circuit PN3 is used as a reference, and V2Δ is 1 This also has the same meaning for the charging capacitor 10 of the voltage compensation circuit PN2.
演算回路63からこのように出力された電圧増加信号V1Δ、V2Δと、演算回路61からの電圧階調S値とに基づいて、論理テーブル62を参照して、デジタル信号(D1,D2,D3)を選定する。
ところで、系統電流の極性と系統電圧の極性が異極性の場合、系統電圧の電圧低下を補償する補償電圧の出力は、電圧変動補償装置100全体としてはエネルギーを充電することになるため、論理テーブル62内の論理が+1は系統電圧と同極性の出力電圧を発生して充電動作、−1は系統電圧と逆極性の出力電圧を発生して放電動作することを表す。そして、放電電圧から充電電圧を差し引いた電圧が、電圧変動補償装置100から補償電圧として出力される。
即ち、V1Δが1のときは、D1の論理が−1であるものを選択して電圧補償回路PN1の充電コンデンサ電圧10の電圧を放電し、V2Δが1のときは、D2の論理が−1であるものを選択して電圧補償回路PN2の充電コンデンサ電圧10の電圧を放電する。
Based on the voltage increase signals V1Δ and V2Δ output in this way from the
By the way, when the polarity of the system current and the polarity of the system voltage are different from each other, the output of the compensation voltage for compensating for the voltage drop of the system voltage charges the energy as the entire
That is, when V1Δ is 1, the logic of D1 is selected to be −1 to discharge the voltage of the charging capacitor voltage 10 of the voltage compensation circuit PN1, and when V2Δ is 1, the logic of D2 is −1. Is selected and the voltage of the charging capacitor voltage 10 of the voltage compensation circuit PN2 is discharged.
このように、演算回路63に異極性検出信号24bが入力されると、電圧低下により充電させる必要がある充電コンデンサ10に対し、判定ロジックが反転した電圧増加信号V1Δ、V2Δが0となるため、論理テーブル62において対応する論理が−1にはならない。即ち、対応する電圧補償回路PNが選択される場合は、論理が1となり、系統電圧と同極性の出力電圧を発生して充電動作となる。このため、系統の電圧と電流とに位相遅れが存在して、系統電流の極性と系統電圧の極性が異極性となる場合でも、電圧低下を抑制すべき充電コンデンサ10が、さらに放電することなく充電させることができ、系統電圧の電圧低下を補償すると共に、充電コンデンサ10のコンデンサ電圧の低下を抑制する。
As described above, when the different
このように、系統電流の極性と系統電圧の極性との関係に拘わらず、充電コンデンサ10のコンデンサ電圧の低下を抑制できる。また、各充電コンデンサ10の電圧が概ね2のべき乗倍の関係からずれないように、(D1、D2、D3)の信号を設定できるため、常に精度のよい補償が可能となる。また、補償電圧がいずれの電圧レベルの場合でも、一部の電圧補償回路PNの充電コンデンサ10の電荷のみを使用せず、全ての電圧補償回路PNの充電コンデンサ10の電荷を有効に利用できる。従って、低い補償電圧が長時間続く場合においても、長時間に渡って確実に電圧補償を継続可能となる。その結果、充電コンデンサ10の静電容量値を小さく設定でき、安価な装置が構成できる。 Thus, regardless of the relationship between the polarity of the system current and the polarity of the system voltage, a decrease in the capacitor voltage of the charging capacitor 10 can be suppressed. In addition, since the signals of (D1, D2, D3) can be set so that the voltage of each charging capacitor 10 does not deviate from the power-of-two relationship, it is always possible to perform highly accurate compensation. In addition, regardless of the voltage level of the compensation voltage, it is possible to effectively use the charge of the charge capacitors 10 of all the voltage compensation circuits PN without using only the charge of the charge capacitors 10 of some voltage compensation circuits PN. Therefore, even when a low compensation voltage continues for a long time, the voltage compensation can be reliably continued for a long time. As a result, the capacitance value of the charging capacitor 10 can be set small, and an inexpensive device can be configured.
なお、上記電圧変動補償装置100の動作は、系統電圧の1相のみについて説明したが、実際には図6に示すように、3相交流(a相、b相、c相)のそれぞれの相について、制御回路16を備えた電圧変動補償装置100を直列に接続して電圧変動を補償している。
The operation of the voltage
また、この実施の形態では、極性判定回路24で系統電圧の極性を判定させたが、これは電圧変動補償装置100全体の出力電圧である補償電圧の極性を検出するものである。この実施の形態のように、各相で独立に電圧補償を行っている場合では、補償電圧極性は系統電圧極性に一致するため、系統電圧極性を検出して用いることができる。複数相で連動して電圧補償を行う場合は、各相の系統電圧極性と補償電圧極性が必ずしも一致せず、このような場合は、極性判定回路24には補償電圧を入力して補償電圧極性を検出して用いる。
Further, in this embodiment, the
実施の形態2.
上記実施の形態1において、論理テーブル62からデジタル信号(D1〜D3)を選定して補償電圧の出力パターンを切り替えるには、電圧階調S値が変化した時、あるいは異極性検出信号24bによる異極性検出の有無が切り替わった時に行い、それ以外には行わない。この場合、異極性検出信号24bは、演算回路63だけでなく、論理テーブル62にも入力されるようにしておく。
このようにすることで、電圧増加信号V1ΔとV2Δの信号が切り替わるたびに、補償電圧の出力パターンが頻繁に切り替わるのが防止でき、電圧補償回路PNのIGBT9のスイッチング損失が低減でき、補償動作の信頼性が向上する。
In the first embodiment, the digital signal (D1 to D3) is selected from the logic table 62 and the output pattern of the compensation voltage is switched in order to change the voltage gradation S value or to detect the difference by the different
By doing so, it is possible to prevent the output pattern of the compensation voltage from being frequently switched every time the voltage increase signals V1Δ and V2Δ are switched, to reduce the switching loss of the
実施の形態3.
上記実施の形態2では、論理テーブル62からデジタル信号(D1〜D3)を選定して補償電圧の出力パターンを切り替えるには、電圧階調S値が変化した時、あるいは異極性検出手段による検出の有無が切り替わった時にのみ行うものとしたが、これらの場合に加えて、電圧階調S値が予め設定した所定の時間を超えて同じ値を継続したときにもデジタル信号(D1〜D3)を選定して補償電圧の出力パターンを切り替えるようにし、それ以外には行わない。上記所定の時間は、電圧補償回路PNのIGBT9のスイッチング損失が問題とならない程度の時間を設定しておく。
このようにすることで、電圧増加信号V1ΔとV2Δの信号が切り替わるたびに、補償電圧の出力パターンが頻繁に切り替わるのが防止でき、電圧補償回路PNのIGBT9のスイッチング損失が低減できると共に、各充電コンデンサ10の電圧を概ね2のべき乗倍の関係により近づけながら、(D1、D2、D3)の信号を設定できるため、補償動作の信頼性が向上する。
In the second embodiment, in order to select the digital signal (D1 to D3) from the logic table 62 and switch the output pattern of the compensation voltage, when the voltage gradation S value changes or the detection by the different polarity detection means is performed. Although it is performed only when the presence / absence is switched, in addition to these cases, the digital signal (D1 to D3) is also generated when the voltage gradation S value continues the same value over a predetermined time. Select and switch the output pattern of the compensation voltage. The predetermined time is set such that switching loss of the
By doing so, it is possible to prevent the output pattern of the compensation voltage from being frequently switched every time the voltage increase signals V1Δ and V2Δ are switched, and the switching loss of the
実施の形態4.
上記実施の形態1では、演算回路63での電圧増加信号V1Δ、V2Δの演算(判定ロジック)を、異極性検出信号24bにより、切り替えていた。この実施の形態4では、図7に示すように、異極性検出信号24bが演算回路63に入力されると、モニタされている充電コンデンサ10の各電圧V1、V2、V3にそれぞれ−1を乗じたものを新たにV1、V2、V3とする。これにより、系統電流の極性と系統電圧の極性が同極性、即ち異極性検出信号24bが入力されない通常状態で用いていた、電圧増加信号V1Δ、V2Δの演算方式を常に用いることができる。即ち、モニタされている充電コンデンサ10の電圧V3を4で割った電圧より、V1の電圧が小さければ電圧増加信号V1Δを1と設定する。また、モニタされている電圧V3を2で割った電圧より、V2の電圧が小さければ電圧増加信号V2Δを1と設定する。
これにより、電圧増加信号V1Δ、V2Δの判定ロジックを共通の1つのみとすることができ、制御を簡素化することができる。
In the first embodiment, the calculation (determination logic) of the voltage increase signals V1Δ and V2Δ in the
As a result, only one common determination logic can be used for the voltage increase signals V1Δ and V2Δ, and the control can be simplified.
実施の形態5.
上記実施の形態1では、演算回路63での電圧増加信号V1Δ、V2Δの判定ロジックを、異極性検出信号24bにより、切り替えていた。この実施の形態5では、異極性検出信号24bが演算回路63に入力されると、電圧増加信号V1ΔとV2Δは0に固定する。これにより、系統電流の極性と系統電圧の極性が異極性となる場合は、選択される電圧補償回路PNは全て充電コンデンサ10に充電させるように動作する。このため、電圧低下を抑制すべき充電コンデンサ10が、さらに放電することなく充電させることができ、系統電圧の電圧低下を補償すると共に、充電コンデンサ10のコンデンサ電圧の低下を抑制する。これにより、電圧と電流の極性が反転する時間が短い場合には、上記実施の形態1と同様の効果を奏すると共に、制御を簡素化することが出来る。
In the first embodiment, the determination logic of the voltage increase signals V1Δ and V2Δ in the
3 負荷(需要家)、10 充電コンデンサ、16 制御回路、
22 A/D変換器、23 瞬低検出部、24 極性判定回路、
24b 異極性検出信号、27 A/Dコンバータ、62 論理テーブル、
63 演算回路、100 電圧変動補償装置、D1〜D3 2進数値、
D1a〜D3a 2進数の信号、PN1〜PN3,PN 電圧補償回路、
V1,V2,V3 コンデンサ電圧検出値、Vx 系統電圧、Ix 系統電流。
3 load (customer), 10 charging capacitor, 16 control circuit,
22 A / D converter, 23 voltage drop detector, 24 polarity determination circuit,
24b Different polarity detection signal, 27 A / D converter, 62 logic table,
63 arithmetic circuit, 100 voltage fluctuation compensation device, D1-D3 binary value,
D1a to D3a binary signals, PN1 to PN3, PN voltage compensation circuit,
V1, V2, V3 Capacitor voltage detection value, Vx system voltage, Ix system current.
Claims (6)
上記補償電圧の電圧極性と上記電圧補償回路を流れる系統電流の電流極性とが異極性になることを検出する異極性検出手段を備えて、該異極性が検出されると、充電により電圧低下を抑制すべき上記コンデンサを有する上記電圧補償回路の出力電圧を上記補償電圧と同極性となるように切り替え、There is provided a different polarity detecting means for detecting that the voltage polarity of the compensation voltage and the current polarity of the system current flowing through the voltage compensation circuit are different from each other. The output voltage of the voltage compensation circuit having the capacitor to be suppressed is switched to have the same polarity as the compensation voltage,
上記電力系統の電圧低下時に、上記各電圧補償回路内のコンデンサの電圧を各ビット信号の基準値として、該電圧低下量を該基準値と照合することにより2進数の信号にA/D変換し、各ビット数値を上記コンデンサが放電される場合に1、充電される場合に−1とする2進数値に、上記2進数の信号を変換するために論理テーブルを予め設定し、上記2進数の信号と、上記コンデンサの検出電圧とに基づいて、上記論理テーブルから2進数値を選択して、該2進数値の各ビット数値に応じて上記電圧補償回路の組み合わせと各出力電圧の極性とを選択し、上記論理テーブルは、上記異極性検出手段により異極性が検出されると、上記論理テーブル内の2進数値の各ビット数値が1のとき上記コンデンサの充電、−1のとき放電となるように読み替えて用いることを特徴とする電圧変動補償装置。When the voltage of the power system drops, the voltage of the capacitor in each voltage compensation circuit is used as a reference value for each bit signal, and the amount of voltage drop is checked against the reference value to perform A / D conversion into a binary signal. In order to convert the binary signal into a binary value in which each bit value is 1 when the capacitor is discharged and -1 when the capacitor is charged, a logic table is set in advance. Based on the signal and the detected voltage of the capacitor, a binary value is selected from the logic table, and the combination of the voltage compensation circuit and the polarity of each output voltage are determined according to each bit value of the binary value. When the polarity is detected by the polarity detection means, the logic table is charged when the bit value of the binary value in the logic table is 1, and is discharged when it is -1. like Voltage fluctuation compensation device, which comprises using instead look.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287360A JP4113071B2 (en) | 2003-08-06 | 2003-08-06 | Voltage fluctuation compensation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287360A JP4113071B2 (en) | 2003-08-06 | 2003-08-06 | Voltage fluctuation compensation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005057913A JP2005057913A (en) | 2005-03-03 |
JP4113071B2 true JP4113071B2 (en) | 2008-07-02 |
Family
ID=34366357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287360A Expired - Fee Related JP4113071B2 (en) | 2003-08-06 | 2003-08-06 | Voltage fluctuation compensation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4113071B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101149051B1 (en) * | 2005-04-27 | 2012-05-25 | 에스케이하이닉스 주식회사 | Semiconductor device |
-
2003
- 2003-08-06 JP JP2003287360A patent/JP4113071B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005057913A (en) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE40528E1 (en) | Voltage fluctuation compensating apparatus | |
JP5706739B2 (en) | Power conversion system | |
JP5591188B2 (en) | Power converter | |
JP4329692B2 (en) | Power converter | |
KR20160053336A (en) | Device and method about controlling neutral point voltage of 3-level power conversion apparatus | |
WO2016163066A1 (en) | Power conversion device | |
JP2002335632A (en) | System linkage inverter | |
JP3872370B2 (en) | Voltage fluctuation compensation device | |
JP3911175B2 (en) | Voltage fluctuation compensation device | |
JP4113071B2 (en) | Voltage fluctuation compensation device | |
JP3259308B2 (en) | Inverter device and uninterruptible power supply using the same | |
WO2012098709A1 (en) | Power conversion apparatus | |
JP2010110120A (en) | Ac power supply system | |
JP3887007B2 (en) | Power output device | |
JP4010999B2 (en) | Voltage fluctuation compensation device | |
JP4005110B2 (en) | Power output device | |
JP4045218B2 (en) | Voltage fluctuation compensation device | |
KR101936564B1 (en) | Apparatus for controlling multilevel inverter | |
JP4121037B2 (en) | Voltage fluctuation compensation device | |
JP4113070B2 (en) | Voltage fluctuation compensation device | |
JP3903421B2 (en) | Voltage fluctuation compensation device | |
JP4048161B2 (en) | Voltage compensator | |
JP3886858B2 (en) | Voltage fluctuation compensation device | |
KR102524800B1 (en) | Moudlar multi-level converter and operating method for the same | |
JP4214078B2 (en) | Voltage fluctuation compensation device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |