JP4111499B2 - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP4111499B2 JP4111499B2 JP2002377279A JP2002377279A JP4111499B2 JP 4111499 B2 JP4111499 B2 JP 4111499B2 JP 2002377279 A JP2002377279 A JP 2002377279A JP 2002377279 A JP2002377279 A JP 2002377279A JP 4111499 B2 JP4111499 B2 JP 4111499B2
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- lead
- width
- lead frame
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造に用いられるリードフレームに係り、より詳細には多ピンのリードフレームに特に有効なリードフレームに関する。
【0002】
【従来の技術】
従来、半導体装置101Hは、要部断面図である図4に示すように、各半導体装置毎に形成されるリードフレーム101(図5参照)のダイパッド101p上に半導体素子102が搭載され、半導体素子102の電極とリードフレーム101のインナーリード101iとがボンディングワイヤ103を介して電気的に接続されており、該半導体素子102、ボンディングワイヤ103、インナーリード101i等が封止樹脂104によって樹脂封止され、樹脂封止体104Tが成形されている。
【0003】
各インナーリード101iは、それぞれ対応するアウターリード101oに連続して形成され、該アウターリード101oは半導体素子102の各電極を外部結線するために樹脂封止体104Tの外部に露出している。
【0004】
上述のリードフレーム101においては、図5に示すように、各半導体装置が搭載されるダイパッド101pが複数のサポートバー101sによって支持され中心に配置され、該ダイパッド101pに向って延伸し囲繞する態様で多数のインナーリード101iが配設されている。
【0005】
該インナーリード101iは、タイバー101tによってガイドレール101gに支持されており、それぞれの延在方向に配設されるアウターリード101oに連続している。
【0006】
リードフレーム101は、例えば複数のリードフレーム101が図5の左右方向へ一列の行列状に集合したリードフレーム体(図示せず)として、所定の形状の良導体の薄板材料、銅板等をエッチングするなどして製造している。
【0007】
このように、薄板材料をエッチングしてリードフレーム101を製造する場合、薄板材料の表裏面から均等にエッチングを行う方法が一般的であるが、近年、半導体装置の高集積化に伴ないリードフレームの小型化、多ピン化が要求されており、隣接するインナーリード間のピッチpが微小になっている。
【0008】
そのため、従来のエッチング方法では、隣接するインナーリード間ピッチpが微小になるに従い、インナーリード101iにおけるワイヤボンディング面101iw(図4参照)において、ワイヤボンディングに必要なインナーリード101iのリード幅rw0 (図5参照)を確保できないようになっている。
【0009】
そこで、近年においては、特にインナーリード間のピッチが0.16mm以下の微細なパターンを形成する場合には、図6に示すように、インナーリード101iのワイヤボンディング面101iwの幅rw0がその裏面101iu(図2参照)の幅ru0より幅広になるようにエッチングを行うことによりリード幅rw0を確保する方法が採用されている。(例えば、特許文献1参照。)。
【0010】
【特許文献1】
特開平8−227963号公報(第4−5頁、図1(A)〜(D))
【発明が解決しようとする課題】
ところで、従来の方法によると、ワイヤボンディング面101iwの幅rw0はある程度確保できるものの、ワイヤボンディング面101iwの幅rw0とその裏面101iuの幅ru0との比率は一般的に60%であり、表面側に比べ裏面側の幅が狭くなっている。
【0011】
従って、インナーリード101iの断面形状が表裏面側で非対称となっており、断面二次モーメントが裏面側で小さく曲げ剛性、ねじり剛性が脆弱となり、印加応力に対して強度的に不安定な形状となっている。
【0012】
そのため、実際にワイヤボンディングを行う場合に、インナーリード101iが、ワイヤボンディング時の衝撃力により曲げ、捩れを引き起こし転んでしまったり、超音波振動による横ブレや固有振動等を発生したりして、良好にワイヤボンディングが行えないという現象が生じ、ワイヤボンディング性に問題がある。
【0013】
上記問題を解決する手段として、前記特許文献1に開示されるように(段落番号0017、0018、図1(E)、(F)参照)、エッチング後にインナーリードの裏面をコイニングし、インナーリードの表裏面の幅を大きくする方法も採用されているが、十分な効果を挙げるに至っていない。
【0014】
本発明は上記実状に鑑み、ワイヤボンディング性が良好な安定した強度を有するインナーリードをもつリードフレームの提供を目的とする。
【0015】
上記目的を達成するべく、本発明の請求項1に関わるリードフレームは、半導体素子が搭載されるダイパッドと、該ダイパッドに向って延伸し前記半導体素子の電極と接続される複数のインナーリードとを備え、該インナーリードにおけるワイヤボンディング面の幅がワイヤボンディング裏面の幅より広い幅を有するリードフレームであって、前記インナーリードは、前記ワイヤボンディング面の幅より広い幅および該インナーリード全体厚より薄い厚さを有する補強部を前記ワイヤボンディング裏面側に具え、前記補強部は、前記各インナーリードに少なくとも2箇所形成され且つ、隣接するインナーリード間で互いに千鳥状に形成されることを特徴としている。
【0016】
本発明の請求項2に関わるリードフレームは、請求項1に記載のリードフレームにおいて、前記補強部は、潰し加工によって形成されることを特徴としている。
また本発明の請求項3に関わるリードフレームは、請求項1に記載のリードフレームにおいて、前記インナーリードは、前記ワイヤボンディング面の端部にワイヤボンディング領域を有することを特徴としている。
【0017】
【発明の実施の形態】
以下、実施例を示す図面に基づいて、本発明を詳細に説明する。
【0018】
本発明に関わる実施例のリードフレームは、インナーリード以外の構成および該リードフレームを用いて製造される半導体装置の構成は、従来技術に記載した内容と同様であるから説明を省略する。
【0019】
上面図の図1(a)、図1(b)に示すように、実施例のリードフレーム1におけるインナーリード1i、1i、…は、半導体素子(図示せず)が搭載されるダイパッド1pに向って延伸して形成され、ワイヤボンディング面1iwの幅rw1がワイヤボンディング裏面1iuの幅ru1よりも幅広な形状を有している。
【0020】
各インナーリード1iは、所定の箇所がワイヤボンディング面1iwの上方からパンチ(図示せず)により潰され、複数の補強部1i1が形成されている。
【0021】
上記補強部1i1は、ワイヤボンディング面1iw上方からのパンチによるインナーリード1iへの押圧により、インナーリード1iが塑性変形してワイヤボンディング面1iw側の肉がワイヤボンディング裏面1iu側へ移動し形成され、ワイヤボンディング裏面1iu側に位置してワイヤボンディング裏面1iuの幅ru1より広い幅rc1を有し、且つインナーリード1i全体厚rt1より薄い厚さrt2を有している。
【0022】
また、該補強部1i1は、各インナーリード1iの中間部に少なくとも2箇所以上形成され、且つ、インナーリード1iが多密度化されインナーリード1i間のピッチpが僅少になった場合にも、幅方向に広がる補強部1i1が隣接するインナーリード1iに接触する等の干渉が生じないように、隣接するインナーリード1i間において互いに千鳥状に形成されている。
【0023】
なお、補強部1i1は、隣接するインナーリード1i間において干渉することがなければ必ずしも千鳥状に形成しなくてもよい。
【0024】
次に、リードフレーム1における上記インナーリード1iの形成方法について説明する。
【0025】
母材である銅系、鉄系等の薄板材料を準備して前処理後、レジストを塗布し、所定のパターンに焼き付け、現像を行う。
【0026】
なお、この際、インナーリード1iのワイヤボンディング面1iw側がワイヤボンディング裏面1iu側よりも幅広になるように(おおよそ100:60程度)レジストを塗布してパターニングを行う。
【0027】
続いて、パターニングされた薄板材料をエッチングし、所定のリードパターンを形成する。
【0028】
続いて、塗布したレジストを剥離すると、図2に示すインナーリード形成部1i0、1i0、…が形作られている。
【0029】
続いて、各インナーリード形成部1i0、1i0、…の中間部に対して、矢印Aに示すようにワイヤボンディング面1iwの上方からパンチにより潰し加工を行う。
【0030】
ここで、図3(a)、上面図の図3(b)に示すように、潰し加工は各インナーリード形成部1i0に対して少なくとも2箇所以上行って、前述した如く、複数の補強部1i1を形成し、また、隣接するインナーリード形成部1i0間の接触等の干渉を防止するため、該補強部1i1は隣接するインナーリード形成部1i0間で互いに千鳥状に形成する。
【0031】
続いて、インナーリード形成部1i0の先端のワイヤボンディング面1iwの形状を明確にするための圧縮加工、すなわちコイニングを行う。
【0032】
その後、必要に応じてインナーリード形成部1i0のワイヤボンディング領域等にめっきを行ってめっき部1imを形成し、所望のインナーリード1i、1i、…を完成する。(図1参照)
なお、前記パターニング時、薄板材料にレジストを塗布することなく、シート状材料を圧着するラミネート法を用いてもよい。
【0033】
また、インナーリード1iにおけるワイヤボンディング面1iwの幅rw1とワイヤボンディング裏面1iuの幅ru1との寸法差を設ける方法として、パターンによってワイヤボンディング面1iwを幅広にする以外に、ワイヤボンディング裏面1iu側のエッチング液の圧力を大きくすること等により、ワイヤボンディング面1iwをワイヤボンディング裏面1iuより幅広になるようにしてもよい。
【0034】
また、本実施例においては、補強部1i1はパンチによるインナーリード1iの潰し加工により形成したが、エッチングを適宜、適用する等のその他の方法によって形成してもよい。
【0035】
上記構成によれば、ワイヤボンディング面の幅がワイヤボンディング裏面の幅より幅広に形成されたインナーリードは、断面二次モーメントがワイヤボンディング裏面側で小さく曲げ剛性、ねじり剛性が低下し強度的に弱いが、補強部1i1が複数形成されることによりワイヤボンディング裏面側の断面二次モーメントが増加し曲げ剛性、ねじり剛性が向上し、強度が安定化する。
【0036】
そのため、インナーリード1iの安定性が向上し、ワイヤボンディングに際してインナーリード1iの曲げ、ねじれ等による転びが防止され、また、超音波振動が発生しても振動が低減され横ブレを防止できる。
【0037】
また、補強部1i1を各インナーリード1iに少なくとも2箇所以上形成し、且つ、隣接するインナーリード1i間において互いに千鳥状に形成すれば、隣接するインナーリード間の接触等の干渉が防止され、ボンディング性の一層の向上が図られる。
【0038】
上述したことより、安定したワイヤボンディング作業が可能であり、不良率の低い高品質の製品が製造できる。
【0039】
なお、上述の実施例においては、樹脂封止体外にアウターリードが露出する半導体装置に使用されるリードフレームを例示したが、樹脂封止体の側面にリードを突出させることなく、樹脂封止体の底面に端子パッドが露出するタイプのSON(Small Outline Non-leaded package)、QFN(Quad Flat Non-leaded package)等のその他の半導体装置に使用されるリードフレームに、本発明に関わるリードフレームを有効に適用し得ることは言うまでもない。
【0040】
【発明の効果】
以上、詳述した如く、本発明の請求項1に関わるリードフレームによれば、インナーリードは、ワイヤボンディング裏面の幅より幅広であるとともにインナーリード全体厚より薄い厚さを有する補強部をワイヤボンディング裏面側に具えるので、安定した強度を有するインナーリードをもつリードフレーム得られる。
【0041】
本発明の請求項2に関わるリードフレームによれば、補強部は、各インナーリードにおいて隣接するインナーリード間で互いに千鳥状に複数形成されるので、隣接するインナーリード間で接触する等の干渉が防止できる。
【図面の簡単な説明】
【図1】 (a)および(b)は、本発明に関わる実施例のリードフレームのインナーリードを示す上面図および斜視図。
【図2】 (a)および(b)は、図1に示すインナーリードの製造過程におけるエッチング後の状態を示す斜視図および上面図。
【図3】 (a)および(b)は、図1に示すインナーリードの製造過程における潰し加工後の状態を示す斜視図および上面図。
【図4】半導体装置を示す概念的断面図。
【図5】図4に示す半導体装置を構成するリードフレームを示す上面図。
【図6】 (a)および(b)は、図5に示すリードフレームのインナーリードを示す斜視図および上面図。
【符号の説明】
1…リードフレーム、
1i…インナーリード、
1i1…補強部、
1iu…ワイヤボンディング裏面、
1iw…ワイヤボンディング面、
1p…ダイパッド、
rc1…補強部の幅、
rt1…インナーリード全体厚、
rt2…補強部の厚さ、
ru1…ワイヤボンディング裏面の幅、
rw1…ワイヤボンディング面の幅。
Claims (3)
- 半導体素子が搭載されるダイパッドと、該ダイパッドに向って延伸し前記半導体素子の電極と接続される複数のインナーリードとを備え、該インナーリードにおけるワイヤボンディング面の幅がワイヤボンディング裏面の幅より広い幅を有するリードフレームであって、
前記インナーリードは、前記ワイヤボンディング面の幅より広い幅および該インナーリード全体厚より薄い厚さを有する補強部を前記ワイヤボンディング裏面側に具え、
前記補強部は、前記各インナーリードに少なくとも2箇所形成され且つ、隣接するインナーリード間で互いに千鳥状に形成される
ことを特徴とするリードフレーム。 - 前記補強部は、潰し加工によって形成される
ことを特徴とする請求項1に記載のリードフレーム。 - 前記インナーリードは、前記ワイヤボンディング面の端部にワイヤボンディング領域を有する
ことを特徴とする請求項1に記載のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002377279A JP4111499B2 (ja) | 2002-12-26 | 2002-12-26 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002377279A JP4111499B2 (ja) | 2002-12-26 | 2002-12-26 | リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207615A JP2004207615A (ja) | 2004-07-22 |
JP4111499B2 true JP4111499B2 (ja) | 2008-07-02 |
Family
ID=32814493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002377279A Expired - Fee Related JP4111499B2 (ja) | 2002-12-26 | 2002-12-26 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4111499B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5798021B2 (ja) * | 2011-12-01 | 2015-10-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2002
- 2002-12-26 JP JP2002377279A patent/JP4111499B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004207615A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3018542B2 (ja) | リードフレーム及びその製造方法 | |
JP4111499B2 (ja) | リードフレーム | |
JPS58215061A (ja) | 半導体装置およびその製造方法 | |
JP3235606B2 (ja) | リードフレーム及びその製造方法、並びに半導体装置 | |
JPH03296254A (ja) | リードフレーム | |
JP2007305619A (ja) | リードフレーム連設体およびその製造方法 | |
JP5997964B2 (ja) | リードフレーム | |
JP7057727B2 (ja) | リードフレームおよび半導体装置 | |
JP2004031775A (ja) | リードフレーム及びその製造方法 | |
JPS5933982B2 (ja) | リ−ドフレ−ムの製造方法 | |
JP2700902B2 (ja) | リードフレームの製造方法 | |
US20230238311A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH0735402Y2 (ja) | リードフレーム切断装置 | |
JPS63308359A (ja) | リ−ドフレ−ムの製造方法 | |
JPS63308358A (ja) | リ−ドフレ−ム | |
JP3853235B2 (ja) | リードフレーム | |
JPH10209361A (ja) | 多連リードフレーム | |
JPH0821660B2 (ja) | リードフレームの製造方法 | |
JPS63250849A (ja) | ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム | |
JPH03136270A (ja) | リードフレーム | |
JPH03181161A (ja) | リードフレームの製造方法 | |
JPH03188655A (ja) | リードフレームの製造方法 | |
JPS58124256A (ja) | 半導体装置の製造方法 | |
CN114823595A (zh) | 导线架料片 | |
JPH03110858A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |