JP4111499B2 - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP4111499B2 JP4111499B2 JP2002377279A JP2002377279A JP4111499B2 JP 4111499 B2 JP4111499 B2 JP 4111499B2 JP 2002377279 A JP2002377279 A JP 2002377279A JP 2002377279 A JP2002377279 A JP 2002377279A JP 4111499 B2 JP4111499 B2 JP 4111499B2
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- lead
- width
- lead frame
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造に用いられるリードフレームに係り、より詳細には多ピンのリードフレームに特に有効なリードフレームに関する。
【０００２】
【従来の技術】
従来、半導体装置１０１Ｈは、要部断面図である図４に示すように、各半導体装置毎に形成されるリードフレーム１０１(図５参照)のダイパッド１０１ｐ上に半導体素子１０２が搭載され、半導体素子１０２の電極とリードフレーム１０１のインナーリード１０１ｉとがボンディングワイヤ１０３を介して電気的に接続されており、該半導体素子１０２、ボンディングワイヤ１０３、インナーリード１０１ｉ等が封止樹脂１０４によって樹脂封止され、樹脂封止体１０４Ｔが成形されている。
【０００３】
各インナーリード１０１ｉは、それぞれ対応するアウターリード１０１ｏに連続して形成され、該アウターリード１０１ｏは半導体素子１０２の各電極を外部結線するために樹脂封止体１０４Ｔの外部に露出している。
【０００４】
上述のリードフレーム１０１においては、図５に示すように、各半導体装置が搭載されるダイパッド１０１ｐが複数のサポートバー１０１ｓによって支持され中心に配置され、該ダイパッド１０１ｐに向って延伸し囲繞する態様で多数のインナーリード１０１ｉが配設されている。
【０００５】
該インナーリード１０１ｉは、タイバー１０１ｔによってガイドレール１０１ｇに支持されており、それぞれの延在方向に配設されるアウターリード１０１ｏに連続している。
【０００６】
リードフレーム１０１は、例えば複数のリードフレーム１０１が図５の左右方向へ一列の行列状に集合したリードフレーム体(図示せず)として、所定の形状の良導体の薄板材料、銅板等をエッチングするなどして製造している。
【０００７】
このように、薄板材料をエッチングしてリードフレーム１０１を製造する場合、薄板材料の表裏面から均等にエッチングを行う方法が一般的であるが、近年、半導体装置の高集積化に伴ないリードフレームの小型化、多ピン化が要求されており、隣接するインナーリード間のピッチｐが微小になっている。
【０００８】
そのため、従来のエッチング方法では、隣接するインナーリード間ピッチｐが微小になるに従い、インナーリード１０１ｉにおけるワイヤボンディング面１０１ｉw(図４参照)において、ワイヤボンディングに必要なインナーリード１０１ｉのリード幅ｒw0 (図５参照)を確保できないようになっている。
【０００９】
そこで、近年においては、特にインナーリード間のピッチが０．１６ｍｍ以下の微細なパターンを形成する場合には、図６に示すように、インナーリード１０１ｉのワイヤボンディング面１０１ｉwの幅ｒw0がその裏面１０１ｉu(図２参照)の幅ｒu0より幅広になるようにエッチングを行うことによりリード幅ｒw0を確保する方法が採用されている。(例えば、特許文献１参照。)。
【００１０】
【特許文献１】
特開平８−２２７９６３号公報(第４−５頁、図１(Ａ)〜(Ｄ))
【発明が解決しようとする課題】
ところで、従来の方法によると、ワイヤボンディング面１０１ｉwの幅ｒw0はある程度確保できるものの、ワイヤボンディング面１０１ｉwの幅ｒw0とその裏面１０１ｉuの幅ｒu0との比率は一般的に６０％であり、表面側に比べ裏面側の幅が狭くなっている。
【００１１】
従って、インナーリード１０１ｉの断面形状が表裏面側で非対称となっており、断面二次モーメントが裏面側で小さく曲げ剛性、ねじり剛性が脆弱となり、印加応力に対して強度的に不安定な形状となっている。
【００１２】
そのため、実際にワイヤボンディングを行う場合に、インナーリード１０１ｉが、ワイヤボンディング時の衝撃力により曲げ、捩れを引き起こし転んでしまったり、超音波振動による横ブレや固有振動等を発生したりして、良好にワイヤボンディングが行えないという現象が生じ、ワイヤボンディング性に問題がある。
【００１３】
上記問題を解決する手段として、前記特許文献１に開示されるように(段落番号００１７、００１８、図１(Ｅ)、(Ｆ)参照)、エッチング後にインナーリードの裏面をコイニングし、インナーリードの表裏面の幅を大きくする方法も採用されているが、十分な効果を挙げるに至っていない。
【００１４】
本発明は上記実状に鑑み、ワイヤボンディング性が良好な安定した強度を有するインナーリードをもつリードフレームの提供を目的とする。
【００１５】
上記目的を達成するべく、本発明の請求項１に関わるリードフレームは、半導体素子が搭載されるダイパッドと、該ダイパッドに向って延伸し前記半導体素子の電極と接続される複数のインナーリードとを備え、該インナーリードにおけるワイヤボンディング面の幅がワイヤボンディング裏面の幅より広い幅を有するリードフレームであって、前記インナーリードは、前記ワイヤボンディング面の幅より広い幅および該インナーリード全体厚より薄い厚さを有する補強部を前記ワイヤボンディング裏面側に具え、前記補強部は、前記各インナーリードに少なくとも２箇所形成され且つ、隣接するインナーリード間で互いに千鳥状に形成されることを特徴としている。
【００１６】
本発明の請求項２に関わるリードフレームは、請求項１に記載のリードフレームにおいて、前記補強部は、潰し加工によって形成されることを特徴としている。
また本発明の請求項３に関わるリードフレームは、請求項１に記載のリードフレームにおいて、前記インナーリードは、前記ワイヤボンディング面の端部にワイヤボンディング領域を有することを特徴としている。
【００１７】
【発明の実施の形態】
以下、実施例を示す図面に基づいて、本発明を詳細に説明する。
【００１８】
本発明に関わる実施例のリードフレームは、インナーリード以外の構成および該リードフレームを用いて製造される半導体装置の構成は、従来技術に記載した内容と同様であるから説明を省略する。
【００１９】
上面図の図１(ａ)、図１(ｂ)に示すように、実施例のリードフレーム１におけるインナーリード１ｉ、１ｉ、…は、半導体素子(図示せず)が搭載されるダイパッド１ｐに向って延伸して形成され、ワイヤボンディング面１ｉwの幅ｒw1がワイヤボンディング裏面１ｉuの幅ｒu1よりも幅広な形状を有している。
【００２０】
各インナーリード１ｉは、所定の箇所がワイヤボンディング面１ｉwの上方からパンチ(図示せず)により潰され、複数の補強部１ｉ1が形成されている。
【００２１】
上記補強部１ｉ1は、ワイヤボンディング面１ｉw上方からのパンチによるインナーリード１ｉへの押圧により、インナーリード１ｉが塑性変形してワイヤボンディング面１ｉw側の肉がワイヤボンディング裏面１ｉu側へ移動し形成され、ワイヤボンディング裏面１ｉu側に位置してワイヤボンディング裏面１ｉuの幅ｒu1より広い幅ｒc1を有し、且つインナーリード１ｉ全体厚ｒt1より薄い厚さｒt2を有している。
【００２２】
また、該補強部１ｉ1は、各インナーリード１ｉの中間部に少なくとも２箇所以上形成され、且つ、インナーリード１ｉが多密度化されインナーリード１ｉ間のピッチｐが僅少になった場合にも、幅方向に広がる補強部１ｉ1が隣接するインナーリード１ｉに接触する等の干渉が生じないように、隣接するインナーリード１ｉ間において互いに千鳥状に形成されている。
【００２３】
なお、補強部１ｉ1は、隣接するインナーリード１ｉ間において干渉することがなければ必ずしも千鳥状に形成しなくてもよい。
【００２４】
次に、リードフレーム１における上記インナーリード１ｉの形成方法について説明する。
【００２５】
母材である銅系、鉄系等の薄板材料を準備して前処理後、レジストを塗布し、所定のパターンに焼き付け、現像を行う。
【００２６】
なお、この際、インナーリード１ｉのワイヤボンディング面１ｉw側がワイヤボンディング裏面１ｉu側よりも幅広になるように(おおよそ１００：６０程度)レジストを塗布してパターニングを行う。
【００２７】
続いて、パターニングされた薄板材料をエッチングし、所定のリードパターンを形成する。
【００２８】
続いて、塗布したレジストを剥離すると、図２に示すインナーリード形成部１ｉ0、１ｉ0、…が形作られている。
【００２９】
続いて、各インナーリード形成部１ｉ0、１ｉ0、…の中間部に対して、矢印Ａに示すようにワイヤボンディング面１ｉwの上方からパンチにより潰し加工を行う。
【００３０】
ここで、図３(ａ)、上面図の図３(ｂ)に示すように、潰し加工は各インナーリード形成部１ｉ0に対して少なくとも２箇所以上行って、前述した如く、複数の補強部１ｉ1を形成し、また、隣接するインナーリード形成部１ｉ0間の接触等の干渉を防止するため、該補強部１ｉ1は隣接するインナーリード形成部１ｉ0間で互いに千鳥状に形成する。
【００３１】
続いて、インナーリード形成部１ｉ0の先端のワイヤボンディング面１ｉwの形状を明確にするための圧縮加工、すなわちコイニングを行う。
【００３２】
その後、必要に応じてインナーリード形成部１ｉ0のワイヤボンディング領域等にめっきを行ってめっき部１ｉmを形成し、所望のインナーリード１ｉ、１ｉ、…を完成する。(図１参照)
なお、前記パターニング時、薄板材料にレジストを塗布することなく、シート状材料を圧着するラミネート法を用いてもよい。
【００３３】
また、インナーリード１ｉにおけるワイヤボンディング面１ｉwの幅ｒw1とワイヤボンディング裏面１ｉuの幅ｒu1との寸法差を設ける方法として、パターンによってワイヤボンディング面１ｉwを幅広にする以外に、ワイヤボンディング裏面１ｉu側のエッチング液の圧力を大きくすること等により、ワイヤボンディング面１ｉwをワイヤボンディング裏面１ｉuより幅広になるようにしてもよい。
【００３４】
また、本実施例においては、補強部１ｉ1はパンチによるインナーリード１ｉの潰し加工により形成したが、エッチングを適宜、適用する等のその他の方法によって形成してもよい。
【００３５】
上記構成によれば、ワイヤボンディング面の幅がワイヤボンディング裏面の幅より幅広に形成されたインナーリードは、断面二次モーメントがワイヤボンディング裏面側で小さく曲げ剛性、ねじり剛性が低下し強度的に弱いが、補強部１ｉ1が複数形成されることによりワイヤボンディング裏面側の断面二次モーメントが増加し曲げ剛性、ねじり剛性が向上し、強度が安定化する。
【００３６】
そのため、インナーリード１ｉの安定性が向上し、ワイヤボンディングに際してインナーリード１ｉの曲げ、ねじれ等による転びが防止され、また、超音波振動が発生しても振動が低減され横ブレを防止できる。
【００３７】
また、補強部１ｉ1を各インナーリード１ｉに少なくとも２箇所以上形成し、且つ、隣接するインナーリード１ｉ間において互いに千鳥状に形成すれば、隣接するインナーリード間の接触等の干渉が防止され、ボンディング性の一層の向上が図られる。
【００３８】
上述したことより、安定したワイヤボンディング作業が可能であり、不良率の低い高品質の製品が製造できる。
【００３９】
なお、上述の実施例においては、樹脂封止体外にアウターリードが露出する半導体装置に使用されるリードフレームを例示したが、樹脂封止体の側面にリードを突出させることなく、樹脂封止体の底面に端子パッドが露出するタイプのＳＯＮ(Small Outline Non-leaded package)、ＱＦＮ(Quad Flat Non-leaded package)等のその他の半導体装置に使用されるリードフレームに、本発明に関わるリードフレームを有効に適用し得ることは言うまでもない。
【００４０】
【発明の効果】
以上、詳述した如く、本発明の請求項１に関わるリードフレームによれば、インナーリードは、ワイヤボンディング裏面の幅より幅広であるとともにインナーリード全体厚より薄い厚さを有する補強部をワイヤボンディング裏面側に具えるので、安定した強度を有するインナーリードをもつリードフレーム得られる。
【００４１】
本発明の請求項２に関わるリードフレームによれば、補強部は、各インナーリードにおいて隣接するインナーリード間で互いに千鳥状に複数形成されるので、隣接するインナーリード間で接触する等の干渉が防止できる。
【図面の簡単な説明】
【図１】 (ａ)および(ｂ)は、本発明に関わる実施例のリードフレームのインナーリードを示す上面図および斜視図。
【図２】 (ａ)および(ｂ)は、図１に示すインナーリードの製造過程におけるエッチング後の状態を示す斜視図および上面図。
【図３】 (ａ)および(ｂ)は、図１に示すインナーリードの製造過程における潰し加工後の状態を示す斜視図および上面図。
【図４】半導体装置を示す概念的断面図。
【図５】図４に示す半導体装置を構成するリードフレームを示す上面図。
【図６】 (ａ)および(ｂ)は、図５に示すリードフレームのインナーリードを示す斜視図および上面図。
【符号の説明】
１…リードフレーム、
１ｉ…インナーリード、
１ｉ1…補強部、
１ｉu…ワイヤボンディング裏面、
１ｉw…ワイヤボンディング面、
１ｐ…ダイパッド、
ｒc1…補強部の幅、
ｒt1…インナーリード全体厚、
ｒt2…補強部の厚さ、
ｒu1…ワイヤボンディング裏面の幅、
ｒw1…ワイヤボンディング面の幅。
【発明の属する技術分野】
本発明は、半導体装置の製造に用いられるリードフレームに係り、より詳細には多ピンのリードフレームに特に有効なリードフレームに関する。
【０００２】
【従来の技術】
従来、半導体装置１０１Ｈは、要部断面図である図４に示すように、各半導体装置毎に形成されるリードフレーム１０１(図５参照)のダイパッド１０１ｐ上に半導体素子１０２が搭載され、半導体素子１０２の電極とリードフレーム１０１のインナーリード１０１ｉとがボンディングワイヤ１０３を介して電気的に接続されており、該半導体素子１０２、ボンディングワイヤ１０３、インナーリード１０１ｉ等が封止樹脂１０４によって樹脂封止され、樹脂封止体１０４Ｔが成形されている。
【０００３】
各インナーリード１０１ｉは、それぞれ対応するアウターリード１０１ｏに連続して形成され、該アウターリード１０１ｏは半導体素子１０２の各電極を外部結線するために樹脂封止体１０４Ｔの外部に露出している。
【０００４】
上述のリードフレーム１０１においては、図５に示すように、各半導体装置が搭載されるダイパッド１０１ｐが複数のサポートバー１０１ｓによって支持され中心に配置され、該ダイパッド１０１ｐに向って延伸し囲繞する態様で多数のインナーリード１０１ｉが配設されている。
【０００５】
該インナーリード１０１ｉは、タイバー１０１ｔによってガイドレール１０１ｇに支持されており、それぞれの延在方向に配設されるアウターリード１０１ｏに連続している。
【０００６】
リードフレーム１０１は、例えば複数のリードフレーム１０１が図５の左右方向へ一列の行列状に集合したリードフレーム体(図示せず)として、所定の形状の良導体の薄板材料、銅板等をエッチングするなどして製造している。
【０００７】
このように、薄板材料をエッチングしてリードフレーム１０１を製造する場合、薄板材料の表裏面から均等にエッチングを行う方法が一般的であるが、近年、半導体装置の高集積化に伴ないリードフレームの小型化、多ピン化が要求されており、隣接するインナーリード間のピッチｐが微小になっている。
【０００８】
そのため、従来のエッチング方法では、隣接するインナーリード間ピッチｐが微小になるに従い、インナーリード１０１ｉにおけるワイヤボンディング面１０１ｉw(図４参照)において、ワイヤボンディングに必要なインナーリード１０１ｉのリード幅ｒw0 (図５参照)を確保できないようになっている。
【０００９】
そこで、近年においては、特にインナーリード間のピッチが０．１６ｍｍ以下の微細なパターンを形成する場合には、図６に示すように、インナーリード１０１ｉのワイヤボンディング面１０１ｉwの幅ｒw0がその裏面１０１ｉu(図２参照)の幅ｒu0より幅広になるようにエッチングを行うことによりリード幅ｒw0を確保する方法が採用されている。(例えば、特許文献１参照。)。
【００１０】
【特許文献１】
特開平８−２２７９６３号公報(第４−５頁、図１(Ａ)〜(Ｄ))
【発明が解決しようとする課題】
ところで、従来の方法によると、ワイヤボンディング面１０１ｉwの幅ｒw0はある程度確保できるものの、ワイヤボンディング面１０１ｉwの幅ｒw0とその裏面１０１ｉuの幅ｒu0との比率は一般的に６０％であり、表面側に比べ裏面側の幅が狭くなっている。
【００１１】
従って、インナーリード１０１ｉの断面形状が表裏面側で非対称となっており、断面二次モーメントが裏面側で小さく曲げ剛性、ねじり剛性が脆弱となり、印加応力に対して強度的に不安定な形状となっている。
【００１２】
そのため、実際にワイヤボンディングを行う場合に、インナーリード１０１ｉが、ワイヤボンディング時の衝撃力により曲げ、捩れを引き起こし転んでしまったり、超音波振動による横ブレや固有振動等を発生したりして、良好にワイヤボンディングが行えないという現象が生じ、ワイヤボンディング性に問題がある。
【００１３】
上記問題を解決する手段として、前記特許文献１に開示されるように(段落番号００１７、００１８、図１(Ｅ)、(Ｆ)参照)、エッチング後にインナーリードの裏面をコイニングし、インナーリードの表裏面の幅を大きくする方法も採用されているが、十分な効果を挙げるに至っていない。
【００１４】
本発明は上記実状に鑑み、ワイヤボンディング性が良好な安定した強度を有するインナーリードをもつリードフレームの提供を目的とする。
【００１５】
上記目的を達成するべく、本発明の請求項１に関わるリードフレームは、半導体素子が搭載されるダイパッドと、該ダイパッドに向って延伸し前記半導体素子の電極と接続される複数のインナーリードとを備え、該インナーリードにおけるワイヤボンディング面の幅がワイヤボンディング裏面の幅より広い幅を有するリードフレームであって、前記インナーリードは、前記ワイヤボンディング面の幅より広い幅および該インナーリード全体厚より薄い厚さを有する補強部を前記ワイヤボンディング裏面側に具え、前記補強部は、前記各インナーリードに少なくとも２箇所形成され且つ、隣接するインナーリード間で互いに千鳥状に形成されることを特徴としている。
【００１６】
本発明の請求項２に関わるリードフレームは、請求項１に記載のリードフレームにおいて、前記補強部は、潰し加工によって形成されることを特徴としている。
また本発明の請求項３に関わるリードフレームは、請求項１に記載のリードフレームにおいて、前記インナーリードは、前記ワイヤボンディング面の端部にワイヤボンディング領域を有することを特徴としている。
【００１７】
【発明の実施の形態】
以下、実施例を示す図面に基づいて、本発明を詳細に説明する。
【００１８】
本発明に関わる実施例のリードフレームは、インナーリード以外の構成および該リードフレームを用いて製造される半導体装置の構成は、従来技術に記載した内容と同様であるから説明を省略する。
【００１９】
上面図の図１(ａ)、図１(ｂ)に示すように、実施例のリードフレーム１におけるインナーリード１ｉ、１ｉ、…は、半導体素子(図示せず)が搭載されるダイパッド１ｐに向って延伸して形成され、ワイヤボンディング面１ｉwの幅ｒw1がワイヤボンディング裏面１ｉuの幅ｒu1よりも幅広な形状を有している。
【００２０】
各インナーリード１ｉは、所定の箇所がワイヤボンディング面１ｉwの上方からパンチ(図示せず)により潰され、複数の補強部１ｉ1が形成されている。
【００２１】
上記補強部１ｉ1は、ワイヤボンディング面１ｉw上方からのパンチによるインナーリード１ｉへの押圧により、インナーリード１ｉが塑性変形してワイヤボンディング面１ｉw側の肉がワイヤボンディング裏面１ｉu側へ移動し形成され、ワイヤボンディング裏面１ｉu側に位置してワイヤボンディング裏面１ｉuの幅ｒu1より広い幅ｒc1を有し、且つインナーリード１ｉ全体厚ｒt1より薄い厚さｒt2を有している。
【００２２】
また、該補強部１ｉ1は、各インナーリード１ｉの中間部に少なくとも２箇所以上形成され、且つ、インナーリード１ｉが多密度化されインナーリード１ｉ間のピッチｐが僅少になった場合にも、幅方向に広がる補強部１ｉ1が隣接するインナーリード１ｉに接触する等の干渉が生じないように、隣接するインナーリード１ｉ間において互いに千鳥状に形成されている。
【００２３】
なお、補強部１ｉ1は、隣接するインナーリード１ｉ間において干渉することがなければ必ずしも千鳥状に形成しなくてもよい。
【００２４】
次に、リードフレーム１における上記インナーリード１ｉの形成方法について説明する。
【００２５】
母材である銅系、鉄系等の薄板材料を準備して前処理後、レジストを塗布し、所定のパターンに焼き付け、現像を行う。
【００２６】
なお、この際、インナーリード１ｉのワイヤボンディング面１ｉw側がワイヤボンディング裏面１ｉu側よりも幅広になるように(おおよそ１００：６０程度)レジストを塗布してパターニングを行う。
【００２７】
続いて、パターニングされた薄板材料をエッチングし、所定のリードパターンを形成する。
【００２８】
続いて、塗布したレジストを剥離すると、図２に示すインナーリード形成部１ｉ0、１ｉ0、…が形作られている。
【００２９】
続いて、各インナーリード形成部１ｉ0、１ｉ0、…の中間部に対して、矢印Ａに示すようにワイヤボンディング面１ｉwの上方からパンチにより潰し加工を行う。
【００３０】
ここで、図３(ａ)、上面図の図３(ｂ)に示すように、潰し加工は各インナーリード形成部１ｉ0に対して少なくとも２箇所以上行って、前述した如く、複数の補強部１ｉ1を形成し、また、隣接するインナーリード形成部１ｉ0間の接触等の干渉を防止するため、該補強部１ｉ1は隣接するインナーリード形成部１ｉ0間で互いに千鳥状に形成する。
【００３１】
続いて、インナーリード形成部１ｉ0の先端のワイヤボンディング面１ｉwの形状を明確にするための圧縮加工、すなわちコイニングを行う。
【００３２】
その後、必要に応じてインナーリード形成部１ｉ0のワイヤボンディング領域等にめっきを行ってめっき部１ｉmを形成し、所望のインナーリード１ｉ、１ｉ、…を完成する。(図１参照)
なお、前記パターニング時、薄板材料にレジストを塗布することなく、シート状材料を圧着するラミネート法を用いてもよい。
【００３３】
また、インナーリード１ｉにおけるワイヤボンディング面１ｉwの幅ｒw1とワイヤボンディング裏面１ｉuの幅ｒu1との寸法差を設ける方法として、パターンによってワイヤボンディング面１ｉwを幅広にする以外に、ワイヤボンディング裏面１ｉu側のエッチング液の圧力を大きくすること等により、ワイヤボンディング面１ｉwをワイヤボンディング裏面１ｉuより幅広になるようにしてもよい。
【００３４】
また、本実施例においては、補強部１ｉ1はパンチによるインナーリード１ｉの潰し加工により形成したが、エッチングを適宜、適用する等のその他の方法によって形成してもよい。
【００３５】
上記構成によれば、ワイヤボンディング面の幅がワイヤボンディング裏面の幅より幅広に形成されたインナーリードは、断面二次モーメントがワイヤボンディング裏面側で小さく曲げ剛性、ねじり剛性が低下し強度的に弱いが、補強部１ｉ1が複数形成されることによりワイヤボンディング裏面側の断面二次モーメントが増加し曲げ剛性、ねじり剛性が向上し、強度が安定化する。
【００３６】
そのため、インナーリード１ｉの安定性が向上し、ワイヤボンディングに際してインナーリード１ｉの曲げ、ねじれ等による転びが防止され、また、超音波振動が発生しても振動が低減され横ブレを防止できる。
【００３７】
また、補強部１ｉ1を各インナーリード１ｉに少なくとも２箇所以上形成し、且つ、隣接するインナーリード１ｉ間において互いに千鳥状に形成すれば、隣接するインナーリード間の接触等の干渉が防止され、ボンディング性の一層の向上が図られる。
【００３８】
上述したことより、安定したワイヤボンディング作業が可能であり、不良率の低い高品質の製品が製造できる。
【００３９】
なお、上述の実施例においては、樹脂封止体外にアウターリードが露出する半導体装置に使用されるリードフレームを例示したが、樹脂封止体の側面にリードを突出させることなく、樹脂封止体の底面に端子パッドが露出するタイプのＳＯＮ(Small Outline Non-leaded package)、ＱＦＮ(Quad Flat Non-leaded package)等のその他の半導体装置に使用されるリードフレームに、本発明に関わるリードフレームを有効に適用し得ることは言うまでもない。
【００４０】
【発明の効果】
以上、詳述した如く、本発明の請求項１に関わるリードフレームによれば、インナーリードは、ワイヤボンディング裏面の幅より幅広であるとともにインナーリード全体厚より薄い厚さを有する補強部をワイヤボンディング裏面側に具えるので、安定した強度を有するインナーリードをもつリードフレーム得られる。
【００４１】
本発明の請求項２に関わるリードフレームによれば、補強部は、各インナーリードにおいて隣接するインナーリード間で互いに千鳥状に複数形成されるので、隣接するインナーリード間で接触する等の干渉が防止できる。
【図面の簡単な説明】
【図１】 (ａ)および(ｂ)は、本発明に関わる実施例のリードフレームのインナーリードを示す上面図および斜視図。
【図２】 (ａ)および(ｂ)は、図１に示すインナーリードの製造過程におけるエッチング後の状態を示す斜視図および上面図。
【図３】 (ａ)および(ｂ)は、図１に示すインナーリードの製造過程における潰し加工後の状態を示す斜視図および上面図。
【図４】半導体装置を示す概念的断面図。
【図５】図４に示す半導体装置を構成するリードフレームを示す上面図。
【図６】 (ａ)および(ｂ)は、図５に示すリードフレームのインナーリードを示す斜視図および上面図。
【符号の説明】
１…リードフレーム、
１ｉ…インナーリード、
１ｉ1…補強部、
１ｉu…ワイヤボンディング裏面、
１ｉw…ワイヤボンディング面、
１ｐ…ダイパッド、
ｒc1…補強部の幅、
ｒt1…インナーリード全体厚、
ｒt2…補強部の厚さ、
ｒu1…ワイヤボンディング裏面の幅、
ｒw1…ワイヤボンディング面の幅。
Claims (3)
- 半導体素子が搭載されるダイパッドと、該ダイパッドに向って延伸し前記半導体素子の電極と接続される複数のインナーリードとを備え、該インナーリードにおけるワイヤボンディング面の幅がワイヤボンディング裏面の幅より広い幅を有するリードフレームであって、
前記インナーリードは、前記ワイヤボンディング面の幅より広い幅および該インナーリード全体厚より薄い厚さを有する補強部を前記ワイヤボンディング裏面側に具え、
前記補強部は、前記各インナーリードに少なくとも２箇所形成され且つ、隣接するインナーリード間で互いに千鳥状に形成される
ことを特徴とするリードフレーム。 - 前記補強部は、潰し加工によって形成される
ことを特徴とする請求項１に記載のリードフレーム。 - 前記インナーリードは、前記ワイヤボンディング面の端部にワイヤボンディング領域を有する
ことを特徴とする請求項１に記載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377279A JP4111499B2 (ja) | 2002-12-26 | 2002-12-26 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377279A JP4111499B2 (ja) | 2002-12-26 | 2002-12-26 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207615A JP2004207615A (ja) | 2004-07-22 |
| JP4111499B2 true JP4111499B2 (ja) | 2008-07-02 |
Family
ID=32814493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377279A Expired - Fee Related JP4111499B2 (ja) | 2002-12-26 | 2002-12-26 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4111499B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5798021B2 (ja) * | 2011-12-01 | 2015-10-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2002
- 2002-12-26 JP JP2002377279A patent/JP4111499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004207615A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3018542B2 (ja) | リードフレーム及びその製造方法 | |
| JP4111499B2 (ja) | リードフレーム | |
| JPS58215061A (ja) | 半導体装置およびその製造方法 | |
| JP3235606B2 (ja) | リードフレーム及びその製造方法、並びに半導体装置 | |
| JPH03296254A (ja) | リードフレーム | |
| JP2007305619A (ja) | リードフレーム連設体およびその製造方法 | |
| JP5997964B2 (ja) | リードフレーム | |
| JP7057727B2 (ja) | リードフレームおよび半導体装置 | |
| JP2004031775A (ja) | リードフレーム及びその製造方法 | |
| JPS5933982B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JP2700902B2 (ja) | リードフレームの製造方法 | |
| US20230238311A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH0735402Y2 (ja) | リードフレーム切断装置 | |
| JPS63308359A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS63308358A (ja) | リ−ドフレ−ム | |
| JP3853235B2 (ja) | リードフレーム | |
| JPH10209361A (ja) | 多連リードフレーム | |
| JPH0821660B2 (ja) | リードフレームの製造方法 | |
| JPS63250849A (ja) | ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム | |
| JPH03136270A (ja) | リードフレーム | |
| JPH03181161A (ja) | リードフレームの製造方法 | |
| JPH03188655A (ja) | リードフレームの製造方法 | |
| JPS58124256A (ja) | 半導体装置の製造方法 | |
| CN114823595A (zh) | 导线架料片 | |
| JPH03110858A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |