JP4108338B2 - 液晶表示装置用アレー基板とその製造方法 - Google Patents
液晶表示装置用アレー基板とその製造方法 Download PDFInfo
- Publication number
- JP4108338B2 JP4108338B2 JP2002009667A JP2002009667A JP4108338B2 JP 4108338 B2 JP4108338 B2 JP 4108338B2 JP 2002009667 A JP2002009667 A JP 2002009667A JP 2002009667 A JP2002009667 A JP 2002009667A JP 4108338 B2 JP4108338 B2 JP 4108338B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- array substrate
- forming
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置用アレー基板に係り特に、画素電極とデータ配線を透明導電性金属で形成する場合、別途のマスク工程を追加しないで前記データ配線の全面に低抵抗金属をめっきして低抵抗データ配線を形成する方法に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置の駆動原理は、液晶の光学的異方性と分極特性を利用する。前記液晶は構造が細くて長いために分子の配列に方向性を有しており、人為的に液晶に電界を印加して分子配列の方向を制御できる。したがって、前記液晶の分子配列方向を任意に調節すれば、液晶の分子配列が変わるようになって、液晶の光学的異方性によって光が屈折する特性で画像情報を表現できる。
【０００３】
現在には前述したことがある薄膜トランジスタと前記薄膜トランジスタに連結された画素電極が行列方式で配列された能動行列液晶表示装置（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＬＣＤ：ＡＭ−ＬＣＤ）が解像度及び動映像具現能力が優秀で最も注目されている。一般に液晶表示装置を構成する基本的な部品である液晶パネルの構造を説明すると次のようである。
【０００４】
図１は、一般的な液晶表示装置を概略的に図示した図面である。
図示したように、一般的な液晶表示装置は、ブラックマトリックス６とサブカラーフィルタ（赤、緑、青）を含んだカラーフィルタ８とカラーフィルタの下に透明な共通電極１８が形成された上部基板５と、画素領域Ｐと画素領域上に形成された画素電極１７とスイッチング素子Ｔを含んだアレー配線が形成された下部基板２２とで構成され、前記上部基板５と下部基板２２間には液晶１４が充填されている。
【０００５】
前記下部基板２２は、アレー基板とも言い、スイッチング素子である薄膜トランジスタＴがマトリックス状（ｍａｔｒｉｘ ｔｙｐｅ）に位置して、このような多数の薄膜トランジスタを交差して経由するゲート配線２５とデータ配線２７が形成される。前記画素領域Ｐは前記ゲート配線２５とデータ配線２７が交差して定義される領域である。前記画素領域Ｐ上に形成される画素電極１７はインジウム−スズ−オキサイド（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ：ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
【０００６】
前述したように構成される液晶表示装置は、前記画素電極１７上に位置した液晶層１４が前記薄膜トランジスタＴから印加された信号により配向されて、前記液晶層の配向程度によって前記液晶層１４を透過する光の量を調節する方式で画像を表現できる。
【０００７】
前述したような液晶表示装置は、工程単純化を指向すると同時に、漸次大面積に製作される趨勢にあり、これによる信号配線の低抵抗特性が要求されている。また、工程単純化のために画素電極はもちろん、データ配線とソース電極及びドレーン電極を前記透明導電性金属を用いて製作している。
【０００８】
以下、図２は従来のアレー基板の一部画素を図示した平面図である。
図示したように、アレー基板２２は、多数の画素Ｐで構成され、各画素Ｐはスイッチング素子である薄膜トランジスタ（ｔhｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）Ｔと画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１７で構成される。
【０００９】
前記薄膜トランジスタＴは、ゲート電極３２とソース電極３３及びドレーン電極３５とアクティブ層（ａｃｔｉｖｅ ｌａｙｅｒ）３４で構成されて、前記ソース電極３３はデータ配線２７と連結してゲート配線２５上に突出され、前記ゲート電極３２は前記データ配線２７と交差して画素領域Ｐを定義するゲート配線２５上に形成される。また、前記ドレーン電極３５は画素領域Ｐ上に構成された画素電極１７と延長形成される構造であり、前記二電極は透明導電性金属で形成する。データ配線２７とこれと連結されたソース電極３３も透明導電性金属で形成する。
【００１０】
しかし、前記透明導電性金属は、他の導電性金属に比べて抵抗が高いために、透明電極のみでデータ配線を形成するならば、データ配線に流れる信号の遅延が発生して画像表示装置としての信頼性が落ちる。
【００１１】
したがって、前記データ配線２７の抵抗を低めるために別途の低抵抗金属２８をデータ配線２７上部の微少領域にめっきした。
【００１２】
以下、図３Ａないし図３Ｆを参照して従来の液晶表示装置用アレー基板の製造方法とパターン形成された断面構造を説明する。
【００１３】
図３Ａないし図３Ｆは、図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【００１４】
図３Ａに図示したように、基板２２に第１導電性金属を蒸着してパターンして、ゲート配線（図２の２５）とゲート電極３２を形成する。
【００１５】
次に、前記ゲート電極３２などが形成された基板２２上にゲート絶縁膜４１と非晶質シリコン（ａ−Ｓｉ：Ｈ）層４５ａと不純物が含まれた非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）層４７ａを積層する。
【００１６】
図３Ｂに図示したように、前記非晶質シリコン層４５ａと不純物非晶質シリコン層４７ａを同時にパターンして、アイランド状に積層されたアクティブ層４５ｂとオーミックコンタクト層４７ｂを形成する。
【００１７】
他の方法として、前記ゲート配線（図２の１２５）をマスクとして非晶質シリコン層を背面露光して、前記アクティブ層４５ｂとオーミックコンタクト層４７ｂを前記ゲート配線の上部にのみ形成されるようにすることができる。
【００１８】
図３Ｃは、データ配線と、ソース電極及びドレーン電極、前記ドレーン電極から延びた画素電極を形成するためのマスク工程を示す。
【００１９】
前記データ配線とソース及びドレーン電極を形成する物質で透明導電性金属を基板２２の全面に蒸着して透明導電性膜５０を形成した後、連続してフォトレジスト５２を塗布する。
【００２０】
次に、前記フォトレジスト５２が塗布された基板２２にマスク５４を整列（ａｌｉｇｎｍｅｎｔ）して露光した後現像すると、図３Ｄに図示したように、データ配線領域Ａとソース領域Ｂ及びドレーン領域Ｃと、前記ドレーン領域Ｃから延びる画素領域Ｄを除外した残り部分の透明金属膜１７が露出される。
【００２１】
この時、前記データ配線領域Ａと前記ソース及びドレーン領域Ｂ、Ｃと画素領域Ｄの上部に残された残留フォトレジスト５２ａの周辺部位の厚さは前記各構成要素の真ん中部分の厚さより厚さが低い。
【００２２】
したがって、図３Ｅに図示したように、乾式エッチングを過度に行うようになれば、前記残留フォトレジスト５２ａ間に露出された透明金属膜５０がすべて除去されると同時に前記各構成要素の周辺部Ｋの透明金属膜が所定面積露出される。
【００２３】
このような構造で、図３Ｆに図示したように、銅（Ｃｕ）とアルミニウム（Ａｌ）を含む低抵抗導電性金属グループ中一つを選択して、前記露出された透明電極上部Ｋに低抵抗金属をめっきする。
【００２４】
次に、残留フォトレジストをすべて除去すると、低抵抗金属膜２８が形成されたデータ配線２７と、前記データ配線２７から延びたソース電極３３及びこれと所定間隔離隔されたドレーン電極３５と、前記ドレーン電極３５から延長形成された画素電極１７が形成される。
このような方法で従来の液晶表示装置用アレー基板を製作することができる。
【００２５】
【発明が解決しようとする課題】
しかし、前述したようなデータ配線は、前記導電性金属の面積があまりに小さくて低抵抗配線としての機能を遂行することに難しさがある。
したがって、このような問題を解決するための本発明は、工程をこれ以上追加しなくても前記データ配線上部に前記低抵抗金属領域をさらに確保することができる方法を提案して、信号遅延による画質低下現像が発生しない大面積アレー基板を製作することにその目的がある。
【００２６】
【課題を解決するための手段】
前述したような目的を達成するための参考発明による液晶表示装置用アレー基板は基板と；前記基板上に一方向に構成された多数のゲート配線と；前記ゲート配線と垂直に交差して画素領域を定義して、透明導電性金属層上部に低抵抗金属がめっきされた形態で構成されたデータ配線と；前記ゲート配線と画素領域の交差地点に位置して、ゲート電極とソース電極及びドレーン電極とアクティブ層を含む薄膜トランジスタと；前記ドレーン電極と一体化して前記画素領域に位置して、前記データ配線と同一な透明導電性金属で形成される画素電極を含む。
【００２７】
前記データ配線とドレーン電極と画素電極を形成する透明電極は、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）、ジンクオキサイド（ＺｎＯｘ）、スズオキサイド（ＳｎＯｘ）、インジウムオキサイド（ＩｎＯＸ）で構成する。
【００２８】
前記低抵抗金属は、銅（Ｃｕ）とアルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）を含む低抵抗金属グループ中選択された一つである。
【００２９】
低抵抗金属膜を前記データ配線の全面に形成する。
前記ソース電極は、前記データ配線と同一な構成、すなわち透明導電性金属層と低抵抗金属膜で形成される。
【００３０】
前記一体化して形成されたドレーン電極と画素電極周りの微少領域に低抵抗金属膜が形成される。
【００３１】
本発明の特徴による液晶表示装置用アレー基板の製造方法は、基板を準備する段階と；前記基板上にゲート配線とゲート電極を形成する段階と；前記ゲート配線が形成された基板の全面に絶縁物質を形成してゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上にアクティブ層とオーミックコンタクト層を形成する段階と；前記アクティブ層とオーミックコンタクト層が形成された基板の全面に透明導電性膜を形成する段階と；前記透明導電性物質が形成された基板の全面にフォトレジストを塗布して感光層を形成する段階と；前記感光層が形成された基板の上部に、データ配線が形成される領域に対応する位置の多数のスリットを含み、かつ、ドレーン電極と画素電極が形成される領域に対応する位置の遮断領域を含むマスクを利用して感光層をパターン形成する段階と；エッチング方法を利用して、露出された透明導電性膜をパターン形成するとともに、前記データ配線とソース電極上部に形成された第１感光層を除去し、かつ、前記ドレーン電極と画素電極上部に形成された第２感光層の周辺部の微少領域を除去することによって、前記透明導電性物質でデータ配線と画素電極とソース及びドレーン電極を形成する段階と；前記露出されたデータ配線の上部に低抵抗金属物質をめっきして低抵抗金属膜を形成する段階を含む。
【００３２】
【発明の実施の形態】
以下、添付した図面を参照しながら本発明の望ましい実施例を説明する。
−−実施例−−
前述したように、マスクにスリットを構成して、これによる光の回折露光を利用してデータ配線を形成する方法を以下実施例を通して詳細に説明する。
【００３３】
図４は、本発明による液晶表示装置用アレー基板の一部画素を図示した平面図である。
【００３４】
図示したように、本発明による液晶表示装置用アレー基板１１１は、ゲート配線１２５とデータ配線１２７が交差して配線され、前記二配線の交差地点にゲート電極１３２とソース電極１３３及びドレーン電極１３５で構成される薄膜トランジスタＴが位置する。
【００３５】
前記データ配線１２７とゲート配線１２５が交差して画素領域Ｐを定義し、前記画素領域Ｐの上部には画素電極１１７が位置する。
【００３６】
この時、前記ドレーン電極１３５と画素電極１１７は、透明導電性金属で構成し、前記データ配線１２７とこれに延びた画素電極１１７の全面には低抵抗金属膜１２８が形成された構造である。
【００３７】
図示したように、前記データ配線１２７の全面に低抵抗金属を形成するためには以下、図５に図示したようなマスクが必要である。
【００３８】
図５は、本発明によるデータ配線と画素電極をパターンするために用いられるマスクの概略的な図面である。
【００３９】
図示したように、データ配線と画素電極を同時にパターンするためのマスク１５４は前記データ配線（図４の１２７）に対応する位置には多数のスリット１５６を構成することを特徴とする。
【００４０】
この時、光が透過される領域は、スリットがあるＡ領域と画素電極部分を除外したＢ領域である。
【００４１】
前記スリット１５６は、通過した光を回折するようにして、光の量を減らす役割をする。
【００４２】
したがって、前記データ配線上部に塗布されたフォトレジストは表面から一部のみ露光される結果を有する。
【００４３】
このようにすると、乾式エッチング中フォトレジスト間に露出された透明導電性金属がすべて除去される間前記データ配線（図４の１２７）上部の残留フォトレジストが除去される結果を得ることができる。
【００４４】
以下、図６Ａないし図６Ｆを参照して本発明によるアレー基板製作工程を説明する。
【００４５】
図６Ａないし図６Ｆは、図４のＶＩ−ＶＩを沿って切断して工程順序によって図示した工程断面図である。
【００４６】
まず、図６Ａに図示したように、透明な基板１１１上に第１導電性金属を蒸着してパターンして、ゲート配線（図４の１２５）とゲート電極１３２を形成する。
【００４７】
前記第１導電性金属は、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）を含む導電性金属グループ中一つである。
【００４８】
前記ゲート電極１３２などが形成された基板１１１上にゲート絶縁膜１４１と非晶質シリコン（ａ−Ｓｉ：Ｈ）層１４５ａと不純物が含まれた非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）層１４７ａを積層する。
【００４９】
図６Ｂに図示したように、前記非晶質シリコン層と不純物非晶質シリコン層を同時にパターンして、アイランド状に積層されたアクティブ層１４５ｂとオーミックコンタクト層１４７ｂを形成する。
【００５０】
図６Ｃは、データ配線と、ソース電極及びドレーン電極と画素電極を形成する工程である。
【００５１】
図示したように、前記オーミックコンタクト層１４７ｂが形成された基板１１１の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）とジンクオキサイド（ＺｎＯｘ）、スズオキサイド（ＳｎＯｘ）、インジウムオキサイド（ＩｎＯＸ）で構成された透明導電性金属グループ中選択された一つを蒸着して、透明導電性金属膜１５０を形成する。連続して、前記透明導電性金属膜１５０の全面にフォトレジストを塗布して感光層１５２を形成する。
【００５２】
次に、データ配線（図４の１２７）が形成される領域に対応する位置に多数のスリット１５６が構成されたマスク１５４を整列して露光工程を実施した後現像する。
【００５３】
このようにすると、図６Ｄに図示したように、前記データ配線領域Ｅとソース領域Ｆ及びドレーン領域Ｇと、前記ドレーン領域Ｇから延びる画素領域Ｈを除外した残り部分の透明金属膜１５０が露出される。
【００５４】
この時、前記データ配線領域Ｅの上部に残留する第１残留フォトレジスト１５２ａは、回折露光により一部が露光された後除去された状態であるので、前記ドレーン領域Ｇ及び画素領域Ｈ上に残された第２残留フォトレジストより薄く構成される。
【００５５】
このように構成された基板を乾式エッチングすると、図６Ｅに図示したように、エッチング比により、露出された透明導電性金属膜（図６Ｄの１５０）がすべて除去される間、前記データ配線領域Ｅ及びソース領域Ｆの上部の第１残留フォトレジスト（図６Ｄの１５３ａ）が除去されて、同時に前記ドレーン領域Ｇ及び画素領域Ｈの周辺Ｋが露出される。
【００５６】
次に、図６Ｆに図示したように、前記透明金属層のパターン工程が終われば連続して、アルミニウム（Ａｌ）と銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）を含む低抵抗金属グループ中選択された一つで露出された透明金属層上部にめっきして、低抵抗金属膜１２８を形成する。以後、第２残留フォトレジスト（図６Ｅの１５３ｂ）を完全に除去すると、結果的に前記データ配線１２７の全面に低抵抗導電性金属膜１２８が形成された結果を得ることができる。
【００５７】
前記低抵抗金属膜の形成方法が多様になされることができ、例えば電解質溶液を用いた電気めっきを利用して前記透明電極上部にのみ前記金属が形成されるようにする方法を用いることができる。
【００５８】
したがって、前述した図６Ｃないし図６Ｆの工程を経て、低抵抗金属膜が全面に形成されたデータ配線１２７と前記データ配線１２７の一部であるソース電極１３３と、これとは所定間隔離隔されて前記画素電極１１７から延長形成されたドレーン電極１３５を形成することができる。前記ドレーン電極１３５と画素電極１１７は全面でない周辺部Ｋに前記低抵抗金属膜１２８がめっきされた形態である。
【００５９】
前述したような工程で本発明による液晶表示装置用アレー基板を製作することができる。
【００６０】
【発明の効果】
したがって、本発明によるアレー基板製作方法は下のような効果がある。第一、データ配線と画素電極を同時に形成するために工程を単純化できる。
第二、低抵抗のデータ配線を形成することができるために、高解像度を有する大面積アレー基板に適用が可能な効果がある。
【図面の簡単な説明】
【図１】一般的な液晶表示装置を図示した図面である。
【図２】従来の液晶表示装置用アレー基板の一部を概略的に図示した平面図である。
【図３Ａ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図３Ｂ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図３Ｃ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図３Ｄ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図、
【図３Ｅ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図３Ｆ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図４】本発明による液晶表示装置用アレー基板の一部を概略的に図示した平面図である。
【図５】本発明によるマスクを概略的に図示した平面図である。
【図６Ａ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｂ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｃ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｄ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｅ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｆ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【符号の説明】
１１１：基板
１１７ａ：画素電極
１２５：ゲート配線
１２７：データ配線
１２８：低抵抗金属膜
１３２：ゲート電極
１３３：ソース電極
１３５：ドレーン電極
【発明の属する技術分野】
本発明は液晶表示装置用アレー基板に係り特に、画素電極とデータ配線を透明導電性金属で形成する場合、別途のマスク工程を追加しないで前記データ配線の全面に低抵抗金属をめっきして低抵抗データ配線を形成する方法に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置の駆動原理は、液晶の光学的異方性と分極特性を利用する。前記液晶は構造が細くて長いために分子の配列に方向性を有しており、人為的に液晶に電界を印加して分子配列の方向を制御できる。したがって、前記液晶の分子配列方向を任意に調節すれば、液晶の分子配列が変わるようになって、液晶の光学的異方性によって光が屈折する特性で画像情報を表現できる。
【０００３】
現在には前述したことがある薄膜トランジスタと前記薄膜トランジスタに連結された画素電極が行列方式で配列された能動行列液晶表示装置（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＬＣＤ：ＡＭ−ＬＣＤ）が解像度及び動映像具現能力が優秀で最も注目されている。一般に液晶表示装置を構成する基本的な部品である液晶パネルの構造を説明すると次のようである。
【０００４】
図１は、一般的な液晶表示装置を概略的に図示した図面である。
図示したように、一般的な液晶表示装置は、ブラックマトリックス６とサブカラーフィルタ（赤、緑、青）を含んだカラーフィルタ８とカラーフィルタの下に透明な共通電極１８が形成された上部基板５と、画素領域Ｐと画素領域上に形成された画素電極１７とスイッチング素子Ｔを含んだアレー配線が形成された下部基板２２とで構成され、前記上部基板５と下部基板２２間には液晶１４が充填されている。
【０００５】
前記下部基板２２は、アレー基板とも言い、スイッチング素子である薄膜トランジスタＴがマトリックス状（ｍａｔｒｉｘ ｔｙｐｅ）に位置して、このような多数の薄膜トランジスタを交差して経由するゲート配線２５とデータ配線２７が形成される。前記画素領域Ｐは前記ゲート配線２５とデータ配線２７が交差して定義される領域である。前記画素領域Ｐ上に形成される画素電極１７はインジウム−スズ−オキサイド（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ：ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
【０００６】
前述したように構成される液晶表示装置は、前記画素電極１７上に位置した液晶層１４が前記薄膜トランジスタＴから印加された信号により配向されて、前記液晶層の配向程度によって前記液晶層１４を透過する光の量を調節する方式で画像を表現できる。
【０００７】
前述したような液晶表示装置は、工程単純化を指向すると同時に、漸次大面積に製作される趨勢にあり、これによる信号配線の低抵抗特性が要求されている。また、工程単純化のために画素電極はもちろん、データ配線とソース電極及びドレーン電極を前記透明導電性金属を用いて製作している。
【０００８】
以下、図２は従来のアレー基板の一部画素を図示した平面図である。
図示したように、アレー基板２２は、多数の画素Ｐで構成され、各画素Ｐはスイッチング素子である薄膜トランジスタ（ｔhｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）Ｔと画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１７で構成される。
【０００９】
前記薄膜トランジスタＴは、ゲート電極３２とソース電極３３及びドレーン電極３５とアクティブ層（ａｃｔｉｖｅ ｌａｙｅｒ）３４で構成されて、前記ソース電極３３はデータ配線２７と連結してゲート配線２５上に突出され、前記ゲート電極３２は前記データ配線２７と交差して画素領域Ｐを定義するゲート配線２５上に形成される。また、前記ドレーン電極３５は画素領域Ｐ上に構成された画素電極１７と延長形成される構造であり、前記二電極は透明導電性金属で形成する。データ配線２７とこれと連結されたソース電極３３も透明導電性金属で形成する。
【００１０】
しかし、前記透明導電性金属は、他の導電性金属に比べて抵抗が高いために、透明電極のみでデータ配線を形成するならば、データ配線に流れる信号の遅延が発生して画像表示装置としての信頼性が落ちる。
【００１１】
したがって、前記データ配線２７の抵抗を低めるために別途の低抵抗金属２８をデータ配線２７上部の微少領域にめっきした。
【００１２】
以下、図３Ａないし図３Ｆを参照して従来の液晶表示装置用アレー基板の製造方法とパターン形成された断面構造を説明する。
【００１３】
図３Ａないし図３Ｆは、図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【００１４】
図３Ａに図示したように、基板２２に第１導電性金属を蒸着してパターンして、ゲート配線（図２の２５）とゲート電極３２を形成する。
【００１５】
次に、前記ゲート電極３２などが形成された基板２２上にゲート絶縁膜４１と非晶質シリコン（ａ−Ｓｉ：Ｈ）層４５ａと不純物が含まれた非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）層４７ａを積層する。
【００１６】
図３Ｂに図示したように、前記非晶質シリコン層４５ａと不純物非晶質シリコン層４７ａを同時にパターンして、アイランド状に積層されたアクティブ層４５ｂとオーミックコンタクト層４７ｂを形成する。
【００１７】
他の方法として、前記ゲート配線（図２の１２５）をマスクとして非晶質シリコン層を背面露光して、前記アクティブ層４５ｂとオーミックコンタクト層４７ｂを前記ゲート配線の上部にのみ形成されるようにすることができる。
【００１８】
図３Ｃは、データ配線と、ソース電極及びドレーン電極、前記ドレーン電極から延びた画素電極を形成するためのマスク工程を示す。
【００１９】
前記データ配線とソース及びドレーン電極を形成する物質で透明導電性金属を基板２２の全面に蒸着して透明導電性膜５０を形成した後、連続してフォトレジスト５２を塗布する。
【００２０】
次に、前記フォトレジスト５２が塗布された基板２２にマスク５４を整列（ａｌｉｇｎｍｅｎｔ）して露光した後現像すると、図３Ｄに図示したように、データ配線領域Ａとソース領域Ｂ及びドレーン領域Ｃと、前記ドレーン領域Ｃから延びる画素領域Ｄを除外した残り部分の透明金属膜１７が露出される。
【００２１】
この時、前記データ配線領域Ａと前記ソース及びドレーン領域Ｂ、Ｃと画素領域Ｄの上部に残された残留フォトレジスト５２ａの周辺部位の厚さは前記各構成要素の真ん中部分の厚さより厚さが低い。
【００２２】
したがって、図３Ｅに図示したように、乾式エッチングを過度に行うようになれば、前記残留フォトレジスト５２ａ間に露出された透明金属膜５０がすべて除去されると同時に前記各構成要素の周辺部Ｋの透明金属膜が所定面積露出される。
【００２３】
このような構造で、図３Ｆに図示したように、銅（Ｃｕ）とアルミニウム（Ａｌ）を含む低抵抗導電性金属グループ中一つを選択して、前記露出された透明電極上部Ｋに低抵抗金属をめっきする。
【００２４】
次に、残留フォトレジストをすべて除去すると、低抵抗金属膜２８が形成されたデータ配線２７と、前記データ配線２７から延びたソース電極３３及びこれと所定間隔離隔されたドレーン電極３５と、前記ドレーン電極３５から延長形成された画素電極１７が形成される。
このような方法で従来の液晶表示装置用アレー基板を製作することができる。
【００２５】
【発明が解決しようとする課題】
しかし、前述したようなデータ配線は、前記導電性金属の面積があまりに小さくて低抵抗配線としての機能を遂行することに難しさがある。
したがって、このような問題を解決するための本発明は、工程をこれ以上追加しなくても前記データ配線上部に前記低抵抗金属領域をさらに確保することができる方法を提案して、信号遅延による画質低下現像が発生しない大面積アレー基板を製作することにその目的がある。
【００２６】
【課題を解決するための手段】
前述したような目的を達成するための参考発明による液晶表示装置用アレー基板は基板と；前記基板上に一方向に構成された多数のゲート配線と；前記ゲート配線と垂直に交差して画素領域を定義して、透明導電性金属層上部に低抵抗金属がめっきされた形態で構成されたデータ配線と；前記ゲート配線と画素領域の交差地点に位置して、ゲート電極とソース電極及びドレーン電極とアクティブ層を含む薄膜トランジスタと；前記ドレーン電極と一体化して前記画素領域に位置して、前記データ配線と同一な透明導電性金属で形成される画素電極を含む。
【００２７】
前記データ配線とドレーン電極と画素電極を形成する透明電極は、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）、ジンクオキサイド（ＺｎＯｘ）、スズオキサイド（ＳｎＯｘ）、インジウムオキサイド（ＩｎＯＸ）で構成する。
【００２８】
前記低抵抗金属は、銅（Ｃｕ）とアルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）を含む低抵抗金属グループ中選択された一つである。
【００２９】
低抵抗金属膜を前記データ配線の全面に形成する。
前記ソース電極は、前記データ配線と同一な構成、すなわち透明導電性金属層と低抵抗金属膜で形成される。
【００３０】
前記一体化して形成されたドレーン電極と画素電極周りの微少領域に低抵抗金属膜が形成される。
【００３１】
本発明の特徴による液晶表示装置用アレー基板の製造方法は、基板を準備する段階と；前記基板上にゲート配線とゲート電極を形成する段階と；前記ゲート配線が形成された基板の全面に絶縁物質を形成してゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上にアクティブ層とオーミックコンタクト層を形成する段階と；前記アクティブ層とオーミックコンタクト層が形成された基板の全面に透明導電性膜を形成する段階と；前記透明導電性物質が形成された基板の全面にフォトレジストを塗布して感光層を形成する段階と；前記感光層が形成された基板の上部に、データ配線が形成される領域に対応する位置の多数のスリットを含み、かつ、ドレーン電極と画素電極が形成される領域に対応する位置の遮断領域を含むマスクを利用して感光層をパターン形成する段階と；エッチング方法を利用して、露出された透明導電性膜をパターン形成するとともに、前記データ配線とソース電極上部に形成された第１感光層を除去し、かつ、前記ドレーン電極と画素電極上部に形成された第２感光層の周辺部の微少領域を除去することによって、前記透明導電性物質でデータ配線と画素電極とソース及びドレーン電極を形成する段階と；前記露出されたデータ配線の上部に低抵抗金属物質をめっきして低抵抗金属膜を形成する段階を含む。
【００３２】
【発明の実施の形態】
以下、添付した図面を参照しながら本発明の望ましい実施例を説明する。
−−実施例−−
前述したように、マスクにスリットを構成して、これによる光の回折露光を利用してデータ配線を形成する方法を以下実施例を通して詳細に説明する。
【００３３】
図４は、本発明による液晶表示装置用アレー基板の一部画素を図示した平面図である。
【００３４】
図示したように、本発明による液晶表示装置用アレー基板１１１は、ゲート配線１２５とデータ配線１２７が交差して配線され、前記二配線の交差地点にゲート電極１３２とソース電極１３３及びドレーン電極１３５で構成される薄膜トランジスタＴが位置する。
【００３５】
前記データ配線１２７とゲート配線１２５が交差して画素領域Ｐを定義し、前記画素領域Ｐの上部には画素電極１１７が位置する。
【００３６】
この時、前記ドレーン電極１３５と画素電極１１７は、透明導電性金属で構成し、前記データ配線１２７とこれに延びた画素電極１１７の全面には低抵抗金属膜１２８が形成された構造である。
【００３７】
図示したように、前記データ配線１２７の全面に低抵抗金属を形成するためには以下、図５に図示したようなマスクが必要である。
【００３８】
図５は、本発明によるデータ配線と画素電極をパターンするために用いられるマスクの概略的な図面である。
【００３９】
図示したように、データ配線と画素電極を同時にパターンするためのマスク１５４は前記データ配線（図４の１２７）に対応する位置には多数のスリット１５６を構成することを特徴とする。
【００４０】
この時、光が透過される領域は、スリットがあるＡ領域と画素電極部分を除外したＢ領域である。
【００４１】
前記スリット１５６は、通過した光を回折するようにして、光の量を減らす役割をする。
【００４２】
したがって、前記データ配線上部に塗布されたフォトレジストは表面から一部のみ露光される結果を有する。
【００４３】
このようにすると、乾式エッチング中フォトレジスト間に露出された透明導電性金属がすべて除去される間前記データ配線（図４の１２７）上部の残留フォトレジストが除去される結果を得ることができる。
【００４４】
以下、図６Ａないし図６Ｆを参照して本発明によるアレー基板製作工程を説明する。
【００４５】
図６Ａないし図６Ｆは、図４のＶＩ−ＶＩを沿って切断して工程順序によって図示した工程断面図である。
【００４６】
まず、図６Ａに図示したように、透明な基板１１１上に第１導電性金属を蒸着してパターンして、ゲート配線（図４の１２５）とゲート電極１３２を形成する。
【００４７】
前記第１導電性金属は、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）を含む導電性金属グループ中一つである。
【００４８】
前記ゲート電極１３２などが形成された基板１１１上にゲート絶縁膜１４１と非晶質シリコン（ａ−Ｓｉ：Ｈ）層１４５ａと不純物が含まれた非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）層１４７ａを積層する。
【００４９】
図６Ｂに図示したように、前記非晶質シリコン層と不純物非晶質シリコン層を同時にパターンして、アイランド状に積層されたアクティブ層１４５ｂとオーミックコンタクト層１４７ｂを形成する。
【００５０】
図６Ｃは、データ配線と、ソース電極及びドレーン電極と画素電極を形成する工程である。
【００５１】
図示したように、前記オーミックコンタクト層１４７ｂが形成された基板１１１の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）とジンクオキサイド（ＺｎＯｘ）、スズオキサイド（ＳｎＯｘ）、インジウムオキサイド（ＩｎＯＸ）で構成された透明導電性金属グループ中選択された一つを蒸着して、透明導電性金属膜１５０を形成する。連続して、前記透明導電性金属膜１５０の全面にフォトレジストを塗布して感光層１５２を形成する。
【００５２】
次に、データ配線（図４の１２７）が形成される領域に対応する位置に多数のスリット１５６が構成されたマスク１５４を整列して露光工程を実施した後現像する。
【００５３】
このようにすると、図６Ｄに図示したように、前記データ配線領域Ｅとソース領域Ｆ及びドレーン領域Ｇと、前記ドレーン領域Ｇから延びる画素領域Ｈを除外した残り部分の透明金属膜１５０が露出される。
【００５４】
この時、前記データ配線領域Ｅの上部に残留する第１残留フォトレジスト１５２ａは、回折露光により一部が露光された後除去された状態であるので、前記ドレーン領域Ｇ及び画素領域Ｈ上に残された第２残留フォトレジストより薄く構成される。
【００５５】
このように構成された基板を乾式エッチングすると、図６Ｅに図示したように、エッチング比により、露出された透明導電性金属膜（図６Ｄの１５０）がすべて除去される間、前記データ配線領域Ｅ及びソース領域Ｆの上部の第１残留フォトレジスト（図６Ｄの１５３ａ）が除去されて、同時に前記ドレーン領域Ｇ及び画素領域Ｈの周辺Ｋが露出される。
【００５６】
次に、図６Ｆに図示したように、前記透明金属層のパターン工程が終われば連続して、アルミニウム（Ａｌ）と銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）を含む低抵抗金属グループ中選択された一つで露出された透明金属層上部にめっきして、低抵抗金属膜１２８を形成する。以後、第２残留フォトレジスト（図６Ｅの１５３ｂ）を完全に除去すると、結果的に前記データ配線１２７の全面に低抵抗導電性金属膜１２８が形成された結果を得ることができる。
【００５７】
前記低抵抗金属膜の形成方法が多様になされることができ、例えば電解質溶液を用いた電気めっきを利用して前記透明電極上部にのみ前記金属が形成されるようにする方法を用いることができる。
【００５８】
したがって、前述した図６Ｃないし図６Ｆの工程を経て、低抵抗金属膜が全面に形成されたデータ配線１２７と前記データ配線１２７の一部であるソース電極１３３と、これとは所定間隔離隔されて前記画素電極１１７から延長形成されたドレーン電極１３５を形成することができる。前記ドレーン電極１３５と画素電極１１７は全面でない周辺部Ｋに前記低抵抗金属膜１２８がめっきされた形態である。
【００５９】
前述したような工程で本発明による液晶表示装置用アレー基板を製作することができる。
【００６０】
【発明の効果】
したがって、本発明によるアレー基板製作方法は下のような効果がある。第一、データ配線と画素電極を同時に形成するために工程を単純化できる。
第二、低抵抗のデータ配線を形成することができるために、高解像度を有する大面積アレー基板に適用が可能な効果がある。
【図面の簡単な説明】
【図１】一般的な液晶表示装置を図示した図面である。
【図２】従来の液晶表示装置用アレー基板の一部を概略的に図示した平面図である。
【図３Ａ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図３Ｂ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図３Ｃ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図３Ｄ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図、
【図３Ｅ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図３Ｆ】図２のＩＩＩ−ＩＩＩを切断して工程順序によって図示した工程断面図である。
【図４】本発明による液晶表示装置用アレー基板の一部を概略的に図示した平面図である。
【図５】本発明によるマスクを概略的に図示した平面図である。
【図６Ａ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｂ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｃ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｄ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｅ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【図６Ｆ】図４のＶＩ−ＶＩを切断して工程順序によって図示した工程断面図である。
【符号の説明】
１１１：基板
１１７ａ：画素電極
１２５：ゲート配線
１２７：データ配線
１２８：低抵抗金属膜
１３２：ゲート電極
１３３：ソース電極
１３５：ドレーン電極
Claims (12)
- 基板を準備する段階と；
前記基板上にゲート配線とゲート電極を形成する段階と；
前記ゲート配線が形成された基板の全面に絶縁物質を形成してゲート絶縁膜を形成する段階と；
前記ゲート絶縁膜上にアクティブ層とオーミックコンタクト層を形成する段階と；
前記アクティブ層とオーミックコンタクト層が形成された基板の全面に透明導電性膜を形成する段階と；
前記透明導電性物質が形成された基板の全面にフォトレジストを塗布して感光層を形成する段階と；
前記感光層が形成された基板の上部に、データ配線が形成される領域に対応する位置の多数のスリットを含み、かつ、ドレーン電極と画素電極が形成される領域に対応する位置の遮断領域を含むマスクを利用して感光層をパターン形成する段階と；
エッチング方法を利用して、露出された透明導電性膜をパターン形成するとともに、前記データ配線とソース電極上部に形成された第１感光層を除去し、かつ、前記ドレーン電極と画素電極上部に形成された第２感光層の周辺部の微少領域を除去することによって、前記透明導電性物質でデータ配線と画素電極とソース及びドレーン電極を形成する段階と；
前記露出されたデータ配線の上部に低抵抗金属物質をめっきして低抵抗金属膜を形成する段階を含むことを特徴とする液晶表示装置用アレー基板製造方法。 - 前記ゲート配線とゲート電極は、前記基板上に、金属層を蒸着しパターニングして形成することを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記アクティブ層とオーミックコンタクト層を形成する段階は、前記ゲート絶縁膜上に非晶質シリコンと不純物非晶質シリコンを蒸着してパターニングする段階を含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記感光層パターンを形成する段階は、前記感光層パターンの上部に前記感光層パターンのデータ配線とソース電極が形成される領域に対応する多数のスリットと前記感光層パターンのドレーン電極と画素電極が形成される領域に対応する遮断領域を含むマスクを配置する段階と、前記マスクを通じて前記感光層パターンを露光する段階と、前記露光された感光層パターンを現像する段階とを含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記データ配線と画素電極とソース及びドレーン電極を形成する段階は、ドライエッチング方法を利用して前記透明導電性膜をパターニングする段階を含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記ソース電極の上部に低抵抗金属膜を形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記ドレーン電極と画素電極周辺部の微少領域に低抵抗金属膜を形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記低抵抗金属膜を形成する段階は、めっき方法を利用することを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記ソース電極は、データ配線から延ばして形成されたことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記ドレーン電極は、画素電極から延ばして形成されたことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記透明導電性膜は、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）、ジンクオキサイド（ＺｎＯｘ）、スズオキサイド（ＳｎＯｘ）、インジウムオキサイド（ＩｎＯＸ）で構成された透明導電性金属グループ中選択された一つであることを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
- 前記データ配線上の全面に形成された低抵抗金属膜は銅とアルミニウム、金、銀で構成された低抵抗金属グループ中選択された一つであることを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010002971A KR100750872B1 (ko) | 2001-01-18 | 2001-01-18 | 액정표장치용 어레이기판과 그 제조방법 |
| KR2001-002971 | 2001-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002303877A JP2002303877A (ja) | 2002-10-18 |
| JP4108338B2 true JP4108338B2 (ja) | 2008-06-25 |
Family
ID=19704818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002009667A Expired - Lifetime JP4108338B2 (ja) | 2001-01-18 | 2002-01-18 | 液晶表示装置用アレー基板とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7995182B2 (ja) |
| JP (1) | JP4108338B2 (ja) |
| KR (1) | KR100750872B1 (ja) |
| CN (1) | CN1228675C (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0102756D0 (en) * | 2001-02-03 | 2001-03-21 | Koninkl Philips Electronics Nv | Method of improving the conductivity of transparent conductor lines |
| KR100704510B1 (ko) * | 2001-02-12 | 2007-04-09 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법 |
| KR100486686B1 (ko) * | 2002-05-17 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| US7359022B2 (en) * | 2002-11-22 | 2008-04-15 | Lg.Philips Lcd Co., Ltd. | Wire structure of display device |
| KR100789090B1 (ko) * | 2002-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| JP4749678B2 (ja) * | 2003-04-30 | 2011-08-17 | サムスン エレクトロニクス カンパニー リミテッド | 液晶表示装置及びこの製造方法 |
| TWI242099B (en) * | 2003-08-28 | 2005-10-21 | Ind Tech Res Inst | Method of manufacturing a TFT array panel for a LCD |
| JP3958306B2 (ja) * | 2003-09-02 | 2007-08-15 | シャープ株式会社 | 液晶表示装置 |
| KR101157223B1 (ko) | 2003-10-29 | 2012-06-15 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
| KR100595456B1 (ko) | 2003-12-29 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR101086477B1 (ko) | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
| KR20070071012A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 이의 제조 방법 |
| KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101235106B1 (ko) * | 2006-06-30 | 2013-02-20 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| CN100432814C (zh) * | 2006-12-22 | 2008-11-12 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器 |
| CN102023433B (zh) * | 2009-09-18 | 2012-02-29 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| TWI419094B (zh) * | 2010-09-10 | 2013-12-11 | Au Optronics Corp | 可撓性顯示面板 |
| TWI459510B (zh) * | 2011-07-13 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 平面顯示面板之陣列基板 |
| CN103928455B (zh) * | 2013-01-15 | 2017-02-15 | 上海天马微电子有限公司 | 一种tft阵列基板及其制造方法 |
| US9690156B2 (en) * | 2013-03-29 | 2017-06-27 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| CN103513482A (zh) * | 2013-10-25 | 2014-01-15 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制备方法 |
| CN103728827B (zh) * | 2013-12-26 | 2016-07-06 | 深圳市华星光电技术有限公司 | 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法 |
| CN104157613B (zh) * | 2014-07-31 | 2017-03-08 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
| JP7246681B2 (ja) | 2018-09-26 | 2023-03-28 | 三国電子有限会社 | トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918504A (en) * | 1987-07-31 | 1990-04-17 | Nippon Telegraph And Telephone Corporation | Active matrix cell |
| JP2714016B2 (ja) | 1988-08-05 | 1998-02-16 | 株式会社東芝 | 表示装置 |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| JPH04283938A (ja) | 1991-03-12 | 1992-10-08 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| JP2638713B2 (ja) | 1992-07-16 | 1997-08-06 | 株式会社フロンテック | アクティブマトリックス液晶表示装置 |
| JPH08313934A (ja) * | 1995-05-22 | 1996-11-29 | Toshiba Corp | アレイ基板、その製造方法、液晶表示装置およびその製造方法 |
| KR0186206B1 (ko) * | 1995-11-21 | 1999-05-01 | 구자홍 | 액정표시소자 및 그의 제조방법 |
| US5894136A (en) * | 1996-01-15 | 1999-04-13 | Lg Electronics Inc. | Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same |
| JP3082679B2 (ja) * | 1996-08-29 | 2000-08-28 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR100528883B1 (ko) * | 1998-06-13 | 2006-02-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100595416B1 (ko) * | 1998-09-11 | 2006-09-18 | 엘지.필립스 엘시디 주식회사 | 회절노광을 이용한 액정 표시 장치 제조 방법 |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| KR100303140B1 (ko) * | 1998-12-12 | 2002-05-13 | 구본준, 론 위라하디락사 | 박막트랜지스터제조방법 |
| KR100590750B1 (ko) * | 1999-03-08 | 2006-06-15 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
-
2001
- 2001-01-18 KR KR1020010002971A patent/KR100750872B1/ko active IP Right Grant
- 2001-12-31 US US10/032,056 patent/US7995182B2/en not_active Expired - Fee Related
-
2002
- 2002-01-17 CN CNB021017646A patent/CN1228675C/zh not_active Expired - Fee Related
- 2002-01-18 JP JP2002009667A patent/JP4108338B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002303877A (ja) | 2002-10-18 |
| KR20020061891A (ko) | 2002-07-25 |
| US7995182B2 (en) | 2011-08-09 |
| CN1228675C (zh) | 2005-11-23 |
| KR100750872B1 (ko) | 2007-08-22 |
| CN1366206A (zh) | 2002-08-28 |
| US20020093600A1 (en) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4108338B2 (ja) | 液晶表示装置用アレー基板とその製造方法 | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US8059076B2 (en) | Display panel, mask and method of manufacturing the same | |
| JP4567589B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US9316875B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
| KR101953141B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 | |
| KR101955992B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100646783B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101265675B1 (ko) | 고개구율 액정표시장치 및 그 제조방법 | |
| KR20120075207A (ko) | 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법 | |
| US7187422B2 (en) | Pixellated device with the metal layer atop the address lines | |
| KR101904408B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100635943B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR101311334B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20090053612A (ko) | 액정표시소자 및 그 제조방법 | |
| KR100719265B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100631372B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101906922B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20020078294A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20130015473A (ko) | 에이에이치 아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20080048724A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060906 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070910 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071210 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4108338 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |