JP4106853B2 - 負荷駆動回路 - Google Patents
負荷駆動回路 Download PDFInfo
- Publication number
- JP4106853B2 JP4106853B2 JP2000115605A JP2000115605A JP4106853B2 JP 4106853 B2 JP4106853 B2 JP 4106853B2 JP 2000115605 A JP2000115605 A JP 2000115605A JP 2000115605 A JP2000115605 A JP 2000115605A JP 4106853 B2 JP4106853 B2 JP 4106853B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- transistor
- load
- circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、複数の負荷にそれぞれ独立して電流を供給することで負荷を駆動する負荷駆動回路であり、スイッチング素子の温度検出機能を備えた負荷駆動回路に関する。
【0002】
【従来の技術】
従来より、高精度の電流制御や電流検出を行い、負荷に電力供給することで負荷を駆動する負荷駆動回路があり、例えばバイポーラトランジスタやMOSFET等の半導体素子からなるスイッチング素子を用いたものが知られている。また、負荷駆動回路には、複数のスイッチング素子を備えて、複数の負荷をそれぞれ独立して駆動制御する多チャンネル負荷駆動回路がある。
【0003】
そして、負荷駆動回路において、例えば、グランドショート(接地短絡)等の異常が発生した場合、スイッチング素子に規格値以上の過電流が流れることになり、スイッチング素子の温度が過度に上昇して素子の破壊に至ることがある。こうした問題に対して、電流検出手段を設けてスイッチング素子に流れる電流を検出し、過電流が流れた時に通電を停止する保護手段を備えて、スイッチング素子の破壊を防ぐよう構成された負荷駆動回路がある。
【0004】
また、スイッチング素子は、過電流よりも小さい通常電流が流れる場合にも発熱するが、ヒートシンク等を設けて放熱することで、スイッチング素子の温度が過度に上昇することを防いでいる。
しかし、スイッチング素子の発熱量は、電流値が大きくなるほど増大するため、規格値に近い比較的大きな電流が長時間流れる場合には、放熱が不十分となり、時間経過に伴いスイッチング素子の温度が上昇して、スイッチング素子が正常動作できない状態に陥ることがある。つまり、半導体素子はある一定温度以上(例えば150℃以上)となると半導体としての性質が失われてしまうため、半導体としての性質を維持できる最高温度(所定温度)よりも高い異常温度となったスイッチング素子は、正常な動作が不可能になるのである。さらに温度が上昇すると、スイッチング素子が破壊されることになる。
【0005】
このような問題を解決するために、スイッチング素子の温度を検出する温度検出手段を備えると共に、スイッチング素子が異常温度となるとスイッチング素子の通電を停止させる保護手段を備えた負荷駆動回路がある。この負荷駆動回路によれば、保護手段がスイッチング素子の通電を停止することで、スイッチング素子の過度な温度上昇を防ぎ、負荷駆動回路を正常に動作させることができる。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の複数のスイッチング素子を備えた負荷駆動回路では、スイッチング素子が互いに近接して備えられている場合、1つのスイッチング素子が異常状態となり温度が上昇して異常温度となる場合に、その熱が伝導して他のスイッチング素子においても異常温度を検出することがある。つまり、発熱しているスイッチング素子のみならず、発熱していないスイッチング素子まで通電を停止することになる。
【0007】
これは、正常に動作しているスイッチング素子を、停止させる必要が無いにも拘わらず強制的に停止させることになり、負荷の駆動制御ができない状態となるため、負荷駆動回路の制御性能を低下させることになる。
また、近年、より多くの負荷を制御するために、1つの負荷駆動回路(ICパッケージ)に内蔵されるスイッチング素子の個数を増加させる要求や、また、省スペース化のために負荷駆動回路を小型化する要求が大きくなっている。このため、スイッチング素子間の距離は小さくなりつつあり、上述のように近接する他のスイッチング素子の発熱により異常温度を検出して、正常動作しているスイッチング素子まで通電を停止してしまう可能性がさらに高くなる。
【0008】
本発明は、こうした問題に鑑みなされたものであり、互いに近接した複数のスイッチング素子を備えた負荷駆動回路において、スイッチング素子の異常温度を検出して通電を停止させるにあたり、正常動作しているスイッチング素子の通電を停止することのない負荷駆動回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
かかる目的を達成するため、本発明(請求項1)の負荷駆動回路によれば、発熱しているスイッチング素子を判定して通電を停止させることで、さらに温度上昇する事が無くなり、スイッチング素子を高温による破壊から保護することができる。また、他からの熱伝導によって異常温度となるスイッチング素子は、通電が強制的に停止されないため、負荷の駆動制御を継続することができ、スイッチング素子における必要のない通電停止を行うことが無くなるため、負荷駆動回路の制御性能を低下させることがない。
【0010】
ここで、例えば、近接する2つのスイッチング素子の両方が同時に異常状態(例えば、接地短絡など)となった場合、両者とも発熱することになるが、保護手段を、単に、最も高温となっている1つのスイッチング素子の通電停止しか行わないように構成すると、他方のスイッチング素子を高温による破壊から保護することができなくなる。
【0011】
そこで、保護手段としては、請求項2に記載のように構成すると良い。
このような本発明(請求項2)の負荷駆動回路によれば、複数のスイッチング素子が同時に異常状態となり温度が上昇した場合であっても、異常温度となった全てのスイッチング素子の通電を停止させることができ、高温による破壊からスイッチング素子を保護することができる。また、正常に動作しているスイッチング素子における必要のない通電停止を行わないため、負荷駆動回路の制御性能を低下させることがない。
【0012】
なお、異常温度になった後、温度比較手段の比較結果に拘わらず駆動手段による駆動指令信号の出力を停止させるまでの一定時間については、スイッチング素子が破壊されない時間、すなわち、スイッチング素子が異常温度に達した後破壊されるまでの時間よりも短い時間を設定すると良い。
【0013】
【発明の実施の形態】
以下に、本発明の実施例を図面と共に説明する。
図1は、第1負荷LL1および第2負荷LL2の駆動制御を行うための負荷駆動回路の概略構成図であり、本負荷駆動回路は、温度検出機能を備えている。
【0014】
図1に示すように、本実施例の負荷駆動回路は、図示しない直流電源からの出力(例えば、電源電圧12[v])Vcが供給された電源ラインLVからの電流を第1負荷LL1に供給するための第1通電経路を通電・遮断するnチャネル型パワーMOSFETからなる第1トランジスタ11と、第1トランジスタ11を駆動するための第1駆動指令信号S1を出力する第1ゲート駆動回路15と、を備える。
【0015】
そして、第1ゲート駆動回路15は、図示しない制御ロジックからの指令信号に基づき、第1トランジスタ11を駆動可能な第1駆動指令信号S1を出力する。なお、制御ロジックは、例えばマイコンで構成されており、第1負荷LL1を制御するための処理を実行して、第1ゲート駆動回路15に対して指令信号を出力している。
【0016】
また、第1トランジスタ11は、ゲートが第1ゲート駆動回路15における第1駆動指令信号S1の出力端子に接続され、ドレインが電源ラインLVに接続され、ソースが第1負荷LL1に接続されている。そして、第1駆動指令信号S1がハイレベルとなると、第1トランジスタ11はオン状態となり第1通電経路に電流が流れて、電源ラインLVから第1負荷LL1へ電流が供給される。
【0017】
さらに、本負荷駆動回路は、第1負荷LL1とは異なる第2負荷LL2に電源ラインLVからの電流を供給するための第2通電経路を通電・遮断するnチャネル型パワーMOSFETからなる第2トランジスタ21と、第2トランジスタ21を駆動するための第2駆動指令信号S2を出力する第2ゲート駆動回路25と、を備える。
【0018】
なお、第2トランジスタ21は、第1トランジスタ11と同様のnチャネル型パワーMOSFETで構成されており、また、第1トランジスタ11と第2トランジスタ21は互いに近接した位置に備えられている。
そして、第2ゲート駆動回路25は、図示しない制御ロジックからの指令信号に基づき、第2トランジスタ21を駆動可能な第2駆動指令信号S2を出力する。なお、制御ロジックは、前述の第1負荷LL1を制御するための処理に加えて、第2負荷LL2を制御するための処理を実行して、第2ゲート駆動回路25に対して指令信号を出力している。
【0019】
また、第2トランジスタ21は、ゲートが第2ゲート駆動回路25における第2駆動指令信号S2の出力端子に接続され、ドレインが電源ラインLVに接続され、ソースが第2負荷LL2に接続されている。そして、第2駆動指令信号S2がハイレベルとなると、第2トランジスタ21はオン状態となり第2通電経路に電流が流れて、電源ラインLVから第2負荷LL2へ電流が供給される。
【0020】
よって、本負荷駆動回路1では、図示しない制御ロジックからの指令信号に基づいて第1ゲート駆動回路15および第2ゲート駆動回路25が、それぞれ第1駆動指令信号S1および第2駆動指令信号S2をハイレベルとすると、第1トランジスタ11および第2トランジスタ21がオン状態となり、電源ラインLVから第1負荷LL1および第2負荷LL2への電力供給が行われる。
【0021】
さらに、本負荷駆動回路1は、第1トランジスタ11の近傍に備えられた4個のダイオード素子からなる第1ダイオード31と、第2トランジスタ21の近傍に備えられた4個のダイオード素子からなる第2ダイオード41と、電源ラインLVと第1ダイオード31との間に設けられて第1ダイオード31に定電流を供給する定電流源T1と、電源ラインLVと第2ダイオード41との間に設けられて第2ダイオード41に定電流を供給する定電流源T2と、を備えている。そして、第1ダイオード31は、アノードが定電流源T1に接続され、カソードが接地されており、第2ダイオード41は、アノードが定電流源T2に接続され、カソードが接地されている。
【0022】
ここで、ダイオード素子の順方向電圧には温度特性(1素子あたり:−2[mV/℃])があることから、第1ダイオード31および第2ダイオード41の順方向電圧には、−8[mV/℃]の温度特性がある。このため、第1ダイオード31の両端には第1トランジスタ11の温度に応じた順方向電圧が発生し、第2ダイオード41の両端には第2トランジスタ21の温度に応じた順方向電圧が発生する。つまり、第1トランジスタ11の温度が上昇すると、その温度上昇に応じて第1ダイオード31のアノードの電位V1が低下し、また、第2トランジスタ21の温度が上昇すると、その温度上昇に応じて第2ダイオード41のアノードの電位V2が低下する。そして、第1トランジスタ11と第2トランジスタ21とに温度差がある場合には、電位V1と電位V2との間に電位差が生じることになる。
【0023】
また、本負荷駆動回路1には、第1ダイオード31の順方向電圧に基づき第1トランジスタ11の異常温度を検出する第1コンパレータ33と、第2ダイオード41の順方向電圧に基づき第2トランジスタ21の異常温度を検出する第2コンパレータ43と、異常温度を検出するための基準電位Vthを出力する定電圧源51と、が備えられている。
【0024】
そして、第1コンパレータ33は、反転入力端子(−)が第1ダイオード31のアノードに接続され、非反転入力端子(+)が基準電位Vthである定電圧源51の正極に接続されており、第2コンパレータ43は、反転入力端子(−)が第2ダイオード41のアノードに接続され、非反転入力端子(+)が基準電位Vthである定電圧源51の正極に接続されている。また、定電圧源51は、第1トランジスタ11および第2トランジスタ21が正常動作可能な温度の最高温度(所定温度)となるときに、第1ダイオード31および第2ダイオード41の両端に発生する順方向電圧と等しい電圧を基準電位Vthとして出力するように構成されている。
【0025】
よって、第1トランジスタ11が所定温度よりも高温になると、第1ダイオード31の順方向電圧が定電圧源51の出力電圧よりも低下することになり、第1コンパレータ33の出力端子から出力される第1温度異常信号S3がハイレベルとなる。また、同様に、第2トランジスタ21が所定温度よりも高温になると、第2ダイオード41の順方向電圧が定電圧源51の出力電圧よりも低下することになり、第2コンパレータ43の出力端子から出力される第2温度異常信号S4がハイレベルとなる。
【0026】
さらに、本負荷駆動回路1には、第1トランジスタ11と第2トランジスタ21との温度を比較する温度比較回路61と、第1コンパレータ33,第2コンパレータ43および温度比較回路61からのそれぞれの出力信号に基づき、第1ゲート駆動回路15および第2ゲート駆動回路25による駆動指令信号の出力を停止させる保護回路71と、が備えられている。
【0027】
そして、温度比較回路61には、反転入力端子(−)が第1ダイオード31のアノードに接続され、非反転入力端子(+)が第2ダイオード41のアノードに接続された第3比較器(以下、第3コンパレータという)63と、第3コンパレータ63の出力端子に入力端子が接続された反転回路65と、が備えられ、第3コンパレータ63と反転回路65の出力端子がそれぞれ保護回路71に接続されている。
【0028】
よって、第1ダイオード31が第2ダイオード41よりも順方向電圧が低い場合、つまり、第1トランジスタ11が第2トランジスタ21よりも高温となる場合には、第3コンパレータ63の出力端子から出力される第1比較信号S5がハイレベルとなる。また、第2ダイオード41が第1ダイオード31よりも順方向電圧が低い場合、つまり、第2トランジスタ21が第1トランジスタ11よりも高温となる場合には、反転回路65の出力端子から出力される第2比較信号S6がハイレベルとなる。
【0029】
また、保護回路71は、第1温度異常信号S3と第1遅延回路D1による第1温度異常信号S3の遅延信号とが入力される第1論理積(AND)回路A1と、第1温度異常信号S3と第1比較信号S5とが入力される第2論理積回路A2と、第2温度異常信号S4と第2比較信号S6とが入力される第3論理積回路A3と、第2温度異常信号S4と第2遅延回路D2による第2温度異常信号S4の遅延信号とが入力される第4論理積回路A4と、を備えている。
【0030】
なお、第1遅延回路D1および第2遅延回路D2による遅延時間は、第1トランジスタ11および第2トランジスタ21を構成するMOSFETが、異常温度に達した後破壊されるまでの時間よりも短い時間、すなわち、第1トランジスタ11および第2トランジスタ21が高温により破壊されない時間が設定されている。
【0031】
さらに、保護回路71は、第1論理積回路A1と第2論理積回路A2のそれぞれの出力信号が入力され、第1ゲート駆動回路15に出力信号を出力する第1論理和(OR)回路O1と、第3論理積回路A3と第4論理積回路A4のそれぞれの出力信号が入力され、第2ゲート駆動回路25に出力信号を出力する第2論理和回路O2と、を備えている。
【0032】
そして、2つのトランジスタがともに異常温度となり、かつ、第1トランジスタ11が第2トランジスタ21よりも高温である状態となった直後には、第1温度異常信号S3,第2温度異常信号S4および第1比較信号S5がハイレベルとなることから、第2論理積回路A2の出力信号がハイレベルとなり、第1論理和回路O1の出力信号がハイレベルとなる。つまり、保護回路71は、第1ゲート駆動回路15に対する出力信号をハイレベルとして、第1トランジスタ11への第1駆動指令信号S1の出力を停止させるのである。
【0033】
このように、2つのトランジスタがともに異常温度となり、かつ、第1トランジスタ11が第2トランジスタ21よりも高温である状態となるのは、第1トランジスタ11が異常状態となり発熱していることが原因と考えられるため、保護回路71が第1トランジスタ11への通電を停止させて発熱を停止させることで、温度上昇を防ぐことができる。
【0034】
また、このとき、第1トランジスタ11だけでなく、第2トランジスタ21も異常状態であると、第2トランジスタ21の温度は低下せず、異常温度の状態が継続することになる。そして、第2遅延回路D2による遅延時間が経過した後も、第2温度異常信号S4がハイレベルである時には、第2遅延回路D2の出力信号がハイレベルとなる。これに伴い、第4論理積回路A4の出力信号がハイレベルとなり、さらに、第2論理和回路O2の出力信号がハイレベルとなる。
【0035】
つまり、保護回路71は、第2ゲート駆動回路25に対する出力信号をハイレベルとして、第2トランジスタ21への第2駆動指令信号S2の出力を停止させるのである。この結果、第1トランジスタ11および第2トランジスタ21の両方が通電停止されるため、発熱を抑えることができ、各トランジスタの温度上昇を防ぐことができる。
【0036】
一方、2つのトランジスタがともに異常温度となり、かつ、第2トランジスタ21が第1トランジスタ11よりも高温である状態となった直後には、第1温度異常信号S3,第2温度異常信号S4および第2比較信号S6がハイレベルとなることから、第3論理積回路A3の出力信号がハイレベルとなり、第2論理和回路O2の出力信号がハイレベルとなる。つまり、保護回路71は、第2ゲート駆動回路25に対する出力信号をハイレベルとして、第2トランジスタ21への第2駆動指令信号S2の出力を停止させるのである。これにより、第2トランジスタ21への通電が停止されて発熱が抑えられるため、第2トランジスタ21の温度上昇を防ぐことができる。
【0037】
また、このとき、第2トランジスタ21だけでなく、第1トランジスタ11も異常状態であると、第1遅延回路D1による遅延時間が経過した後も、第1温度異常信号S3がハイレベルとなる。これにより、第1遅延回路D1の出力信号がハイレベルとなるため、第1論理積回路A1の出力信号がハイレベルとなり、さらに、第1論理和回路O1の出力信号がハイレベルとなる。つまり、保護回路71は、第1ゲート駆動回路15に対する出力信号をハイレベルとして、第1トランジスタ11への第1駆動指令信号S1の出力を停止させるのである。この結果、第1トランジスタ11および第2トランジスタ21の両方が通電停止されるため、発熱を抑えることができ、各トランジスタの温度上昇を防ぐことができる。
【0038】
よって、保護回路71は、第1トランジスタ11および第2トランジスタ21が同時に異常状態となった場合には、まず高温であるトランジスタへの通電を停止し、そのあと、遅延回路による遅延時間が経過すると、低温側のトランジスタも通電を停止して、2つのトランジスタを高温による破壊から保護するのである。そのあと時間経過により、ダイオードによる検出温度が異常温度よりも低下すると、そのトランジスタに対応するゲート駆動回路への保護回路71からの信号出力が停止するため、そのトランジスタは、制御ロジックからの指令信号に基づいて制御される。
【0039】
また、1つのトランジスタのみが異常状態となったときには、高温側のトランジスタの通電を停止することで温度上昇が停止し、時間経過とともに温度が低下することから、低温側の正常なトランジスタの通電が停止されることはないため、正常なトランジスタによる負荷の駆動制御は継続することができる。
【0040】
以上、説明したように、本実施例の負荷駆動回路は、互いに近接した位置に備えられた第1トランジスタ11および第2トランジスタ21を用いて、第1負荷LL1および第2負荷LL2を駆動制御すると共に、温度上昇によるトランジスタの破壊を防ぐために、異常温度であるトランジスタの通電を停止させている。
【0041】
そして、1つのトランジスタが異常状態となり、2つのトランジスタが同時に異常温度となった場合、その直後は、温度比較回路61にてそれぞれの検出温度を比較して発熱源である高温側のトランジスタを判定し、そのトランジスタに対応するゲート駆動回路による駆動指令信号の出力を停止させて、そのトランジスタへの通電を停止させる。また、異常温度となった直後は、低温側のトランジスタについては、対応する駆動手段による駆動指令信号の出力を停止させない。
【0042】
これにより、発熱しているトランジスタは、通電が停止されて発熱が抑えられるため、さらに温度上昇することは無く、トランジスタを高温による破壊から保護できる。また、熱伝導によって異常温度となったもう1つのトランジスタは、通電が強制的に停止されないため、負荷の駆動制御を継続することができる。
【0043】
したがって、本実施例の負荷駆動回路によれば、発熱しているトランジスタを判定して通電を停止させることで、トランジスタを高温による破壊から保護することができる。また、一方のトランジスタからの熱伝導により異常温度となったトランジスタの通電を強制的に停止させることがないことから、トランジスタにおける必要のない通電停止を行うことが無くなるため、負荷駆動回路の制御性能を低下させることがない。
【0044】
また、2つのトランジスタが同時に異常状態となり、2つのトランジスタが同時に異常温度となった場合には、まず高温であるトランジスタへの通電を停止し、そのあと、もう一方のトランジスタが異常温度となった後一定時間が経過すると、低温側のトランジスタについても通電を停止して、2つのトランジスタの通電が停止される。よって、本実施例の負荷駆動回路によれば、2つのトランジスタが同時に異常状態となり温度が上昇した場合であっても、2つのトランジスタの通電を停止させることができ、高温による破壊からトランジスタを保護することができる。
【0045】
なお、本負荷駆動回路1においては、第1ゲート駆動回路15および第2ゲート駆動回路25が特許請求の範囲における駆動手段に相当し、電源ラインLVが直流電源に相当し、第1トランジスタ11および第2トランジスタ21がスイッチング素子に相当し、温度比較回路61が温度比較手段に相当し、保護回路71が保護手段に相当する。また、第1ダイオード31と第1コンパレータ33、および第2ダイオード41と第2コンパレータ43が、特許請求の範囲における異常温度判定手段に相当する。
【0046】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、制御対象となる負荷は2個に限ることはなく、さらに多数の負荷の駆動制御を行う負荷駆動回路の場合には、トランジスタ、ゲート駆動回路、温度検出用のダイオード、コンパレータなどは、負荷の個数に応じて備え、また、温度比較回路、保護回路については、負荷の個数に応じた構成のものを使用すればよい。
【0047】
また、第1ダイオード31および第2ダイオード41を構成するダイオード素子は4個に限ることはなく、第1トランジスタ11および第2トランジスタ21の温度変化に対する順方向電圧の変化量が、コンパレータが検出可能な変化量となるように個数を設定すると良い。
【0048】
さらに、上記実施例では、第1トランジスタおよび第2トランジスタとしてnチャネル型MOSFETを用いた負荷駆動回路について説明したが、これらのトランジスタは、pチャネル型MOSFETを用いて構成しても良く、また、バイポーラトランジスタを用いても良い。さらに、上記実施例では、第1トランジスタおよび第2トランジスタが、通電経路において負荷よりも高電位側に設けられたハイサイドスイッチとして備えられているが、これらトランジスタがローサイドスイッチとして備えられた負荷駆動回路に本発明を適用することもできる。
【図面の簡単な説明】
【図1】 実施例の負荷駆動回路の概略構成図である。
【符号の説明】
1…負荷駆動回路、11…第1トランジスタ、15…第1ゲート駆動回路、21…第2トランジスタ、25…第2ゲート駆動回路、31…第1ダイオード、33…第1コンパレータ、41…第2ダイオード、43…第2コンパレータ、51…定電圧電源、61…温度比較回路、71…保護回路、LL1…第1負荷、LL2…第2負荷、LV…電源ライン。
Claims (2)
- 直流電源から複数の負荷への各通電経路に設けられ、制御端子に入力される駆動指令信号に基づき前記各通電経路を通電・遮断する複数のスイッチング素子と、
該スイッチング素子に対応して備えられ、前記負荷を駆動制御するために、前記スイッチング素子に対して駆動指令信号を出力する複数の駆動手段と、
前記スイッチング素子に対応して備えられ、前記スイッチング素子の温度を検出し、該検出温度が前記スイッチング素子が正常動作可能な所定温度より高い異常温度であることを判定する複数の異常温度判定手段と、
を備えて、複数の負荷をそれぞれ独立して駆動するとともに前記各スイッチング素子の温度検出を行う負荷駆動回路であって、
複数の前記スイッチング素子の各温度を比較する温度比較手段と、
前記異常温度判定手段にて異常温度と判定され、かつ、前記温度比較手段にて最も高温と判定された前記スイッチング素子について、対応する前記駆動手段による前記駆動指令信号の出力を停止させることで、該スイッチング素子を保護する保護手段と、
を備えたことを特徴とする負荷駆動回路。 - 前記保護手段は、前記検出温度が異常温度となった後一定時間を経過した前記スイッチング素子について、前記温度比較手段による比較結果に拘わらず、当該スイッチング素子に対応する前記駆動手段による前記駆動指令信号の出力を停止させること、を特徴とする請求項1に記載の負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000115605A JP4106853B2 (ja) | 2000-04-17 | 2000-04-17 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000115605A JP4106853B2 (ja) | 2000-04-17 | 2000-04-17 | 負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308691A JP2001308691A (ja) | 2001-11-02 |
JP4106853B2 true JP4106853B2 (ja) | 2008-06-25 |
Family
ID=18627214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000115605A Expired - Fee Related JP4106853B2 (ja) | 2000-04-17 | 2000-04-17 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4106853B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6245135B2 (ja) * | 2014-10-20 | 2017-12-13 | 株式会社オートネットワーク技術研究所 | 通電制御装置 |
JP6256292B2 (ja) * | 2014-10-22 | 2018-01-10 | 株式会社デンソー | 温度保護装置 |
-
2000
- 2000-04-17 JP JP2000115605A patent/JP4106853B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001308691A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7675763B2 (en) | Semiconductor power converter apparatus | |
JP6632794B2 (ja) | 入力ノードから出力ノードに結合される負荷に電力を供給するためのシステム | |
US9077240B2 (en) | Semiconductor device including short-circuit protection | |
US10763845B2 (en) | Semiconductor device | |
JP4836694B2 (ja) | 電力供給制御装置 | |
US7480125B2 (en) | Constant voltage circuit, system power device and method of controlling system power device | |
US7859213B2 (en) | Control device and control method | |
US20150162819A1 (en) | Short protection circuit for power switch and associated protection method | |
CN114050812A (zh) | 半导体开关元件的驱动电路 | |
US10236679B2 (en) | Circuit apparatus and electronic appliance | |
US20070007912A1 (en) | Power output device with protection function for short circuit and overload | |
JP7443679B2 (ja) | 半導体装置 | |
US6538480B2 (en) | Load driving device | |
EP4203314A1 (en) | Over current protection for negative load current of power device gate drivers | |
US20050184710A1 (en) | Overcurrent protection circuit and semiconductor apparatus | |
JP6477923B2 (ja) | 制御回路 | |
JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
KR100271690B1 (ko) | 보호회로를 구비하는 반도체 장치 및 전자시스템 | |
US8045311B2 (en) | Load driving and diagnosis system and control method | |
JP4178904B2 (ja) | パワー素子の温度保護装置 | |
JPH05304450A (ja) | 保護回路を具備する半導体装置および電子システム | |
JP4106853B2 (ja) | 負荷駆動回路 | |
CN110581654B (zh) | 电力用半导体装置 | |
US11362504B2 (en) | Over current sensing scheme for switch applications | |
US11716028B2 (en) | Drain-to-source monitoring of power switches in a half-bridge during runtime |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080324 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |