JP4104044B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4104044B2
JP4104044B2 JP2001209256A JP2001209256A JP4104044B2 JP 4104044 B2 JP4104044 B2 JP 4104044B2 JP 2001209256 A JP2001209256 A JP 2001209256A JP 2001209256 A JP2001209256 A JP 2001209256A JP 4104044 B2 JP4104044 B2 JP 4104044B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
crystal panel
display
mode selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001209256A
Other languages
English (en)
Other versions
JP2003022060A (ja
Inventor
陽一 五十嵐
義雄 大脇
Original Assignee
株式会社 日立ディスプレイズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ディスプレイズ filed Critical 株式会社 日立ディスプレイズ
Priority to JP2001209256A priority Critical patent/JP4104044B2/ja
Priority to US10/150,936 priority patent/US7190361B2/en
Publication of JP2003022060A publication Critical patent/JP2003022060A/ja
Application granted granted Critical
Publication of JP4104044B2 publication Critical patent/JP4104044B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0275Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、液晶パネルに実装する駆動回路を変更することなく、高解像度化に伴う電磁波輻射の抑制と省電力化を可能とした液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は、画像表示画面を構成する液晶パネルの周辺にデータ線駆動回路と走査線駆動回路を有する駆動回路を搭載し、これらの駆動回路に表示のための各種信号を供給するインターフェース回路基板が取付けされている。インターフェース回路基板は、外部信号源からの画像信号(表示信号)、画素クロック信号を含む各種のタイミング信号および電源を入力して液晶パネルに画像を表示するための表示データを生成するタイミングコンバータおよび電源部を構成する複数の半導体集積回路からなる表示制御装置が搭載されている。
【0003】
【発明が解決しようとする課題】
液晶表示装置の高解像度化に伴って、環境への電磁輻射干渉抑制手段、所謂EMI対策が施されている。EMIは、液晶表示装置の筐体構造や主としてデータ線供給配線の電磁遮蔽構造、画素クロック信号の周波数などのパラメータの設定等で対策されている。しかし、製品出荷段階で、例えばノートパソコンに実装されることを想定して上記EMI対策を施した液晶表示装置を他の電子機器に実装するような場合や使用環境によっては、さらにEMI対策を施す必要が生じることがある。このような場合に、液晶表示装置の上記したパラメータを変更することは液晶表示装置そのものの設計変更を伴うため現実的でない。
【0004】
また、この種の液晶表示装置にたいしては、省電力化の要望が大きい。しかし、製品化以降での省電力化は困難である。このようなことが従来から解決すべき課題の一つとなっていた。
【0005】
本発明は、上記従来技術における課題を解消し、製品化後の液晶表示装置でも、実装される電子機器の使用環境に応じて上記EMI対策と省電力化を実現可能とした液晶表示装置を提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するため、本発明は、液晶表示装置のインターフェース基板に搭載されるタイミングコンバータに特別の端子を設けておき、この端子に外部から画像信号の画素クロック信号の周波数を変更する信号を印加するように構成した。また、本発明は、上記タイミングコンバータから液晶パネルの駆動回路に供給する電源電圧を外部から変更可能とした回路を設けた。本発明の代表的な構成を記述すれば、次のとおりである。
【0007】
(1):液晶パネルの周辺に実装したデータ線駆動回路と走査線駆動回路、および前記液晶パネルの近傍に設けたインターフェース回路基板を有する液晶表示装置であって、
前記インターフェース回路基板には、外部信号源からの表示信号、画素クロック信号を含む各種のタイミング信号および電源を入力して前記液晶パネルに画像を表示するための表示データを生成するタイミングコンバータおよび電源部を構成する複数の半導体集積回路からなる表示制御装置を搭載してなり、
前記タイミングコンバータを構成する半導体集積回路は、前記液晶パネルに表示される画像信号の画素クロックの周波数を高速と低速に切り換える表示モード選択端子を有し、
前記表示モード選択端子に外部から印加される表示モード選択信号に応じて前記液晶パネルに表示する画像信号の画素クロック信号の周波数を変更することを特徴とする。
【0008】
上記表示モード選択端子は前記インターフェース回路基板に有する前記表示モード選択信号に対応する固定電位の何れかに接続してよい。この構成としたことにより、液晶表示装置を実装する電子機器の使用環境に応じたEMI対策を当該電子機器への実装時に設定できる。
【0009】
(2):液晶パネルの周辺に実装したデータ線駆動回路と走査線駆動回路、および前記液晶パネルの近傍に設けたインターフェース回路基板を有する液晶表示装置であって、
前記インターフェース回路基板には、外部信号源からの表示信号、画素クロック信号を含む各種のタイミング信号および電源を入力して前記液晶パネルに画像を表示するための表示データを生成するタイミングコンバータおよび電源部を構成する複数の半導体集積回路を搭載してなり、
前記表示制御装置に、前記液晶パネルの前記データ線駆動回路の動作電圧を外部から調整する動作電圧調整回路を有し、
前記動作電圧調整回路に外部から印加される動作電圧調整信号に応じて前記液晶パネルの動作電圧を変更することを特徴とする。
【0010】
上記動作電圧調整回路に外部から印加される動作電圧調整信号は前記インターフェース回路基板に有する前記液晶パネルの動作電圧の何れかに対応する固定電位に接続するようにできる。この構成により、液晶表示装置の省電力化を電子機器への実装後に実現できると共に、データ線駆動回路の動作電圧を低減することで上記EMI対策も可能となる。なお、本発明は上記の構成および後述する実施例の構成に限定するものではなく、本発明の技術思想を逸脱しない範囲で種々の変形が可能であることは言うまでもない。
【0011】
【発明の実施の態様】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。図1は本発明による液晶表示装置の第一実施例を説明するタイミングコンバータの模式的な説明図である。このタイミングコンバータは液晶パネルの近傍に設けたインターフェース回路基板上に搭載される。ここでは、その端子配列のみを示す。図示したタイミングコンバータTCONの端子数(ピン数)は208本である。
【0012】
図1中、このタイミングコンバータTCONの端子番号1番乃至208番には、電源(3.3V)端子、接地端子、入力端子、出力端子をそれぞれ複数有している。これらの端子の中に表示モード選択端子を設けている。本実施例では、端子番号16を上記表示モード選択端子FCKとしている。この表示モード選択端子FCKに液晶パネルに表示される画像信号の画素クロックの周波数を高速と低速に切り換える表示モード選択信号MSCを印加することで、表示される画像信号を高速と低速に切り換える。
【0013】
本実施例では、表示モード選択信号MSCを「0」としたときに画素周波数が高速の162MHzになり、表示モード選択信号MSCを「1」としたときに画素周波数が低速の135MHzになるように設定されている。なお、表示モード選択端子FCKを接地した状態で表示モード選択信号MSCが「0」、電源電圧(3.3V)としたときに表示モード選択信号MSCが「1」となるようにしている。上記「0」あるいは「1」の表示モード選択信号MSCの設定は、インターフェース回路基板上にある接地電位の配線あるいは動作電圧の配線に接続することで実現できる。
【0014】
図2は本実施例における表示モード選択信号に応じた液晶パネルの表示状態の説明図である。高速表示モードである画素クロック信号が162MHzの場合は、図2の表示領域ARは液晶パネルPNLの画面全域を占めているものとする。図2中、BHは水平ブランキング信号、BVは垂直ブランキング信号を模式的に示したものである。表示モード選択信号MSCを「1」とすることにより、タイミングコンバータTCONは上記の水平ブランキング信号BHと垂直ブランキング信号BVの期間を矢印A、B方向に短縮する。
【0015】
したがって、画像信号の各画素信号が液晶パネルPNLの各画素に供給されるタイミングが短縮された上記水平ブランキング信号BHと垂直ブランキング信号BVの期間分、画面上では遅延されて、液晶パネルPNLの画面に表示される水平方向および垂直方向サイズが拡大する。
【0016】
このように、本実施例によれば、液晶表示装置のパラメータを変更することなく、外部から印加される表示モード選択信号MSCに応じて、高速と低速の各画素クロック信号に対して正常な表示がなされると共に、環境に応じて低速モードとすることによってEMI対策をさらに向上することができる。
【0017】
図3は本発明による液晶表示装置の第二実施例を説明する表示制御装置の構成図である。本実施例は、低速モードの場合には外部信号源HOSTから入力する表示信号を一旦メモリに蓄え、低速の読出クロックで読み出すことで液晶パネルPNLに供給するようにしたものである。なお、高速モードでは、外部信号源HOSTの表示信号をメモリMを介さずに液晶パネルPNLに供給する。
【0018】
すなわち、外部信号源HOSTから入力する表示信号は表示モード選択回路MSSに外部から印加される表示モード選択信号MSCで高速モードと低速モードとに切り換えられる。表示モード選択信号MSCが「0」の場合は高速モードであり、外部信号源HOSTから入力する表示信号はそのまま液晶パネルPNLに供給される。一方、表示モード選択信号MSCが「1」の場合は低速モードであり、外部信号源HOSTから入力する表示信号は一旦メモリMに書き込まれる。この書込みのクロック信号は高速の周波数(例えば、162MHz)である。書き込まれた表示信号は低速(例えば、135MHz)の読出クロック信号CLKで読み出されて液晶パネルPNLに供給される。
【0019】
上記表示モード選択信号MSCが「0」、「1」の設定はインターフェース回路基板上にある接地電位の配線あるいは動作電圧の配線に接続することで実現できる。本実施例により、液晶表示装置のパラメータを変更することなく、外部から印加される表示モード選択信号MSCに応じて、高速と低速の各画素クロック信号に対して正常な表示がなされると共に、低速モードとすることによってEMI対策を実現できる。
【0020】
図4は本発明による液晶表示装置の第三実施例を説明する表示制御装置の要部回路の構成図である。本実施例は、液晶パネルの駆動回路に供給する電源電圧を低減することでEMI対策を実現したものである。液晶表示装置は、その液晶パネルのデータ線駆動回路(所謂、ドレインドライバ)に動作電圧が3.3Vとであるとする。この液晶表示装置を実装した電子機器の使用環境がさらにEMI対策を要求している場合、その動作電圧を例えば3.0Vに低減させるものである。
【0021】
図4において、電源電圧と駆動回路への動作電圧の出力端子OUTの間に抵抗R1とR2の並列回路にアナログスイッチASWを直列接続した回路を設ける。例えば、抵抗R1では液晶パネルの駆動回路に3.3V動作電圧が出力され、抵抗R2では3.0V動作電圧が出力されるものとする。外部から入力する切替え信号CSWでアナログスイッチASWを切替えて抵抗R1と抵抗R2を切り換える。
【0022】
本実施例によれば、液晶表示装置を実装した電子機器の使用環境でさらにEMI対策を行う場合は、抵抗R2が選択される。駆動回路の動作電圧が低減されることで、EMIが低減し、同時に消費電力も低減される。上記アナログスイッチASWは電子機器への実装時の作業工程で固定の電位に接続してもよく、また、インターフェース回路基板上にユーザ設定スイッチとして実装しておいてもよい。あるいは、キーボード等の操作でソフトウエア的に設定するようにしてもよい。
【0023】
図5は本発明による液晶表示装置の第四実施例を説明する表示制御装置の要部回路の構成図である。この回路を図4の抵抗R1,R2およびアナログスイッチASWの部分に置き換えることで本実施例を構成する。前記した第3実施例では、2つの抵抗R1とR2を切り換えて駆動回路の動作電圧を変更したが、本実施例では2つの抵抗R1とR2を直列と並列に切り換えるようにしたものである。
【0024】
すなわち、抵抗R1では液晶パネルの駆動回路に3.3V動作電圧が出力されるものとし、この抵抗R1と並列に抵抗R2とスイッチング素子STrの直列回路を並列に接続した。スイッチング素子STrの制御端子には外部から切替え信号CSWを入力する。切替え信号CSWでスイッチング素子STrが導通すると、抵抗R1と抵抗R2は並列に接続されるため、その合成抵抗が下がり、出力OUTに3.0Vの動作電圧が出力される。本実施例によっても、液晶表示装置を実装した電子機器の使用環境でさらにEMI対策を行う場合は、抵抗R2が選択される。駆動回路の動作電圧が低減されることで、EMIが低減し、同時に消費電力も低減される。
【0025】
上記スイッチング素子STrの制御端子に与える切替え信号CSWは、インターフェース回路基板上の適宜の電位配線に直接接続してもとく、またインターフェース回路基板上にユーザ設定スイッチとして実装しておいてもよい。あるいは、キーボード等の操作でソフトウエア的に設定するようにしてもよい。
【0026】
次に、本発明の液晶表示装置の全体構成の例とその応用例を説明する。図6は本発明を適用した薄膜トランジスタ型液晶表示装置の構成と駆動システムの説明図である。この液晶表示装置は、液晶パネルPNLの周辺にデータ線(ドレイン信号線、ドレイン線、または映像信号線)駆動回路(半導体チップ)すなわちドレインドライバDDRを搭載したプリント回路基板、走査線(ゲート信号線またはゲート線とも言う)駆動回路(半導体チップ)すなわちゲートドライバGDRを搭載したプリント回路基板を有する。
【0027】
ドレインドライバDDRとゲートドライバGDRに画像表示のための表示信号(表示データ、あるいは画像データ)やクロック信号、階調電圧などを供給する表示制御手段である表示制御装置CRL、電源部PWUをを搭載したインターフェース回路基板を備えている。なお、回路基板(プリント回路基板)は図示していない。上記の駆動回路を搭載したプリント回路基板と走査線駆動回路を搭載したプリント回路基板に代えて、液晶パネルPNLを構成するガラス基板上に上記半導体チップを直接搭載した形式のものもある。
【0028】
図6において、コンピュータ、パソコンやテレビ受像回路などの外部信号源(HOST)からの表示データと制御信号クロック、表示タイミング信号、同期信号等の各種信号は表示制御装置CRLに入力する。表示制御装置CRLを構成するインターフェース回路基板には、階調基準電圧生成部、タイミングコンバータTCONなどが実装されており、外部からの表示データを液晶パネルPNLでの表示に適合した形式のデータに変換する。タイミングコンバータTCONの端子配列とその関連回路は前記した本発明の実施例の構成を備えている。
【0029】
ゲートドライバGDRとドレインドライバDDRに対する表示データとクロック信号は図示したように供給される。ドレインドライバDDRの前段のキャリー出力は、そのまま次段のドレインドライバのキャリー入力に与えられる。インターフェース回路基板あるいはタイミングコンバータTCONには、前記した本発明の実施例で説明した構成の何れかが設けられている。
【0030】
図7は本発明による液晶表示装置の全体構造を説明する展開斜視図であり、液晶表示装置(以下、2枚の基板SUB1,SUB2を貼り合わせてなる液晶パネル、駆動手段、バックライト、その他の構成部材を一体化した液晶表示モジュール:MDLと称する)の具体的構造を説明するものである。
【0031】
図7において、SHDは金属板からなるシールドケース(メタルフレームとも言う)、WDは表示窓、INS1〜3は絶縁シート、PCB1〜3は駆動手段を構成する回路基板(PCB1はドレイン側回路基板:映像信号線駆動用回路基板、PCB2はゲート側回路基板、PCB3はインターフェース回路基板)、JN1〜3は回路基板PCB1〜3同士を電気的に接続するジョイナ、TCP1,TCP2はテープキャリアパッケージ、PNLは液晶パネル、GCはゴムクッション、ILSは遮光スペーサ、PRSはプリズムシート、SPSは拡散シート、GLBは導光板、RFSは反射シート、MCAは一体化成形により形成された下側ケース(モールドフレーム)、MOはMCAの開口、LPは蛍光管、LPCはランプケーブル、GBは蛍光管LPを支持するゴムブッシュ、BATは両面粘着テープ、BLは蛍光管や導光板等からなるバックライトを示し、図示の配置関係で拡散板部材を積み重ねて液晶表示モジュールMDLが組立てられる。
【0032】
液晶表示モジュールMDLは、下側ケースMCAとシールドケースSHDの2種の収納・保持部材を有し、絶縁シートINS1〜3、回路基板PCB1〜3、液晶パネルPNLを収納固定した金属製のシールドケースSHDと、蛍光管LP、導光板GLB、プリズムシートPRS等からなるバックライトBLを収納した下側ケースMCAとを合体させてなる。
【0033】
回路基板PCB1とPCB2には液晶パネルPNLの各画素を駆動するための半導体集積回路(半導体チップ)が搭載され、またインターフェース回路基板PCB3には外部ホストからの映像信号の受入れ、タイミング信号等の制御信号を受け入れる半導体チップ、およびタイミングを加工してクロック信号を生成するタイミングコンバータTCON等が搭載される。このタイミングコンバータTCONの半導体チップの実装構造は前記本発明の実施例で説明したようになっている。
【0034】
インターフェース回路基板PCB3および回路基板PCB1、PCB2は多層配線基板であり、上記クロック信号ラインCLLはインターフェース回路基板PCB3および回路基板PCB1、PCB2の内層配線として形成される。なお、図7では、液晶パネルPNLには薄膜トランジスタTFTを駆動するためのドレイン側回路基板PCB1、ゲート側回路基板PCB2およびインターフェース回路基板PCB3がテープキャリアパッケージTCP1,TCP2で接続され、各回路基板間はジョイナJN1,2,3で接続されている。
【0035】
しかし、上記の構成に限らず、駆動回路(半導体積層回路)や各種配線を液晶パネルの一方の基板の周辺に直接設けた、所謂FCAあるいはCOGと呼ばれる実装方式を採用したものでは、回路基板PCB1、PCB2に替えてフレキシブルプリント基板が用いられる。また、その場合、テープキャリアパッケージTCP1,TCP2やジョイナJN1,2,3は特に必要なものではない。
【0036】
図8は本発明による液晶表示装置を実装した電子機器の一例としてのノート型コンピュータの斜視図である。このノート型コンピュータ(可搬型パソコン)はキーボード部(本体部)と、このキーボード部にヒンジで連結した表示部から構成される。キーボード部にはキーボードとホスト(ホストコンピュータ)、CPU等の信号生成機能を収納し、表示部には液晶パネルPNLを有し、その周辺に駆動回路基板PCB1,PCB2、コントロールチップTCONを搭載したPCB3、およびバックライト電源であるインバータ電源基板などが実装される。
【0037】
そして、上記液晶表示パネルPNL、各種回路基板PCB1,PCB2,PCB3、インバータ電源基板、およびバックライトを一体化した図7で説明した液晶表示モジュールを実装してある。
【0038】
図9は本発明による液晶表示装置を実装した電子機器の他例としてのディスプレイモニターの正面図である。このディスプレイモニターは表示部とスタンド部とから構成され、表示部には前記した本発明による液晶表示装置が実装されている。また、このようなディスプレイモニターのスタンド部にホストコンピュータ、あるいはテレビ受像回路を内蔵してもよい。
【0039】
【発明の効果】
以上説明したように、本発明によれば、外部からの表示モード切替え信号あるいは動作電圧の変更信号で液晶表示装置のEMI対策と省電力化を実現でき、液晶表示装置の使用環境に適用可能となり、製品化後のEMI対策と省電力化が可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の第一実施例を説明するタイミングコンバータの模式的な説明図である。
【図2】本実施例における表示モード選択信号に応じた液晶パネルの表示状態の説明図である。
【図3】本発明による液晶表示装置の第二実施例を説明する表示制御装置の構成図である。
【図4】本発明による液晶表示装置の第三実施例を説明する表示制御装置の要部回路の構成図である。
【図5】本発明による液晶表示装置の第四実施例を説明する表示制御装置の要部回路の構成図である。
【図6】本発明を適用した薄膜トランジスタ型液晶表示装置の構成と駆動システムの説明図である。
【図7】本発明による液晶表示装置の全体構造を説明する展開斜視図である。
【図8】本発明による液晶表示装置を実装した電子機器の一例としてのノート型コンピュータの斜視図である。
【図9】本発明による液晶表示装置を実装した電子機器の他例としてのディスプレイモニターの正面図である。
【符号の説明】
TCON・・・・タイミングコンバータ、FCK・・・・表示モード選択端子、MSC・・・・表示モード選択信号、BH・・・・水平ブランキング信号、BV・・・・垂直ブランキング信号、HOST・・・・外部信号源、MSS・・・・表示モード選択回路、MSC・・・・表示モード選択信号、CL・・・・読出クロック信号。

Claims (4)

  1. 液晶パネルの周辺に実装したデータ線駆動回路と走査線駆動回路、および前記液晶パネルの近傍に設けたインターフェース回路基板、及びメモリを有する液晶表示装置であって、
    前記インターフェース回路基板には、外部信号源からの表示信号、画素クロック信号を含む各種のタイミング信号および電源を入力して前記液晶パネルに画像を表示するための表示データを生成するタイミングコンバータおよび電源部を構成する複数の半導体集積回路からなる表示制御装置を搭載してなり、
    前記タイミングコンバータを構成する半導体集積回路は、前記液晶パネルに表示される画像信号の画素クロックの周波数を高速若しくは低速の何れか一方に切り換えるための表示モード選択端子を有し、前記表示モード選択端子に外部から印加される表示モード選択信号に応じて前記液晶パネルに表示する画像信号の画素クロック信号の周波数を高速若しくは低速の何れか一方に変更し、
    前記表示モード選択信号が低速の場合には、前記外部信号源からの表示信号を一旦前記メモリに蓄え、低速の画素クロックで読み出して前記液晶パネルに前記表示信号を供給し、
    前記表示モード選択信号が高速の場合には、前記外部信号源からの表示信号を前記メモリを介さずに前記液晶パネルに供給することを特徴とする液晶表示装置。
  2. 前記表示モード選択端子を前記インターフェース回路基板に有する前記表示モード選択信号に対応する固定電位の何れかに接続したことを特徴とする請求項1に記載の液晶表示装置。
  3. 前記表示制御装置に、前記液晶パネルの前記データ線駆動回路の動作電圧を外部から調整する動作電圧調整回路を有し、
    前記動作電圧調整回路に外部から印加される動作電圧調整信号に応じて前記液晶パネルの動作電圧を変更することを特徴とする請求項1に記載の液晶表示装置。
  4. 前記動作電圧調整回路に外部から印加される動作電圧調整信号を前記インターフェース回路基板に有する前記液晶パネルの動作電圧の何れかに対応する固定電位に接続したことを特徴とする請求項3に記載の液晶表示装置。
JP2001209256A 2001-07-10 2001-07-10 液晶表示装置 Expired - Fee Related JP4104044B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001209256A JP4104044B2 (ja) 2001-07-10 2001-07-10 液晶表示装置
US10/150,936 US7190361B2 (en) 2001-07-10 2002-05-21 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001209256A JP4104044B2 (ja) 2001-07-10 2001-07-10 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2003022060A JP2003022060A (ja) 2003-01-24
JP4104044B2 true JP4104044B2 (ja) 2008-06-18

Family

ID=19044936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001209256A Expired - Fee Related JP4104044B2 (ja) 2001-07-10 2001-07-10 液晶表示装置

Country Status (2)

Country Link
US (1) US7190361B2 (ja)
JP (1) JP4104044B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569088B (en) * 2002-09-13 2004-01-01 Htc Corp Method of changing CPU frequency
KR101213933B1 (ko) * 2004-05-31 2013-01-09 엘지디스플레이 주식회사 액정표시장치의 모듈
US20070069883A1 (en) * 2005-09-23 2007-03-29 Collier Bill G Jr Product display system and container
US7499043B2 (en) * 2006-05-30 2009-03-03 Intel Corporation Switching of display refresh rates
KR20090039506A (ko) * 2007-10-18 2009-04-22 삼성전자주식회사 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
KR20090080009A (ko) * 2008-01-19 2009-07-23 삼성전자주식회사 패널형 디스플레이장치
US8578192B2 (en) * 2008-06-30 2013-11-05 Intel Corporation Power efficient high frequency display with motion blur mitigation
JP5427470B2 (ja) * 2009-05-21 2014-02-26 株式会社ニューギン 遊技機
JP5374601B2 (ja) * 2012-02-16 2013-12-25 株式会社ニューギン 遊技機
JP5374600B2 (ja) * 2012-02-16 2013-12-25 株式会社ニューギン 遊技機
KR20150066659A (ko) * 2013-12-06 2015-06-17 삼성디스플레이 주식회사 인터페이스 및 이에 연결된 디스플레이
US11127106B2 (en) 2019-06-28 2021-09-21 Intel Corporation Runtime flip stability characterization
CN110782792B (zh) * 2019-11-07 2022-02-01 京东方科技集团股份有限公司 显示装置
KR20220165299A (ko) * 2021-06-07 2022-12-15 삼성디스플레이 주식회사 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225949A (ja) 1990-01-31 1991-10-04 Fuji Electric Co Ltd ディスプレイドライバー集積回路
JPH03245180A (ja) * 1990-02-23 1991-10-31 Toshiba Corp パネルディスプレイの輝度制御装置
EP0464552A3 (en) * 1990-06-25 1992-10-21 Kabushiki Kaisha Toshiba Personal computer capable of altering display luminance through key operation
US5130674A (en) * 1991-09-30 1992-07-14 Motorola, Inc. Voltage controlled oscilator having controlled bias voltage, AGC and output amplifier
US5390293A (en) * 1992-08-19 1995-02-14 Hitachi, Ltd. Information processing equipment capable of multicolor display
JPH07336218A (ja) * 1994-06-10 1995-12-22 Fujitsu General Ltd Pll回路
US5675809A (en) * 1995-02-10 1997-10-07 Ncr Corporation Voltage control circuit for a dual voltage bus computer system
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JPH11133921A (ja) * 1997-10-28 1999-05-21 Sharp Corp 表示制御回路及び表示制御方法
KR100263032B1 (ko) * 1998-04-28 2000-08-01 김덕중 가변주파수를 가진 링 발진기
JP2000172233A (ja) 1998-12-09 2000-06-23 Seiko Epson Corp 液晶表示装置、液晶表示装置の駆動方法および液晶表示装置を備えた電子機器
KR100326200B1 (ko) * 1999-04-12 2002-02-27 구본준, 론 위라하디락사 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법

Also Published As

Publication number Publication date
JP2003022060A (ja) 2003-01-24
US20030011547A1 (en) 2003-01-16
US7190361B2 (en) 2007-03-13

Similar Documents

Publication Publication Date Title
KR100255144B1 (ko) 표시영역외주의 프레임면적의 축소화에 적합한 액정표시장치
US6229513B1 (en) Liquid crystal display apparatus having display control unit for lowering clock frequency at which pixel drivers are driven
JP4104044B2 (ja) 液晶表示装置
US20080303763A1 (en) Liquid crystal display device and method for driving the same
JP2003108021A (ja) 表示装置
JP4550334B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP3638123B2 (ja) 表示モジュール
KR20060000993A (ko) 시프트 레지스터와, 이를 갖는 표시 장치 및 시프트레지스터 구동방법
KR20060104088A (ko) 표시 장치의 회로 기판 및 이를 포함하는 표시 장치
US7551156B2 (en) Liquid crystal display device
TW200401934A (en) Liquid crystal display having no gate PCB and FPC
KR20100115554A (ko) 액정표시장치
KR101573429B1 (ko) 패널 어셈블리 및 이를 포함하는 표시 장치
US11532644B2 (en) Display panel and display device applying the same
JP2001177040A (ja) 半導体集積回路とこの半導体集積回路を実装したプリント回路基板、およびこのプリント回路基板を用いた液晶表示装置
JP4562963B2 (ja) 液晶表示装置
KR100555302B1 (ko) 제어신호발생회로와 구동회로가 일체화된 액정표시장치
KR20060089410A (ko) 디스플레이 장치
JP2001033762A (ja) 平面表示装置
JP5503162B2 (ja) 電気光学装置及び電子機器
JP3288870B2 (ja) 液晶表示装置
JP3294444B2 (ja) 液晶表示装置
KR20030045955A (ko) 액정 표시 장치
US11928283B2 (en) Display device and method to overdrive a display signal based on touch information
KR101074415B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20051005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051107

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080321

R150 Certificate of patent or registration of utility model

Ref document number: 4104044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees