JP4103675B2 - レーダ装置 - Google Patents
レーダ装置 Download PDFInfo
- Publication number
- JP4103675B2 JP4103675B2 JP2003128967A JP2003128967A JP4103675B2 JP 4103675 B2 JP4103675 B2 JP 4103675B2 JP 2003128967 A JP2003128967 A JP 2003128967A JP 2003128967 A JP2003128967 A JP 2003128967A JP 4103675 B2 JP4103675 B2 JP 4103675B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- beat
- switch
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【発明の属する技術分野】
この発明は、車両等の移動体に搭載され、移動体周辺の対象物を外部目標として検出し、その相対距離と相対速度を計測するレーダ装置に係るものであり、特に信号処理を効率的に行うことによって、レーダ装置の構成部品点数を低減する技術に関するものである。
【0002】
【従来の技術】
車両等に搭載されるレーダ装置は、対象とする外部目標の距離が数m〜数百m程度であり、また、アンテナを送受信兼用として1つにした装置であれば、サイズが小型になるので望ましい。このような要求を満たすレーダとして、周波数変調中断方式(またはFMICW方式:Frequency ModulatedInterrupted Continuous Wave)によるレーダがあげられる(以下、FMICW方式と呼ぶ)。
【0003】
FMICW方式による従来のレーダは、周波数変調をかけた連続波を間欠的に用いるものである。この方式によるレーダ装置では、アップフェーズ(変調周波数上昇期間:時間の経過につれて周波数が高くなる変調区間をいう)とダウンフェーズ(変調周波数下降期間:時間の経過につれて周波数が低くなる変調区間をいう)からなる周波数変調信号波を外部目標に照射する。次に、外部目標が反射した送信波を受信信号として受信する一方で、この受信信号ともとの送信波をドップラー周波数分だけシフトしたローカル信号との周波数差を求めることで、ビート信号を生成する。そして、このビート信号を処理することによって、外部目標の相対距離と相対速度を算出するものである(例えば特許文献1)。
【0004】
【特許文献1】
特開平11−237471「レーダ方式およびその方式を用いたレーダ装置」 第3頁−第5頁
【0005】
【発明が解決しようとする課題】
一般に、FMICW方式によるレーダ装置のビート信号は、次式のように複素数として表現される。
【数1】
【0006】
ところで、従来のFMICW方式によるレーダ装置では、式(1)および式(2)によって表される複素数の実部と虚部を同時にサンプリングしている。このことから、実部用の信号処理と虚部用の信号処理を行うために、それぞれミキサやA/D変換器、メモリやレンジゲートなどの部品を1系統ずつ設ける必要があった。その結果、構成部品の点数が増えてしまい、車両搭載用途に適合させるためにレーダ装置を小型化することが困難であるという問題があった。
【0007】
この発明は、上記の課題を解決するためになされたものである。すなわち、単一の信号処理系統を所定の時間帯においてビート信号の実部データを取得するために用い、その他の時間帯においてはビート信号の虚部データを所得するために用いる。これにより、部品点数を削減したFMICW方式によるレーダ装置を提供するものである。
【0008】
【課題を解決するための手段】
この発明によるレーダ装置は、アップフェーズとダウンフェーズからなる連続波を、外部目標に照射する送信信号と、ローカル信号とに間欠的に切り換える信号発生手段と、
前記外部目標が反射した前記送信信号を受信信号として受信し、該受信信号と前記ローカル信号から第1の期間においてはビート信号の実部を生成し、第2の期間においては前記ビート信号の虚部を生成するビート信号生成手段と、
前記ビート信号に基づいて、前記外部目標の相対距離と相対速度とを求める信号処理手段とを備えたものである。
【0009】
【発明の実施の形態】
以下、この発明の実施の形態について説明する。
実施の形態1.
図1は、この発明の実施の形態1によるレーダ装置の基本構成を示すブロック図である。図において、レーダ装置1は、制御部2、変調波形発生部3、電圧制御発振器4、スイッチ5、スイッチ6、アンテナ7からなる信号発生手段と、スイッチ9、移相回路10、スイッチ11、ミキサ12からなるビート信号発生手段と、A/D変換器13、メモリ14、周波数抽出部15、距離・速度導出部16、表示部17からなる信号処理手段とを備えている。
【0010】
制御部2は、各種の制御信号を発生するようになっており、変調波形発生部3は、制御部2からの制御信号に基づいてアップフェーズとダウンフェーズの変調波形を発生する部位である。電圧制御発振器4は、変調波形部3からの出力信号に応答して、アップフェーズのVCO(Voltage ControlledOscillator)信号を発生する素子または回路である(なお、以下の説明において電圧制御発振器4をVCO4と称する)。
【0011】
スイッチ5とスイッチ6は、それぞれ可動端子と、信号送信用接点であるt端子、さらに信号受信用接点であるr端子とを有しており、スイッチ5とスイッチ6のt端子同士が接続される一方で、スイッチ5の可動端子はVCO4に、スイッチ6の可動端子はアンテナ7に、そしてスイッチ5のr端子はスイッチ9に、スイッチ6のr端子はミキサ12の一方の入力端子に接続されている。スイッチ5および6の可動端子は、制御部2の制御によってt端子とr端子とに接続されるようになっている。またアンテナ7は電波を放射して外部目標8を捕捉するものである。なお、外部目標8は、レーダ装置1の外部に存在する観測対象であって、レーダ装置1に対して未知の相対距離Rの位置を、未知の相対速度Vで移動しているものとする。
【0012】
スイッチ9とスイッチ11は、それぞれ可動端子と、I端子、Q端子を有するもので、スイッチ9の可動端子はスイッチ5のr端子に接続され、スイッチ11の可動端子はミキサ12の他方の入力端子に接続されている。またスイッチ9および11のI端子同士が直結される一方で、スイッチ9のQ端子は、スイッチ9から出力された信号の位相をπ/2ラジアンだけシフトする移相回路10を介してスイッチ11のQ端子に接続され、シフト後の信号がスイッチ11のQ端子に入力されるものである。スイッチ9および11の可動端子は、制御部2の制御によって、まず時間0(ゼロ)においては、それぞれのI端子に接続され、以後新たな時間τの経過ごとにI端子とQ端子との間を切り換えるようになっている。
【0013】
ミキサ12は、混合器またはミクサとも呼ばれる回路または素子であって、スイッチ6のr端子からの出力信号とスイッチ11の可動端子からの出力信号を混合するようになっている。その出力端子はA/D変換器13に接続されており、混合(ミキシング)された信号がデジタルデータにサンプリングされて、メモリ14に記憶されるようになっている。
【0014】
A/D変換器13は、入力されるアナログ信号を所定の時間毎にサンプリング(デジタル信号に変換)する素子または回路であって、A/D変換器13が出力するデータをサンプルデータと呼ぶ。またメモリ14は、RAM(ランダムアクセスメモリ)であって、A/D変換器13が出力するサンプルデータを記憶する素子または回路である。
【0015】
周波数抽出部15は、メモリ14に記憶されているビート信号のサンプルデータからアップフェーズとダウンフェーズとのそれぞれのビート周波数を求める部位である。また、距離・速度導出部16は、周波数抽出部15によって求められたビート周波数に基づいて、外部目標8の相対距離および相対速度を算出する部位であって、コンピュータプログラムによって構成されていてもよい。さらに表示部17は、算出された外部目標8の相対距離および相対速度を利用者に提供するために表示する部位であり、具体的にはCRTディスプレイ装置などで構成される。
【0016】
前述のとおり、従来のFMICW方式によるレーダ装置では、ビート信号発生手段に相当する部位および信号処理手段に相当する部位が、ビート信号の実数部処理用と虚数部処理用に2系統設けられていた。これに対して、レーダ装置1では、スイッチ9とスイッチ11とを組み合わせてビート信号の実数部処理と虚数部処理とを切り換えるようにした。このような構成を採用することによって、1系統のみのビート信号発生手段と信号処理手段で、ビート信号の実数部処理と虚数部処理を行うようにしている点で、従来のFMICW方式によるレーダ装置と異なるものである。
【0017】
図2〜図5は、この発明のレーダ装置で用いるFMICW方式における各信号の時間に対する周波数を示したものである。図2はアップフェーズとダウンフェーズのVCO信号の状態をそれぞれ示した図であって、アップフェーズ時の20c、ダウンフェーズ時の20dは、VCO4から発生されるVCO信号を表している。図3はアップフェーズとダウンフェーズの送信信号の状態をそれぞれ示した図であって、アップフェーズ時の21c、ダウンフェーズ時の21dは、スイッチ5および6がt端子に接続されている時間内にVCO4からアンテナ7を介して空中に放射される送信信号を表している。また図3のPP(1)、PP(2)、…、PP(M)は間欠的に放射される各送信信号を示す符号である。
【0018】
また図4はアップフェーズとダウンフェーズの受信信号とローカル信号の状態を示した図であって、アップフェーズ時の22cとダウンフェーズ時の22dは、スイッチ5および6がr端子に接続されている時間内にVCO4からスイッチ9に入力されるローカル信号を表している。またアップフェーズ時の23cとダウンフェーズ時の23dは、同時間内のローカル信号より所定時間遅れてアンテナ7により受信され、スイッチ6からミキサ12に出力される受信信号を表している。また図4のPP(1)、PP(2)、…、PP(M)は、図3において示した同一の符号による送信信号に対応する受信信号であることを示す符号である。
【0019】
図5はアップフェーズとダウンフェーズのビート周波数の状態を示した図であって、アップフェーズ時の24cとダウンフェーズ時の24dは、ローカル信号22cと受信信号23c、あるいはローカル信号22dと受信信号23dがミキサ12によってミキシングされ出力されるビート信号を表している。また図5におけるRR(1)、RR(2)、RR(3)は、図4の受信信号PP(1)、PP(2)、…、PP(M)の各時間におけるA/D変換器13によるサンプルデータである。
【0020】
次に、実施の形態1によるレーダ装置の動作を図を用いて説明する。FMICW方式では、その名の通り周波数変調をかけた連続波を間欠的に用いる。レーダ装置1内にある制御部2の制御により、変調波形発生部3で生成されたアップフェーズとダウンフェーズからなる変調波形はVCO4に出力される。VCO4は、この変調波形に対応したVCO信号20c及び20dを、スイッチ5に出力する。
【0021】
また制御部2は、スイッチ5および6の可動端子の切り換えを制御する。いま、スイッチ5および6が、t端子およびr端子に接続される全時間をT=(N+1)×τとすると、図6に示すように、時間0〜2×τの間において、制御部2はスイッチ5と6の可動端子をそれぞれのt端子に接続させる。また、時間2×τ〜Tの間には、r端子に接続させる。以後、制御部2は単位時間Tごとにこのような制御を繰り返す。ただし、スイッチ5および6が、必ずしも、常にt端子およびr端子のいずれかに接続されていなければならないわけではない。
【0022】
レーダ装置1は、FMICW方式に基づいて、アップフェーズとダウンフェーズでそれぞれの信号処理を行う。まずアップフェーズにおいて、VCO4はVCO信号20cをスイッチ5および6に出力する。スイッチ5および6は、制御部2によって時刻0〜2×τの間においてt端子に接続されている。したがってVCO信号20cは、スイッチ5および6のt端子を経由して、アンテナ7に出力される。アンテナ7は、このVCO信号20cを送信信号21cとして空中に放射する。
【0023】
空中へ放射された送信信号21cは、相対距離Rに存在し、相対速度Vで移動している外部目標8に照射され、その一部が反射して、アンテナ7に到着する。外部目標8による反射波は、もとの送信信号21cに対して外部目標8の相対速度Vに応じたドップラー周波数Fvだけシフトされ、送信信号21cの放射からKτ=2R/c(cは電波の速度)だけ遅れた時刻にアンテナ7で受信される。このアンテナ7によって受信された受信信号が、図4の受信信号23cである。この受信信号23cは、アンテナ7からスイッチ6に出力される。
【0024】
スイッチ6は、制御部1によって時刻2×τ〜Tの期間においてr端子に接続されている。したがって時刻2×τ〜Tの期間に到着した受信信号23cはスイッチ6を経由してミキサ12へ出力される。
【0025】
一方、時刻2×τ〜Tの期間において、スイッチ5も制御部2によってr端子に接続されている。したがって時刻2×τ〜Tの期間に発生したVCO信号20cは、VCO4からスイッチ5を経由してローカル信号22cとしてスイッチ9に出力される。
【0026】
スイッチ9は、制御部2によりスイッチ11と同期して時間τごと、すなわち、スイッチ5と6がt端子に接続されている時間の半分の長さの時間ごとに、接続端子を切換えられる。このようにして、まず時刻2×τ〜3×τ(第1の期間)において、スイッチ9とスイッチ11がI端子に接続されるので、ローカル信号22cがそのままミキサ12へ出力される。ミキサ12はローカル信号22cと受信信号23cをミキシングして、ビート信号24cの実部に相当する信号を出力する。
【0027】
次に、続く時刻3×τ〜4×τ(第2の期間)において、スイッチ9とスイッチ11はQ端子に接続されている。このため、ローカル信号22cはスイッチ9から移相回路10に出力される。続いて移相回路10は、ローカル信号22cの位相をπ/2ラジアンだけシフトさせて、ミキサ12に出力する。ミキサ12はローカル信号22cと受信信号23cをミキシングし、ビート信号24cの虚部に相当する信号を出力する。
【0028】
以後T−4×τ>>τの関係にあるときは、時刻2×τ〜4×τにおける場合と同じように、4×τ〜Tの時間帯においても、時間τごとにスイッチ9とスイッチ11とをI端子とQ端子に交互に接続するようにしてもよい。これによって、ミキサ12はビート信号24cの実部に相当する信号と、虚部に相当する信号とを交互に出力するようになる。そして、ビート信号24cはA/D変換器13によって、時間τごとのデータとしてサンプリングされる。この場合のビート信号24cの実部に相当するデータIu(t)は、アップフェーズのビート周波数Uを用いて、式(5)として表され、また虚部に相当するデータQu(t)は式(6)として表される。
【数2】
【0029】
一方、T=4×τ+Δτ(ただしΔτ<2×τとする)の関係にある場合は、4×τ〜Tの時間帯において、時間τごとにスイッチ9とスイッチ11をI端子とQ端子に交互に接続する時間が得られない。しかし、時刻2×τ〜4×τにおいて、スイッチ9とスイッチ11とをI端子とQ端子に交互に接続することで、単一の信号処理系統によりビート信号の実部データと虚部データとを取得するというこの発明の特徴が失われるわけではない。
【0030】
次に、式(5)と式(6)における実部に相当するデータIu(t)と虚部に相当するデータQu(t)の特性について説明する。式(5)と式(6)より明らかなように、実部に相当するデータIu(t)と、虚部に相当するデータQu(t)との位相差は2πUτとなる。実際には、この位相差2πUτはごく微少な値となって無視できる。
【0031】
具体的には、たとえば式(3)に基づいて変調時間Tや周波数掃引幅B、送信波長λを設定して、ビート周波数Uの値域が±数十kHz程度の範囲になるようにし、かつスイッチ9と11の切り換え時間τを数十ns程度となるように制御部2を構成すれば、位相差2πUτは、10のマイナス3乗(ラジアン)程度のオーダの大きさとなり、ごく微少な値として無視できる。ただしこのような構成は必須ではなく、位相差2πUτが10分の1(ラジアン)程度のオーダーであれば、Iu(t)とQu(t)を実部と虚部に近似しても、十分に実用的な測定精度が得られる。
【0032】
したがって、ビート信号の実部に相当するデータIu(t)と虚部に相当するデータQu(t)を、式(1)によって表される従来のFMICW方式によるレーダ装置の実部と虚部に一致するものとみなして構わない。
【0033】
このことから、ビート信号の実部に相当するデータIu(t)と虚部に相当するデータQu(t)は、それぞれ式(1)の実部と虚部に一致するので、レーダ装置1によって発生するビート信号は、従来のFMICW方式によるレーダ装置と同様に、複素信号として扱うことができるのである。
【0034】
また、ミキサ12が生成するビート信号について、高速フーリエ変換などの手法により周波数パワースペクトルを求め、さらにあらかじめ設定されたしきい値以上のパワーのピークを有する周波数を、外部目標8に対応するビート周波数として抽出することにより、従来のFMICW方式によるレーダ装置と同様に、正しい正負符号情報も得ることもできる。
【0035】
そこで以後の説明においては、Iu(t)を単に実部あるいは実部データと称し、同様にQu(t)を単に虚部または虚部データと称することとする。
【0036】
次に、ダウンフェーズにおいても、制御部2、変調波形発生部3、VCO4、スイッチ5、スイッチ6、アンテナ7、スイッチ9、移相回路10、スイッチ11、ミキサ12が、アップフェーズと同様に動作する。その結果、図2に示すVCO信号20d、図3に示す送信信号21d、図4に示すローカル信号22dと受信信号23dが得られて、図5に示すビート信号24dが発生する。ミキサ12はビート信号24dの実部に相当する信号と虚部に相当する信号を時間τごとに交互に出力し、これらのデータをA/D変換器13で時間τごとにサンプリングする。ダウンフェーズのビート周波数Dを用いると、ビート信号24dの実部に相当するデータId(t)は式(7)によって表され、また虚部に相当するデータQd(t)は式(8)によって表される。
【数3】
【0037】
アップフェーズにおけるIu(t)とQu(t)との位相差2πUτと同様に、Id(t)とQd(t)との位相差2πDτはごく微少な値となる。したがってId(t)とQd(t)は、式(2)によって与えられる従来のFMICW方式によるレーダ装置のビート信号の実部と虚部に一致するものとみなすことができる。
【0038】
そこで以後の説明においては、アップフェーズにおけるIu(t)及びQu(t)と同様に、Id(t)を単に実部あるいは実部データと称し、同様にQd(t)を単に虚部または虚部データと称することとする。
【0039】
このように、スイッチ5と6がt端子に接続されている時間2×τの半分の長さの時間τごとに、スイッチ9とスイッチ11をI端子とQ端子の間を切り換えるようにすることで、1系統の部品のみで実部データと虚部データを取り出すことができる。
【0040】
次にA/D変換器変換器13以降の動作について説明する。アップフェーズのビート信号24cおよびダウンフェーズのビート信号24dは、A/D変換器13によってサンプリングされて、アップフェーズの送信信号PP(1)、PP(2)、…、PP(M)とダウンフェーズの送信信号PP(1)、PP(2)、…、PP(M)とのサンプルデータが出力される。ここで前述のとおり、T=(N+1)τであって、2×τの送信信号送出時間に対して、実部データと虚部データをそれぞれ時間τずつ取得するので、A/D変換器13は、図3において示した送信信号PP(1)、PP(2)、…、PP(M)に対して、それぞれ時間RR(1)、RR(2)、…、RR(N/2)のサンプルデータを出力する。
【0041】
A/D変換器13がビート信号の実部データごとおよび虚部データごと出力したサンプルデータは、図7に示すデータマトリクス101を生成するようにメモリ14に記録される。データマトリクス101は、メモリ上の(N/2)行M列の2次元配列領域であって、A/D変換器13が出力したサンプルデータを格納する。具体的には、A/D変換器13が送信信号21cあるいは21dであるPP(1)に続くN/2個のサンプルデータを出力すると、これらのサンプルデータはデータマトリクス101の列方向に{PP(1),RR(1)}、{PP(1),RR(2)}、{PP(1),RR(3)}、…、{PP(1),RR(N/2)}として格納する。
【0042】
同様にして、次に送信する2番目に送信するPP(2)に続くN/2個のサンプルデータもについても、列方向に{PP(2),RR(1)}、{PP(2),RR(2)}、{PP(2),RR(3)}、…、{PP(2),RR(N/2)}のように格納する。以下、M番目に送信するP(M)まで同様の処理をを繰り返す。
【0043】
この結果、(N/2)行M列のデータマトリクスはサンプルデータによって満たされ、RR(K)(K=1〜N/2)の行には、式(9)で示される範囲の相対距離RKにある外部目標8を表す信号が含まれる。
【数4】
【0044】
データPP(M)についてのサンプルが終了すると、制御部2の制御によって、周波数抽出部15がメモリ14からデータを読み出して、信号処理を開始する。信号処理は、この周波数抽出部15の他、距離・速度導出部16、表示部17によって行われる。
【0045】
以下に、レーダ装置1によるサンプルデータの処理について説明する。図8は、レーダ装置1による信号処理を示すフローチャートである。まず図のステップST1において、制御部2が、自身に備わっているレンジゲート番号用カウンタ(内部変数)kの値を1に初期化する。
【0046】
次にステップST2において周波数抽出部15は、アップフェーズの実部ビート信号を記録したメモリ14上のデータマトリクスから、k番目のレンジにおけるビート信号の実部データとして、行方向の{PP(1),RR(k)}、{PP(2),RR(k)}、…、{PP(M),RR(k)}のデータ群を読み出す。それと同時に、周波数抽出部15は、アップフェーズの虚部ビート信号を記録したメモリ14上のデータマトリクスから、k番目のレンジにおけるビート信号の虚部データとして、行方向の{PP(1),RR(k)}、{PP(2),RR(k)}、…、{PP(M),RR(k)}のデータ群を読み出す。さらに周波数抽出部15は、読み出したサンプルデータから、アップフェーズのビート周波数Uを求める。
【0047】
次に、ステップST3において周波数抽出部15は、ステップST2と同様に、メモリ14上のデータマトリクスから、k番目のレンジにおけるビート信号の実部データと虚部データを読み出す。さらに周波数抽出部15は、読み出したサンプルデータから、アップフェーズのビート周波数Dを求める。
【0048】
続いてステップST4において、距離・速度算出部16は、周波数抽出部15によって抽出されたアップフェーズにおけるビート周波数Uとダウンフェーズにおけるビート周波数Dとを対として、総当たりで組合せを生成する。そして、その組み合わせの中から、正しい周波数対を探索して、その正しい周波数対から外部目標8の相対距離Rと相対速度Vを算出する。例えば、アップフェーズで抽出された周波数がU1,U2,…,Ui,…,Upであって、ダウンフェーズで抽出された周波数がD1,D2,…,Dj,…,Dqである場合に、周波数対Cij(Ui,Dj)について式(10)で求めた外部目標8との相対距離Rが、式(12)に示すRkの範囲にあるなら、Cij(Ui,Dj)は最適解となる周波数対であると考えられる。これによりアップフェーズにおける最適解であるビート周波数Uとダウンフェーズにおける最適解であるビート周波数Dを決定できるので、式(11)により外部目標8の相対速度Vを求めることができる。
【数5】
【0049】
次にステップST5において、表示部15は、距離・速度算出部16が算出した相対距離Rと相対速度Vを利用者に数値などで表示する。
【0050】
ステップST6において、制御部2は、自身に備わっているレンジゲート番号用カウンタ(内部変数)kとNとを比較し、Nに等しい場合は処理を終了する(ST6:YES)。また等しくない場合にはステップST7に進む(ST6:NO)。ステップST7において、制御部2はkをインクリメントして、ステップST2に戻る。
【0051】
以上から明らかなように、実施の形態1のレーダ装置1によれば、FMICW方式によるビート信号の実部と虚部を時間的に切り換えて取得することにより、信号処理を効率化し、1つの信号処理系統で処理するようにしたので、レーダ装置1を構成する部品点数を低減できる。
【0052】
なお、レーダ装置1では、スイッチ11をスイッチ9と移相回路10に接続する構成としたが、移相回路10を経由するかどうかを決定するにはスイッチ9のみで十分であるので、スイッチ11は必須の構成要素ではない。
【0053】
また、スイッチ5のr端子にスイッチ9の可動端子を接続する構成を採った。すなわちレーダ装置1では、ローカル信号を移相することによってビート信号を発生させるように構成したが、この他にも、受信信号を移相する構成を採用してもよい。この場合には、スイッチ5のr端子をミキサ12の入力端子に直結し、さらにスイッチ6のr端子をスイッチ9の可動端子に接続する。この場合には、移相回路10の移相量を−π/2ラジアンとする。そして、第1の期間において、ローカル信号と受信信号とをミキサ12に混合させて、ビート信号の実部を生成するとともに、第2の期間においては、受信信号を移相し、該移相された受信信号とローカル信号とをミキサ12に混合させて、前記ビート信号の虚部を生成する。
【0054】
さらに、レーダ装置1では、スイッチ5および6の可動端子切り換え時間間隔をスイッチ9および11の可動端子切り換え時間間隔の倍の長さとして構成した。しかし、このような構成方法に限定されるものではなく、スイッチ5および6の可動端子切り換え時間間隔をスイッチ9および11の可動端子切り換え時間間隔の2のべき乗倍の長さであってもよい。(もうちょっと書く)
【0055】
また、上記において、表示部15は必須の構成要素ではなく、例えば、外部目標8の相対距離Rや相対速度Vを表示せずに、距離・速度導出部16が、相対距離Rや相対速度Vを入力データとして動作する他の装置に直接出力するようにしてもよい。
【0056】
【発明の効果】
この発明によるレーダ装置は、所定の期間においては従来と同じく外部目標からの受信信号とローカル信号からビート信号の実部を生成し、この所定の期間経過後においては、ビート信号の虚部を生成する、というように、ビート信号生成手段の用途を切り換えることとした。これによって、ビート信号の実部と虚部の処理を同一の部品で行えるようになり、部品点数を削減することができるという極めて有利な効果を奏するものである。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるレーダ装置の基本構成を示すブロック図である。
【図2】 この発明の実施の形態1によるレーダ装置のVCO信号の状態を示した図である。
【図3】 この発明の実施の形態1によるレーダ装置の送信信号の状態を示した図である。
【図4】 この発明の実施の形態1によるレーダ装置の受信信号の状態を示した図である。
【図5】 この発明の実施の形態1によるレーダ装置のビート周波数の状態を示した図である。
【図6】 この発明の実施の形態1によるスイッチ5および6の各時間におけるt端子とr端子との接続状態を示した図である。
【図7】 この発明の実施の形態1によるレーダ装置のデータマトリクスの例を示した図である。
【図8】 この発明の実施の形態1によるレーダ装置1による信号処理のフローチャートである。
【符号の説明】
1 レーダ装置1
2 制御部
3 変調波形発生部
4 電圧制御発振器
5、6、9、11 スイッチ
7 アンテナ
10 移相回路
12 ミキサ
13 A/D変換器
14 メモリ
15 周波数抽出部
16 距離・速度導出部
17 表示部。
Claims (5)
- アップフェーズとダウンフェーズからなる連続波を、外部目標に照射する送信信号と、ローカル信号とに間欠的に切り換える信号発生手段と、
前記外部目標が反射した前記送信信号を受信信号として受信し、該受信信号と前記ローカル信号から第1の期間においてはビート信号の実部を生成し、第2の期間においては前記ビート信号の虚部を生成するビート信号生成手段と、
前記ビート信号の実部及び虚部に基づいて、前記外部目標の相対距離と相対速度とを求める信号処理手段とを備えたことを特徴とするレーダ装置。 - 前記ビート信号生成手段は、前記第1の期間において、前記ローカル信号と前記受信信号とをミキサに混合させて、前記ビート信号の実部を生成するとともに、前記第2の期間において、前記ローカル信号を移相し、該移相されたローカル信号と前記受信信号とを前記ミキサに混合させて、前記ビート信号の虚部を生成することを特徴とする請求項1に記載されたレーダ装置。
- 前記ビート信号生成手段は、
前記ローカル信号を移相して、該移相されたローカル信号を前記ミキサに出力する移相回路と、
前記第1の期間においては前記ミキサに前記ローカル信号を出力し、前記第2の期間においては前記移相回路に前記ローカル信号を出力するスイッチと、を備えたことを特徴とする請求項2に記載されたレーダ装置。 - 前記ビート信号生成手段は、前記第1の期間において、前記ローカル信号と前記受信信号とをミキサに混合させて、前記ビート信号の実部を生成するとともに、前記第2の期間においては、前記受信信号を移相し、該移相された受信信号と前記ローカル信号とを前記ミキサに混合させて、前記ビート信号の虚部を生成することを特徴とする請求項1に記載されたレーダ装置。
- 前記ビート信号生成手段は、
前記受信信号を移相して、該移相された受信信号を前記ミキサに出力する移相回路と、 前記第1の期間においては前記ミキサに前記受信信号を出力し、前記第2の期間においては前記移相回路に前記受信信号を出力するスイッチと、を備えたことを特徴とする請求項4に記載されたレーダ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128967A JP4103675B2 (ja) | 2003-05-07 | 2003-05-07 | レーダ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128967A JP4103675B2 (ja) | 2003-05-07 | 2003-05-07 | レーダ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004333269A JP2004333269A (ja) | 2004-11-25 |
JP4103675B2 true JP4103675B2 (ja) | 2008-06-18 |
Family
ID=33504948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003128967A Expired - Fee Related JP4103675B2 (ja) | 2003-05-07 | 2003-05-07 | レーダ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4103675B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1777549B1 (en) | 2005-10-24 | 2012-10-03 | Mitsubishi Electric Information Technology Centre Europe B.V. | Object ranging |
US7791530B2 (en) * | 2006-01-05 | 2010-09-07 | Autoliv Asp, Inc. | Time duplex apparatus and method for radar sensor front-ends |
JP2008286696A (ja) * | 2007-05-18 | 2008-11-27 | Mitsubishi Electric Corp | レーダ装置 |
EP2000810B1 (en) | 2007-06-07 | 2013-09-04 | Mitsubishi Electric Information Technology Centre Europe B.V. | Determination of sine wave period |
JP6945332B2 (ja) * | 2017-04-20 | 2021-10-06 | 株式会社デンソーテン | レーダ装置および物標検出方法 |
JP6799494B2 (ja) * | 2017-04-27 | 2020-12-16 | 日立オートモティブシステムズ株式会社 | レーダ回路、レーダシステム、及びレーダプログラム |
-
2003
- 2003-05-07 JP JP2003128967A patent/JP4103675B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004333269A (ja) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110031805B (zh) | 雷达装置 | |
EP3165941A1 (en) | Frequency modulation scheme for fmcw radar | |
US6335701B1 (en) | Radar system and coherent integrating method thereof | |
JP3946852B2 (ja) | レーダ装置およびこのレーダ装置における目標相対距離・相対速度探索方法 | |
CN103003714B (zh) | 雷达装置 | |
US20090085796A1 (en) | Radar Apparatus | |
WO2006085352A1 (ja) | 目標物検出装置 | |
GB2259820A (en) | A noise radar | |
JP5019316B2 (ja) | Fm−cw偏波レーダ装置 | |
JPH11311668A (ja) | Fm−cwレーダ装置 | |
EP2284565A1 (en) | Continous wave radar | |
US6611225B2 (en) | Radar signal processing apparatus, and method of measuring distance and speed | |
AU656656B2 (en) | Radar apparatus and method | |
JP4103675B2 (ja) | レーダ装置 | |
US3423754A (en) | Sampled radar system | |
JP4976442B2 (ja) | モノパルスドップラレーダ装置 | |
JP2010216980A (ja) | レーダ装置 | |
JP2644849B2 (ja) | Fm−cwレーダ装置 | |
JP2642803B2 (ja) | パルス・ドップラーレーダ装置 | |
JP2006226847A (ja) | 無線センシング装置及び無線センシング方法 | |
JP2004347362A (ja) | Fm−cwレーダ装置および該装置における妨害波除去方法 | |
JP2001221854A (ja) | Fm−cwレーダ装置 | |
JP4005007B2 (ja) | レーダ信号処理装置 | |
JP7324859B2 (ja) | 処理装置 | |
JP2007212245A (ja) | パルスレーダ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4103675 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |