JP4100315B2 - 電気光学装置の製造方法 - Google Patents

電気光学装置の製造方法 Download PDF

Info

Publication number
JP4100315B2
JP4100315B2 JP2003337820A JP2003337820A JP4100315B2 JP 4100315 B2 JP4100315 B2 JP 4100315B2 JP 2003337820 A JP2003337820 A JP 2003337820A JP 2003337820 A JP2003337820 A JP 2003337820A JP 4100315 B2 JP4100315 B2 JP 4100315B2
Authority
JP
Japan
Prior art keywords
conductive particles
substrate
semiconductor device
electro
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003337820A
Other languages
English (en)
Other versions
JP2005108992A5 (ja
JP2005108992A (ja
Inventor
敏一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003337820A priority Critical patent/JP4100315B2/ja
Publication of JP2005108992A publication Critical patent/JP2005108992A/ja
Publication of JP2005108992A5 publication Critical patent/JP2005108992A5/ja
Application granted granted Critical
Publication of JP4100315B2 publication Critical patent/JP4100315B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、半導体装置を基板側の電極と導通接続するための実装方法に関する。また、これを用いた電気光学装置の製造方法及び電気光学装置、電子機器に関する。
従来、半導体装置を基板に実装する方法として、図10に示すようにACF(Anisotropic Conductive Film:異方性導電膜)107を間に挟んで半導体装置102の半導体装置側端子(電極端子)103を基板101の基板側端子(電極端子)106へ軽く押しつけて仮装着し、さらに熱圧着処理、すなわち加熱下で加圧するという方法が知られている。半導体装置側端子103は、Al(アルミニウム)等によって形成されたパッド104の上にAu(金)等によって形成されたバンプ105を付着することによって形成されるのが一般的である。
ACF107は、一対の端子間を異方性を持たせて電気的に一括接続するとともに、2つの部材間を機械的に接続するために用いられる導電性のある高分子フィルムであって、例えば紫外線硬化性、熱可塑性または熱硬化性の樹脂フィルム108の中に多数の導電粒子109を分散させることによって形成される。このACF107を挟んで基板101と半導体装置102とを加熱しながらまたは紫外線照射しながら圧着することにより、図11に示すように半導体装置側端子103と基板側端子106との間において電気的接続を実現する。
特開2001−156108号公報
しかしながら、近年の産業界の要求は電子製品を小型化する方向にあり、これを実現するためは半導体装置の導電接続の対象である端子の間隔、すなわちピッチを狭くする必要がある。しかしながら、従来の実装方法において、単に端子の間隔すなわちピッチを狭くした場合には、隣り合う端子間に存在する導電粒子によって当該一対の端子がショートして接続信頼性が低下するという問題がある。
そこで、隣り合う端子間をショートさせない方法として導電粒子の表面に接着剤層が形成され、この接着剤層により導電粒子を電極端子表面に接着させて電極端子の表面にのみ導電粒子を載置する方法が提案されている(例えば特許文献1参照)。しかしながら、この方法では導電粒子はその表面の接着材層のみで電極端子表面に接着されるため、接着力が弱く、実装工程中に電極端子表面から剥がれ落ち、十分な導通面積が得られない可能性があるという問題がある。
本発明は、上記に鑑みてなされたものであって、端子間ピッチの狭い半導体装置においても、端子間のショートを防止しながら確実に半導体装置と基板との電気的接続を実現する半導体装置の実装方法を提供することを目的とする。また、これを用いた電気光学装置の製造方法及び電気光学装置、電子機器を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、第1の基板と、該第1の基板にシール材を介して対向配置される第2の基板とを備え、前記第1の基板が前記第2の基板から張り出した張り出し部分に設けられる実装領域に、前記シール材の内側から外側に導電パターンが引き出されてなる複数の第1の配線部分と、フレキシブル配線基板と電気的に接続する複数の第2の配線部分とが形成されており、前記第1及び第2の配線部分と半導体装置の複数の第1及び第2の電極端子とをそれぞれ導通させて実装する電気光学装置の製造方法であって、弾性を有する樹脂ボールの表面を導電材料で被覆し、該導電材料を覆うように樹脂層を形成し導電性粒子を形成する工程と、前記複数の第1及び第2の電極端子のバンプ上に前記導電性粒子を散布して前記導電性粒子を前記バンプの表面に埋め込む工程と、前記バンプ間に散布された前記導電性粒子を除去する工程と、前記実装領域に接着材を配置する工程と、前記半導体装置のバンプと前記接着材とを対向させた状態で前記半導体装置と前記第1の基板とを位置合わせして加熱または紫外線照射しながら圧接し、前記半導体装置を前記第1の基板に接着する工程とを有し、前記接着する工程において、前記半導体装置を前記第1の基板に圧接することにより、前記導電性粒子を弾性変形させ、前記樹脂層から前記導電材料を露出させることにより、前記複数の第1の配線部分と前記複数の第1の電極端子とをそれぞれ導通させると共に、前記複数の第2の配線部分と前記複数の第2の電極端子とをそれぞれ導通させることを特徴とする。
また、前記接着材には導電性粒子が含有されていないことを特徴とする。
また、前記接着する工程において、前記半導体装置の前記第1の基板と対向する面及び前記半導体装置の側面の一部が、前記接着材に覆われることを特徴とする。
以上のような本発明にかかる半導体装置の実装方法によれば、バンプ上に導電性粒子を散布して埋め込んだ後、バンプ間に散布された導電性粒子を除去する。これにより半導体装置の第1の電極のバンプ表面にのみ導電性粒子が確実に配置され、該第1の電極同士の間には導電性粒子が配置されない。また、導電性粒子はバンプに埋め込まれるため、半導体装置の実装工程中にバンプから剥がれ落ちることがなく、十分な導通面積を確保することができる。
そしてこの状態で半導体装置を前記基板に接着する。これにより、半導体装置の第1および第2の電極間のピッチが狭くなった場合においても、隣り合う一対の電極が導電性粒子によってショートすること、すなわち横導通が生じることを防止することができる。したがって本発明によれば、端子間のショートが防止された信頼性の高い半導体装置の実装方法を提供することができる。なお、本発明においては、上記の第2の電極には、基板に配され第1の電極が接続される配線を含むものである。
また、本発明の好ましい態様によれば、バンプを金(Au)により構成することが好ましい。軟らかい材料である金によりバンプを構成することにより、確実に導電性粒子をバンプ表面に埋め込むことができ、バンプ表面に確実に導電性粒子を配置することができる。
また、本発明の好ましい態様によれば、接着材が導電性粒子を含有することができる。バンプ上に導電性粒子を散布して埋め込んだ状態で導電性粒子を含有させた接着材により半導体装置を基板に接着することで、第1の電極と第2の電極とを電気的に接続する導電性粒子の量を多く確保することができる。したがって、より確実に第1の電極と第2の電極とを電気的に接続して半導体装置を基板に実装することができる。ただし、この場合には、接着材に含有させた導電性粒子により電極間のショートが生じない範囲で接着材に導電性粒子を含有させることが重要である。
また、本発明の好ましい態様によれば、バンプ上の導電性粒子を押圧して前記バンプ内に押し込む工程を有することが好ましい。金(Au)などの軟らかいバンプ上に導電性粒子を散布することにより導電性粒子はバンプ表面に埋め込まれるが、上記の工程を実施することにより、バンプ表面における埋没状態が浅い導電性粒子や単にバンプ表面に載置された導電性粒子がある場合には、これらの導電性粒子を確実にバンプ表面に埋め込むことができる。したがって、より確実にバンプ表面に導電性粒子を配置することができ、十分な導通面積を確保して、より確実に第1の電極と第2の電極とを電気的に接続して半導体装置を基板に実装することができる。
また、上述した課題を解決し、目的を達成するために、本件の参考発明は、複数の第1の電極を備える半導体装置を第2の電極を備えた電気光学装置用基板に前記第1の電極と第2の電極とを導通させて実装する電気光学装置の製造方法であって、前記第1の電極上にバンプを形成する工程と、前記バンプ上に導電性粒子を散布して前記導電性粒子を前記バンプの表面に埋め込む工程と、前記バンプ間に散布された導電性粒子を除去する工程と、前記電気光学装置用基板における前記半導体装置の実装位置に接着材を配置する工程と、前記半導体装置のバンプと前記接着材とを対向させた状態で前記半導体装置と電気光学装置用基板とを位置合わせして加熱または紫外線照射しながら圧接し、前記半導体装置を前記電気光学装置用基板に接着する工程と、を有することを特徴とする。
以上のような本件の参考発明にかかる電気光学装置の製造方法によれば、バンプ上に導電性粒子を散布して埋め込んだ後、バンプ間に散布された導電性粒子を除去する。これにより半導体装置の第1の電極のバンプ表面にのみ導電性粒子が確実に配置され、該第1の電極同士の間には導電性粒子が配置されない。また、導電性粒子はバンプに埋め込まれるため、半導体装置の実装工程中にバンプから剥がれ落ちることがなく、十分な導通面積を確保することができる。
そしてこの状態で半導体装置を前記電気光学装置用基板に接着する。これにより、半導体装置の第1および第2の電極間のピッチが狭くなった場合においても、隣り合う一対の電極が導電性粒子によってショートすること、すなわち横導通が生じることを防止することができる。したがって本発明によれば、端子間のショートが防止された信頼性の高い電気光学装置の製造方法を提供することができる。なお、本発明においては、上記の第2の電極には、電気光学装置用基板に配され第1の電極が接続される配線を含むものである。
また、この電気光学装置の製造方法における好ましい態様によれば、バンプを金(Au)により構成することが好ましい。軟らかい材料である金によりバンプを構成することにより、確実に導電性粒子をバンプ表面に埋め込むことができ、バンプ表面に確実に導電性粒子を配置することができる。
また、この電気光学装置の製造方法における好ましい態様によれば、接着材が導電性粒子を含有することができる。バンプ上に導電性粒子を散布して埋め込んだ状態で導電性粒子を含有させた接着材により半導体装置を電気光学装置用基板に接着することで、第1の電極と第2の電極とを電気的に接続する導電性粒子の量を多く確保することができる。したがって、より確実に第1の電極と第2の電極とを電気的に接続して半導体装置を電気光学装置用基板に実装することができる。ただし、この場合には、接着材に含有させた導電性粒子により電極間のショートが生じない範囲で接着材に導電性粒子を含有させることが重要である。
また、この電気光学装置の製造方法における好ましい態様によれば、バンプ上の導電性粒子を押圧して前記バンプ内に押し込む工程を有することが好ましい。金(Au)などの軟らかいバンプ上に導電性粒子を散布することにより導電性粒子はバンプ表面に埋め込まれるが、上記の工程を実施することにより、バンプ表面における埋没状態が浅い導電性粒子や単にバンプ表面に載置された導電性粒子がある場合には、これらの導電性粒子を確実にバンプ表面に埋め込むことができる。したがって、より確実にバンプ表面に導電性粒子を配置することができ、十分な導通面積を確保して、より確実に第1の電極と第2の電極とを電気的に接続して半導体装置を電気光学装置用基板に実装することができる。
また、上述した課題を解決し、目的を達成するために、本件の参考発明は、複数の第1の電極を備える半導体装置と第2の電極を備えた電気光学装置用基板とを備え、第1の電極上に設けられたバンプと第2の電極とが接着材により接着されるとともに、バンプ上にのみ埋め込まれた導電性粒子を介して第1の電極と第2の電極とが導通した状態で半導体装置が電気光学装置用基板に実装されてなることを特徴とする。
以上のように構成された本件の参考発明にかかる電気光学装置においては、第1の電極上に設けられたバンプ表面にのみ導電性粒子が配置され、該導電性粒子によって第1の電極と第2の電極とが導通している。これにより、半導体装置の第1および第2の電極間のピッチが狭い場合においても、隣り合う一対の電極が導電性粒子によってショートすること、すなわち横導通が生じることを防止されている。したがって本発明によれば、端子間のショートが防止された信頼性の高い電気光学装置を提供することができる。
また、本件の参考発明の好ましい態様によれば、バンプを金(Au)により構成することが好ましい。軟らかい材料である金によりバンプを構成することにより確実に導電性粒子がバンプ表面に埋め込まれる。これによりバンプ表面に確実に導電性粒子が配置され、第1の電極と第2の電極とがより確実に電気的に接続された信頼性の高い電気光学装置を提供することができる。
また、本件の参考発明の好ましい態様によれば、接着材が導電性粒子を含有することができる。導電性粒子を含有させた接着材により半導体装置を電気光学装置用基板に接着することで、第1の電極と第2の電極とを電気的に接続する導電性粒子の量を多く確保することができる。したがって、第1の電極と第2の電極とがより確実に電気的に接続された信頼性の高い電気光学装置を提供することができる。ただし、この場合には、接着材に含有させた導電性粒子により電極間のショートが生じない範囲で接着材に導電性粒子を含有させることが重要である。
また、本件の参考発明によれば、上述の電気光学装置を有する電子機器を提供する。これにより、簡略な構成を有し、より高品質な電子機器を安価に実現することができる。

以下に、本発明に係る半導体装置の実装方法、電気光学装置及びその製造方法、電子機器の実施例を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
図1は本発明にかかる電気光学装置の一例である液晶表示装置1を分解した様子を模式的に示す斜視図である。図2は図1の液晶表示装置1を駆動するためのドライバIC(半導体装置)が液晶パネルに実装された状態を示す液晶表示装置1の縦断面図である。本実施例においては、液晶表示装置1は液晶パネル10及びバックライトユニット15を含んで構成されている。
図1および図2に示すように、単純マトリクス型の液晶パネル10では、一対のガラス、石英あるいはプラスチックなどで形成された略矩形状の第1の透明基板5と第2の透明基板2とが、シール材6を挟んで所定の間隙を隔てて接着固定されている。第1の透明基板5は第1の面5a及び第2の面5bを有し、第2の透明基板2は第1の面2a及び第2の面2bを有しており、第1の透明基板5と第2の透明基板2とは、それぞれの第2の面5b及び2bが対向するように配置されている。シール材6には、液晶を注入する際の液晶注入口6aとしての途切れ部分が形成され、この液晶注入口6aは液晶注入後に紫外線硬化樹脂からなる図示しない封止材で封止されている。第1の透明基板5と第2の透明基板2との間のうち、シール材6により区画形成された液晶封入領域内(シール材6により囲われた内側の領域)には液晶25が封入されている。
また、第1の透明基板5の第1の面5aには、該第1の面5aに当接して矩形状の第1偏光板16が配置される。一方、第2の透明基板2の第1の面2aには、該第1の面2aに当接して矩形状の第2偏光板7が配置されている。さらに、第1の透明基板5と偏光板16の間、および第2の透明基板2と偏光板7との間には、液晶層において生じた着色を解消するための光学部材としての位相差板を必要に応じて介在させる。
第1偏光板16における第1の透明基板5と隣り合う面と反対側の面には、第1偏光板16と隣り合うようにバックライトユニット15が配置されている。液晶パネル10とバックライトユニット15とは、バックライトユニット15と第1偏光板16とが両面接着性の遮光膜としての遮光テープ20により接着固定されることにより固定されている。このバックライトユニット15は、液晶表示装置が完成した際に実際に表示に関与する領域である有効表示領域30に対応した導光板8、及びこの導光板8の端部に配置された光源としてのLED(Light Emitting Diode)9を含んで構成される。
第1の透明基板5及び第2の透明基板2には、互いに直交する方向に駆動用の導電パターン3、4が透明なITO(Indium Tin Oxide)膜などによってストライプ状に形成されている。これらの導電パターンには、各画素の液晶を駆動するための駆動信号が印加される。また、第1の透明基板5及び第2の透明基板2の第2の面5b、2bには、導電パターン3及び導電パターン4を覆うように、図示しない配向膜が形成されており、表示モードとしてはSTN(Super Twisted Nematic)型などの各種の液晶モードを用いることができる。
画像表示を行う際の画素は、導電パターン3、4の交差部分に対応する液晶によって構成される。図1および図2に示した本実施例にかかる液晶表示装置1は単純マトリクス型液晶表示装置であるので、導電パターン3、4の一方が走査信号が印加される走査電極、他方がオン電圧やオフ電圧の画像信号が印加される信号電極として機能する。
液晶表示装置1において第1の透明基板5は第2の透明基板2よりも大きく形成され、図2に示すように第1の透明基板5はその一辺において第2の透明基板2の一辺から張り出した形態とされている。そして、第1の透明基板5はこの張り出した部分の第2の面5bに半導体装置(以下、IC)実装領域40を有している。このIC実装領域40は、第1の透明基板5の張り出し部分45に形成されている。IC実装領域40は、導電パターン3、4に駆動信号を出力する半導体装置としてのドライバIC12を実装するための領域である。
ドライバIC12は接着材である両面接着シート32で第1の透明基板5に接着されることにより固定されている。そしてドライバIC12は、第1電極端子(出力電極)13aと第2電極端子(入力電極)13bを有しており、ドライバIC12の第1電極端子13aは、基板側の電極を兼ねた導電パターン3の第1配線部分3aと導電性粒子31を介して電気的に接続されている。また、ドライバIC12の第2電極端子13bは、第1の透明基板5上に基板側の電極を兼ねた導電パターン3の第2配線部分3bと導電性粒子31を介して電気的に接続されている。更に、第2配線部分3bには導電性粒子31を介して図示しないフレキシブル配線基板が電気的に接続されており、フレキシブル配線基板からドライバIC12に対して各種の信号や電源が供給される。なお、第1電極端子(出力電極)13aおよび第2電極端子(入力電極)13bは、それぞれドライバIC12の長手方向に複数個、所定の間隔をおいて配置されている。
第1電極端子(出力電極)13aと第2電極端子(入力電極)13bとは、ドライバIC12に設けられた電極パッド(図示せず)上に金(Au)によってバンプ50を形成することにより構成されている。そして、バンプ50の表面に埋め込まれた導電性粒子31を介してそれぞれ導電パターン3の第1配線部分3aおよび導電パターン3の第2配線部分3bと導通している。ここで、導電性粒子31はバンプ50の表面にのみ配置されており、隣り合うバンプ間には導電性粒子が配置されていない構成とされている。これにより、ドライバIC12の第1電極端子13a同士の電極端子間ピッチが狭い場合においても、隣り合う一対の第1電極端子13aが導電性粒子31によってショートすること、すなわち横導通が生じることが防止されている。また同様に、ドライバIC12の第2電極端子13b同士の電極端子間ピッチが狭い場合においても、隣り合う一対の第2電極端子13bが導電性粒子31によってショートすること、すなわち横導通が生じることが防止されている。したがって、このドライバIC12は、電極端子間のピッチが狭い場合においても、隣り合う一対の電極端子が導電性粒子31によってショートすることが防止されてIC実装領域40に実装されている。
次に、上述したドライバIC12の実装方法について説明する。上記のように隣り合う一対の電極端子が導電性粒子31によってショートすることを防止しながらドライバIC12をIC実装領域40に実装するには、まずドライバIC12において電極パッド上にバンプ50を形成して複数の第1電極端子13aを構成し、また電極パッド上にバンプ50を形成して複数の第2電極端子13bを構成する。
ここで、バンプ50は例えば金(Au)などの軟らかい材料により構成することが好ましい。このように軟らかい材料である金によりバンプを構成することにより、後述するように導電性粒子31を散布した際に該導電性粒子をバンプ表面に確実に埋め込むことができ、バンプ表面に確実に導電性粒子を配置することができる。
次に図3に示すように第1電極端子13aおよび第2電極端子13bのバンプ50上に導電性粒子31を散布して該導電性粒子31をバンプ50の表面に埋め込む。バンプ50は金(Au)等の軟らかい材料により構成されているため、バンプ50を散布することにより導電性粒子31はバンプ50の表面に適当な深さで埋め込まれる。
導電性粒子31は、例えば、図4の断面構成図に示すように、弾性を備えた絶縁性の樹脂ボール31aの表面にNi(ニッケル)層31bを被膜形成し、そのNi層31bの上にさらに樹脂層31cを被膜形成することによって作製することができる。Ni層31bは例えばメッキによって形成できる。導電性粒子31は、芯材として樹脂ボール31aを用いて構成されているため全体としても弾性を有している。そして、所定の圧力が加えられると樹脂層31cが壊れてNi(ニッケル)層31bが露出して導通材料として機能する。このような導電性粒子31の粒径は特に限定されるものではなくバンプの表面積等の諸条件により適宜変更可能であるが、例えば直径4μm程度のものを用いることができる。
そして、図5に示すように導電性粒子31を散布した後に隣り合うバンプ間のバンプ間領域52に散布された不要な導電性粒子31を除去する。本発明においては、バンプ50の表面にのみ導電性粒子31を配置するため、バンプ間領域52に散布された不要な導電性粒子31は除去する。このバンプ間領域52の導電性粒子31を除去する方法は特に限定されず、バンプ50の表面に導電性粒子31を残した状態でバンプ間領域52の導電性粒子31のみを除去できれば良く、例えばブローにより除去することができる。
次いで、図6および図7に示すように第1の透明基板5の第2の面5bに設けられたIC実装領域40に両面接着シート32を配置する。この両面接着シート32としては、例えば紫外線硬化性または熱硬化性の樹脂フィルムなどを用いることができる。なお、図6はこの工程の液晶表示装置1を表側、すなわち第2の透明基板2側から見た平面図であり、図7は同断面図である。
次に図8に示すようにドライバIC12とIC実装領域40との位置合わせを行う。ドライバIC12とIC実装領域40との位置合わせは、ドライバIC12の第1電極端子13aとIC実装領域40に設けられた導電パターン3の第1配線部分3aとが対応し、また、ドライバIC12の第2電極端子13bとIC実装領域40に設けられた導電パターン3の第2配線部分3bとが対応するように行う。そして、位置合わせの後にドライバIC12をIC実装領域40上に載置する。
そして、IC実装領域40とドライバIC12とを加熱しながらまたは紫外線照射しながらIC実装領域40とドライバIC12とを圧接してドライバIC12を第1の透明基板5のIC実装領域40に接着する。このとき、導電性粒子31の樹脂層31cはバンプ50に埋まった状態でIC実装領域40にドライバIC12が圧接した際に導電性粒子31が弾性変形し、樹脂層31cが壊れてNi(ニッケル)層31bが露出し、該Ni(ニッケル)層31bによって導通が実現される。すなわち、第1電極端子13aと導電パターン3の第1配線部分3aとが導通接続され、また、第2電極端子13bと導電パターン3の第2配線部分3bとが導通接続される。
ここで、導電性粒子31はバンプ50の表面にのみ配置されているため、導電性粒子31により隣り合う一対の端子がショートすること、すなわち横導通が生じることがない。これにより、第1電極端子13a間のピッチが狭くなった場合においても隣り合う一対の第1電極端子13aが導電性粒子31によりショートすることを防止してドライバIC12を実装することができる。同様に第2電極端子13b間のピッチが狭くなった場合においても隣り合う一対の第2電極端子13bが導電性粒子31によりショートすることを防止してドライバIC12を実装することができる。したがって上述したドライバIC12の実装方法によれば、電極端子間のショートが防止された信頼性の高い半導体装置の実装が可能である。
また、上記の方法においては導電性粒子31はバンプ50に埋め込まれるため、ドライバIC12の実装工程中に導電性粒子31がバンプ50から剥がれ落ちることがなく、十分な導通面積を確保することができる。そして、上記の方法においては、バンプ50上に導電性粒子31を散布した後にバンプ間の不要な導電性粒子31を除去する工程を含んでいるため、導電性粒子31の散布量を必要なだけ多くしてバンプ50の表面に必要十分な量の導電性粒子31を配置することが可能である。これにより、バンプ50の表面において十分な導通面積を確保することができ、確実にドライバIC12と第1の透明基板5とを導通させることができる。
また、本発明においては、上記の両面接着シート32に導電性粒子を含有させることもできる。バンプ50上に導電性粒子31を散布して埋め込んだ状態で導電性粒子31を含有させた両面接着シート32によりドライバIC12を第1の透明基板5に接着することで、第1電極端子13aと第1配線部分3a、および第2電極端子13bと第2配線部分3bとを電気的に接続する導電性粒子31の量を多く確保することができる。これにより、より確実にドライバIC12と第1の透明基板5とを電気的に接続してドライバIC12を第1の透明基板5に実装することができる。ただし、この場合には、両面接着シート32に含有させた導電性粒子により電極間のショートが生じない範囲で両面接着シート32に導電性粒子を含有させることが重要である。
実施例2では、上述したドライバIC12の実装方法の変形例について説明する。まず実施例1と同様に例えば金(Au)などの軟らかい材料によりドライバIC12の電極パッド上にバンプ50を形成して複数の第1電極端子13aを構成し、また電極パッド上にバンプ50を形成して複数の第2電極端子13bを構成する。
次に図3に示すように第1電極端子13aおよび第2電極端子13bのバンプ50上に導電性粒子31を散布して該導電性粒子31をバンプ50の表面に埋め込む。
そして、導電性粒子31を散布した後にバンプ50上の導電性粒子31を押圧してバンプ50内に押し込む工程を実施する。金(Au)などの軟らかいバンプ50上に導電性粒子31を散布することにより導電性粒子31はバンプ50表面に埋め込まれるが、上記の工程を実施することにより、バンプ50の表面における埋没状態が浅い導電性粒子31や単にバンプ表面に載置された状態となっている導電性粒子31を確実にバンプ50表面に埋め込むことができる。したがって、この工程を実施することにより確実にバンプ50表面に導電性粒子31を配置することができる。
そして、図5に示すように導電性粒子31を散布した後に隣り合うバンプ間のバンプ間領域52間に散布された不要な導電性粒子31を除去する。本発明においては、バンプ50の表面にのみ導電性粒子31を配置するため、バンプ間領域52に散布された不要な導電性粒子31は除去する。このバンプ間領域52の導電性粒子31を除去する方法は特に限定されず、バンプ50の表面に導電性粒子31を残した状態でバンプ間領域52の導電性粒子31のみを除去できれば良く、例えばブローにより除去することができる。
次いで、図6および図7に示すように第1の透明基板5の第2の面5bに設けられたIC実装領域40に両面接着シート32を配置する。この両面接着シート32としては、例えば紫外線硬化性または熱硬化性の樹脂フィルムなどを用いることができる。そして、図8に示すようにドライバIC12とIC実装領域40との位置合わせを行う。ドライバIC12とIC実装領域40との位置合わせは、ドライバIC12の第1電極端子13aとIC実装領域40に設けられた導電パターン3の第1配線部分3aとが対応し、また、ドライバIC12の第2電極端子13bとIC実装領域40に設けられた導電パターン3の第2配線部分3bとが対応するように行う。そして、位置合わせの後にドライバIC12をIC実装領域40上に載置する。
そして、IC実装領域40とドライバIC12とを加熱しながらまたは紫外線照射しながらIC実装領域40とドライバIC12とを圧接してドライバIC12を第1の透明基板5のIC実装領域40に接着する。このとき、導電性粒子31の樹脂層31cはバンプ50に埋まった状態でIC実装領域40にドライバIC12が圧接した際に導電性粒子31が弾性変形し、樹脂層31cが壊れてNi(ニッケル)層31bが露出し、該Ni(ニッケル)層31bによって導通が実現される。すなわち、第1電極端子13aと導電パターン3の第1配線部分3aとが導通接続され、また、第2電極端子13bと導電パターン3の第2配線部分3bとが導通接続される。
ここで、導電性粒子31はバンプ50の表面にのみ配置されているため、導電性粒子31により隣り合う一対の端子がショートすること、すなわち横導通が生じることがない。これにより、第1電極端子13a間のピッチが狭くなった場合においても隣り合う一対の第1電極端子13aが導電性粒子31によりショートすることを防止してドライバIC12を実装することができる。同様に第2電極端子13b間のピッチが狭くなった場合においても隣り合う一対の第2電極端子13bが導電性粒子31によりショートすることを防止してドライバIC12を実装することができる。したがって上述したドライバIC12の実装方法によれば、電極端子間のショートが防止された信頼性の高い半導体装置の実装が可能である。
また、上記の方法では導電性粒子31を散布した後にバンプ50上の導電性粒子31を押圧してバンプ50内に押し込む工程を実施するため、バンプ50の表面における埋没状態が浅い導電性粒子31や単にバンプ表面に載置された状態となっている導電性粒子31を確実にバンプ50表面に埋め込むことができ、より確実にバンプ50表面に導電性粒子31を配置して十分な導通面積を確保することができる。したがって、より確実に第1電極端子13aと導電パターン3の第1配線部分3a、および第2電極端子13bと導電パターン3の第2配線部分3bとを導通接続されてドライバIC12を実装することができる。
なお、上記の説明においては、半導体装置としての液晶駆動用ICを液晶装置の基板に実装する場合を例に説明したが、本発明はこの組み合わせに限定されるものではなく、電極パッド上にバンプが形成された第1の電極端子を複数備える半導体装置を第2の電極端子を備えた基板に、第1の電極端子と第2の電極端子とを導通させて実装する場合であれば広く適用することができる。
図9−1、図9−2及び図9−3は、それぞれ、本発明にかかる電気光学装置を搭載する電子機器の例である。図9−1は、携帯電話の例を示す斜視図である。60は携帯電話本体を示し、そのうち61は本発明にかかる電気光学装置を適用した液晶表示部である。図9−2は腕時計型電子機器の例を示す斜視図である。70は時計本体を示し、71が本発明にかかる電気光学装置を適用した液晶表示部である。また、図9−3はワープロ、パソコン等の携帯型情報処理装置の例を示す斜視図である。図中80は情報処理装置を示し、82はキーボード等の入力部、84は情報処理装置本体、86は本発明にかかる電気光学装置を適用した液晶表示部である。
これらの電子機器に本発明にかかる電気光学装置を使用すれば、簡略な構成を有し、高品質な電子機器を安価に実現することができる。なお、電子機器は、電気光学装置を搭載可能であれば、これらに限らない。
また、上記各実施例に示す電気光学装置はいずれも液晶パネルを有する液晶表示装置であるが、この液晶パネルの代わりに、無機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、FED(フィールドエミッションディスプレイ)装置などの各種電気光学装置用基板を有するものも用いることができる。
以上のように、本発明に係る半導体装置の実装方法は、半導体装置を用いた電子機器の製造に有用であり、特に小型化が要求される携帯電話等の携帯電子機器の製造に適している。
液晶表示装置の分解斜視図である。 液晶表示装置の要部断面図である。 ドライバICの実装工程を示す断面図である。 導電性粒子の断面図である。 ドライバICの実装工程を示す断面図である。 ドライバICの実装工程を示す平面図である。 ドライバICの実装工程を示す断面図である。 ドライバICの実装工程を示す断面図である。 携帯電話の例を示す斜視図である。 腕時計型電子機器の例を示す斜視図である。 携帯型情報処理装置の例を示す斜視図である。 従来の半導体装置の実装工程を示す断面図である。 従来の半導体装置の実装工程を示す断面図である。
符号の説明
1 液晶表示装置、2 第2の透明基板、2a 第1の面、2b 第2の面、3 導電パターン、4 導電パターン、5 第1の透明基板、5a 第1の面、5b 第2の面、6 シール材、6a 液晶注入口、7 第2偏光板、8 導光板、9 LED、10 液晶パネル、12 ドライバIC、15 バックライトユニット、16 第1偏光板、20 遮光テープ、25 液晶、31 導電性粒子、32 両面接着シート、40 IC実装領域、50 バンプ、52 バンプ間領域

Claims (5)

  1. 第1の基板と、該第1の基板にシール材を介して対向配置される第2の基板とを備え、前記第1の基板が前記第2の基板から張り出した張り出し部分に設けられる実装領域に、前記シール材の内側から外側に導電パターンが引き出されてなる複数の第1の配線部分と、フレキシブル配線基板と電気的に接続する複数の第2の配線部分とが形成されており、前記第1及び第2の配線部分と半導体装置の複数の第1及び第2の電極端子とをそれぞれ導通させて実装する電気光学装置の製造方法であって、
    弾性を有する樹脂ボールの表面を導電材料で被覆し、該導電材料を覆うように樹脂層を形成し導電性粒子を形成する工程と、
    前記複数の第1及び第2の電極端子のバンプ上に前記導電性粒子を散布して前記導電性粒子を前記バンプの表面に埋め込む工程と、
    前記バンプ間に散布された前記導電性粒子を除去する工程と、
    前記実装領域に接着材を配置する工程と、
    前記半導体装置のバンプと前記接着材とを対向させた状態で前記半導体装置と前記第1の基板とを位置合わせして加熱または紫外線照射しながら圧接し、前記半導体装置を前記第1の基板に接着する工程とを有し、
    前記接着する工程において、前記半導体装置を前記第1の基板に圧接することにより、前記導電性粒子を弾性変形させ、前記樹脂層から前記導電材料を露出させることにより、前記複数の第1の配線部分と前記複数の第1の電極端子とをそれぞれ導通させると共に、前記複数の第2の配線部分と前記複数の第2の電極端子とをそれぞれ導通させることを特徴とする電気光学装置の製造方法。
  2. 前記接着材には導電性粒子が含有されていないことを特徴とする請求項1に記載の電気光学装置の製造方法。
  3. 前記接着する工程において、前記半導体装置の前記第1の基板と対向する面及び前記半導体装置の側面の一部が、前記接着材に覆われることを特徴とする請求項1に記載の電気光学装置の製造方法。
  4. 前記バンプを金(Au)により構成することを特徴とする請求項1〜3のいずれかに記載の電気光学装置の製造方法。
  5. 前記バンプ上の導電性粒子を押圧して前記バンプ内に押し込む工程を有することを特徴とする請求項1〜3のいずれかに記載の電気光学装置の製造方法。
JP2003337820A 2003-09-29 2003-09-29 電気光学装置の製造方法 Expired - Fee Related JP4100315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003337820A JP4100315B2 (ja) 2003-09-29 2003-09-29 電気光学装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003337820A JP4100315B2 (ja) 2003-09-29 2003-09-29 電気光学装置の製造方法

Publications (3)

Publication Number Publication Date
JP2005108992A JP2005108992A (ja) 2005-04-21
JP2005108992A5 JP2005108992A5 (ja) 2006-04-13
JP4100315B2 true JP4100315B2 (ja) 2008-06-11

Family

ID=34533529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003337820A Expired - Fee Related JP4100315B2 (ja) 2003-09-29 2003-09-29 電気光学装置の製造方法

Country Status (1)

Country Link
JP (1) JP4100315B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309319B1 (ko) 2006-11-22 2013-09-13 삼성디스플레이 주식회사 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치

Also Published As

Publication number Publication date
JP2005108992A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
KR100516597B1 (ko) 반도체 장치, 반도체 장치의 실장 구조, 액정 장치 및 전자 기기
US7940366B2 (en) Display device including substrates bonded together through an adhesive
US7164460B2 (en) Mounting structure for semiconductor device, electro-optical device, and electronic apparatus
US7470986B2 (en) Mounting structure, electro-optical device, and electronic apparatus
JP3284262B2 (ja) 液晶表示装置及びそれを用いた電子機器
KR20180070783A (ko) 표시 장치 및 이의 제조 방법
JP2001230511A (ja) 接続構造、電気光学装置および電子機器
US7253808B2 (en) Touch screen system and display device using the same
KR20160089014A (ko) 가요성 표시 장치
JP3025256B1 (ja) 表示パネルへのtcpフィルムの実装方法
KR20120139115A (ko) 표시 장치 및 그 제조 방법
JP3624729B2 (ja) Icチップ、ic構造体、液晶装置及び電子機器
KR101838720B1 (ko) 액정 표시 장치
JP2007250825A (ja) 基板の接続構造及びその製造方法
JP4100315B2 (ja) 電気光学装置の製造方法
KR20080031311A (ko) 접속 구조체의 제조 방법
JP2002063958A (ja) 電気光学装置および電子機器
US20140132895A1 (en) Liquid crystal display device and production method thereof
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
KR20160080249A (ko) 터치 스크린 일체형 표시 장치 및 이의 제조 방법
KR20080020841A (ko) 표시 패널의 전극 접속 장치 및 그 방법
JP2005167274A (ja) 半導体装置、半導体装置の製造方法並びに液晶表示装置
KR101916200B1 (ko) 터치윈도우 및 그 제조방법
KR100683307B1 (ko) 두께 편차를 갖는 이방성 도전 필름
JP3684886B2 (ja) 半導体チップの実装構造、液晶装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees