JP4096547B2 - 直流−直流変換回路 - Google Patents
直流−直流変換回路 Download PDFInfo
- Publication number
- JP4096547B2 JP4096547B2 JP2001336795A JP2001336795A JP4096547B2 JP 4096547 B2 JP4096547 B2 JP 4096547B2 JP 2001336795 A JP2001336795 A JP 2001336795A JP 2001336795 A JP2001336795 A JP 2001336795A JP 4096547 B2 JP4096547 B2 JP 4096547B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching element
- voltage
- turned
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直流−直流変換回路（以下、ＤＣ−ＤＣコンバータという）に関するものである。
【０００２】
【従来の技術】
従来の一般的な自励式の絶縁型ＤＣ−ＤＣコンバータでは、変成器（以下、トランスという）と、トランスの一次巻線に接続されたスイッチング素子と、そのスイッチング素子に並列のコンデンサまたは／及び浮遊容量と、トランスの二次巻線に接続された整流平滑回路と、フィードバック機構とを備えている。
このようなＤＣ−ＤＣコンバータでは、スイッチング素子をオン、オフする。スイッチング素子がオンしているオン期間に、直流電源からトランスの一次巻線に電流が流れ、トランスにエネルギーが蓄積される。整流平滑回路は、トランスに蓄積されたエネルギーから直流電圧を生成して負荷に供給する。フィードバック機構は、負荷に供給する直流電圧を検出してフィードバックをかけることにより、スイッチング素子のオン期間を制御し、負荷に与える直流電圧を所定値にする。
【０００３】
図９（ａ），（ｂ）は、スイッチング素子にかかる電圧１０と一次巻線に流れる電流２０とを示す波形図である。
スイッチング素子がオンしているオン期間１１には、スイッチング素子にかかる電圧１０は０［Ｖ］となり、トランスの一次巻線に電源電圧が印加され、トランスの一次巻線に流れる電流２０は増加する。スイッチング素子がオフすると、その一次巻線に流れていた電流２０は遮断される。電流２０が遮断すると、二次巻線の電圧と、一次巻線及び二次巻線の巻数比とで決まるフライバック電圧が一次巻線に発生し、スイッチング素子にかかる電圧１０は、直流電源の電圧１３よりも高くなる。そして、トランスに蓄積されたエネルギーが整流平滑回路を介して放出される。エネルギーの放出期間１２が完了したときには、スイッチング素子に並列のコンデンサに蓄積されたエネルギーがトランスの一次巻線に移り、スイッチング素子にかかる電圧１０は低下する。コンデンサとトランスの一次巻線との間のエネルギーのやりとりで、トランスの一次巻線には、リンギング電圧１４が発生する。このコンデンサが無い場合には、スナバ回路等に設けられたコンデンサ或いは浮遊容量等とトランスの一次巻線との間のエネルギーのやりとりで、リンギング電圧１４は発生する。
【０００４】
リンギング電圧１４が発生すると、スイッチング素子にリンギング電圧１４がかかり、スイッチング素子の電圧が直流電源の電圧１３よりも低下する。リンギング電圧１４は、本来脈動する電圧であり、スイッチング素子の電圧１０を、図９（ａ）に一点鎖線で示すように脈動させる。そこで、従来のＤＣ−ＤＣコンバータでは、リンギング電圧１４の最初の谷の部分を検出し、最初の谷間を検出したタイミングでスイッチング素子をターンオンしている。このようなタイミングでスイッチング素子をターンオンすることにより、スイッチング素子にかかる電圧１０が低い時に、スイッチング素子をターンオンでき、スイッチングロスの少ない効率のよいＤＣ−ＤＣコンバータとなる。
【０００５】
【発明が解決しようとする課題】
従来のＤＣ−ＤＣコンバータでは、リンギング電圧１４によってスイッチング素子にかかる電圧が低くなったときを検出して、スイッチング素子をターンオンするので、スイッチングロスを低く抑制することができる。ところが、例えば負荷が変動して軽くなると、フィードバック機構により、図９（ａ）のスイッチング素子をオンさせている期間１１が短くなり、トランスに蓄えられるエネルギーも少なくなる。これにより、スイッチング素子がオン、オフしてから再びオンするまでの間隔が短くなり、単位時間当たりにターンオンする回数（周波数）が増加する。そのため、トータルのスイッチングロスが増加するという課題があった。
【０００６】
本発明は、負荷が軽、重に関わらずスイッチングロスの少ない、ＤＣ−ＤＣのコンバータを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るＤＣ−ＤＣコンバータは、一次巻線と該一次巻線に電磁結合する二次巻線とを有する変成器と、オンしているときに直流電源から前記一次巻線に電流を流し、オフしたときに該電流を遮断するスイッチング素子と、前記スイッチング素子をオンさせる開始手段と、前記スイッチング素子をオフさせるオフ手段と、前記二次巻線に接続され、前記一次巻線に電流が流れた期間に前記変成器に蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、前記スイッチング素子をオフさせたことにより前記変成器から前記エネルギーが放出された後に前記一次巻線又は前記二次巻線に発生する脈動信号を抽出する脈動信号抽出手段と、抵抗値により前記脈動信号を電気信号に変換する脈動信号変換手段と、前記脈動信号を前記電気信号に変換する前記抵抗値を、時間の経過に伴って変化させる係数変換手段と、基準値と前記電気信号との比較により、該電気信号の値が該基準値に到達したことを検出する到達検出手段と、前記到達検出手段で前記電気信号の値が前記基準値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記変成器に発生している前記脈動信号を止めると共に前記一次巻線に再び前記電流を流すオン手段とを、備えることを特徴とする。
【０００８】
このような構成を採用したことにより、スイッチング素子がオンした期間にトランスの一次巻線に電流が流れてエネルギー蓄積され、スイッチング素子がオフしている期間に、トランスからエネルギーが放出される。直流化手段により、トランスから放出されるエネルギーが直流電圧に変換されて負荷に与えられる。また、トランスからのエネルギーの放出が終了したときには、一次巻線又は二次巻線に脈動信号が発生する。この脈動信号が脈動信号抽出手段によって抽出され、脈動信号変換手段により、脈動信号が電気信号に変換される。到達検出手段により、電気信号と基準値とが比較され、電気信号の値が基準値に到達したことが検出される。電気信号の値が基準値になったことが検出されたときに、オン手段によりスイッチング素子がオンされ、一次巻線に電流が再び流れるとともに脈動信号の発生が停止される。
【０００９】
ここで、脈動信号は脈動をくり返すので、繰り返して所望値に到達する。これに対し、脈動信号が電気信号に変換される際に用いられる抵抗値が、時間の経過に伴って変化するので、脈動信号が同じ値でも、それに対応する電気信号の値は、時間の経過に伴って変化する。このような電気信号が基準値に到達したときに、脈動信号の発生を停止することにより、例えば、脈動信号が最初に所望値になった以外のタイミングで脈動信号を停止することが可能になる。
【００１０】
なお、前記脈動信号抽出手段を、前記一次巻線又は二次巻線に電磁結合する補助巻線で構成してもよい。
また、前記脈動信号変換手段は、前記補助巻線の出力電流の一部又はすべてを流して電圧に変換する可変抵抗器を備え、前記係数変換手段は、前記可変抵抗器の抵抗値を時間の経過に伴って変化させる手段を備えてもよい。
【００１１】
上記目的を達成するために、本発明の第２の観点に係るＤＣ−ＤＣコンバータは、コイルと、オンしているときに直流電源から前記コイルに電流を流し、オフしたときに該電流を遮断するスイッチング素子と、前記スイッチング素子をオンさせる開始手段と、前記スイッチング素子をオフさせるオフ手段と、前記電流が流れた期間に前記コイルに蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、前記スイッチング素子をオフさせたことにより前記コイルからエネルギーが放出された後に該コイルに発生する脈動信号を抽出する脈動信号抽出手段と、抵抗値により前記脈動信号を電気信号に変換する脈動信号変換手段と、前記脈動信号を前記電気信号に変換する前記抵抗値を、時間の経過に伴って変化させる係数変換手段と、基準値と前記電気信号との比較により、該電気信号の値が該基準値に到達したことを検出する到達検出手段と、前記到達検出手段で前記電気信号の値が前記基準値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記コイルに発生している前記脈動信号を止めると共に該コイルに再び前記電流を流すオン手段とを、備えることを特徴とする。
【００１２】
このような構成を採用したことにより、スイッチング素子がオンした期間にコイルに電流が流れ、スイッチング素子がオフしたときに、コイルからエネルギーが放出される。直流化手段により、コイルから放出されるエネルギーが直流電圧に変換されて負荷に与えられる。また、コイルからのエネルギーの放出が終了したときには、コイルが脈動信号を発生する。この脈動信号が脈動信号抽出手段によって抽出され、脈動信号変換手段により、脈動信号が電気信号に変換される。到達検出手段により、電気信号と基準値とが比較され、電気信号が基準値に到達したことが検出され、このタイミングで、オン手段によりスイッチング素子がオンされ、コイルに電流が再び流れるとともに脈動信号の発生が停止される。
【００１３】
ここで、脈動信号は脈動をくり返すので、繰り返して所望値に到達する。これに対し、脈動信号が電気信号に変換される抵抗値が、時間の経過に伴って変化するので、脈動信号が同じ値でも、それに対応する電気信号の値は、時間の経過に伴って変化する。このような電気信号の値が基準値に到達したときに、脈動信号の発生を停止することにより、例えば、脈動信号が最初に所望値になった以外のタイミングで脈動信号を停止することが可能になる
【００１４】
なお、本発明の第２の観点に係るＤＣ−ＤＣコンバータにおいて、前記脈動信号抽出手段を、前記コイルに電磁結合する補助巻線で構成してもよい。
また、前記脈動信号変換手段は、前記補助巻線の出力電流の一部又はすべてを流して電圧に変換する可変抵抗器を備え、前記係数変換手段は、前記可変抵抗器の抵抗値を時間の経過に伴って変化させる手段を備えてもよい。
さらに、本発明の第１及び第２の観点に係るＤＣ−ＤＣコンバータにおいて、前記係数変換手段は、前記スイッチング素子がオン又はオフしたタイミングから、或いは該スイッチング素子がオンしてから前記脈動信号が発生するまでの任意の時点からの時間の経過に伴って前記抵抗値を変化させる手段を備えてもよい。
また、前記係数変換手段は、時間の経過に伴って前記電気信号の値が高くなる方向に前記抵抗値を変化させてもよい。
【００１５】
上記目的を達成するために、本発明の第３の観点に係るＤＣ−ＤＣコンバータは、一次巻線と該一次巻線に電磁結合する二次巻線とを有する変成器と、オンしているときに直流電源から前記一次巻線に電流を流し、オフしたときに該電流を遮断するスイッチング素子と、前記スイッチング素子をオンさせる開始手段と、前記スイッチング素子をオフさせるオフ手段と、前記二次巻線に接続され、前記一次巻線に電流が流れた期間に前記変成器に蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、前記スイッチング素子をオフさせたことにより前記変成器から前記エネルギーが放出された後に前記一次巻線又は前記二次巻線に発生する脈動信号を抽出する脈動信号抽出手段と、前記脈動信号を電気信号に変換する脈動信号変換手段と、時間の経過に伴って変化する参照値を発生する参照値発生手段と、前記参照値と前記電気信号との比較により、該電気信号の値が該参照値に到達したことを検出する到達検出手段と、前記到達検出手段で前記電気信号が前記参照値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記変成器に発生している前記脈動信号を止めると共に前記一次巻線に再び前記電流を流すオン手段とを、備えることを特徴とする。
【００１６】
このような構成を採用したことにより、スイッチング素子がオンした期間にトランスの一次巻線に電流が流れてエネルギー蓄積され、スイッチング素子がオフしている期間に、トランスからエネルギーが放出される。直流化手段により、トランスから放出されるエネルギーが直流電圧に変換されて負荷に与えられる。また、トランスからのエネルギーの放出が終了したときには、一次巻線又は二次巻線に脈動信号が発生する。この脈動信号が脈動信号抽出手段によって抽出され、脈動信号変換手段により、脈動信号が電気信号に変換される。到達検出手段により、電気信号と参照値とが比較され、電気信号の値が参照値に到達したことが検出される。電気信号の値が参照値になったことが検出されたときに、オン手段によりスイッチング素子がオンされ、一次巻線に電流が再び流れるとともに脈動信号の発生が停止される。
【００１７】
ここで、脈動信号は脈動をくり返すので、繰り返して所望値に到達する。これに対し、電気信号と比較される参照値が、時間の経過に伴って変化するので、電気信号の値が参照値に到達したときに、脈動信号の発生を停止することにより、例えば、脈動信号が最初に所望値になった以外のタイミングで脈動信号を停止することが可能になる。
【００１８】
なお、前記脈動信号抽出手段を、前記一次巻線又は二次巻線に電磁結合する補助巻線で構成し、前記脈動信号変換手段は、前記補助巻線の出力信号の一部又はすべてを流して電圧に変換する抵抗器を備えてもよい。
【００１９】
上記目的を達成するために、本発明の第４の観点のＤＣ−ＤＣコンバータは、コイルと、オンしているときに直流電源から前記コイルに電流を流し、オフしたときに該電流を遮断するスイッチング素子と、前記スイッチング素子をオンさせる開始手段と、前記スイッチング素子をオフさせるオフ手段と、前記電流が流れた期間に前記コイルに蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、前記スイッチング素子をオフさせたことにより前記コイルから前記エネルギーが放出された後に該コイルに発生する脈動信号を抽出する脈動信号抽出手段と、前記脈動信号を電気信号に変換する脈動信号変換手段と、時間の経過に伴って変化する参照値を発生する参照値発生手段と、前記参照値と前記電気信号との比較により、該電気信号の値が該参照値に到達したことを検出する到達検出手段と、前記到達検出手段で前記電気信号の値が前記参照値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記コイルに発生している前記脈動信号を止めると共に該コイルに再び前記電流を流すオン手段とを、備えることを特徴とする。
【００２０】
このような構成を採用したことにより、脈動信号は脈動をくり返すので、繰り返して所望値に到達する。これに対し、電気信号と比較される参照値が、時間の経過に伴って変化するので、電気信号の値が参照値に到達したときに、脈動信号の発生を停止することにより、例えば、脈動信号が最初に所望値になった以外のタイミングで脈動信号を停止することが可能になる。
【００２１】
なお、前記脈動信号抽出手段を、前記コイルに電磁結合する補助巻線で構成し、前記脈動信号変換手段は、前記補助巻線の出力信号の一部又はすべてを流して電圧に変換する抵抗器を備えてもよい。
【００２２】
また、本発明の第３及び第４の観点に係るＤＣ−ＤＣコンバータにおいて、前記参照値発生手段は、前記スイッチング素子がオン又はオフしたタイミングから、或いは該スイッチング素子がオンしてから前記脈動信号が発生するまでの任意の時点からの時間の経過に伴って前記参照値を変化させてもよい。
【００２３】
さらに、本発明の第１〜第４の観点に係るＤＣ−ＤＣコンバータにおいて、前記開始手段を、前記スイッチング素子をオンさせるオン信号を所定の周期で発生する発振器で構成し、前記所定の周期内に前記到達検出手段で前記電気信号の値が前記基準値或いは参照値に到達したことを検出できないときには、前記オン手段の代わりに前記開始手段で発生する前記オン信号で前記スイッチング素子をオンさせてもよい。
また、前記到達検出手段で前記電気信号の値が前記基準値又は参照値に到達したことを検出できないときに、前記オン手段の代わりに強制的に前記スイッチング素子をオンさせる強制オン手段を、さらに備えてもよい。
【００２９】
【発明の実施の形態】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
このＤＣ−ＤＣコンバータは、フライバック型コンバータであり、直流電源３１の正極に一次巻線３２ａの一端が接続されたトランス３２と、トランス３２の二次巻線３２ｂの一端にアノードが接続されたダイオード３３と、コンデンサ３４と、フィードバック制御回路３５と、スイッチング素子であるＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）３６と、一次巻線３２ａ或いは二次巻線３２ｂに電磁結合する補助巻線３７と、発振器３８と、フォトカプラ３９とを、備えている。
【００３０】
ダイオード３３のカソードと二次巻線３２ｂの他端との間に、コンデンサ３４と、フィードバック制御回路３５とが、並列に接続されている。コンデンサ３４は、ダイオード３３が出力する電圧を平滑化して直流電圧に変換するものであり、コンデンサ３４の両電極がプラス出力端子Ｔｐとマイナス出力端子Ｔｎとにそれぞれ接続されている。このプラス出力端子Ｔｐとマイナス出力端子Ｔｎとの間に、図示しない負荷が接続される。
【００３１】
トランス３２の一次巻線３２ａの他端に、ＮＭＯＳ３６のドレインが接続されている。ＮＭＯＳ３６がターンオンすると、直流電源３１から一次巻線３２ａに電流Ｉｄが流れる。ＮＭＯＳ３６がターンオフすると、直流電源３１から１次巻線３２ａに流れていた電流Ｉｄが、遮断される。
【００３２】
このＤＣ−ＤＣコンバータには、ＮＭＯＳ３６がターンオンするタイミングを制御するために補助巻線３７と発振器３８とが設けられるとともに、ＮＭＯＳ３６をターンオフさせるタイミングを制御するためのフォトカップ３９とが、設けられている。
【００３３】
補助巻線３７は、一次巻線３２ａ及び二次巻線３２ｂに磁心を介して電磁結合し、一次巻線３２ａ及び二次巻線３２ｂで発生するリンギング電圧を抽出する。発振器３８は、後述するリンギング電圧の周波数よりも低い周波数で発振してパルスを発生する機能を持っている。フォトカップラ３９は、一端がプラス出力端子Ｔｐに接続された発光素子３９ａと、受光素子３９ｂとを有している。発光素子３９ａの他端がフィードバック制御回路３５に接続されている。受光素子３９ｂの一端は、駆動用電源３９ｃに接続されている。
【００３４】
フィードバック制御回路３５は、負荷に与える直流電圧と基準電圧との差分電圧に相当する電流を発光素子３９ａに流して、差分電圧に応じて発光素子３９ａを発光させる。
【００３５】
発振器３８の出力端子は、２入力ＯＲゲート４０の一方の入力端子に接続されている。ＯＲゲート４０の出力端子は、リセットセットフリップフロップ（以下、ＲＳ−ＦＦという）４１のセット端子（Ｓ）に接続されている。ＲＳ−ＦＦ４１の正相出力端子（Ｑ）が、発振器３８に接続されるとともに、ドライバ４２を介してＮＭＯＳ３６のゲートに接続されている。発振器３８は、ＲＳ−ＦＦ４１から高レベル（以下、“Ｈ”という）が入力されるとリセットされる。ＮＭＯＳ３６は、ゲートに“Ｈ”が入力されるとターンオンし、低レベル（以下、“Ｌ”という）が入力されるとターンオフする。
【００３６】
補助巻線３７の一端には、ダイオード４３のアノードが接続されている。補助巻線３７の他端は、直流電源３１の負極に接続されている。ダイオード４３のカソードには、抵抗４４の一端が接続され、抵抗４４の他端には、抵抗４５の一端と可変抵抗４６の一端とが接続されている。抵抗４５の他端が直流電源３１の負極に接続され、可変抵抗４６の他端は、直流電源３１の負極に接続されている。
【００３７】
抵抗４４，抵抗４５及び可変抵抗４６の接続ノードが、比較回路４７の一方の入力端子（＋）に接続されている。比較回路４７の他方の入力端子（−）には、基準電源４７ａから基準電圧が与えられている。比較回路４７の出力端子には、ワンショットパルス発生回路４８が接続されている。ワンショットパルス発生回路４８は、比較回路４７の出力信号が“Ｈ”に遷移したときに、ワンショットのパルスを生成する回路である。ワンショットパルス発生回路４８の出力端子が、ＯＲゲート４０の他方の入力端子に接続されている。
【００３８】
ＲＳ−ＦＦ４１の逆相出力端子（Ｑ／）は、正相出力端子（Ｑ）とは相補的な信号を出力する端子であり、この逆相出力端子（Ｑ／）が時定数回路４９に接続されている。時定数回路４９の出力側には、関数変換回路５０が接続されている。
時定数回路４９は、逆相出力端子（Ｑ／）が“Ｈ”を出力したときに、固有の時定数で減衰する信号を発生するものである。関数変換回路５０は、時定数回路４９の出力信号を、目的とする電圧に変換する回路であり、例えば時定数回路４９の出力信号を、時間の経過に伴ってリニアに変化する電圧に変換する。この電圧が可変抵抗４６の抵抗値を変化させる。
【００３９】
ＮＭＯＳ３６のドレインとソースとの間には、コンデンサ５１が接続され、ＮＭＯＳ３６のソースと直流電源３１の負極との間には、ＮＭＯＳ３６に流れる電流を電圧に変換する抵抗５２が接続されている。
抵抗５２とＮＭＯＳ３６のソースとの接続ノードには、抵抗５３の一端が接続されている。抵抗５３の他端は、コンデンサ５４の一方の電極と比較回路５５の一方の入力端子（＋）とに接続されている。コンデンサ５４は抵抗５３と相俟ってローパスフィルタを形成するものであり、コンデンサ５４の他端が、直流電源３１の負極に接続されている。
【００４０】
一方、フォトカプラ３９の受光素子３９ｂの出力端子は、抵抗５７を介して比較回路５５の入力端子（＋）に接続されている。フォトカプラ３９は、抵抗５７で電圧降下した信号を比較回路５５に与える。即ち、比較回路５５の入力端子（＋）には、抵抗５２側から与えられた信号と、フォトカプラ３９側から与えられた信号とが合成されて与えられる。
【００４１】
比較回路５５の他方の入力端子（−）には、直流電源５５ａから基準電圧が入力されている。比較回路５５の出力端子は、ＲＳ−ＦＦ４１のリセット端子（Ｒ）に接続されている。
【００４２】
次に、このＤＣ−ＤＣコンバータの動作を、図２（ａ）〜（ｋ）を参照しつつ、説明する。
図２（ａ）〜（ｋ）は、図１の各部の波形を示すタイムチャートである。
ＮＭＯＳ３６のスイッチングを開始する前には、図２（ａ）のように、ＮＭＯＳ３６のドレイン・ソース間電圧Ｖｄｓは、直流電源３１が発生する直流電圧Ｖｉｎ［Ｖ］になっている。発振器３８が起動し、その発振器３８が発生するパルスが、ＯＲゲート４０の一方の入力端子に入力されると、ＯＲゲート４０の出力信号が“Ｈ”になり、ＲＳ−ＦＦ４１は、正相出力端子（Ｑ）から“Ｈ”の信号を出力する。ＲＳ−ＦＦ４１の出力信号が“Ｈ”になると、発振器３８はリセットされる。
【００４３】
また、ＲＳ−ＦＦ４１の“Ｈ”の出力信号は、ドライバ４２を介してＮＭＯＳ３６のゲートにも入力される。ゲートの電圧が“Ｈ”になることで、図２（ｃ）のように、ＮＭＯＳ３６のゲート・ソース間電圧Ｖｇｓが“Ｈ”になり、ターンオンする。ＮＭＯＳ３６がターンオンすると、ＮＭＯＳ３６のドレイン・ソース間電圧Ｖｄｓは、図２（ａ）に示すように０［Ｖ］になり、トランス３２の一次巻線３２ａに電源電圧Ｖｉｎが印加され、一次巻線３２ａには、図２（ｂ）のように増加する電流Ｉｄが流れる。つまり、発振器３８、ＯＲゲート４０及びＲＳ−ＦＦ４１が、スイッチング開始時にＮＭＯＳ３６をオンさせる開始手段となる。
【００４４】
一次巻線３２ａにＮＭＯＳ３６を介して直列に接続された抵抗５２は、電流Ｉｄに対応する電圧を発生する。抵抗５３とコンデンサ５４とは、抵抗５２で発生する電圧のローパスフィルタとして機能する。
一次巻線３２ａに流れる電流Ｉｄは、時間の経過に伴って増加し、その結果、抵抗５２で生成された電圧信号のレベルが高くなり、図２（ｇ）のように、比較回路５５の入力端子（＋）の電圧が上昇する。比較回路５５の入力端子（＋）の電圧が、直流電源５５ａが発生する基準電圧ＥＳ１［Ｖ］に到達すると、比較回路５５の出力信号が、図２（ｈ）のように“Ｌ”から“Ｈ”に変化する。
【００４５】
比較回路５５の出力信号が“Ｈ”になると、ＲＳ−ＦＦ４１がリセットされ、ＲＳ−ＦＦ４１は正相出力端子（Ｑ）から“Ｌ”を出力するとともに、逆相出力端子（Ｑ／）から“Ｈ”を出力する。これにより、ＮＭＯＳ３６がターンオフし、電流Ｉｄが遮断され、比較回路５５の出力信号も、“Ｌ”に戻る。
【００４６】
なお、ＮＭＯＳ３６のドレインとソースとの間に接続されたコンデンサ５１は、ＮＭＯＳ３６のターンオフ時に充電し、ＮＭＯＳ３６のドレイン・ソース間電圧が急激に高くなることを防止する。これにより、ＮＭＯＳ３６の電荷蓄積効果に起因してオフ後にＮＭＯＳ３６に流れる電流と電圧の積を減じ、電力損失を抑制する。また、コンデンサ５１は、ターンオフ時のノイズ、つまり、サージ電圧も抑制する。このコンデンサ５１のキャパシタンスまたは／及び浮遊容量とトランス３２の一次巻線３２ａのインダクタンスとでリンギング電圧の周波数が設定される。
【００４７】
一次巻線３２ａに電流Ｉｄが流れている期間に、トランス３２にはエネルギーが蓄えられている。電流Ｉｄが遮断されることにより、二次巻線３２ｂに接続されたダイオード３３に順方向電圧が印加され、ダイオード３３が導通してトランス３２からのエネルギーの放出が開始される。コンデンサ３４は、二次巻線３２ｂに発生した電圧を平滑化して図示しない負荷に供給する。即ち、ダイオード３３及びコンデンサ３４は、トランス３２に蓄積されたエネルギーを直流電圧化して負荷に与える直流化手段になる。
【００４８】
フィードバック制御回路３５は、負荷に与える直流電圧を図示しない基準電圧と比較し、これらの電圧の差分に相当する電流をフォトカプラ３９の発光素子３９ａに流して発光素子３９ａを発光させる。フォトカプラ３９の受光素子３９ｂは、受光した光に応じた導通状態になり、電流を抵抗５７に流して比較回路５５の入力端子（＋）の電圧を変化させる。即ち、フィードバック制御回路３５からの帰還信号が、比較回路５５の入力端子（＋）の電圧に加算される。
【００４９】
ＮＭＯＳ３６がオフしている期間に、トランス３２のエネルギーの放出により、ＮＭＯＳ３６のドレイン・ソース間電圧ＶｄｓがＶｉｎ［Ｖ］に降下する。電圧Ｖｉｎ［Ｖ］に降下した後、リンギング電圧が一次巻線３２ａ及び二次巻線３２ｂに発生し、ＮＭＯＳ３６のドレイン・ソース間にも掛かる。リンギング電圧は、脈動する脈動信号であり、最初は降下し、その後に上昇して電圧の谷間が形成される。
【００５０】
補助巻線３７は、リンギング電圧を抽出する。補助巻線３７にアノードが接続されたダイオード４３は、リンギング電圧を整流する。抵抗４４，４５及び可変抵抗４６は、リンギング電圧を電圧信号に変換する脈動信号変換手段であり、ダイオード４３が出力するリンギング電圧を分圧し、リンギング電圧に対応する電圧信号を、比較回路４７の入力端子（＋）に与える。比較回路４７の入力端子（＋）には、リンギング電圧の脈動の中心よりも低い部分が、逆相になってかかる。
【００５１】
比較回路４７の入力端子（＋）の電圧が、例えばリンギング電圧の最初の谷間に相当する電圧のために上昇し、図２（ｄ）のように、基準電圧ＥＳ２に到達すると、比較回路４７は、図２（ｅ）のように“Ｈ”を出力する。即ち、比較回路４７は、リンギング電圧が所望値に到達したことを検出する到達検出手段として動作する。ワンショットパルス発生器４８は、比較回路４７が“Ｈ”を出力したタイミングで、図２（ｆ）のように、パルスを形成して出力する。
【００５２】
ワンショットパルス発生器４８が出力したパルスが、ＯＲゲート４０に入力され、ＲＳ−ＦＦ４１がセットされる。ＲＳ−ＦＦ４１がセットされて正相出力端子（Ｑ）から“Ｈ”を出力すると、再び、ＮＭＯＳ３６がターンオンし、トランス３２の一次巻線３２ａに、再び電流Ｉｄが流れ始める。このとき、リンギング電圧の発生は停止する。即ち、ワンショットパルス発生器４８は、ＮＭＯＳ３６を再度オンさせる手段となるとともに、脈動信号の発生を停止する停止手段となる。以下、同様の処理が繰り返される。ここで、発振器３８の出力するパルスがＮＭＯＳ３６をオンさせるのは最初だけで、以降は、ワンショットパルス発生器４８が出力するパルスにより、ＮＭＯＳ３６がオンする。（但し、ＲＳ−ＦＦ４１がリセットされてからワンショットパルス発生器４８かパルスを出力するまでの時間が、発振器３８のパルス発生周期よりも長い場合には、以降も発振器３８の出力するパルスにより、ＮＭＯＳ３６がオンする。）
【００５３】
プラス出力端子Ｔｐとマイナス出力端子Ｔｎに接続されている図示しない負荷の特性が変動し、負荷が軽くなると（軽負荷時）、フィードバック制御回路３５が発光素子３９ａに流す電流が、負荷が重い場合（重負荷時）よりも増加し、比較回路５５の入力端子（＋）の電圧を上昇させる。
【００５４】
比較回路５５の入力端子（＋）の電圧が高くなっていると、比較回路５５の入力端子（＋）の電圧がＥＳ１［Ｖ］になるのまでの時間が、図２（ｇ）のように短縮され、一次巻線３２ａに流れる総電流量が減じられる。よって、トランス３２に蓄えられるエネルギーも減じられる。そのため、エネルギーの放出期間も短くなり、ＮＭＯＳ３６をスイッチングする周期が短くなり、スイッチングロスが増加することが予測される。このようなスイッチングロスの増加を防止するために、時定数回路４９及び関数変換回路５０は、次のように動作する。
【００５５】
ＲＳ−ＦＦ４１がリセットされて逆相出力端子（Ｑ／）から“Ｈ”を出力したときに、時定数回路４９はその逆相出力端子（Ｑ／）から“Ｈ”を入力して活性化し、図２（ｊ）のように、固有の時定数で単調減少する電圧を発生する。関数変換回路５０は、時定数回路４９の出力信号を図２（ｋ）のようにリニアにして、可変抵抗４６に与える。これにより、可変抵抗４６の抵抗値が、ＮＭＯＳ３６がターンオフしてからの時間の経過に伴って大きくなり、比較回路４７の入力端子（＋）の電圧を時間の経過に伴って上昇させる。このようにすることで、比較回路４７の入力端子（＋）に現れるリンギング電圧の谷間の電圧が、ＮＭＯＳ３６がターンオフしてからの時間の経過に伴って大きくなる。よって、比較回路４７でリンギング電圧が所望値に到達したと検出するのが、リンギング電圧における最初の谷間ではなく、例えば２番目の谷間になる。従って、ＮＭＯＳ３６をターンオンさせる間隔が延び、ＮＭＯＳ３６で発生するスイッチングロスの増加が抑制される。
【００５６】
比較回路４７が、リンギング電圧が所望値に到達したこと検出するときのリンギング電圧の谷間は、負荷の軽・重によって決まる。負荷が軽いほど、後の谷間になる。一方、リンギング電圧は、発生してからの時間の経過に伴って減衰する。そのため、負荷が極端に軽い時には、比較回路４７で、リンギング電圧が所望値に到達したと検出できないことがある。
【００５７】
この場合には、発振器３８からパルスが出力され、ＮＭＯＳ３６がオンする。発振器３８がハルスを出力する周期を十分長くしておけば、スイッチングロスが増加することはない。これにより、ＮＭＯＳ３６が発振器３８の周期に同期して繰り返しオン、オフされる。
【００５８】
以上のように、本実施形態のＤＣ−ＤＣコンバータでは、時定数回路４９及び関数変換回路５０により、可変抵抗４６の抵抗値を変化させることにより、リンギング電圧を電圧信号に変換する際の変換係数を、ＮＭＯＳ３６のターンオフからの時間の経過に伴って変化させるので、リンギング電圧の最初以外の谷間で、リンギング電圧が所望値になったことを検出するようになる。そのため、負荷が軽い場合でも、ＮＭＯＳ３６をオンさせる間隔が伸ばせ、スイッチングロスやスイッチングノイズの増加を抑制できる。
【００５９】
［第２の実施形態］
図３は、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
このＤＣ−ＤＣコンバータは、第１の実施形態と同様に、直流電源６１の正極に一次巻線６２ａの一端が接続されたトランス６２と、トランス６２の二次巻線６２ｂの一端にアノードが接続されたダイオード６３と、コンデンサ６４と、フィードバック制御回路６５と、スイッチング素子であるＮＭＯＳ６６と、補助巻線６７と、発振器６８と、フォトカップラ６９とを、備えている。
【００６０】
ダイオード６３のカソードと二次巻線６２ｂの他端との間にコンデンサ６４が接続されるとともに、フィードバック制御回路６５が接続されている。コンデンサ６４の両電極がプラス出力端子Ｔｐとマイナス出力端子Ｔｎとにそれぞれ接続されている。このプラス出力端子Ｔｐとマイナス出力端子Ｔｎとの間に負荷が接続される。トランス６２の一次巻線６２ａの他端に、ＮＭＯＳ６６のドレインが接続されている。
【００６１】
補助巻線６７は、一次巻線６２ａ及び二次巻線６２ｂに磁心を介して電磁結合し、一次巻線６２ａ及び二次巻線６２ｂで発生するリンギング電圧を抽出する。発振器６８は、リンギング電圧の周波数よりも十分低い周波数で発振してパルスを発生する機能を持っている。フォトカップラ６９は、一端がプラス出力端子Ｔｐに接続された発光素子６９ａと、受光素子６９ｂとを有している。発光素子６９ａの他端がフィードバック制御回路６５に接続されている。受光素子６９ｂの一端は、駆動電源６９ｃに接続されている。フィードバック制御回路６５は、負荷に与える直流電圧と基準電圧との差分電圧に相当する電流を発光素子６９ａに流して、差分電圧に応じて発光素子６９ａを発光させる。
【００６２】
発振器６８の出力端子は、２入力ＯＲゲート７０の一方の入力端子に接続されている。ＯＲゲート７０の出力端子は、ＲＳ−ＦＦ７１のセット端子（Ｓ）に接続されている。ＲＳ−ＦＦ７１の正相出力端子（Ｑ）が、発振器６８に接続されるとともに、ドライバ７２を介してＮＭＯＳ６６のゲートに接続されている。発振器６８は、ＲＳ−ＦＦ７１から“Ｈ”が入力されるとリセットされる。
【００６３】
補助巻線６７の一端には、ダイオード７３のアノードが接続されている。補助巻線６７の他端は、直流電源６１の負極に接続されている。ダイオード７３のカソードには抵抗７４の一端が接続され、抵抗７４の他端には、抵抗７５の一端が接続されている。抵抗７５の他端が直流電源６１の負極に接続されている。
抵抗７４及び抵抗７５の接続ノードが、比較回路７７の入力端子（＋）に接続されている。比較回路７７の入力端子（−）には、可変直流電源７７ａで発生する基準電圧ＥＳ２が与えられている。比較回路７７の出力端子には、ワンショットパルス発生回路７８が接続されている。ワンショットパルス発生回路７８の出力端子が、ＯＲゲート７０の他方の入力端子に接続されている。
【００６４】
ＲＳ−ＦＦ７１の逆相出力端子（Ｑ／）は、時定数回路７９に接続されている。時定数回路７９の出力側には、関数変換回路８０が接続されている。関数変換回路８０は、可変直流電源７７ａに接続され、可変直流電源７７ａで発生する基準電圧ＥＳ２を変化させる。即ち、このＤＣ−ＤＣコンバータには、第１の実施形態の可変抵抗４６に対応する素子が無く、その代わり可変直流電源７７ａが設けられている。
【００６５】
ＮＭＯＳ６６のドレインとソースとの間には、第１の実施形態と同様にコンデンサ８１が接続され、ＮＭＯＳ６６のソースと直流電源６１の負極との間には、ＮＭＯＳ６６に流れる電流を電圧に変換する抵抗８２が接続されている。
【００６６】
抵抗８２とＮＭＯＳ６６のソースとの接続ノードには、第１の実施形態と同様に、抵抗８３の一端が接続されている。抵抗８３の他端は、コンデンサ８４の一方の電極と比較回路８５の一方の入力端子（＋）とに接続されている。コンデンサ８４は抵抗８３と相俟ってローパスフィルタを形成するものであり、コンデンサ８４の他端が、直流電源６１の負極に接続されている。
【００６７】
一方、フォトカプラ６９の受光素子６９ｂの出力端子は、抵抗８７を介して比較回路８５の入力端子（＋）に接続されている。比較回路８５の他方の入力端子（−）には、直流電源８５ａから基準電圧ＥＳ１が入力されている。比較回路８５の出力端子は、第１の実施形態と同様にＲＳ−ＦＦ７１のリセット端子（Ｒ）に接続されている。
【００６８】
次に、図３のＤＣ−ＤＣコンバータの動作を図４（ａ）〜（ｋ）を参照しつつ、説明する。
図４（ａ）〜（ｋ）は、図３のＤＣ−ＤＣコンバータの各部の波形を示すタイムチャートである。
ＮＭＯＳ６６のスイッチングを開始する前には、図４（ａ）のように、ＮＭＯＳ６６のドレイン・ソース間電圧Ｖｄｓは、直流電源６１が発生する直流電圧Ｖｉｎ［Ｖ］になっている。発振器６８が発生するパルスが、ＯＲゲート７０の一方の入力端子に入力されると、ＯＲゲート７０の出力信号が“Ｈ”になり、ＲＳ−ＦＦ７１は、正相出力端子（Ｑ）から“Ｈ”の信号を出力する。
【００６９】
ＲＳ−ＦＦ７１の出力信号が“Ｈ”になると、発振器６８はリセットされる。また、ＲＳ−ＦＦ７１の“Ｈ”の出力信号は、ドライバ７２を介してＮＭＯＳ６６のゲートにも入力される。ゲートの電圧が“Ｈ”になることで、図４（ｃ）のように、ＮＭＯＳ６６のゲート・ソース間電圧Ｖｇｓが“Ｈ”になり、ＮＭＯＳ６６がターンオンする。以下、ＮＭＯＳ６６がターンオフするまでは、第１の実施形態と同様に動作する。
【００７０】
ＮＭＯＳ６６がオンして一次巻線６２ａに電流Ｉｄが流れている期間に、トランス６２にはエネルギーが蓄えられている。ＮＭＯＳ６６がターンオフして電流Ｉｄが遮断されることにより、二次巻線６２ｂに接続されたダイオード６３に順方向電圧が印加され、ダイオード６３が導通してトランス６２からのエネルギーの放出が開始される。コンデンサ６４は、二次巻線６２ｂに発生した電圧を平滑化して図示しない負荷に供給する。
【００７１】
フィードバック制御回路６５は、負荷に与える直流電圧と図示しない基準電圧との間の差分電圧に相当する電流をフォトカプラ６９の発光素子６９ａに流して発光素子６９ａを発光させる。フォトカプラ６９の受光素子６９ｂは、受光した光に応じた導通状態になり、電流を抵抗８７に流して比較回路８５の入力端子（＋）の電圧を変化させる。即ち、フィードバック制御回路６５からの帰還信号が、比較回路８５の正相入力端子（＋）電圧に加算される。
【００７２】
ＮＭＯＳ６６がオフしている期間に、トランス６２のエネルギーの放出が終了し、ＮＭＯＳ６６のドレイン・ソース間電圧Ｖｄｓが電圧Ｖｉｎに降下した後、リンギング電圧が一次巻線６２ａ及び二次巻線６２ｂに発生する。リンギング電圧は、ＮＭＯＳ６６のドレイン・ソース間にも掛かる。リンギング電圧は、脈動する脈動信号であり、最初は降下し、その後に上昇して電圧の谷間が形成される。
【００７３】
補助巻線６７は、リンギング電圧を抽出し、ダイオード７３がリンギング電圧を半波整流する。抵抗７４，７５は、ダイオード７３の出力するリンギング電圧を電圧信号化して、比較回路７７の入力端子（＋）に与える。比較回路７７の入力端子（＋）には、リンギング電圧の脈動の中心よりも低い部分が、逆相になってかかる。
【００７４】
一方、リセットされたＲＳ−ＦＦ７１は、逆相出力端子（Ｑ／）から“Ｈ”の出力信号を時定数回路７９に与える。時定数回路７９は、固有の時定数を持ち、“Ｈ”の信号が与えられたときから、その時定数に応じて減衰する信号を発生する。関数変換回路８０は、時定数回路７９の出力信号をリニアな信号に変換し、可変直流電源７７ａに与える。これにより、可変直流電源７７ａは、ＮＭＯＳ６６がオフされた時点からの時間の経過に伴って電圧値が低下する基準電圧ＥＳ２を発生して、比較回路７７の入力端子（−）に与える。
【００７５】
比較回路７７の入力端子（＋）が、リンギング電圧のために上昇し、図４（ｄ）のように基準電圧ＥＳ２に到達すると、比較回路７７は、リンギング電圧が所望値に到達したことを検出し、図４（ｅ）のように、“Ｈ”を出力する。即ち、比較回路７７は、第１の実施形態と同様に、リンギング電圧が所望値に到達したことを検出する到達検出手段として動作する。ワンショットパルス発生器７８は、比較回路７７が、“Ｈ”を出力したタイミングで、図４（ｆ）のように、パルスを形成して出力する。
【００７６】
ワンショットパルス発生器７８が出力したパルスが、ＯＲゲート７０に入力され、ＯＲゲート７０が“Ｈ”を出力し、ＲＳ−ＦＦ７１がセットされる。ＲＳ−ＦＦ７１がセットされて正相出力端子（Ｑ）から“Ｈ”を出力すると、再び、ＮＭＯＳ６６がターンオンし、トランス６２の一次巻線６２ａに、再び電流Ｉｄが流れ始める。このとき、リンギング電圧の発生は、停止する。
【００７７】
端子Ｔｐと端子Ｔｎに接続されている図示しない負荷の特性が変動し、負荷が軽くなると（軽負荷時）、フィードバック制御回路６５が発光素子６９ａに流す電流が、負荷が重い場合（重負荷時）よりも増加し、比較回路８５の入力端子（＋）の電圧を上昇させる。
【００７８】
比較回路８５の入力端子（＋）の電圧が高くなると、比較回路８５の出力信号が“Ｌ”から“Ｈ”に変化するまでの時間が図４（ｇ）のように短縮され、一次巻線６２ａに流れる総電流量が減じられる。よって、トランス６２からのエネルギーの放出期間も短くなり、スイッチングロスが増加することが予測される。
しかしながら、基準電圧ＥＳ２がＮＭＯＳ６６がターンオフしてからの時間の経過に伴って低くなるので、比較回路７７が、リンギング電圧が所望値に到達したことを検出するのが、リンギング電圧における最初の谷間ではなく、例えば２番目の谷間になる。従って、ＮＭＯＳ６６をターンオンさせる間隔が延び、ＮＭＯＳ６６で発生するスイッチングロスの増加が抑制される。
【００７９】
一方、リンギング電圧は、発生してからの時間の経過に伴って減衰する。そのため、負荷が極端に軽い時には、比較回路７７で、リンギング電圧が所望値に到達しないことがある。
【００８０】
この場合でも、発振器６８からパルスが出力され、ＮＭＯＳ６６がオンする。発振器６８がパルスを出力する周期を十分長くしておけば、スイッチングロスが増加することはない。これにより、ＮＭＯＳ６６が発振器６８の周期に同期して繰り返しオン、オフされる。また、時定数回路７９及び関数変換回路８０が、可変直流電源７７ａで発生させる電圧を０［Ｖ］にするまでの時間を、発振器６８がパルスを出力する間隔よりも短くしておけば、比較回路７７でリング電圧を検出できないときでも、可変直流電源７７ａの発生電圧が０［Ｖ］になった時点で比較回路７７の出力が“Ｈ”になる。よって、時定数回路７９及び関数変換回路８０が、可変直流電源７７ａで発生させる電圧を０［Ｖ］にするまでの時間を周期とした周波数でＮＭＯＳ６６のスイッチングを繰り返す。
【００８１】
以上のような本実施形態では、比較回路７７に与える基準電圧ＥＳ２を、ＮＭＯＳ６６がオンしてから時間の経過に伴って変化させている。そのため、リンギング電圧の最初以外の谷間でも、リンギング電圧が所望値になったことを検出するようになる。よって、負荷が軽い場合でも、第１の実施形態と同様、ＮＭＯＳ６６のスイッチング間隔を伸ばすことが可能になり、スイッチングロスの増加及びスイッチングノイズの増加を抑制できる。
【００８２】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次の（１）〜（３）のようなものがある。
（１） 第１の実施形態及び第２の実施形態では、絶縁型ＤＣ−ＤＣコンバータを示したが、本発明は、昇圧チョッパ、降圧チョッパ、反転チョッパ等の種々のＤＣ−ＤＣコンバータに適用できる。その例を以下に示す。
【００８３】
図５は、第１の実施形態の変形例に係る昇圧チョッパ型ＤＣ−ＤＣコンバータの構成図であり、図６は、第１の実施形態の変形例に係る降圧チョッパ型ＤＣ−ＤＣコンバータの構成図であり、図７は、第１の実施形態の変形例に係る反転チョッパ型ＤＣ−ＤＣコンバータの構成図である。これらの図５〜図７では、図１，図３と共通する要素に共通の符号を付している。
【００８４】
図５のＤＣ−Ｄコンバータでは、トランス３２の代わりに、コイル９０が設けられている。コイル９０の一端が、直流電源３１の正極に接続され、コイル９０の他端が、ダイオード３３のアノードに接続されている。ＮＭＯＳ３６のドレインは、コイル９０の他端とダイオード３３のアノードとの接続ノードに接続されている。補助巻線３７が、コイル９０に磁心を介して結合している。他の構成は、第１の実施形態と同様である。
【００８５】
図５のＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６をターンオンすると、コイル９０に電流が流れ、コイル９０にエネルギーが蓄えられる。ＮＭＯＳ３６をオフしたときに、ダイオード３３に順方向電圧が印加され、エネルギーが放出される。コンデンサ３４は、ダイオード３３の出力電圧を平滑化し、直流電源３１の電圧Ｖｉｎよりも高い電圧を負荷に供給する。他の動作は、第１の実施形態と同様であり、時定数回路４９、関数変換回路５０により、可変抵抗４６の抵抗値が、時間の経過に伴って変化する。そのため、負荷が軽くなっても、ＮＭＯＳ３６のオンする間隔が短くならず、ＮＭＯＳ３６のスイッチングロスの増加が抑制される。
【００８６】
なお、時定数回路４９、関数変換回路５０で可変抵抗４６の抵抗値を、時間の経過に伴って変化させるかわりに、第２の実施形態のように、時定数回路７９、関数変換回路８０及び可変直流電源７７ａを設け、可変直流電源７７ａで発生する基準電圧ＥＳ２を時間の経過に伴って変化させてもよい。
【００８７】
図６のＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６のドレインが直流電源３１の正極に接続されている。ＮＭＯＳ３６のソースが抵抗５２を介してコイル９０の一端に接続され、コイル９０の他端がコンデンサ３４の一方の電極に接続されている。コンデンサ３４の他方の電極は、直流電源３１の負極に接続されている。ダイオード３３のアノードは、直流電源３１の負極に接続され、ダイオード３３のカソードが、抵抗５２とコイル９０の一端との接続ノードに接続されている。補助巻線３７はコイル９０に磁心を介して結合している。他の構成は、第１の実施形態と同様になっている。
【００８８】
このＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６をターンオンすると、コイル９０に電流が流れ、コイル９０にエネルギーが蓄えられる。ＮＭＯＳ３６をオフしたときに、ダイオード３３に順方向電圧が印加され、エネルギーが放出される。コンデンサ３４は、ダイオード３３の出力電圧を平滑化し、直流電源３１の電圧Ｖｉｎよりも低い電圧を負荷に供給する。他の動作は、第１の実施形態と同様であり、時定数回路４９、関数変換回路５０により、可変抵抗４６の抵抗値が、時間の経過に伴って変化する。そのため、負荷が軽くなっても、ＮＭＯＳ３６のオンする間隔が短くならず、ＮＭＯＳ３６のスイッチングロスの増加が抑制される。
【００８９】
なお、時定数回路４９、関数変換回路５０で可変抵抗４６の抵抗値を、時間の経過に伴って変化させるかわりに、第２の実施形態のように、時定数回路７９、関数変換回路８０及び可変直流電源７７ａを設け、可変直流電源７７ａで発生する基準電圧ＥＳ２を時間の経過に伴って変化させてもよい。
【００９０】
図７のＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６のドレインが直流電源３１の正極に接続されている。ＮＭＯＳ３６のソースが抵抗５２を介してコイル９０の一端とダイオード３３のカソードとに接続されている。コイル９０の他端は、直流電源３１の負極に接続されている。ダイオード３３のアノードは、コンデンサ３４の一方の電極に接続されている。コンデンサ３４の他方の電極は、直流電源３１の負極に接続されている。補助巻線３７は、コイル９０に磁心を介して結合している。他の構成は、第１の実施形態と同様である。
【００９１】
このＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６をターンオンすると、コイル９０に電流が流れ、コイル９０にエネルギーが蓄えられる。ＮＭＯＳ３６をオフしたときに、ダイオード３３に順方向電圧が印加され、エネルギーが放出される。コンデンサ３４は、ダイオード３３の出力電圧を平滑化し、直流電源３１の電圧Ｖｉｎを極性反転した電圧を負荷に供給する。他の動作は、第１の実施形態と同様であり、時定数回路４９、関数変換回路５０により、可変抵抗４６の抵抗値が、時間の経過に伴って変化する。そのため、負荷が軽くなっても、ＮＭＯＳ３６のオンする間隔が短くならず、ＮＭＯＳ３６のスイッチングロスの増加が抑制される。
【００９２】
なお、この図７のＤＣ−ＤＣコンバータにおいても、図５，６のＤＣ−ＤＣコンバータと同様に、経時定数回路４９、関数変換回路５０で可変抵抗４６の抵抗値を、時間の経過に伴って変化させるかわりに、第２の実施形態のように、時定数回路７９、関数変換回路８０及び可変直流電源７７ａを設け、可変直流電源７７ａで発生する基準電圧ＥＳ２を時間の経過に伴って変化させてもよい。
【００９３】
（２） 関数変換回路５０，８０は、時定数回路４９，７９が適当な時定数を有し、時定数回路４９，７９だけで適切に可変抵抗４６の抵抗値或いは基準電圧ＥＳ２を変化させることができる場合には、省略してもよい。
【００９４】
（３） 図８（ａ）〜（ｅ）は、時定数回路及び関数変換回路の出力信号のタイミングを説明する図である。
第１及び第２の実施形態では、時定数回路４９，７９及び関数変換回路５０，８０が、ＮＭＯＳ３６がオフしてからの時間の経過に伴って変化する出力信号を出力し、可変抵抗５５の抵抗値や可変直流電源の電圧を、ＮＭＯＳ３６がオフしてからの時間の経過に伴って変化させている。しかしながら、これに限定される必要はなく、スイッチング素子のオンからリンギング電圧が発生するまで（ｔ１〜ｔ２）の間の任意の時点から変化させてもよく、例えば図８（ｂ），（ｃ）のように、時定数回路４９，７９及び関数変換回路５０，８０が、ＮＭＯＳ３６がオンしたタイミングｔ１からの時間の経過に伴って変化する出力信号を出力してもよい。また、図８（ｄ），（ｅ）のように、リンギング電圧が発生したタイミングｔ２からの時間の経過に伴って変化する出力信号を出力してもよい。
【００９５】
【発明の効果】
以上詳細に説明したように、本発明によれば、負荷の軽、重に関わらずスイッチングロスの少ない、ＤＣ−ＤＣコンバータを構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図２】図１のＤＣ−ＤＣコンバータの各部の波形を示すタイムチャートである。
【図３】本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図４】図３のＤＣ−ＤＣコンバータの各部の波形を示すタイムチャートである。
【図５】第１の実施形態の変形例に係る昇圧チョッパ型ＤＣ−ＤＣコンバータの構成図である。
【図６】第１の実施形態の変形例に係る降圧チョッパ型ＤＣ−ＤＣコンバータの構成図である。
【図７】第１の実施形態の変形例に係る反転チョッパ型ＤＣ−ＤＣコンバータの構成図である。
【図８】時定数回路及び関数変換回路の出力信号を示す図である。
【図９】従来のＤＣ−ＤＣコンバータのスイッチング素子にかかる電圧と一次巻線に流れる電流とを示す波形図である。
【符号の説明】
３１，６１ 直流電源
３２，６２ トランス
３３，６３ ダイオード
３４，６４ コンデンサ
３５，６５ フィードバック制御回路
３６，６６ ＮＭＯＳ
３７，６７ 補助巻線
３８，６８ 発振器
４１，７１ ＲＳ−ＦＦ
４４，４５，７４，７５ 抵抗
４６ 可変抵抗
４７，５５，７７，８５ 比較回路
４８，７８ ワンショットパルス発生器
４９，７９ 時定数回路
５０，８０ 関数変換回路
７７ａ 可変直流電源
９０ コイル
【発明の属する技術分野】
本発明は、直流−直流変換回路（以下、ＤＣ−ＤＣコンバータという）に関するものである。
【０００２】
【従来の技術】
従来の一般的な自励式の絶縁型ＤＣ−ＤＣコンバータでは、変成器（以下、トランスという）と、トランスの一次巻線に接続されたスイッチング素子と、そのスイッチング素子に並列のコンデンサまたは／及び浮遊容量と、トランスの二次巻線に接続された整流平滑回路と、フィードバック機構とを備えている。
このようなＤＣ−ＤＣコンバータでは、スイッチング素子をオン、オフする。スイッチング素子がオンしているオン期間に、直流電源からトランスの一次巻線に電流が流れ、トランスにエネルギーが蓄積される。整流平滑回路は、トランスに蓄積されたエネルギーから直流電圧を生成して負荷に供給する。フィードバック機構は、負荷に供給する直流電圧を検出してフィードバックをかけることにより、スイッチング素子のオン期間を制御し、負荷に与える直流電圧を所定値にする。
【０００３】
図９（ａ），（ｂ）は、スイッチング素子にかかる電圧１０と一次巻線に流れる電流２０とを示す波形図である。
スイッチング素子がオンしているオン期間１１には、スイッチング素子にかかる電圧１０は０［Ｖ］となり、トランスの一次巻線に電源電圧が印加され、トランスの一次巻線に流れる電流２０は増加する。スイッチング素子がオフすると、その一次巻線に流れていた電流２０は遮断される。電流２０が遮断すると、二次巻線の電圧と、一次巻線及び二次巻線の巻数比とで決まるフライバック電圧が一次巻線に発生し、スイッチング素子にかかる電圧１０は、直流電源の電圧１３よりも高くなる。そして、トランスに蓄積されたエネルギーが整流平滑回路を介して放出される。エネルギーの放出期間１２が完了したときには、スイッチング素子に並列のコンデンサに蓄積されたエネルギーがトランスの一次巻線に移り、スイッチング素子にかかる電圧１０は低下する。コンデンサとトランスの一次巻線との間のエネルギーのやりとりで、トランスの一次巻線には、リンギング電圧１４が発生する。このコンデンサが無い場合には、スナバ回路等に設けられたコンデンサ或いは浮遊容量等とトランスの一次巻線との間のエネルギーのやりとりで、リンギング電圧１４は発生する。
【０００４】
リンギング電圧１４が発生すると、スイッチング素子にリンギング電圧１４がかかり、スイッチング素子の電圧が直流電源の電圧１３よりも低下する。リンギング電圧１４は、本来脈動する電圧であり、スイッチング素子の電圧１０を、図９（ａ）に一点鎖線で示すように脈動させる。そこで、従来のＤＣ−ＤＣコンバータでは、リンギング電圧１４の最初の谷の部分を検出し、最初の谷間を検出したタイミングでスイッチング素子をターンオンしている。このようなタイミングでスイッチング素子をターンオンすることにより、スイッチング素子にかかる電圧１０が低い時に、スイッチング素子をターンオンでき、スイッチングロスの少ない効率のよいＤＣ−ＤＣコンバータとなる。
【０００５】
【発明が解決しようとする課題】
従来のＤＣ−ＤＣコンバータでは、リンギング電圧１４によってスイッチング素子にかかる電圧が低くなったときを検出して、スイッチング素子をターンオンするので、スイッチングロスを低く抑制することができる。ところが、例えば負荷が変動して軽くなると、フィードバック機構により、図９（ａ）のスイッチング素子をオンさせている期間１１が短くなり、トランスに蓄えられるエネルギーも少なくなる。これにより、スイッチング素子がオン、オフしてから再びオンするまでの間隔が短くなり、単位時間当たりにターンオンする回数（周波数）が増加する。そのため、トータルのスイッチングロスが増加するという課題があった。
【０００６】
本発明は、負荷が軽、重に関わらずスイッチングロスの少ない、ＤＣ−ＤＣのコンバータを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るＤＣ−ＤＣコンバータは、一次巻線と該一次巻線に電磁結合する二次巻線とを有する変成器と、オンしているときに直流電源から前記一次巻線に電流を流し、オフしたときに該電流を遮断するスイッチング素子と、前記スイッチング素子をオンさせる開始手段と、前記スイッチング素子をオフさせるオフ手段と、前記二次巻線に接続され、前記一次巻線に電流が流れた期間に前記変成器に蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、前記スイッチング素子をオフさせたことにより前記変成器から前記エネルギーが放出された後に前記一次巻線又は前記二次巻線に発生する脈動信号を抽出する脈動信号抽出手段と、抵抗値により前記脈動信号を電気信号に変換する脈動信号変換手段と、前記脈動信号を前記電気信号に変換する前記抵抗値を、時間の経過に伴って変化させる係数変換手段と、基準値と前記電気信号との比較により、該電気信号の値が該基準値に到達したことを検出する到達検出手段と、前記到達検出手段で前記電気信号の値が前記基準値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記変成器に発生している前記脈動信号を止めると共に前記一次巻線に再び前記電流を流すオン手段とを、備えることを特徴とする。
【０００８】
このような構成を採用したことにより、スイッチング素子がオンした期間にトランスの一次巻線に電流が流れてエネルギー蓄積され、スイッチング素子がオフしている期間に、トランスからエネルギーが放出される。直流化手段により、トランスから放出されるエネルギーが直流電圧に変換されて負荷に与えられる。また、トランスからのエネルギーの放出が終了したときには、一次巻線又は二次巻線に脈動信号が発生する。この脈動信号が脈動信号抽出手段によって抽出され、脈動信号変換手段により、脈動信号が電気信号に変換される。到達検出手段により、電気信号と基準値とが比較され、電気信号の値が基準値に到達したことが検出される。電気信号の値が基準値になったことが検出されたときに、オン手段によりスイッチング素子がオンされ、一次巻線に電流が再び流れるとともに脈動信号の発生が停止される。
【０００９】
ここで、脈動信号は脈動をくり返すので、繰り返して所望値に到達する。これに対し、脈動信号が電気信号に変換される際に用いられる抵抗値が、時間の経過に伴って変化するので、脈動信号が同じ値でも、それに対応する電気信号の値は、時間の経過に伴って変化する。このような電気信号が基準値に到達したときに、脈動信号の発生を停止することにより、例えば、脈動信号が最初に所望値になった以外のタイミングで脈動信号を停止することが可能になる。
【００１０】
なお、前記脈動信号抽出手段を、前記一次巻線又は二次巻線に電磁結合する補助巻線で構成してもよい。
また、前記脈動信号変換手段は、前記補助巻線の出力電流の一部又はすべてを流して電圧に変換する可変抵抗器を備え、前記係数変換手段は、前記可変抵抗器の抵抗値を時間の経過に伴って変化させる手段を備えてもよい。
【００１１】
上記目的を達成するために、本発明の第２の観点に係るＤＣ−ＤＣコンバータは、コイルと、オンしているときに直流電源から前記コイルに電流を流し、オフしたときに該電流を遮断するスイッチング素子と、前記スイッチング素子をオンさせる開始手段と、前記スイッチング素子をオフさせるオフ手段と、前記電流が流れた期間に前記コイルに蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、前記スイッチング素子をオフさせたことにより前記コイルからエネルギーが放出された後に該コイルに発生する脈動信号を抽出する脈動信号抽出手段と、抵抗値により前記脈動信号を電気信号に変換する脈動信号変換手段と、前記脈動信号を前記電気信号に変換する前記抵抗値を、時間の経過に伴って変化させる係数変換手段と、基準値と前記電気信号との比較により、該電気信号の値が該基準値に到達したことを検出する到達検出手段と、前記到達検出手段で前記電気信号の値が前記基準値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記コイルに発生している前記脈動信号を止めると共に該コイルに再び前記電流を流すオン手段とを、備えることを特徴とする。
【００１２】
このような構成を採用したことにより、スイッチング素子がオンした期間にコイルに電流が流れ、スイッチング素子がオフしたときに、コイルからエネルギーが放出される。直流化手段により、コイルから放出されるエネルギーが直流電圧に変換されて負荷に与えられる。また、コイルからのエネルギーの放出が終了したときには、コイルが脈動信号を発生する。この脈動信号が脈動信号抽出手段によって抽出され、脈動信号変換手段により、脈動信号が電気信号に変換される。到達検出手段により、電気信号と基準値とが比較され、電気信号が基準値に到達したことが検出され、このタイミングで、オン手段によりスイッチング素子がオンされ、コイルに電流が再び流れるとともに脈動信号の発生が停止される。
【００１３】
ここで、脈動信号は脈動をくり返すので、繰り返して所望値に到達する。これに対し、脈動信号が電気信号に変換される抵抗値が、時間の経過に伴って変化するので、脈動信号が同じ値でも、それに対応する電気信号の値は、時間の経過に伴って変化する。このような電気信号の値が基準値に到達したときに、脈動信号の発生を停止することにより、例えば、脈動信号が最初に所望値になった以外のタイミングで脈動信号を停止することが可能になる
【００１４】
なお、本発明の第２の観点に係るＤＣ−ＤＣコンバータにおいて、前記脈動信号抽出手段を、前記コイルに電磁結合する補助巻線で構成してもよい。
また、前記脈動信号変換手段は、前記補助巻線の出力電流の一部又はすべてを流して電圧に変換する可変抵抗器を備え、前記係数変換手段は、前記可変抵抗器の抵抗値を時間の経過に伴って変化させる手段を備えてもよい。
さらに、本発明の第１及び第２の観点に係るＤＣ−ＤＣコンバータにおいて、前記係数変換手段は、前記スイッチング素子がオン又はオフしたタイミングから、或いは該スイッチング素子がオンしてから前記脈動信号が発生するまでの任意の時点からの時間の経過に伴って前記抵抗値を変化させる手段を備えてもよい。
また、前記係数変換手段は、時間の経過に伴って前記電気信号の値が高くなる方向に前記抵抗値を変化させてもよい。
【００１５】
上記目的を達成するために、本発明の第３の観点に係るＤＣ−ＤＣコンバータは、一次巻線と該一次巻線に電磁結合する二次巻線とを有する変成器と、オンしているときに直流電源から前記一次巻線に電流を流し、オフしたときに該電流を遮断するスイッチング素子と、前記スイッチング素子をオンさせる開始手段と、前記スイッチング素子をオフさせるオフ手段と、前記二次巻線に接続され、前記一次巻線に電流が流れた期間に前記変成器に蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、前記スイッチング素子をオフさせたことにより前記変成器から前記エネルギーが放出された後に前記一次巻線又は前記二次巻線に発生する脈動信号を抽出する脈動信号抽出手段と、前記脈動信号を電気信号に変換する脈動信号変換手段と、時間の経過に伴って変化する参照値を発生する参照値発生手段と、前記参照値と前記電気信号との比較により、該電気信号の値が該参照値に到達したことを検出する到達検出手段と、前記到達検出手段で前記電気信号が前記参照値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記変成器に発生している前記脈動信号を止めると共に前記一次巻線に再び前記電流を流すオン手段とを、備えることを特徴とする。
【００１６】
このような構成を採用したことにより、スイッチング素子がオンした期間にトランスの一次巻線に電流が流れてエネルギー蓄積され、スイッチング素子がオフしている期間に、トランスからエネルギーが放出される。直流化手段により、トランスから放出されるエネルギーが直流電圧に変換されて負荷に与えられる。また、トランスからのエネルギーの放出が終了したときには、一次巻線又は二次巻線に脈動信号が発生する。この脈動信号が脈動信号抽出手段によって抽出され、脈動信号変換手段により、脈動信号が電気信号に変換される。到達検出手段により、電気信号と参照値とが比較され、電気信号の値が参照値に到達したことが検出される。電気信号の値が参照値になったことが検出されたときに、オン手段によりスイッチング素子がオンされ、一次巻線に電流が再び流れるとともに脈動信号の発生が停止される。
【００１７】
ここで、脈動信号は脈動をくり返すので、繰り返して所望値に到達する。これに対し、電気信号と比較される参照値が、時間の経過に伴って変化するので、電気信号の値が参照値に到達したときに、脈動信号の発生を停止することにより、例えば、脈動信号が最初に所望値になった以外のタイミングで脈動信号を停止することが可能になる。
【００１８】
なお、前記脈動信号抽出手段を、前記一次巻線又は二次巻線に電磁結合する補助巻線で構成し、前記脈動信号変換手段は、前記補助巻線の出力信号の一部又はすべてを流して電圧に変換する抵抗器を備えてもよい。
【００１９】
上記目的を達成するために、本発明の第４の観点のＤＣ−ＤＣコンバータは、コイルと、オンしているときに直流電源から前記コイルに電流を流し、オフしたときに該電流を遮断するスイッチング素子と、前記スイッチング素子をオンさせる開始手段と、前記スイッチング素子をオフさせるオフ手段と、前記電流が流れた期間に前記コイルに蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、前記スイッチング素子をオフさせたことにより前記コイルから前記エネルギーが放出された後に該コイルに発生する脈動信号を抽出する脈動信号抽出手段と、前記脈動信号を電気信号に変換する脈動信号変換手段と、時間の経過に伴って変化する参照値を発生する参照値発生手段と、前記参照値と前記電気信号との比較により、該電気信号の値が該参照値に到達したことを検出する到達検出手段と、前記到達検出手段で前記電気信号の値が前記参照値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記コイルに発生している前記脈動信号を止めると共に該コイルに再び前記電流を流すオン手段とを、備えることを特徴とする。
【００２０】
このような構成を採用したことにより、脈動信号は脈動をくり返すので、繰り返して所望値に到達する。これに対し、電気信号と比較される参照値が、時間の経過に伴って変化するので、電気信号の値が参照値に到達したときに、脈動信号の発生を停止することにより、例えば、脈動信号が最初に所望値になった以外のタイミングで脈動信号を停止することが可能になる。
【００２１】
なお、前記脈動信号抽出手段を、前記コイルに電磁結合する補助巻線で構成し、前記脈動信号変換手段は、前記補助巻線の出力信号の一部又はすべてを流して電圧に変換する抵抗器を備えてもよい。
【００２２】
また、本発明の第３及び第４の観点に係るＤＣ−ＤＣコンバータにおいて、前記参照値発生手段は、前記スイッチング素子がオン又はオフしたタイミングから、或いは該スイッチング素子がオンしてから前記脈動信号が発生するまでの任意の時点からの時間の経過に伴って前記参照値を変化させてもよい。
【００２３】
さらに、本発明の第１〜第４の観点に係るＤＣ−ＤＣコンバータにおいて、前記開始手段を、前記スイッチング素子をオンさせるオン信号を所定の周期で発生する発振器で構成し、前記所定の周期内に前記到達検出手段で前記電気信号の値が前記基準値或いは参照値に到達したことを検出できないときには、前記オン手段の代わりに前記開始手段で発生する前記オン信号で前記スイッチング素子をオンさせてもよい。
また、前記到達検出手段で前記電気信号の値が前記基準値又は参照値に到達したことを検出できないときに、前記オン手段の代わりに強制的に前記スイッチング素子をオンさせる強制オン手段を、さらに備えてもよい。
【００２９】
【発明の実施の形態】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
このＤＣ−ＤＣコンバータは、フライバック型コンバータであり、直流電源３１の正極に一次巻線３２ａの一端が接続されたトランス３２と、トランス３２の二次巻線３２ｂの一端にアノードが接続されたダイオード３３と、コンデンサ３４と、フィードバック制御回路３５と、スイッチング素子であるＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）３６と、一次巻線３２ａ或いは二次巻線３２ｂに電磁結合する補助巻線３７と、発振器３８と、フォトカプラ３９とを、備えている。
【００３０】
ダイオード３３のカソードと二次巻線３２ｂの他端との間に、コンデンサ３４と、フィードバック制御回路３５とが、並列に接続されている。コンデンサ３４は、ダイオード３３が出力する電圧を平滑化して直流電圧に変換するものであり、コンデンサ３４の両電極がプラス出力端子Ｔｐとマイナス出力端子Ｔｎとにそれぞれ接続されている。このプラス出力端子Ｔｐとマイナス出力端子Ｔｎとの間に、図示しない負荷が接続される。
【００３１】
トランス３２の一次巻線３２ａの他端に、ＮＭＯＳ３６のドレインが接続されている。ＮＭＯＳ３６がターンオンすると、直流電源３１から一次巻線３２ａに電流Ｉｄが流れる。ＮＭＯＳ３６がターンオフすると、直流電源３１から１次巻線３２ａに流れていた電流Ｉｄが、遮断される。
【００３２】
このＤＣ−ＤＣコンバータには、ＮＭＯＳ３６がターンオンするタイミングを制御するために補助巻線３７と発振器３８とが設けられるとともに、ＮＭＯＳ３６をターンオフさせるタイミングを制御するためのフォトカップ３９とが、設けられている。
【００３３】
補助巻線３７は、一次巻線３２ａ及び二次巻線３２ｂに磁心を介して電磁結合し、一次巻線３２ａ及び二次巻線３２ｂで発生するリンギング電圧を抽出する。発振器３８は、後述するリンギング電圧の周波数よりも低い周波数で発振してパルスを発生する機能を持っている。フォトカップラ３９は、一端がプラス出力端子Ｔｐに接続された発光素子３９ａと、受光素子３９ｂとを有している。発光素子３９ａの他端がフィードバック制御回路３５に接続されている。受光素子３９ｂの一端は、駆動用電源３９ｃに接続されている。
【００３４】
フィードバック制御回路３５は、負荷に与える直流電圧と基準電圧との差分電圧に相当する電流を発光素子３９ａに流して、差分電圧に応じて発光素子３９ａを発光させる。
【００３５】
発振器３８の出力端子は、２入力ＯＲゲート４０の一方の入力端子に接続されている。ＯＲゲート４０の出力端子は、リセットセットフリップフロップ（以下、ＲＳ−ＦＦという）４１のセット端子（Ｓ）に接続されている。ＲＳ−ＦＦ４１の正相出力端子（Ｑ）が、発振器３８に接続されるとともに、ドライバ４２を介してＮＭＯＳ３６のゲートに接続されている。発振器３８は、ＲＳ−ＦＦ４１から高レベル（以下、“Ｈ”という）が入力されるとリセットされる。ＮＭＯＳ３６は、ゲートに“Ｈ”が入力されるとターンオンし、低レベル（以下、“Ｌ”という）が入力されるとターンオフする。
【００３６】
補助巻線３７の一端には、ダイオード４３のアノードが接続されている。補助巻線３７の他端は、直流電源３１の負極に接続されている。ダイオード４３のカソードには、抵抗４４の一端が接続され、抵抗４４の他端には、抵抗４５の一端と可変抵抗４６の一端とが接続されている。抵抗４５の他端が直流電源３１の負極に接続され、可変抵抗４６の他端は、直流電源３１の負極に接続されている。
【００３７】
抵抗４４，抵抗４５及び可変抵抗４６の接続ノードが、比較回路４７の一方の入力端子（＋）に接続されている。比較回路４７の他方の入力端子（−）には、基準電源４７ａから基準電圧が与えられている。比較回路４７の出力端子には、ワンショットパルス発生回路４８が接続されている。ワンショットパルス発生回路４８は、比較回路４７の出力信号が“Ｈ”に遷移したときに、ワンショットのパルスを生成する回路である。ワンショットパルス発生回路４８の出力端子が、ＯＲゲート４０の他方の入力端子に接続されている。
【００３８】
ＲＳ−ＦＦ４１の逆相出力端子（Ｑ／）は、正相出力端子（Ｑ）とは相補的な信号を出力する端子であり、この逆相出力端子（Ｑ／）が時定数回路４９に接続されている。時定数回路４９の出力側には、関数変換回路５０が接続されている。
時定数回路４９は、逆相出力端子（Ｑ／）が“Ｈ”を出力したときに、固有の時定数で減衰する信号を発生するものである。関数変換回路５０は、時定数回路４９の出力信号を、目的とする電圧に変換する回路であり、例えば時定数回路４９の出力信号を、時間の経過に伴ってリニアに変化する電圧に変換する。この電圧が可変抵抗４６の抵抗値を変化させる。
【００３９】
ＮＭＯＳ３６のドレインとソースとの間には、コンデンサ５１が接続され、ＮＭＯＳ３６のソースと直流電源３１の負極との間には、ＮＭＯＳ３６に流れる電流を電圧に変換する抵抗５２が接続されている。
抵抗５２とＮＭＯＳ３６のソースとの接続ノードには、抵抗５３の一端が接続されている。抵抗５３の他端は、コンデンサ５４の一方の電極と比較回路５５の一方の入力端子（＋）とに接続されている。コンデンサ５４は抵抗５３と相俟ってローパスフィルタを形成するものであり、コンデンサ５４の他端が、直流電源３１の負極に接続されている。
【００４０】
一方、フォトカプラ３９の受光素子３９ｂの出力端子は、抵抗５７を介して比較回路５５の入力端子（＋）に接続されている。フォトカプラ３９は、抵抗５７で電圧降下した信号を比較回路５５に与える。即ち、比較回路５５の入力端子（＋）には、抵抗５２側から与えられた信号と、フォトカプラ３９側から与えられた信号とが合成されて与えられる。
【００４１】
比較回路５５の他方の入力端子（−）には、直流電源５５ａから基準電圧が入力されている。比較回路５５の出力端子は、ＲＳ−ＦＦ４１のリセット端子（Ｒ）に接続されている。
【００４２】
次に、このＤＣ−ＤＣコンバータの動作を、図２（ａ）〜（ｋ）を参照しつつ、説明する。
図２（ａ）〜（ｋ）は、図１の各部の波形を示すタイムチャートである。
ＮＭＯＳ３６のスイッチングを開始する前には、図２（ａ）のように、ＮＭＯＳ３６のドレイン・ソース間電圧Ｖｄｓは、直流電源３１が発生する直流電圧Ｖｉｎ［Ｖ］になっている。発振器３８が起動し、その発振器３８が発生するパルスが、ＯＲゲート４０の一方の入力端子に入力されると、ＯＲゲート４０の出力信号が“Ｈ”になり、ＲＳ−ＦＦ４１は、正相出力端子（Ｑ）から“Ｈ”の信号を出力する。ＲＳ−ＦＦ４１の出力信号が“Ｈ”になると、発振器３８はリセットされる。
【００４３】
また、ＲＳ−ＦＦ４１の“Ｈ”の出力信号は、ドライバ４２を介してＮＭＯＳ３６のゲートにも入力される。ゲートの電圧が“Ｈ”になることで、図２（ｃ）のように、ＮＭＯＳ３６のゲート・ソース間電圧Ｖｇｓが“Ｈ”になり、ターンオンする。ＮＭＯＳ３６がターンオンすると、ＮＭＯＳ３６のドレイン・ソース間電圧Ｖｄｓは、図２（ａ）に示すように０［Ｖ］になり、トランス３２の一次巻線３２ａに電源電圧Ｖｉｎが印加され、一次巻線３２ａには、図２（ｂ）のように増加する電流Ｉｄが流れる。つまり、発振器３８、ＯＲゲート４０及びＲＳ−ＦＦ４１が、スイッチング開始時にＮＭＯＳ３６をオンさせる開始手段となる。
【００４４】
一次巻線３２ａにＮＭＯＳ３６を介して直列に接続された抵抗５２は、電流Ｉｄに対応する電圧を発生する。抵抗５３とコンデンサ５４とは、抵抗５２で発生する電圧のローパスフィルタとして機能する。
一次巻線３２ａに流れる電流Ｉｄは、時間の経過に伴って増加し、その結果、抵抗５２で生成された電圧信号のレベルが高くなり、図２（ｇ）のように、比較回路５５の入力端子（＋）の電圧が上昇する。比較回路５５の入力端子（＋）の電圧が、直流電源５５ａが発生する基準電圧ＥＳ１［Ｖ］に到達すると、比較回路５５の出力信号が、図２（ｈ）のように“Ｌ”から“Ｈ”に変化する。
【００４５】
比較回路５５の出力信号が“Ｈ”になると、ＲＳ−ＦＦ４１がリセットされ、ＲＳ−ＦＦ４１は正相出力端子（Ｑ）から“Ｌ”を出力するとともに、逆相出力端子（Ｑ／）から“Ｈ”を出力する。これにより、ＮＭＯＳ３６がターンオフし、電流Ｉｄが遮断され、比較回路５５の出力信号も、“Ｌ”に戻る。
【００４６】
なお、ＮＭＯＳ３６のドレインとソースとの間に接続されたコンデンサ５１は、ＮＭＯＳ３６のターンオフ時に充電し、ＮＭＯＳ３６のドレイン・ソース間電圧が急激に高くなることを防止する。これにより、ＮＭＯＳ３６の電荷蓄積効果に起因してオフ後にＮＭＯＳ３６に流れる電流と電圧の積を減じ、電力損失を抑制する。また、コンデンサ５１は、ターンオフ時のノイズ、つまり、サージ電圧も抑制する。このコンデンサ５１のキャパシタンスまたは／及び浮遊容量とトランス３２の一次巻線３２ａのインダクタンスとでリンギング電圧の周波数が設定される。
【００４７】
一次巻線３２ａに電流Ｉｄが流れている期間に、トランス３２にはエネルギーが蓄えられている。電流Ｉｄが遮断されることにより、二次巻線３２ｂに接続されたダイオード３３に順方向電圧が印加され、ダイオード３３が導通してトランス３２からのエネルギーの放出が開始される。コンデンサ３４は、二次巻線３２ｂに発生した電圧を平滑化して図示しない負荷に供給する。即ち、ダイオード３３及びコンデンサ３４は、トランス３２に蓄積されたエネルギーを直流電圧化して負荷に与える直流化手段になる。
【００４８】
フィードバック制御回路３５は、負荷に与える直流電圧を図示しない基準電圧と比較し、これらの電圧の差分に相当する電流をフォトカプラ３９の発光素子３９ａに流して発光素子３９ａを発光させる。フォトカプラ３９の受光素子３９ｂは、受光した光に応じた導通状態になり、電流を抵抗５７に流して比較回路５５の入力端子（＋）の電圧を変化させる。即ち、フィードバック制御回路３５からの帰還信号が、比較回路５５の入力端子（＋）の電圧に加算される。
【００４９】
ＮＭＯＳ３６がオフしている期間に、トランス３２のエネルギーの放出により、ＮＭＯＳ３６のドレイン・ソース間電圧ＶｄｓがＶｉｎ［Ｖ］に降下する。電圧Ｖｉｎ［Ｖ］に降下した後、リンギング電圧が一次巻線３２ａ及び二次巻線３２ｂに発生し、ＮＭＯＳ３６のドレイン・ソース間にも掛かる。リンギング電圧は、脈動する脈動信号であり、最初は降下し、その後に上昇して電圧の谷間が形成される。
【００５０】
補助巻線３７は、リンギング電圧を抽出する。補助巻線３７にアノードが接続されたダイオード４３は、リンギング電圧を整流する。抵抗４４，４５及び可変抵抗４６は、リンギング電圧を電圧信号に変換する脈動信号変換手段であり、ダイオード４３が出力するリンギング電圧を分圧し、リンギング電圧に対応する電圧信号を、比較回路４７の入力端子（＋）に与える。比較回路４７の入力端子（＋）には、リンギング電圧の脈動の中心よりも低い部分が、逆相になってかかる。
【００５１】
比較回路４７の入力端子（＋）の電圧が、例えばリンギング電圧の最初の谷間に相当する電圧のために上昇し、図２（ｄ）のように、基準電圧ＥＳ２に到達すると、比較回路４７は、図２（ｅ）のように“Ｈ”を出力する。即ち、比較回路４７は、リンギング電圧が所望値に到達したことを検出する到達検出手段として動作する。ワンショットパルス発生器４８は、比較回路４７が“Ｈ”を出力したタイミングで、図２（ｆ）のように、パルスを形成して出力する。
【００５２】
ワンショットパルス発生器４８が出力したパルスが、ＯＲゲート４０に入力され、ＲＳ−ＦＦ４１がセットされる。ＲＳ−ＦＦ４１がセットされて正相出力端子（Ｑ）から“Ｈ”を出力すると、再び、ＮＭＯＳ３６がターンオンし、トランス３２の一次巻線３２ａに、再び電流Ｉｄが流れ始める。このとき、リンギング電圧の発生は停止する。即ち、ワンショットパルス発生器４８は、ＮＭＯＳ３６を再度オンさせる手段となるとともに、脈動信号の発生を停止する停止手段となる。以下、同様の処理が繰り返される。ここで、発振器３８の出力するパルスがＮＭＯＳ３６をオンさせるのは最初だけで、以降は、ワンショットパルス発生器４８が出力するパルスにより、ＮＭＯＳ３６がオンする。（但し、ＲＳ−ＦＦ４１がリセットされてからワンショットパルス発生器４８かパルスを出力するまでの時間が、発振器３８のパルス発生周期よりも長い場合には、以降も発振器３８の出力するパルスにより、ＮＭＯＳ３６がオンする。）
【００５３】
プラス出力端子Ｔｐとマイナス出力端子Ｔｎに接続されている図示しない負荷の特性が変動し、負荷が軽くなると（軽負荷時）、フィードバック制御回路３５が発光素子３９ａに流す電流が、負荷が重い場合（重負荷時）よりも増加し、比較回路５５の入力端子（＋）の電圧を上昇させる。
【００５４】
比較回路５５の入力端子（＋）の電圧が高くなっていると、比較回路５５の入力端子（＋）の電圧がＥＳ１［Ｖ］になるのまでの時間が、図２（ｇ）のように短縮され、一次巻線３２ａに流れる総電流量が減じられる。よって、トランス３２に蓄えられるエネルギーも減じられる。そのため、エネルギーの放出期間も短くなり、ＮＭＯＳ３６をスイッチングする周期が短くなり、スイッチングロスが増加することが予測される。このようなスイッチングロスの増加を防止するために、時定数回路４９及び関数変換回路５０は、次のように動作する。
【００５５】
ＲＳ−ＦＦ４１がリセットされて逆相出力端子（Ｑ／）から“Ｈ”を出力したときに、時定数回路４９はその逆相出力端子（Ｑ／）から“Ｈ”を入力して活性化し、図２（ｊ）のように、固有の時定数で単調減少する電圧を発生する。関数変換回路５０は、時定数回路４９の出力信号を図２（ｋ）のようにリニアにして、可変抵抗４６に与える。これにより、可変抵抗４６の抵抗値が、ＮＭＯＳ３６がターンオフしてからの時間の経過に伴って大きくなり、比較回路４７の入力端子（＋）の電圧を時間の経過に伴って上昇させる。このようにすることで、比較回路４７の入力端子（＋）に現れるリンギング電圧の谷間の電圧が、ＮＭＯＳ３６がターンオフしてからの時間の経過に伴って大きくなる。よって、比較回路４７でリンギング電圧が所望値に到達したと検出するのが、リンギング電圧における最初の谷間ではなく、例えば２番目の谷間になる。従って、ＮＭＯＳ３６をターンオンさせる間隔が延び、ＮＭＯＳ３６で発生するスイッチングロスの増加が抑制される。
【００５６】
比較回路４７が、リンギング電圧が所望値に到達したこと検出するときのリンギング電圧の谷間は、負荷の軽・重によって決まる。負荷が軽いほど、後の谷間になる。一方、リンギング電圧は、発生してからの時間の経過に伴って減衰する。そのため、負荷が極端に軽い時には、比較回路４７で、リンギング電圧が所望値に到達したと検出できないことがある。
【００５７】
この場合には、発振器３８からパルスが出力され、ＮＭＯＳ３６がオンする。発振器３８がハルスを出力する周期を十分長くしておけば、スイッチングロスが増加することはない。これにより、ＮＭＯＳ３６が発振器３８の周期に同期して繰り返しオン、オフされる。
【００５８】
以上のように、本実施形態のＤＣ−ＤＣコンバータでは、時定数回路４９及び関数変換回路５０により、可変抵抗４６の抵抗値を変化させることにより、リンギング電圧を電圧信号に変換する際の変換係数を、ＮＭＯＳ３６のターンオフからの時間の経過に伴って変化させるので、リンギング電圧の最初以外の谷間で、リンギング電圧が所望値になったことを検出するようになる。そのため、負荷が軽い場合でも、ＮＭＯＳ３６をオンさせる間隔が伸ばせ、スイッチングロスやスイッチングノイズの増加を抑制できる。
【００５９】
［第２の実施形態］
図３は、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
このＤＣ−ＤＣコンバータは、第１の実施形態と同様に、直流電源６１の正極に一次巻線６２ａの一端が接続されたトランス６２と、トランス６２の二次巻線６２ｂの一端にアノードが接続されたダイオード６３と、コンデンサ６４と、フィードバック制御回路６５と、スイッチング素子であるＮＭＯＳ６６と、補助巻線６７と、発振器６８と、フォトカップラ６９とを、備えている。
【００６０】
ダイオード６３のカソードと二次巻線６２ｂの他端との間にコンデンサ６４が接続されるとともに、フィードバック制御回路６５が接続されている。コンデンサ６４の両電極がプラス出力端子Ｔｐとマイナス出力端子Ｔｎとにそれぞれ接続されている。このプラス出力端子Ｔｐとマイナス出力端子Ｔｎとの間に負荷が接続される。トランス６２の一次巻線６２ａの他端に、ＮＭＯＳ６６のドレインが接続されている。
【００６１】
補助巻線６７は、一次巻線６２ａ及び二次巻線６２ｂに磁心を介して電磁結合し、一次巻線６２ａ及び二次巻線６２ｂで発生するリンギング電圧を抽出する。発振器６８は、リンギング電圧の周波数よりも十分低い周波数で発振してパルスを発生する機能を持っている。フォトカップラ６９は、一端がプラス出力端子Ｔｐに接続された発光素子６９ａと、受光素子６９ｂとを有している。発光素子６９ａの他端がフィードバック制御回路６５に接続されている。受光素子６９ｂの一端は、駆動電源６９ｃに接続されている。フィードバック制御回路６５は、負荷に与える直流電圧と基準電圧との差分電圧に相当する電流を発光素子６９ａに流して、差分電圧に応じて発光素子６９ａを発光させる。
【００６２】
発振器６８の出力端子は、２入力ＯＲゲート７０の一方の入力端子に接続されている。ＯＲゲート７０の出力端子は、ＲＳ−ＦＦ７１のセット端子（Ｓ）に接続されている。ＲＳ−ＦＦ７１の正相出力端子（Ｑ）が、発振器６８に接続されるとともに、ドライバ７２を介してＮＭＯＳ６６のゲートに接続されている。発振器６８は、ＲＳ−ＦＦ７１から“Ｈ”が入力されるとリセットされる。
【００６３】
補助巻線６７の一端には、ダイオード７３のアノードが接続されている。補助巻線６７の他端は、直流電源６１の負極に接続されている。ダイオード７３のカソードには抵抗７４の一端が接続され、抵抗７４の他端には、抵抗７５の一端が接続されている。抵抗７５の他端が直流電源６１の負極に接続されている。
抵抗７４及び抵抗７５の接続ノードが、比較回路７７の入力端子（＋）に接続されている。比較回路７７の入力端子（−）には、可変直流電源７７ａで発生する基準電圧ＥＳ２が与えられている。比較回路７７の出力端子には、ワンショットパルス発生回路７８が接続されている。ワンショットパルス発生回路７８の出力端子が、ＯＲゲート７０の他方の入力端子に接続されている。
【００６４】
ＲＳ−ＦＦ７１の逆相出力端子（Ｑ／）は、時定数回路７９に接続されている。時定数回路７９の出力側には、関数変換回路８０が接続されている。関数変換回路８０は、可変直流電源７７ａに接続され、可変直流電源７７ａで発生する基準電圧ＥＳ２を変化させる。即ち、このＤＣ−ＤＣコンバータには、第１の実施形態の可変抵抗４６に対応する素子が無く、その代わり可変直流電源７７ａが設けられている。
【００６５】
ＮＭＯＳ６６のドレインとソースとの間には、第１の実施形態と同様にコンデンサ８１が接続され、ＮＭＯＳ６６のソースと直流電源６１の負極との間には、ＮＭＯＳ６６に流れる電流を電圧に変換する抵抗８２が接続されている。
【００６６】
抵抗８２とＮＭＯＳ６６のソースとの接続ノードには、第１の実施形態と同様に、抵抗８３の一端が接続されている。抵抗８３の他端は、コンデンサ８４の一方の電極と比較回路８５の一方の入力端子（＋）とに接続されている。コンデンサ８４は抵抗８３と相俟ってローパスフィルタを形成するものであり、コンデンサ８４の他端が、直流電源６１の負極に接続されている。
【００６７】
一方、フォトカプラ６９の受光素子６９ｂの出力端子は、抵抗８７を介して比較回路８５の入力端子（＋）に接続されている。比較回路８５の他方の入力端子（−）には、直流電源８５ａから基準電圧ＥＳ１が入力されている。比較回路８５の出力端子は、第１の実施形態と同様にＲＳ−ＦＦ７１のリセット端子（Ｒ）に接続されている。
【００６８】
次に、図３のＤＣ−ＤＣコンバータの動作を図４（ａ）〜（ｋ）を参照しつつ、説明する。
図４（ａ）〜（ｋ）は、図３のＤＣ−ＤＣコンバータの各部の波形を示すタイムチャートである。
ＮＭＯＳ６６のスイッチングを開始する前には、図４（ａ）のように、ＮＭＯＳ６６のドレイン・ソース間電圧Ｖｄｓは、直流電源６１が発生する直流電圧Ｖｉｎ［Ｖ］になっている。発振器６８が発生するパルスが、ＯＲゲート７０の一方の入力端子に入力されると、ＯＲゲート７０の出力信号が“Ｈ”になり、ＲＳ−ＦＦ７１は、正相出力端子（Ｑ）から“Ｈ”の信号を出力する。
【００６９】
ＲＳ−ＦＦ７１の出力信号が“Ｈ”になると、発振器６８はリセットされる。また、ＲＳ−ＦＦ７１の“Ｈ”の出力信号は、ドライバ７２を介してＮＭＯＳ６６のゲートにも入力される。ゲートの電圧が“Ｈ”になることで、図４（ｃ）のように、ＮＭＯＳ６６のゲート・ソース間電圧Ｖｇｓが“Ｈ”になり、ＮＭＯＳ６６がターンオンする。以下、ＮＭＯＳ６６がターンオフするまでは、第１の実施形態と同様に動作する。
【００７０】
ＮＭＯＳ６６がオンして一次巻線６２ａに電流Ｉｄが流れている期間に、トランス６２にはエネルギーが蓄えられている。ＮＭＯＳ６６がターンオフして電流Ｉｄが遮断されることにより、二次巻線６２ｂに接続されたダイオード６３に順方向電圧が印加され、ダイオード６３が導通してトランス６２からのエネルギーの放出が開始される。コンデンサ６４は、二次巻線６２ｂに発生した電圧を平滑化して図示しない負荷に供給する。
【００７１】
フィードバック制御回路６５は、負荷に与える直流電圧と図示しない基準電圧との間の差分電圧に相当する電流をフォトカプラ６９の発光素子６９ａに流して発光素子６９ａを発光させる。フォトカプラ６９の受光素子６９ｂは、受光した光に応じた導通状態になり、電流を抵抗８７に流して比較回路８５の入力端子（＋）の電圧を変化させる。即ち、フィードバック制御回路６５からの帰還信号が、比較回路８５の正相入力端子（＋）電圧に加算される。
【００７２】
ＮＭＯＳ６６がオフしている期間に、トランス６２のエネルギーの放出が終了し、ＮＭＯＳ６６のドレイン・ソース間電圧Ｖｄｓが電圧Ｖｉｎに降下した後、リンギング電圧が一次巻線６２ａ及び二次巻線６２ｂに発生する。リンギング電圧は、ＮＭＯＳ６６のドレイン・ソース間にも掛かる。リンギング電圧は、脈動する脈動信号であり、最初は降下し、その後に上昇して電圧の谷間が形成される。
【００７３】
補助巻線６７は、リンギング電圧を抽出し、ダイオード７３がリンギング電圧を半波整流する。抵抗７４，７５は、ダイオード７３の出力するリンギング電圧を電圧信号化して、比較回路７７の入力端子（＋）に与える。比較回路７７の入力端子（＋）には、リンギング電圧の脈動の中心よりも低い部分が、逆相になってかかる。
【００７４】
一方、リセットされたＲＳ−ＦＦ７１は、逆相出力端子（Ｑ／）から“Ｈ”の出力信号を時定数回路７９に与える。時定数回路７９は、固有の時定数を持ち、“Ｈ”の信号が与えられたときから、その時定数に応じて減衰する信号を発生する。関数変換回路８０は、時定数回路７９の出力信号をリニアな信号に変換し、可変直流電源７７ａに与える。これにより、可変直流電源７７ａは、ＮＭＯＳ６６がオフされた時点からの時間の経過に伴って電圧値が低下する基準電圧ＥＳ２を発生して、比較回路７７の入力端子（−）に与える。
【００７５】
比較回路７７の入力端子（＋）が、リンギング電圧のために上昇し、図４（ｄ）のように基準電圧ＥＳ２に到達すると、比較回路７７は、リンギング電圧が所望値に到達したことを検出し、図４（ｅ）のように、“Ｈ”を出力する。即ち、比較回路７７は、第１の実施形態と同様に、リンギング電圧が所望値に到達したことを検出する到達検出手段として動作する。ワンショットパルス発生器７８は、比較回路７７が、“Ｈ”を出力したタイミングで、図４（ｆ）のように、パルスを形成して出力する。
【００７６】
ワンショットパルス発生器７８が出力したパルスが、ＯＲゲート７０に入力され、ＯＲゲート７０が“Ｈ”を出力し、ＲＳ−ＦＦ７１がセットされる。ＲＳ−ＦＦ７１がセットされて正相出力端子（Ｑ）から“Ｈ”を出力すると、再び、ＮＭＯＳ６６がターンオンし、トランス６２の一次巻線６２ａに、再び電流Ｉｄが流れ始める。このとき、リンギング電圧の発生は、停止する。
【００７７】
端子Ｔｐと端子Ｔｎに接続されている図示しない負荷の特性が変動し、負荷が軽くなると（軽負荷時）、フィードバック制御回路６５が発光素子６９ａに流す電流が、負荷が重い場合（重負荷時）よりも増加し、比較回路８５の入力端子（＋）の電圧を上昇させる。
【００７８】
比較回路８５の入力端子（＋）の電圧が高くなると、比較回路８５の出力信号が“Ｌ”から“Ｈ”に変化するまでの時間が図４（ｇ）のように短縮され、一次巻線６２ａに流れる総電流量が減じられる。よって、トランス６２からのエネルギーの放出期間も短くなり、スイッチングロスが増加することが予測される。
しかしながら、基準電圧ＥＳ２がＮＭＯＳ６６がターンオフしてからの時間の経過に伴って低くなるので、比較回路７７が、リンギング電圧が所望値に到達したことを検出するのが、リンギング電圧における最初の谷間ではなく、例えば２番目の谷間になる。従って、ＮＭＯＳ６６をターンオンさせる間隔が延び、ＮＭＯＳ６６で発生するスイッチングロスの増加が抑制される。
【００７９】
一方、リンギング電圧は、発生してからの時間の経過に伴って減衰する。そのため、負荷が極端に軽い時には、比較回路７７で、リンギング電圧が所望値に到達しないことがある。
【００８０】
この場合でも、発振器６８からパルスが出力され、ＮＭＯＳ６６がオンする。発振器６８がパルスを出力する周期を十分長くしておけば、スイッチングロスが増加することはない。これにより、ＮＭＯＳ６６が発振器６８の周期に同期して繰り返しオン、オフされる。また、時定数回路７９及び関数変換回路８０が、可変直流電源７７ａで発生させる電圧を０［Ｖ］にするまでの時間を、発振器６８がパルスを出力する間隔よりも短くしておけば、比較回路７７でリング電圧を検出できないときでも、可変直流電源７７ａの発生電圧が０［Ｖ］になった時点で比較回路７７の出力が“Ｈ”になる。よって、時定数回路７９及び関数変換回路８０が、可変直流電源７７ａで発生させる電圧を０［Ｖ］にするまでの時間を周期とした周波数でＮＭＯＳ６６のスイッチングを繰り返す。
【００８１】
以上のような本実施形態では、比較回路７７に与える基準電圧ＥＳ２を、ＮＭＯＳ６６がオンしてから時間の経過に伴って変化させている。そのため、リンギング電圧の最初以外の谷間でも、リンギング電圧が所望値になったことを検出するようになる。よって、負荷が軽い場合でも、第１の実施形態と同様、ＮＭＯＳ６６のスイッチング間隔を伸ばすことが可能になり、スイッチングロスの増加及びスイッチングノイズの増加を抑制できる。
【００８２】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次の（１）〜（３）のようなものがある。
（１） 第１の実施形態及び第２の実施形態では、絶縁型ＤＣ−ＤＣコンバータを示したが、本発明は、昇圧チョッパ、降圧チョッパ、反転チョッパ等の種々のＤＣ−ＤＣコンバータに適用できる。その例を以下に示す。
【００８３】
図５は、第１の実施形態の変形例に係る昇圧チョッパ型ＤＣ−ＤＣコンバータの構成図であり、図６は、第１の実施形態の変形例に係る降圧チョッパ型ＤＣ−ＤＣコンバータの構成図であり、図７は、第１の実施形態の変形例に係る反転チョッパ型ＤＣ−ＤＣコンバータの構成図である。これらの図５〜図７では、図１，図３と共通する要素に共通の符号を付している。
【００８４】
図５のＤＣ−Ｄコンバータでは、トランス３２の代わりに、コイル９０が設けられている。コイル９０の一端が、直流電源３１の正極に接続され、コイル９０の他端が、ダイオード３３のアノードに接続されている。ＮＭＯＳ３６のドレインは、コイル９０の他端とダイオード３３のアノードとの接続ノードに接続されている。補助巻線３７が、コイル９０に磁心を介して結合している。他の構成は、第１の実施形態と同様である。
【００８５】
図５のＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６をターンオンすると、コイル９０に電流が流れ、コイル９０にエネルギーが蓄えられる。ＮＭＯＳ３６をオフしたときに、ダイオード３３に順方向電圧が印加され、エネルギーが放出される。コンデンサ３４は、ダイオード３３の出力電圧を平滑化し、直流電源３１の電圧Ｖｉｎよりも高い電圧を負荷に供給する。他の動作は、第１の実施形態と同様であり、時定数回路４９、関数変換回路５０により、可変抵抗４６の抵抗値が、時間の経過に伴って変化する。そのため、負荷が軽くなっても、ＮＭＯＳ３６のオンする間隔が短くならず、ＮＭＯＳ３６のスイッチングロスの増加が抑制される。
【００８６】
なお、時定数回路４９、関数変換回路５０で可変抵抗４６の抵抗値を、時間の経過に伴って変化させるかわりに、第２の実施形態のように、時定数回路７９、関数変換回路８０及び可変直流電源７７ａを設け、可変直流電源７７ａで発生する基準電圧ＥＳ２を時間の経過に伴って変化させてもよい。
【００８７】
図６のＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６のドレインが直流電源３１の正極に接続されている。ＮＭＯＳ３６のソースが抵抗５２を介してコイル９０の一端に接続され、コイル９０の他端がコンデンサ３４の一方の電極に接続されている。コンデンサ３４の他方の電極は、直流電源３１の負極に接続されている。ダイオード３３のアノードは、直流電源３１の負極に接続され、ダイオード３３のカソードが、抵抗５２とコイル９０の一端との接続ノードに接続されている。補助巻線３７はコイル９０に磁心を介して結合している。他の構成は、第１の実施形態と同様になっている。
【００８８】
このＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６をターンオンすると、コイル９０に電流が流れ、コイル９０にエネルギーが蓄えられる。ＮＭＯＳ３６をオフしたときに、ダイオード３３に順方向電圧が印加され、エネルギーが放出される。コンデンサ３４は、ダイオード３３の出力電圧を平滑化し、直流電源３１の電圧Ｖｉｎよりも低い電圧を負荷に供給する。他の動作は、第１の実施形態と同様であり、時定数回路４９、関数変換回路５０により、可変抵抗４６の抵抗値が、時間の経過に伴って変化する。そのため、負荷が軽くなっても、ＮＭＯＳ３６のオンする間隔が短くならず、ＮＭＯＳ３６のスイッチングロスの増加が抑制される。
【００８９】
なお、時定数回路４９、関数変換回路５０で可変抵抗４６の抵抗値を、時間の経過に伴って変化させるかわりに、第２の実施形態のように、時定数回路７９、関数変換回路８０及び可変直流電源７７ａを設け、可変直流電源７７ａで発生する基準電圧ＥＳ２を時間の経過に伴って変化させてもよい。
【００９０】
図７のＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６のドレインが直流電源３１の正極に接続されている。ＮＭＯＳ３６のソースが抵抗５２を介してコイル９０の一端とダイオード３３のカソードとに接続されている。コイル９０の他端は、直流電源３１の負極に接続されている。ダイオード３３のアノードは、コンデンサ３４の一方の電極に接続されている。コンデンサ３４の他方の電極は、直流電源３１の負極に接続されている。補助巻線３７は、コイル９０に磁心を介して結合している。他の構成は、第１の実施形態と同様である。
【００９１】
このＤＣ−ＤＣコンバータでは、ＮＭＯＳ３６をターンオンすると、コイル９０に電流が流れ、コイル９０にエネルギーが蓄えられる。ＮＭＯＳ３６をオフしたときに、ダイオード３３に順方向電圧が印加され、エネルギーが放出される。コンデンサ３４は、ダイオード３３の出力電圧を平滑化し、直流電源３１の電圧Ｖｉｎを極性反転した電圧を負荷に供給する。他の動作は、第１の実施形態と同様であり、時定数回路４９、関数変換回路５０により、可変抵抗４６の抵抗値が、時間の経過に伴って変化する。そのため、負荷が軽くなっても、ＮＭＯＳ３６のオンする間隔が短くならず、ＮＭＯＳ３６のスイッチングロスの増加が抑制される。
【００９２】
なお、この図７のＤＣ−ＤＣコンバータにおいても、図５，６のＤＣ−ＤＣコンバータと同様に、経時定数回路４９、関数変換回路５０で可変抵抗４６の抵抗値を、時間の経過に伴って変化させるかわりに、第２の実施形態のように、時定数回路７９、関数変換回路８０及び可変直流電源７７ａを設け、可変直流電源７７ａで発生する基準電圧ＥＳ２を時間の経過に伴って変化させてもよい。
【００９３】
（２） 関数変換回路５０，８０は、時定数回路４９，７９が適当な時定数を有し、時定数回路４９，７９だけで適切に可変抵抗４６の抵抗値或いは基準電圧ＥＳ２を変化させることができる場合には、省略してもよい。
【００９４】
（３） 図８（ａ）〜（ｅ）は、時定数回路及び関数変換回路の出力信号のタイミングを説明する図である。
第１及び第２の実施形態では、時定数回路４９，７９及び関数変換回路５０，８０が、ＮＭＯＳ３６がオフしてからの時間の経過に伴って変化する出力信号を出力し、可変抵抗５５の抵抗値や可変直流電源の電圧を、ＮＭＯＳ３６がオフしてからの時間の経過に伴って変化させている。しかしながら、これに限定される必要はなく、スイッチング素子のオンからリンギング電圧が発生するまで（ｔ１〜ｔ２）の間の任意の時点から変化させてもよく、例えば図８（ｂ），（ｃ）のように、時定数回路４９，７９及び関数変換回路５０，８０が、ＮＭＯＳ３６がオンしたタイミングｔ１からの時間の経過に伴って変化する出力信号を出力してもよい。また、図８（ｄ），（ｅ）のように、リンギング電圧が発生したタイミングｔ２からの時間の経過に伴って変化する出力信号を出力してもよい。
【００９５】
【発明の効果】
以上詳細に説明したように、本発明によれば、負荷の軽、重に関わらずスイッチングロスの少ない、ＤＣ−ＤＣコンバータを構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図２】図１のＤＣ−ＤＣコンバータの各部の波形を示すタイムチャートである。
【図３】本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図４】図３のＤＣ−ＤＣコンバータの各部の波形を示すタイムチャートである。
【図５】第１の実施形態の変形例に係る昇圧チョッパ型ＤＣ−ＤＣコンバータの構成図である。
【図６】第１の実施形態の変形例に係る降圧チョッパ型ＤＣ−ＤＣコンバータの構成図である。
【図７】第１の実施形態の変形例に係る反転チョッパ型ＤＣ−ＤＣコンバータの構成図である。
【図８】時定数回路及び関数変換回路の出力信号を示す図である。
【図９】従来のＤＣ−ＤＣコンバータのスイッチング素子にかかる電圧と一次巻線に流れる電流とを示す波形図である。
【符号の説明】
３１，６１ 直流電源
３２，６２ トランス
３３，６３ ダイオード
３４，６４ コンデンサ
３５，６５ フィードバック制御回路
３６，６６ ＮＭＯＳ
３７，６７ 補助巻線
３８，６８ 発振器
４１，７１ ＲＳ−ＦＦ
４４，４５，７４，７５ 抵抗
４６ 可変抵抗
４７，５５，７７，８５ 比較回路
４８，７８ ワンショットパルス発生器
４９，７９ 時定数回路
５０，８０ 関数変換回路
７７ａ 可変直流電源
９０ コイル
Claims (16)
- 一次巻線と該一次巻線に電磁結合する二次巻線とを有する変成器と、
オンしているときに直流電源から前記一次巻線に電流を流し、オフしたときに該電流を遮断するスイッチング素子と、
前記スイッチング素子をオンさせる開始手段と、
前記スイッチング素子をオフさせるオフ手段と、
前記二次巻線に接続され、前記一次巻線に電流が流れた期間に前記変成器に蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、
前記スイッチング素子をオフさせたことにより前記変成器から前記エネルギーが放出された後に前記一次巻線又は前記二次巻線に発生する脈動信号を抽出する脈動信号抽出手段と、
抵抗値により前記脈動信号を電気信号に変換する脈動信号変換手段と、
前記脈動信号を前記電気信号に変換する前記抵抗値を、時間の経過に伴って変化させる係数変換手段と、
基準値と前記電気信号との比較により、該電気信号の値が該基準値に到達したことを検出する到達検出手段と、
前記到達検出手段で前記電気信号の値が前記基準値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記変成器に発生している前記脈動信号を止めると共に前記一次巻線に再び前記電流を流すオン手段とを、
備えることを特徴とする直流−直流変換回路。 - 前記脈動信号抽出手段を、前記一次巻線又は二次巻線に電磁結合する補助巻線で構成したことを特徴とする請求項１に記載の直流−直流変換回路。
- 前記脈動信号変換手段は、前記補助巻線の出力電流の一部又はすべてを流して電圧に変換する可変抵抗器を備え、
前記係数変換手段は、前記可変抵抗器の抵抗値を時間の経過に伴って変化させる手段を備えることを特徴とする請求項２に記載の直流−直流変換回路。 - コイルと、
オンしているときに直流電源から前記コイルに電流を流し、オフしたときに該電流を遮断するスイッチング素子と、
前記スイッチング素子をオンさせる開始手段と、
前記スイッチング素子をオフさせるオフ手段と、
前記電流が流れた期間に前記コイルに蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、
前記スイッチング素子をオフさせたことにより前記コイルからエネルギーが放出された後に該コイルに発生する脈動信号を抽出する脈動信号抽出手段と、
抵抗値により前記脈動信号を電気信号に変換する脈動信号変換手段と、
前記脈動信号を前記電気信号に変換する前記抵抗値を、時間の経過に伴って変化させる係数変換手段と、
基準値と前記電気信号との比較により、該電気信号の値が該基準値に到達したことを検出する到達検出手段と、
前記到達検出手段で前記電気信号の値が前記基準値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記コイルに発生している前記脈動信号を止めると共に該コイルに再び前記電流を流すオン手段とを、
備えることを特徴とする直流−直流変換回路。 - 前記脈動信号抽出手段を、前記コイルに電磁結合する補助巻線で構成したことを特徴とする請求項４に記載の直流−直流変換回路。
- 前記脈動信号変換手段は、前記補助巻線の出力電流の一部又はすべてを流して電圧に変換する可変抵抗器を備え、
前記係数変換手段は、前記可変抵抗器の抵抗値を時間の経過に伴って変化させる手段を備えることを特徴とする請求項５に記載の直流−直流変換回路。 - 前記係数変換手段は、前記スイッチング素子がオン又はオフしたタイミングから、或いは該スイッチング素子がオンしてから前記脈動信号が発生するまでの任意の時点からの時間の経過に伴って前記抵抗値を変化させる手段を備えることを特徴とする請求項１乃至６のいずれか１項に記載の直流−直流変換回路。
- 前記係数変換手段は、時間の経過に伴って前記電気信号の値が高くなる方向に前記抵抗値を変化させることを特徴とする請求項１乃至７のいずれか１項に記載の直流−直流変換回路。
- 一次巻線と該一次巻線に電磁結合する二次巻線とを有する変成器と、
オンしているときに直流電源から前記一次巻線に電流を流し、オフしたときに該電流を遮断するスイッチング素子と、
前記スイッチング素子をオンさせる開始手段と、
前記スイッチング素子をオフさせるオフ手段と、
前記二次巻線に接続され、前記一次巻線に電流が流れた期間に前記変成器に蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、
前記スイッチング素子をオフさせたことにより前記変成器から前記エネルギーが放出された後に前記一次巻線又は前記二次巻線に発生する脈動信号を抽出する脈動信号抽出手段と、
前記脈動信号を電気信号に変換する脈動信号変換手段と、
時間の経過に伴って変化する参照値を発生する参照値発生手段と、
前記参照値と前記電気信号との比較により、該電気信号の値が該参照値に到達したことを検出する到達検出手段と、
前記到達検出手段で前記電気信号が前記参照値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記変成器に発生している前記脈動信号を止めると共に前記一次巻線に再び前記電流を流すオン手段とを、
備えることを特徴とする直流−直流変換回路。 - 前記脈動信号抽出手段を、前記一次巻線又は二次巻線に電磁結合する補助巻線で構成し、
前記脈動信号変換手段は、前記補助巻線の出力信号の一部又はすべてを流して電圧に変換する抵抗器を備えることを特徴とする請求項９に記載の直流−直流変換回路。 - コイルと、
オンしているときに直流電源から前記コイルに電流を流し、オフしたときに該電流を遮断するスイッチング素子と、
前記スイッチング素子をオンさせる開始手段と、
前記スイッチング素子をオフさせるオフ手段と、
前記電流が流れた期間に前記コイルに蓄えられたエネルギーに対する整流及び平滑化を行って直流電圧を生成し、該直流電圧を負荷に供給する直流化手段と、
前記スイッチング素子をオフさせたことにより前記コイルから前記エネルギーが放出された後に該コイルに発生する脈動信号を抽出する脈動信号抽出手段と、
前記脈動信号を電気信号に変換する脈動信号変換手段と、
時間の経過に伴って変化する参照値を発生する参照値発生手段と、
前記参照値と前記電気信号との比較により、該電気信号の値が該参照値に到達したことを検出する到達検出手段と、
前記到達検出手段で前記電気信号の値が前記参照値に到達したことを検出したときに前記スイッチング素子をオンさせて、前記コイルに発生している前記脈動信号を止めると共に該コイルに再び前記電流を流すオン手段とを、
備えることを特徴とする直流−直流変換回路。 - 前記脈動信号抽出手段を、前記コイルに電磁結合する補助巻線で構成し、
前記脈動信号変換手段は、前記補助巻線の出力信号の一部又はすべてを流して電圧に変換する抵抗器を備えることを特徴とする請求項１１に記載の直流−直流変換回路。 - 前記参照値発生手段は、前記スイッチング素子がオン又はオフしたタイミングから、或いは該スイッチング素子がオンしてから前記脈動信号が発生するまでの任意の時点からの時間の経過に伴って前記参照値を変化させることを特徴とする請求項９乃至１２のいずれか１項に記載の直流−直流変換回路。
- 前記参照値発生手段は、時間の経過に伴って低くなる前記参照値を発生することを特徴とする請求項９乃至１３のいずれか１項に記載の直流−直流変換回路。
- 前記開始手段を、前記スイッチング素子をオンさせるオン信号を所定の周期で発生する発振器で構成し、
前記所定の周期内に前記到達検出手段で前記電気信号の値が前記基準値或いは参照値に到達したことを検出できないときには、前記オン手段の代わりに前記開始手段で発生する前記オン信号で前記スイッチング素子をオンさせることを特徴とする請求項１乃至１４のいずれか１項に記載の直流−直流変換回路。 - 前記到達検出手段で前記電気信号の値が前記基準値又は参照値に到達したことを検出できないときに、前記オン手段の代わりに強制的に前記スイッチング素子をオンさせる強制オン手段を、さらに備えたことを特徴とする請求項１乃至１５のいずれか１項に記載の直流−直流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001336795A JP4096547B2 (ja) | 2001-11-01 | 2001-11-01 | 直流−直流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001336795A JP4096547B2 (ja) | 2001-11-01 | 2001-11-01 | 直流−直流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003143835A JP2003143835A (ja) | 2003-05-16 |
| JP4096547B2 true JP4096547B2 (ja) | 2008-06-04 |
Family
ID=19151558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001336795A Expired - Fee Related JP4096547B2 (ja) | 2001-11-01 | 2001-11-01 | 直流−直流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4096547B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100597415B1 (ko) | 2004-12-16 | 2006-07-05 | 삼성전자주식회사 | 가변저항 조절에 의해 개선된 스위칭 동작을 수행하는동기 정류형 직류/직류 컨버터 |
| KR100736748B1 (ko) | 2005-09-14 | 2007-07-09 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
| JP5280097B2 (ja) * | 2008-05-14 | 2013-09-04 | ローム株式会社 | スイッチングレギュレータ |
| JP5447531B2 (ja) * | 2010-03-29 | 2014-03-19 | 富士電機株式会社 | 擬似共振スイッチング電源装置 |
| JP6043132B2 (ja) * | 2012-09-11 | 2016-12-14 | ローム株式会社 | Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、それを用いた電源装置、電源アダプタおよび電子機器 |
| JP6015421B2 (ja) * | 2012-12-20 | 2016-10-26 | 富士電機株式会社 | 擬似共振スイッチング電源装置 |
-
2001
- 2001-11-01 JP JP2001336795A patent/JP4096547B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003143835A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9287792B2 (en) | Control method to reduce switching loss on MOSFET | |
| US7738266B2 (en) | Forward power converter controllers | |
| US7570497B2 (en) | Discontinuous quasi-resonant forward converter | |
| WO2016127176A1 (en) | Soft switching flyback converter | |
| JP4033850B2 (ja) | スイッチング電源制御用半導体装置 | |
| KR100986762B1 (ko) | 스위칭 전원 공급 장치 및 전원 공급 방법 | |
| US8023289B2 (en) | Offline synchronous rectifier with causal circuit for resonant switching power converter | |
| US20060119281A1 (en) | Power conversion device | |
| WO2001043265A1 (fr) | Convertisseur continu-continu | |
| WO2000079674A1 (fr) | Alimentation avec commutation | |
| KR20050085544A (ko) | 스위칭 전원장치 및 스위칭 전원장치의 제어방법 | |
| US11671027B2 (en) | Self-adjusting current injection technology | |
| KR20050044639A (ko) | Ｄｃ-ｄｃ 컨버터 | |
| CN111464034A (zh) | 电源转换器、用于开关模式电源的同步整流器控制器及其方法 | |
| US20210384833A1 (en) | Three-Switch Power Converter | |
| JP5391486B2 (ja) | 自励式スイッチング電源 | |
| JP4096547B2 (ja) | 直流−直流変換回路 | |
| US6757183B2 (en) | Method for starting up a switched-mode power supply, and switched-mode power supply having a starting circuit | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 | |
| JP3334754B2 (ja) | スイッチング電源装置 | |
| JP4289000B2 (ja) | 力率改善回路 | |
| JP4419189B2 (ja) | スイッチング電源装置 | |
| JP3409851B2 (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |