JP4608178B2 - 電子デバイスおよび電子デバイス形成方法 - Google Patents
電子デバイスおよび電子デバイス形成方法 Download PDFInfo
- Publication number
- JP4608178B2 JP4608178B2 JP2002355722A JP2002355722A JP4608178B2 JP 4608178 B2 JP4608178 B2 JP 4608178B2 JP 2002355722 A JP2002355722 A JP 2002355722A JP 2002355722 A JP2002355722 A JP 2002355722A JP 4608178 B2 JP4608178 B2 JP 4608178B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gold
- hardness
- protruding electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、複数の突起状電極(バンプ)を有する電子デバイス、もしくは、突起状電極間の接合方法を改良した電子デバイス形成方法に関するものである。
【0002】
【従来の技術】
電子デバイス内に含まれている電極同士を接合するための従来技術として、特開2002−289768号公報(特許文献1)には、半導体装置が開示されている。
【0003】
図5は、特許文献1に記載されている一実施形態であって、表面にバンプ電極111が形成された第1の半導体チップ101上に、第2の半導体チップ102のバンプ電極121が接合されるCOCタイプで形成されている。この第1および第2の半導体チップ101,102のバンプ電極111,121は、それぞれAuのような融点が比較的高い第1の金属からなり、そのバンプ電極111,121の接合部はその第1の金属と第2の金属との合金層103により形成され、第2の金属は、第1の金属の溶融温度より低い温度で溶融して第1の金属と合金化し得る材料からなっていることが記載されている。
【0004】
また、特開平11−121687号公報(特許文献2)には、半導体チップ同士を確実に導通接続するための技術が開示されている。
【0005】
さらに、特開平11−163051号公報(特許文献3)には、「複数の半導体チップがそれらの厚み方向に積層しており、上記半導体チップの積層面に設けられた電極パッドどうしが異方性導電膜を介して電気的に接合している半導体チップの実装構造であって、上記電極パッドは、導電保護層を表面に有しており、上記半導体チップは、積層面でない領域にワイヤボンディング用の電極パッドを有しており、上記ワイヤボンディング用の電極パッドも、上記導電保護層を表面に有していることを特徴とする、半導体チップの実装構造。」が開示されている。
【0006】
このような従来技術において、接合しようとする2つの対向する電極には、同一の硬さを備えた金属を用いることが前提とされている。
【0007】
また、いずれの従来技術においても、接合しようとする2つの対向する電極は、いずれも同一の接合面積を有している。すなわち、接合面についてみると、上下にある2つの電極は同一の平面形状を有している。
【0008】
【特許文献1】
特開2002−289768号公報(第1頁,図1)
【0009】
【特許文献2】
特開平11−121687号公報(第1頁,図2)
【0010】
【特許文献3】
特開平11−163051号公報(第1頁,図1)
【0011】
【発明が解決しようとする課題】
しかしながら、接合された両電極の上下にある基板間に過大な力が加わった場合には、接合されている2つの対向する電極の硬さが同じであることから、両方の電極が共につぶれてしまうことが生じ得る。その結果、つぶれた電極を有する基板にも機械的歪みが生じてしまうことになり、電気回路の破損および性能劣化を招来するという不都合が生じてくる。
【0012】
また、従来の技術では、接合された両電極の接合面形状が同じであることから、バンプ位置ずれに起因して、電極間の接合強度が変化してくるという問題が生じる。そこで、接合条件の管理を厳しくしなければならず、製造工程上の問題となっている。
【0013】
よって本発明の目的は、上述の点に鑑み、接合された2つの電極が同時に破損してしまうことにより両方の基板に機械的歪みをもたらす、という欠点を除去した電子デバイスおよび電子デバイス形成方法を提供することにある。
【0014】
本発明の他の目的は、バンプ位置のずれ量に拘わらず接合強度を一定とすることにより、接合条件の管理を容易にした電子デバイスおよび電子デバイス形成方法を提供することにある。
【0015】
【課題を解決するための手段】
上記の目的を達成するために、請求項1に係る本発明は、第1の基板と第2の基板上に各々設けられた対向する電極同士を接合してなる電子デバイスにおいて、前記第1の基板がシリコンIC基板であり、前記第1の基板上に形成された第1の硬度を有し、Ni,Ti,Cr,Wなどを含んだ金属の表面をAuで被覆した第1の金製突起状電極と、前記第2の基板がシリコン配線基板であり、前記第2の基板上に形成された第2の硬度を有するAuのみからなる第2の金製突起状電極とを備え、前記第1の金製突起状電極における第1の硬度が、マイクロビッカース硬度測定法により測定した場合に、前記第2の金製突起状電極における第2の硬度に比べて高く、前記第1の金製突起状電極の接合可能面積が、前記第2の金製突起状電極の接合可能面積よりも大きくなるように、前記第1の金製突起状電極と、前記第2の金製突起状電極とが熱圧着または超音波接合により固着され、前記第1の基板と前記第2の基板の接合時に、前記第2の硬度を有する前記第2の金製突起状電極のみがつぶれ、前記第1の硬度を有する前記第1の金製突起状電極がつぶれないようにしたことにより、前記第1の基板に機械的歪が生じるのを防止したことを特徴とする。
【0019】
請求項2に係る発明は、第1の基板と第2の基板上に各々設けられた対向する電極同士を接合してなる電子デバイスの形成方法において、前記第1の基板がシリコンIC基板であり、前記第1の基板上に第1の硬度を有し、Ni,Ti,Cr,Wなどを含んだ金属の表面をAuで被覆した第1の金製突起状電極を形成し、前記第2の基板がシリコン配線基板であり、前記第2の基板上に第2の硬度を有するAuのみからなる第2の金製突起状電極を形成し、前記第1の金製突起状電極における第1の硬度が、マイクロビッカース硬度測定法により測定した場合に、前記第2の金製突起状電極における第2の硬度に比べて高く、前記第1の金製突起状電極の接合可能面積が、前記第2の金製突起状電極の接合可能面積よりも大きくなるように、前記第1の金製突起状電極と、前記第2の金製突起状電極とを熱圧着または超音波接合により固着し、前記第1の基板と前記第2の基板の接合時に、前記第2の硬度を有する前記第2の金製突起状電極のみがつぶれ、前記第1の硬度を有する前記第1の金製突起状電極がつぶれないようにしたことにより、前記第1の基板に機械的歪が生じるのを防止したことを特徴とする。
【0023】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0024】
図1の(A)は、本発明を適用した一実施の形態による、電子デバイスの断面構成を示す。本図において、2は第1の基板、4は第2の基板、6は第1の金製突起状電極(以下、第1のAuバンプという)、8は第2の金製突起状電極(以下、第2のAuバンプという)である。ここで、マイクロビッカース硬度測定法により測定した場合、第1のAuバンプ6における硬度は、第2のAuバンプ8における硬度に比べて、高く形成してある。また、第1および第2のAuバンプ6,8を固着するために、熱圧着または超音波接合による接合手法を用いる。
【0025】
図1の(B)は第1および第2のAuバンプ6,8を固着する前の状態を示した説明図である。本図において、S1は、第1のAuバンプ6における接合可能面積を示す。また、S2は、第2のAuバンプ8における接合可能面積を示す。
ここで、S1>S2となるように両バンプの形状を設定しておく。
【0026】
第1の基板2としては、例えば、シリコン(IC,シリコンの配線基板)、GaAs(ホール素子,LED,トランジスタ)、GaPチップ(LED)、水晶(振動子,フィルタ)、リチウムタンタレート(SAWフィルタ)などを用いる。第2の基板4としては、例えば、シリコン(IC,シリコンの配線基板)、プリント配線板、セラミック基板、TAB基板、ポリイミドフィルム基板などを用いる。
【0027】
図2は、第1のAuバンプ6における断面構造を示す説明図である。本図では3種類の構造を例示してある。すなわち、6Aとして示す第1のAuバンプは、金の内部にNi,Ti,Cr,Wなどを含んだ電極である。6Bとして示す第1のAuバンプは、金より硬度が高いこれら金属の表面のうち、接合面側にのみ金を被覆することにより形成した電極である。6Cとして示す第1のAuバンプは、金より硬度がこれら高い金属の全表面上に金を被覆することにより形成した電極である。
【0028】
図3は、その他の実施の形態による電子デバイスを示す。本図において、12は第1の基板、14は第2の基板、16は第1の金製突起状電極(第1のAuバンプ)、18は第2の金製突起状電極(第2のAuバンプ)である。図1に示した実施の形態と同様、マイクロビッカース硬度測定法により測定した場合、第1のAuバンプ16における硬度は、第2のAuバンプ18における硬度に比べて、高く形成してある。これら第1および第2のAuバンプ16,18を固着するために、熱圧着または超音波接合による接合手法を用いる。さらに、図1に示した実施の形態と同様、第1のAuバンプ16が有する接合可能平面の面積は、第2のAuバンプ18が有する接合可能平面の面積より大である。
【0029】
図3に示した実施の形態では、図1に示した実施の形態と異なり、第2のAuバンプ18が第1のAuバンプ16の中央部分に位置していない。すなわち図1に示した実施の形態からみれば、図3では、バンプ位置にずれが生じていることになる。しかし、第2のAuバンプ18における接合面が第1のAuバンプ16における接合面内に含まれている限り、両バンプ間の接合強度に変化が生じないというメリットがある。
【0030】
図4は、本発明の効果を具体的に説明するための説明図である。従来例では、第1の基板と第2の基板との間に大きな力が加わった場合、2つのAuバンプが共につぶれるため、それぞれの基板にも機械的歪みが生じることになる。このように、従来例では機械的強度の面から信頼性に問題がある。他方、本発明では、硬度的に弱い第2のAuバンプのみがつぶれ、第1のAuバンプはつぶれないため、第1の基板は何の損傷も受けない。換言すると、第2のAuバンプのみがつぶれることに起因して、基板へのダメージは、第2の基板のみが受けることになる。
【0031】
また、より柔らかく且つ小さな面積を有する電極(=第2のAuバンプ)の方がダメージを受けることになるので、第2の基板のダメージ領域についても、より狭めることができる。
【0032】
さらに、第2のAuバンプにおける接合可能平面積(S2:図1(B)参照)が第1のAuバンプにおける接合可能平面積(S1)より小さいので、たとえバンプ位置ずれが生じたとしても、両Auバンプ間の接合強度に悪影響を与えることはない。その結果、本発明では、接合条件の管理が容易となる。
【0033】
【発明の効果】
以上説明した通り、本発明によれば、接合された2つの金製突起状電極が同時に破損してしまうことにより両方の基板に機械的歪みをもたらす、という欠点を除去することができる。また本発明によれば、バンプ位置のずれ量に拘わらず接合強度を一定とすることにより、接合条件の管理が容易になる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による、電子デバイスの断面構成図である。
【図2】第1の金製突起状電極(第1のAuバンプ)における断面構造を示す説明図である。
【図3】その他の実施の形態による電子デバイスを示す断面構成図である。
【図4】本発明の効果を具体的に説明するための説明図である。
【図5】特許文献1に記載されている一実施形態を示す図である。
【符号の説明】
2 第1の基板
4 第2の基板
6 第1の金製突起状電極(第1のAuバンプ)
8 第2の金製突起状電極(第2のAuバンプ)
Claims (2)
- 第1の基板と第2の基板上に各々設けられた対向する電極同士を接合してなる電子デバイスにおいて、
前記第1の基板がシリコンIC基板であり、前記第1の基板上に形成された第1の硬度を有し、Ni,Ti,Cr,Wなどを含んだ金属の表面をAuで被覆した第1の金製突起状電極と、
前記第2の基板がシリコン配線基板であり、前記第2の基板上に形成された第2の硬度を有するAuのみからなる第2の金製突起状電極とを備え、
前記第1の金製突起状電極における第1の硬度が、マイクロビッカース硬度測定法により測定した場合に、前記第2の金製突起状電極における第2の硬度に比べて高く、
前記第1の金製突起状電極の接合可能面積が、前記第2の金製突起状電極の接合可能面積よりも大きくなるように、前記第1の金製突起状電極と、前記第2の金製突起状電極とが熱圧着または超音波接合により固着され、
前記第1の基板と前記第2の基板の接合時に、前記第2の硬度を有する前記第2の金製突起状電極のみがつぶれ、前記第1の硬度を有する前記第1の金製突起状電極がつぶれないようにしたことにより、前記第1の基板に機械的歪が生じるのを防止したことを特徴とする電子デバイス。 - 第1の基板と第2の基板上に各々設けられた対向する電極同士を接合してなる電子デバイスの形成方法において、
前記第1の基板がシリコンIC基板であり、前記第1の基板上に第1の硬度を有し、Ni,Ti,Cr,Wなどを含んだ金属の表面をAuで被覆した第1の金製突起状電極を形成し、
前記第2の基板がシリコン配線基板であり、前記第2の基板上に第2の硬度を有するAuのみからなる第2の金製突起状電極を形成し、
前記第1の金製突起状電極における第1の硬度が、マイクロビッカース硬度測定法により測定した場合に、前記第2の金製突起状電極における第2の硬度に比べて高く、
前記第1の金製突起状電極の接合可能面積が、前記第2の金製突起状電極の接合可能面積よりも大きくなるように、前記第1の金製突起状電極と、前記第2の金製突起状電極とを熱圧着または超音波接合により固着し、
前記第1の基板と前記第2の基板の接合時に、前記第2の硬度を有する前記第2の金製突起状電極のみがつぶれ、前記第1の硬度を有する前記第1の金製突起状電極がつぶれないようにしたことにより、前記第1の基板に機械的歪が生じるのを防止したことを特徴とする電子デバイスの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355722A JP4608178B2 (ja) | 2002-12-06 | 2002-12-06 | 電子デバイスおよび電子デバイス形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355722A JP4608178B2 (ja) | 2002-12-06 | 2002-12-06 | 電子デバイスおよび電子デバイス形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193161A JP2004193161A (ja) | 2004-07-08 |
JP4608178B2 true JP4608178B2 (ja) | 2011-01-05 |
Family
ID=32756327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002355722A Expired - Fee Related JP4608178B2 (ja) | 2002-12-06 | 2002-12-06 | 電子デバイスおよび電子デバイス形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4608178B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6057521B2 (ja) | 2012-03-05 | 2017-01-11 | デクセリアルズ株式会社 | 異方性導電材料を用いた接続方法及び異方性導電接合体 |
-
2002
- 2002-12-06 JP JP2002355722A patent/JP4608178B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004193161A (ja) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
JP3420076B2 (ja) | フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造 | |
US6310395B1 (en) | Electronic component with anodically bonded contact | |
TW417232B (en) | Semiconductor device and process for producing the same | |
JP2004193223A (ja) | 半導体装置 | |
US6756686B2 (en) | Semiconductor device | |
EP1041715A2 (en) | Electronic component | |
US20080018415A1 (en) | Surface acoustic wave device | |
US20020089256A1 (en) | Surface acoustic wave device having bump electrodes and method for producing the same | |
WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
JPH11234082A (ja) | 表面弾性波装置 | |
JP4608178B2 (ja) | 電子デバイスおよび電子デバイス形成方法 | |
US5442241A (en) | Bump electrode structure to be coupled to lead wire in semiconductor device | |
JP3065010B2 (ja) | 半導体装置 | |
EP1043767A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
JP2007141963A (ja) | 基板の実装方法、及びその実装方法で実装された半導体装置 | |
JP2003068975A (ja) | 半導体装置およびその製造方法 | |
JP6796666B2 (ja) | 半導体装置 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JP4088561B2 (ja) | フリップチップ実装用基板 | |
JP3770321B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3550057B2 (ja) | テープフィルム及び半導体パッケージ | |
JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
US7800237B2 (en) | Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20080516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080623 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080711 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20100514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101008 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |