JP4086673B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4086673B2
JP4086673B2 JP2003026783A JP2003026783A JP4086673B2 JP 4086673 B2 JP4086673 B2 JP 4086673B2 JP 2003026783 A JP2003026783 A JP 2003026783A JP 2003026783 A JP2003026783 A JP 2003026783A JP 4086673 B2 JP4086673 B2 JP 4086673B2
Authority
JP
Japan
Prior art keywords
film
wiring
carbon concentration
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003026783A
Other languages
English (en)
Other versions
JP2004241464A (ja
Inventor
達矢 宇佐美
昇 森田
光市 大音
和彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2003026783A priority Critical patent/JP4086673B2/ja
Priority to TW093102009A priority patent/TWI278965B/zh
Priority to US10/768,676 priority patent/US7391115B2/en
Priority to CN2004100036368A priority patent/CN1519925B/zh
Priority to KR1020040007357A priority patent/KR100652243B1/ko
Publication of JP2004241464A publication Critical patent/JP2004241464A/ja
Priority to US12/098,190 priority patent/US7910474B2/en
Application granted granted Critical
Publication of JP4086673B2 publication Critical patent/JP4086673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、ダマシン法により形成された多層配線を備える半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化及びチップサイズの縮小化に伴い、配線の微細化及び多層配線化が進められており、多層配線構造を形成する方法として、配線溝又はビア孔にＣｕを埋め込み、ＣＭＰ(Chemical Mechanical Polishing)法により平坦化して配線又はビアを形成する、いわゆるダマシンプロセスが一般的に行われている。このダマシンプロセスでは、配線パターンの高密度化が可能であるが、配線パターンが近接すると配線間の寄生容量による信号遅延の問題が発生する。そこで、信号遅延を改善するために配線容量の低減が重要な課題となる。
【０００３】
配線容量を低減する方法として、層間絶縁膜に、従来から使われているＳｉＯ２系の絶縁膜に代えて誘電率の低い材料を用いる方法が検討されている。ここで、層間絶縁膜として低誘電率膜を用いた従来のダマシンプロセスについて図面を参照して説明する。図１１及び図１２は、従来のシングルダマシンプロセスの手順を示す工程断面図である。
【０００４】
まず、図１１（ａ）に示すように、基板１上に第１バリア膜２と第１層間絶縁膜３とを順次堆積した後、第１層間絶縁膜３上に反射防止膜、フォトレジストを順次塗布し、露光、現像によってレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、公知のドライエッチング技術を用いて、第１配線溝を形成する。次に、酸素アッシングによりレジストパターン及び反射防止膜を除去した後、第１バリアメタル４及びＣｕを堆積し、ＣＭＰ法を用いて第１層間絶縁膜３上の第１バリアメタル４及びＣｕを除去して下層配線５を形成する。
【０００５】
次に、図１１（ｂ）に示すように、下層配線５上に、Ｃｕの拡散を防止し、ビアホールのエッチングストッパとなるＳｉＣＮからなる第２バリア膜６、ＳｉＯＣ、ハイドロゲンシルセスキオキサン（hydrogen Silsesquioxane：以下ＨＳＱという）、メチルシルセスキオキサン（methyl Silsesquioxane：以下ＭＳＱという）等の低誘電率膜からなる第２層間絶縁膜７を順次堆積する。そして、第２層間絶縁膜７上に反射防止膜、フォトレジストを順次塗布し、露光、現像によってビア孔７ａを形成するためのレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、公知のドライエッチング技術を用いて、第２層間絶縁膜７をエッチングする。そして、酸素アッシングによりレジストパターン及び反射防止膜を除去した後、エッチバックにより第２バリア膜６をエッチングし、第２層間絶縁膜７及び第２バリア膜６を貫通するビア孔７ａを形成する。
【０００６】
次に、図１１（ｃ）に示すように、配線材料の下地となる第２バリアメタル８及びＣｕ９ａを堆積した後、図１１（ｄ）に示すように、ＣＭＰ法を用いて第２層間絶縁膜７上の第２バリアメタル８及びＣｕ９ａを除去して、下層配線５と接続されるビア９を形成する。
【０００７】
その後、同様に第３バリア膜１０及び第３層間絶縁膜１１を堆積し、公知のフォトリソグラフィー技術及びドライエッチング技術を用いて第２配線溝１１ａを形成し（図１２（ａ）参照）、第３バリアメタル１２及びＣｕ１３ａを堆積し（図１２（ｂ）参照）、ＣＭＰ法を用いて第３層間絶縁膜１１上の第３バリアメタル１２及びＣｕ１３ａを除去して上層配線１３を形成する（図１２（ｃ）参照）。そして、この工程を繰り返すことにより所望の多層配線構造の半導体装置を製造する。
【０００８】
このようなダマシンプロセスにおいて、バリア膜は、下層の配線やビアから上層の層間絶縁膜へのＣｕの拡散を防止する機能と共に、その上層の層間絶縁膜にビア孔又は配線溝を形成する際のエッチングストッパとしての機能が必要であるが、例えば、第２バリア膜６のエッチングストッパとしての機能が不十分な場合、図１１（ｂ）の工程で第２層間絶縁膜７をエッチングする際に、第２バリア膜６でエッチングが止まらずに下層配線５が露出してしまい、その結果、レジストパターンを除去するための酸素アッシングにおいて、下層配線５の表面が酸化してしまい、下層配線５とビア９との接続不良が生じる。上記問題を回避するためには、バリア膜として上層の層間絶縁膜とのエッチングの選択比が大きいことが重要であり、このような観点から通常、ＳｉＣ、ＳｉＮ、ＳｉＣＮ等の材料が用いられる。
【０００９】
また、ＳｉＮを用いたバリア膜の成膜に関して、例えば、特開２００２−９１５０号公報には、ＳｉＮの成膜温度は４００℃程度であり、基板温度の上昇に伴ってＣｕの凝集が起こりやすくなり、Ｃｕ表面のモホロジーが劣化するという問題が提起されている。Ｃｕの凝集を抑制する方法の一つとして成膜温度の低温化があるが、成膜温度を低温化するとＳｉＮの膜質が密度の低い粗な絶縁膜となり、ＳｉＯ２等の層間絶縁膜とのエッチング選択比が得られなく。そこで、上記公報では、バリア膜（Ｃｕ拡散防止絶縁膜）をＣＶＤ法により３５０℃未満の低温で成膜した第１絶縁膜と、ＣＶＤ法により３５０℃以上４５０℃以下の範囲の恒温で成膜した第２絶縁膜の積層構造として、配線側の膜の成膜温度を低温化することでＣｕの凝集を抑制し、層間絶縁膜側の膜の成膜温度を高温化することでエッチング選択比の低下を防止している。
【００１０】
また、層間絶縁膜として低誘電率膜を用いる場合には、バリア膜の誘電率も低くして配線間の寄生容量を低減することも求められる。ここで、ＳｉＮ系のバリア膜の比誘電率は高く下地のＳｉＯＦ等のフッ素含有膜をプラズマエッチングする際にエッチング時に発生したフッ素ラジカルによってＳｉＮ系膜が損傷する等の問題があり、一方、ＳｉＣ系のバリア膜はエッチング選択比が良好であり比誘電率も５付近のものもあるがＣｕの拡散性が高いという問題がある。そこで、特開２００２−８３８６９号公報では、溝又は穴を有する低誘電率の層間絶縁膜（第１の絶縁層）上に形成されるＳｉとＣとＮとを主たる含有元素とする第２絶縁層を、Ｓｉ原子の数に対するＣ原子の数の比を０．２〜０．８とし、かつ、Ｓｉ原子の数に対するＮ原子の数の比を０．１５〜１．０とする構成、また、特開２００２−８３８７０号公報では、第２絶縁層を炭素−水素結合含有基（ＣＨｎ基）を１０２１０〜１０２２（個／ｃｍ３）含む構成とすることにより、低い誘電率と高いエッチング選択比を実現している。
【００１１】
【特許文献１】
特開２００２−９１５０号公報（第３−４頁、第２図）
【特許文献２】
特開２００２−８３８６９号公報（第４−７頁、第１図）
【特許文献３】
特開２００２−８３８７０号公報（第４−７頁、第１図）
【００１２】
【発明が解決しようとする課題】
しかしながら、特開２００２−９１５０号公報記載の技術では、バリア膜に求める機能として、Ｃｕの拡散防止機能とエッチングストッパとしての機能しか考慮しておらず、誘電率については考慮していない。従って、層間絶縁膜として低誘電率膜を用いたとしてもバリア膜によって誘電率が上昇してしまい、配線容量の低減を十分に図ることができないという問題がある。
【００１３】
また、特開２００２−８３８６９号公報や特開２００２−８３８７０号公報では、層間絶縁膜の上層に設けるエッチングストッパ膜として、下地膜との高いエッチング選択比と低い比誘電率、低い金属拡散性が得られると記載されているが、ＳｉＣＮ系の絶縁膜では、Ｃの含有量が大きくなるとエッチング選択比が低下し、また、Ｃの含有量が小さくなると誘電率が高くなり配線容量の低減が図れなくなってしまう。従ってこの公報記載の構造では、エッチング選択比の向上と誘電率の低減の双方を同時に達成することはできない。
【００１４】
更に、バリア膜としては、上記機能の他にも、配線材料であるＣｕとの密着性を良好に保つことが重要であり、Ｃｕとバリア膜との密着性が良好でないと、配線表面のＣｕが移動し易くなりエレクトロマイグレーション耐性が劣化するという問題が生じる。しかしながら上記公報では、Ｃｕとバリア膜との密着性については考慮されていない。
【００１５】
このように、ＣＭＰ法を用いてＣｕ配線を形成するダマシン法では、Ｃｕ配線とその上層の層間絶縁膜との間に形成するバリア膜としては、１．層間絶縁膜とのエッチング選択比が大きいこと、２．Ｃｕの拡散を有効に防止できること、３．誘電率が低いこと、４．Ｃｕ配線との密着性に優れていることの４つの要求を持たすことが重要であり、このような要求を満足するバリア膜の提案が望まれている。
【００１６】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、層間絶縁膜とのエッチング選択比が大きく、Ｃｕの拡散防止機能に優れ、誘電率が低く、かつ、Ｃｕ配線との密着性に優れているバリア膜を有する半導体装置及びその製造方法を提供することにある。
【００１７】
【問題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、ダマシン法で形成された配線又はビアを備える半導体装置において、前記配線又は前記ビアと、その上層の層間絶縁膜との間に、シリコンと炭素とを含み、炭素の含有量が相異なる複数の膜を積層したバリア膜が配設された構造を含み、前記バリア膜は、前記配線又は前記ビア側に炭素の含有量が少ない低炭素濃度膜、前記層間絶縁膜側に前記低炭素濃度膜よりも炭素の含有量が多い高炭素濃度膜を含むものである。
【００１８】
また、本発明の半導体装置は、ダマシン法で形成された配線又はビアを備える半導体装置において、前記配線又は前記ビアと、その上層の層間絶縁膜との間に、シリコンと炭素と窒素とを含み、炭素の含有量が相異なる複数の膜を積層したバリア膜が配設された構造を含み、前記バリア膜は、前記配線又は前記ビア側に炭素の含有量が少ない低炭素濃度膜、前記層間絶縁膜側に前記低炭素濃度膜よりも炭素の含有量が多い高炭素濃度膜を含むものである。
【００１９】
本発明においては、前記バリア膜の赤外吸収スペクトルにおいて、８１０ｃｍ−１近傍にピークを有する赤外吸収帯の赤外吸収面積をＩ１、１２５０ｃｍ−１近傍にピークを有する赤外吸収帯の赤外吸収面積をＩ２としたとき、低炭素濃度のバリア膜のＩ２／Ｉ１の値が略０．００４〜０．００６７、高炭素濃度膜バリア膜のＩ２／Ｉ１の値が略０．０６７〜０．０１４であることが好ましい。
【００２０】
また、本発明においては、前記バリア膜上に形成される前記層間絶縁膜が、シリコンと炭素と酸素を主たる構成元素とする低誘電率膜の場合、エッチング選択比の観点より効果的である。
【００２１】
また、本発明の半導体装置の製造方法は、ダマシン法により配線又はビアを形成する半導体装置の製造方法において、前記配線又は前記ビアと、その上層の層間絶縁膜との間に、シリコンと炭素とを含み、炭素の含有量が相異なる複数の膜を積層したバリア膜を配設する工程を含み、少なくとも、前記配線又は前記ビア側に炭素の含有量が少ない低炭素濃度膜を形成後、前記層間絶縁膜側に前記低炭素濃度膜よりも炭素の含有量が多い高炭素濃度膜を形成するものである。
【００２２】
また、本発明の半導体装置の製造方法は、ダマシン法により配線又はビアを形成する半導体装置の製造方法において、前記配線又は前記ビアと、その上層の層間絶縁膜との間に、シリコンと炭素と窒素とを含み、炭素の含有量が相異なる複数の膜を積層したバリア膜を配設する工程を含み、少なくとも、前記配線又は前記ビア側に炭素の含有量が少ない低炭素濃度膜を形成後、前記層間絶縁膜側に前記低炭素濃度膜よりも炭素の含有量が多い高炭素濃度膜を形成するものである。
【００２３】
また、本発明の半導体装置の製造方法は、配線又はビアが形成された基板上に、少なくとも、シリコンと炭素と窒素とを含み炭素の含有量が少ない低炭素濃度膜と、シリコンと炭素と窒素とを含み前記低炭素濃度膜よりも炭素含有量の多い高炭素濃度膜と、をこの順に積層したバリア膜を形成する工程と、前記バリア膜上に、シリコンと炭素と酸素を主たる構成元素とする層間絶縁膜を形成する工程と、前記層間絶縁膜上に形成したレジストパターンをマスクとし、前記低炭素濃度膜をエッチングストッパとして、前記層間絶縁膜と前記高炭素濃度膜とをドライエッチングにより除去する工程と、酸素ガスを含むアッシングにより前記レジストパターンを除去する工程と、エッチバックにより前記低炭素濃度膜を除去してビア孔又は配線溝を形成する工程と、前記ビア孔又は前記配線溝にバリアメタルと配線材料とを埋設して、ビア又は配線を形成する工程と、を少なくとも有するものである。
【００２４】
また、本発明の半導体装置の製造方法は、第１の配線が形成された基板上に、少なくとも、シリコンと炭素と窒素とを含み炭素の含有量が少ない低炭素濃度膜と、シリコンと炭素と窒素とを含み前記低炭素濃度膜よりも炭素含有量の多い高炭素濃度膜と、をこの順に積層した第１のバリア膜を形成する工程と、前記第１のバリア膜上に、シリコンと炭素と酸素を主たる構成元素とする第１の層間絶縁膜と第２のバリア膜と第２の層間絶縁膜とを形成する工程と、前記第２の層間絶縁膜上に形成した第１のレジストパターンをマスクとし、前記低炭素濃度膜をエッチングストッパとして、前記第２の層間絶縁膜と前記第２のバリア膜と前記第１の層間絶縁膜と前記高炭素濃度膜とをドライエッチングにより除去する工程と、酸素ガスを含むアッシングにより前記第１のレジストパターンを除去する工程と、前記第２の層間絶縁膜上に形成した第２のレジストパターンをマスクとし、前記第２のバリア膜をエッチングストッパとして、前記第２の層間絶縁膜をドライエッチングにより除去する工程と、酸素ガスを含むアッシングにより前記第２のレジストパターンを除去する工程と、エッチバックにより前記低炭素濃度膜を除去してビア孔を含む配線溝を形成する工程と、前記配線溝にバリアメタルと配線材料とを埋設して第２の配線を形成する工程と、を少なくとも有するものである。
【００２５】
本発明においては、プラズマＣＶＤ法を用い、前記バリア膜又は前記第１のバリア膜を、同一チャンバー内で成膜ガスの圧力を変えて連続して形成することが好ましく、前記成膜ガスとして、トリメチルシラン、テトラメチルシラン、又は、トリメチルビニルシランのいずれかを用いることができる。特に、ＳｉＣＮ系の材料を用いる場合は、トリメチルシランとＮＨ３とＨｅとを成膜ガスとするプラズマＣＶＤ法を用い、前記低炭素濃度膜をガス圧略３３０〜５３０Ｐａで成膜し、前記高炭素濃度膜をガス圧略５３０〜７３０Ｐａで成膜することが好ましい。
【００２６】
このように、本発明では、配線又はビアとその上層の層間絶縁膜との間に配設するバリア膜を、炭素の含有量の異なる複数の膜の積層構造とし、特に、下層に炭素の含有量の少ない低炭素濃度膜を設け、上層に炭素の含有量の多い高炭素濃度膜を設けることにより、低炭素濃度膜でＣｕの拡散防止と高いエッチング選択比とＣｕ配線との良好な密着性を確保し、高炭素濃度膜で誘電率の低減を図ることができ、バリア膜に求められる全ての要求を満足することができる。
【００２７】
【発明の実施の形態】
従来技術で説明したように、多層配線における配線間容量の低減を図るために、層間絶縁膜としてＳｉＯＣ、ＨＳＱ、ＭＳＱ等の低誘電率膜が用いられるようになってきており、配線又はビアとその上層の層間絶縁膜との間に配設されるバリア膜として、Ｃｕの拡散を防止できること、層間絶縁膜とのエッチング選択比が大きいこと、誘電率が低いこと、配線又はビアとの密着性に優れていることの４つの要求を同時に満足することが重要である。
【００２８】
しかしながら、ＳｉＣＮ系のバリア膜を、低温で成膜した第１絶縁膜と高温で成膜した第２絶縁膜との積層構造とする従来例（特開２００２−９１５０号公報）では誘電率や密着性に関して考慮しておらず、Ｓｉ原子の数に対するＣ原子の数の比を０．２〜０．８としり、かつ、Ｓｉ原子の数に対するＮ原子の数の比を０．１５〜１．０とする従来例（特開２００２−８３８６９号公報）や炭素−水素結合含有基を１０２１〜１０２２個含ませる従来例（特開２００２−８３８７０号公報）では密着性に関して考慮しておらず、いずれの構造も上記４つの要求の全てを満たすものではない。
【００２９】
そこで、本願発明者は、少なくともシリコンと炭素を構成要素とするＳｉＣ系又はＳｉＣＮ系の絶縁膜における炭素の含有量が、エッチング選択比、Ｃｕの拡散防止、誘電率、Ｃｕとの密着性に密接に関連することに着目し、これらの関連性について実験したところ、バリア膜中の炭素の含有量が増えると誘電率が低下し、逆に炭素の含有量が減るとエッチング選択性、Ｃｕの拡散防止性及びＣｕとの密着性が向上することを見出した。
【００３０】
そして、上記実験結果に基づいて、図１に示すように、配線又はビアとその上層に形成される層間絶縁膜との間に配設されるバリア膜（図では下層配線５とＳｉＯＣ等の低誘電率膜からなる第２層間絶縁膜７との間に配設される第２バリア膜６）を、炭素の含有量が異なる複数の膜の積層構造（図では、炭素の含有量の少ない低炭素濃度膜６ａと炭素の含有量の多い高炭素濃度膜６ｂの２層構造）とすることにより、低炭素濃度膜６ａで高いエッチング選択性とＣｕの拡散防止とＣｕとの密着性向上を図り、高炭素濃度膜６ｂで第２バリア膜６全体の誘電率の低減を図ることができることを確認した。
【００３１】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００３２】
［実施例１］
まず、本発明の第１の実施例に係る半導体装置及びその製造方法ついて、図２乃至図８を参照して説明する。図２乃至図４は、本発明のバリア膜を含む半導体装置の製造方法を示す工程断面図であり、作図の都合上、分図したものである。また、図５は、本発明に係るバリア膜の他の構成を示す断面図であり、図６乃至図８は、本発明のバリア膜の効果を説明するための図である。
【００３３】
以下、図２乃至図４を参照して本発明のバリア膜を含む半導体装置の製造方法について説明する。なお、本実施例では、シングルダマシンプロセスについて説明し、ビアを形成する第２層間絶縁膜を低誘電率膜とし、下層配線と第２層間絶縁膜との間に配設する第２バリア膜を炭素含有量の異なる積層構造としているが、本発明は以下の実施例に限定されるものではなく、任意の層間絶縁膜に低誘電率膜を用いることができ、バリア膜の少なくとも１つに本発明の積層構造が適用されていればよい。また、配線材料としてＣｕを用い、ＣＭＰ法により配線又はビアを形成する場合について説明するが、配線材料としてＣｕ合金やタングステンなどを用い、エッチバック法により配線又はビアを形成する方法に適用することもできる。
【００３４】
まず、図２（ａ）に示すように、ＭＯＳトランジスタ等の素子が形成された基板１上に、ＣＶＤ法、プラズマＣＶＤ法等を用いて、第１バリア膜２と第１層間絶縁膜３とを順次形成し、その上に、露光の反射を抑制するための反射防止膜１４ａを５０ｎｍ程度、化学増幅型レジストを６００ｎｍ程度塗布し、ＫｒＦフォトリソグラフィーによる露光、現像を行い、第１配線溝３ａを形成するためのレジストパターン１５ａを形成する。なお、第１バリア膜２と第１層間絶縁膜３とはエッチングの選択比が得られる材料の組み合わせであればよく、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ等の中から適宜選択することができる。
【００３５】
続いて、図２（ｂ）に示すように、公知のドライエッチングを用いて第１層間絶縁膜３をエッチングした後、酸素プラズマアッシングによりレジストパターン１５ａと反射防止膜１４ａとを除去し、エッチバックにより第１バリア膜２をエッチングして、第１層間絶縁膜３及び第１バリア膜２を貫通する第１配線溝３ａを形成する。
【００３６】
次に、図２（ｃ）に示すように、スパッタ法を用いて、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等の単層膜、又はそれらを組み合わせた２層以上の積層膜からなる第１バリアメタル４を２０ｎｍ程度成膜し、続いて、配線材料となるＣｕのめっき成長を容易にするためのＣｕのシードメタル（図示せず）を１００ｎｍ程度形成する。そして、電解めっき法によりＣｕ５ａを６００ｎｍ程度形成して第１配線溝３ａ内をＣｕ５ａで埋設した後、図２（ｄ）に示すように、ＣＭＰ法を用いて第１層間絶縁膜３上のＣｕ５ａ及び第１バリアメタル４を除去して第１層間絶縁膜３内に下層配線５を形成する。
【００３７】
次に、図２（ｄ）に示すように、ＣＶＤ法、プラズマＣＶＤ法等を用いて、シリコンと炭素を構成要素に含むＳｉＣ系又はＳｉＣＮ系の第２バリア膜６を２０〜８０ｎｍ程度の膜厚で形成する。この第２バリア膜６は、その上層に形成する第２層間絶縁膜７とのエッチング選択比が大きいこと、下層配線５から第２層間絶縁膜７へのＣｕの拡散を確実に防止できること、下層配線５と上層配線１３の間の配線容量を低減することができる低い誘電率であること、下層配線５との密着性に優れることが求められる。そこで、まず、炭素含有量の少ない低炭素濃度膜６ａを形成した後、同一チャンバー内で炭素含有量の多い高炭素濃度膜６ｂを形成し、低炭素濃度膜６ａによってエッチング選択比とＣｕの拡散防止と下層配線との密着性を確保し、高炭素濃度膜６ｂによって誘電率化の低減を図っている。
【００３８】
ＳｉＣＮ系の第２バリア膜６の製造方法としては、例えば、平行平板型プラズマＣＶＤ装置を用い、成膜ガスとして、トリメチルシラン（３ＭＳ）を１００〜２００ｓｃｃｍ程度、ＮＨ３を２５０〜４００ｓｃｃｍ程度、Ｈｅを２５０〜４００ｓｃｃｍ程度の流量で導入し、基板温度：３００〜３５０℃程度、パワー：２５０〜４００Ｗ程度で成膜することができる。
【００３９】
ここで、成膜ガスとしてトリメチルシランとＮＨ３とＨｅの混合ガスを用いると、Ｓｉ−ＣＨ３結合、Ｓｉ−ＣＨ２結合、Ｓｉ−Ｃ結合、Ｓｉ−Ｎ結合、Ｓｉ−Ｈ結合等の各種成分によって第２バリア膜６が形成されるが、ガス圧を変えることによってＳｉ−ＣＨ３結合のＳｉ−Ｃ結合に対する比率が変化し、第２バリア膜６に含有される炭素の濃度を変えることができる。例えば、チャンバー内のガス圧を２．５〜４．０Ｔｏｒｒ（略３３０〜５３０Ｐａ）程度にすると低炭素濃度膜６ａが形成され、ガス圧を４．０〜５．５Ｔｏｒｒ（略５３０〜７３０Ｐａ）程度にすると高炭素濃度膜６ｂが形成される。
【００４０】
上記ガス圧で成膜した低炭素濃度膜６ａ及び高炭素濃度膜６ｂに含まれるＳｉ−ＣＨ３結合のＳｉ−Ｃ結合に対する比率を図６に示す。図６より、低炭素濃度膜６ａのＳｉ−ＣＨ３／Ｓｉ−Ｃ比は略０．００５であるのに対し、高炭素濃度膜６ｂの比は略０．０１２５であり、高炭素濃度膜６ｂではＳｉ−ＣＨ３結合の割合が多いことが分かる。
【００４１】
また、低炭素濃度膜６ａと高炭素濃度膜６ｂの膜組成はＦＴＩＲスペクトルで示すことができる。具体的には、Ｓｉ−ＣＨ３結合は１２５０ｃｍ−１近傍にピークを持ち、一方、Ｓｉ−Ｃ結合は８１０ｃｍ−１近傍にピークを持つ。そこで、１３００〜１２２０ｃｍ−１で囲まれた吸収帯の面積をＩ２とし、１２２０〜６００ｃｍ−１で囲まれた吸収帯の面積をＩ１とすると、低炭素濃度膜６ａはＩ２／Ｉ１＝０．００４〜０．００６７、高炭素濃度膜６ｂは、Ｉ２／Ｉ１＝０．００６７〜０．０１４であり、高炭素濃度膜６ｂではＳｉ−ＣＨ３結合の割合が多いことが分かる。
【００４２】
なお、低炭素濃度膜６ａ及び高炭素濃度膜６ｂの炭素の含有量及び膜厚は、その上層に形成される層間絶縁膜とのエッチング選択比、配線間容量の許容値等に応じて適宜設定されるものであり、その数値は特に限定されない。また、図では、低炭素濃度膜６ａと高炭素濃度膜６ｂとを明確に区別しているが、第２バリア膜６の下部と上部とで炭素含有量が異なっていればよく、膜の厚さ方向（図の上下方向）で炭素含有量がなだらかに変化する構造であってもよい。
【００４３】
次に、図３（ａ）に示すように、第２バリア膜６上にＣＶＤ、プラズマＣＶＤ法、塗布等を用いて第２層間絶縁膜７を１５０〜３００ｎｍ程度の膜厚で形成する。例えば、第２層間絶縁膜７としてＳｉＯＣを用いる場合の製造方法としては、平行平板型プラズマＣＶＤ装置を用い、成膜ガスとして、トリメチルシラン（３ＭＳ）を５００〜１５００ｓｃｃｍ程度、Ｏ２を３００〜５００ｓｃｃｍ程度、Ｈｅを１５０〜４００ｓｃｃｍ程度の流量で導入し、基板温度：３３０〜４００℃程度、パワー：６００〜７５０Ｗ程度で成膜する。また、第２層間絶縁膜７としてＳｉＯ２以外の材料を用いた場合は、その上にハードマスク用のＳｉＯ２（ハードマスク膜１６）を５０〜２００ｎｍ程度形成する。なお、第２層間絶縁膜７として、必ずしも低誘電率膜を用いる必要はないが、ＳｉＯＣやＨＳＱ、ＭＳＱ等、又はこれらの膜をポーラス化した膜などの低誘電率膜を用いる場合に本発明のバリア膜の効果が顕著に現れる。
【００４４】
その後、第２層間絶縁膜７（又はキャップ絶縁膜１６）の上に、露光の反射を抑制するための反射防止膜１４ｂを５０ｎｍ程度堆積した後、ビアホールパターンを形成するための化学増幅型レジストを６００ｎｍ程度塗布し、ＫｒＦフォトリソグラフィーによる露光、現像を行い、レジストパターン１５ｂを形成し、図３（ｂ）に示すように、公知のドライエッチングにより、低炭素濃度膜６ａをエッチングストッパとして、反射防止膜１４ｂ、第２層間絶縁膜１０、高炭素濃度膜６ｂを順次エッチングする。
【００４５】
その後、酸素プラズマアッシングによりレジストパターン１５ｂと反射防止膜１４ｂとを除去した後、図３（ｃ）に示すように、エッチバックにより低炭素濃度膜６ａをエッチングして、第２層間絶縁膜１０、高炭素濃度膜６ｂ、低炭素濃度膜６ａを貫通するビア孔７ａを形成する。
【００４６】
ここで、従来の半導体装置の製造方法では、第２層間絶縁膜（ＳｉＯＣ）７と第２バリア膜６とのエッチング選択比が十分に得られず、第２層間絶縁膜７のドライエッチングの際に下層配線５が露出し、また、酸素アッシングによって第２バリア膜６中の有機成分がＣＯ２ガスとして脱離してしまい、酸素アッシング工程で下層配線５が酸化され、下層配線５上に形成するビア９との接続不良が発生するという問題があった。特に、第２層間絶縁膜７としてＳｉＯＣ等の低誘電率膜を用いる場合、低誘電率膜自体が酸素プラズマで損傷を受けてしまうことから、アッシング時にはバイアスを印加して方向性を持たせているため、第２バリア膜６がエッチングされやすく上記問題が顕著に現れていた。
【００４７】
これに対して、本実施例の第２バリア膜６の構造では、下層に低炭素濃度膜６ｂが形成されており、低炭素濃度膜６ａと第２層間絶縁膜７とのエッチング選択比が十分に大きく、かつ、炭素の含有量が少なく酸素アッシングに対する耐性が高いために、ビア孔７ａのドライエッチングを低炭素濃度膜６ａで確実に停止させることができ、その結果、下層配線５の露出を防止し、アッシング工程での下層配線５の酸化を防止することができる。
【００４８】
また、低炭素濃度膜６ａのＣｕの拡散防止性能は高く、Ｃｕ配線との密着性も良好なため、Ｃｕ原子の移動により生じるエレクトロマイグレーションを確実に防止することができると共に、上層の高炭素濃度膜６ｂの誘電率が低い（本実施例の製造条件の場合は、比誘電率４．３〜３．５程度）ため、第２バリア膜６全体の誘電率を低減することができ、低誘電率の層間絶縁膜を用いる場合であっても配線間容量の低減を図ることができる。
【００４９】
次に、図３（ｄ）に示すように、ハードマスク膜１６を除去した後、配線材料の拡散を防止し、密着性の向上を図るためのＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等の第２バリアメタル８を２０ｎｍ程度の厚さで形成し、続いて、Ｃｕのシードメタル（図示せず）を１００ｎｍ程度の膜厚で形成する。その後、配線材料となるＣｕ９ａをめっき法により６００ｎｍ程度の膜厚で形成してビア孔７ａ内をＣｕ９ａで埋設した後、図３（ｅ）に示すように、ＣＭＰ法を用いて余分なＣｕ９ａ及び第２バリアメタル８を研磨して表面を平坦化することにより、下層配線５と接続されるビア９が形成される。
【００５０】
その後、図４（ａ）乃至図４（ｃ）に示すように、第３層間絶縁膜１１に第２配線溝１１ａを形成し、その内部をＣｕで埋設することによりビア９と接続される上層配線１３を形成し、上記工程を回数繰り返すことにより所望のダマシン構造の多層配線が形成される。
【００５１】
このようにして形成される半導体装置の効果を確認するために以下の実験を行った。まず、第２バリア膜６として、炭素含有量の多い高炭素濃度膜６ｂのみを５０ｎｍ形成した試料と、本実施例のように下層に炭素含有量の少ない低炭素濃度膜６ａを１０ｎｍ、上層に炭素含有量の多い高炭素濃度膜６ｂを４０ｎｍを形成した試料と、炭素含有量の少ない低炭素濃度膜６ａのみを５０ｎｍ形成した試料とを作製し、ビアチェーンの抵抗を測定した、その結果を図７に示す。
【００５２】
図７は、ビアチェーン（配線間をビアで順次接続した経路）の歩留まりを示す図である。図７から分かるように、高炭素濃度膜６ｂのみを用いた試料（図の右側）は本実施例の２層構造の試料（図の中央）及び低炭素濃度膜６ａのみを用いた試料（図の左側）に比べてビアチェーンの歩留まりが低く、バリア膜がエッチングストッパとして十分に機能せず、その後のアッシングでＣｕ配線表面が酸化されるため、ビアと配線との接続部分で接触不良が生じやすいことを示している。このように、バリア膜の一部に炭素含有量の少ない膜を含めることにより、エッチングストッパとしての機能を向上できることが分かる。
【００５３】
また、上記３種類の資料（ＷＮ０．４、ＷＮ０．６、ＷＮ０．７）を用いてエレクトロマイグレーション（ＥＭ）耐性を測定した。その結果を図８に示す。図８はＥＭ寿命を示す図であり、横軸はウエハ水準を示し、縦軸は、Ｔ５０（言い換えればＭＴＦ: Mean time of Failure）をあらわしている。図８から分かるように、高炭素濃度膜６ｂのみを用いた資料（ＷＮ０．４）はＴ５０が短くなっているのに対し、本実施例の２層構造の資料（ＷＮ０．６）および、低炭素濃度膜６ａのみを用いた資料（ＷＮ０．７）ではともにＴ５０の時間が長くなっている。このことから、Ｃｕ配線側に低炭素濃度膜６ａを設けることにより、Ｃｕとの密着性を高め、また、Ｃｕ拡散を有効に防止し、信頼性の高い半導体装置が得られることが分かる。
【００５４】
以上の実験結果より、炭素含有量の多い高炭素濃度膜６ｂのみでバリア膜を構成した場合は、層間絶縁膜とのエッチング選択比が不十分なために酸素アッシング工程で配線表面が酸化され、配線とビアの接触不良が生じやすく、また、配線とバリア膜との密着性が悪いためにＥＭ耐性が劣化している。これに対し、バリア膜の一部（特に、配線側）に炭素含有量の少ない低炭素濃度膜６ａを設けた本実施例の構造では、エッチング選択比が大きくなり、その結果配線表面の酸化が抑制されてビアの抵抗、ビアチェーンの歩留まりが向上し、かつ、配線との密着性が改善され、ＥＭ寿命が向上している。更に、本実施例の構造では、炭素含有量の少ない低炭素濃度膜６ａのみを用いた試料（ＷＮ０．４）と同等の効果が得られることから、バリア膜の一部に低炭素濃度膜６ａを設ければ十分であり、低炭素濃度膜６ａのみでは誘電率が高くなってしまうことから、本実施例の積層構造によってのみ、高いエッチング選択比と高い拡散防止機能と誘電率の低減と密着性向上の４つの要求を同時に達成できることが分かる。
【００５５】
なお、上記説明では、第２バリア膜６の構造として、下層（下層配線５側）に低炭素濃度膜６ａを形成し、上層（第２層間絶縁膜７側）に高炭素濃度膜６ｂを形成する場合について示したが、図５（ａ）に示すように、下層に高炭素濃度膜６ｂを上層に低炭素濃度膜６ａを形成することもできる。この場合、下層配線５と接触する部分は高炭素濃度膜６ｂであるため、Ｃｕとの密着性を向上させることはできないが、Ｃｕの拡散を防止する効果、第２バリア膜６全体の誘電率を低減する効果、第２層間絶縁膜７のエッチングストッパとしての効果は同様に得ることができる。また、図５（ｂ）に示すように、下層の低炭素濃度膜６ａ（又は高炭素濃度膜６ｂ）と上層の高炭素濃度膜６ｂ（又は低炭素濃度膜６ａ）との間に第３の膜６ｃ（両者の中間の炭素含有量の膜でも良いし、高炭素濃度膜６ｂよりも炭素含有量が大きい（又は低炭素濃度膜６ａよりも炭素含有量が小さい）膜でも良く、他の組成、構造の膜でもよい。）を配設する構造とすることもできる。
【００５６】
また、上記説明では、３ＭＳ（トリメチルシラン）を用いてＳｉＣＮ膜を作成する場合について示したが、４ＭＳ（テトラメチルシラン）やＴＭＶＳ(トリメチルビニルシラン)を用いても同様な効果が得られ、特に分子量の大きなＴＭＶＳの場合は、３ＭＳに比べ約０．５程度の低誘電率化を実現することができる。また、第２バリア膜６の構造として、ＳｉＣＮの２層構造を用いたが、ＳｉＣ／ＳｉＣＮ（上層がＳｉＣ、下層がＳｉＣＮ）または、ＳｉＣＮ／ＳｉＣを用いてもよい。
【００５７】
［実施例２］
次に、本発明の第２の実施例に係る半導体装置及びその製造方法について、図９及び図１０を参照して説明する。図９及び図１０は、第２の実施例に係る半導体装置の製造方法を示す工程断面図であり、作図の都合上、分図したものである。なお、本実施例は、本発明の積層構造のバリア膜をビアファーストデュアルダマシンプロセスに適用したものであり、他の部分の構造、製造方法等は第１の実施例と同様である。以下、その具体的な手順について説明する。
【００５８】
まず、第１の実施例と同様に、ＭＯＳトランジスタ等の素子が形成された基板１上に、第１バリア膜２と第１層間絶縁膜３とを順次形成し、その上に形成したレジストパターン１５ａをマスクとして、第１層間絶縁膜３をエッチングし、酸素プラズマアッシングによりレジストパターン１５ａと反射防止膜１４ａとを除去した後、エッチバックにより第１バリア膜２をエッチングして第１配線溝３ａを形成する。次に、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等の単層膜、又はそれらを組み合わせた２層以上の積層膜からなる第１バリアメタル４、Ｃｕのシードメタル（図示せず）、電解めっき法によりＣｕ５ａを形成して第１配線溝３ａ内をＣｕ５ａで埋設した後、ＣＭＰ法を用いて余分なＣｕ５ａ及びバリアメタル４を除去して第１層間絶縁膜３内に下層配線５を形成する（図９（ａ）〜（ｄ）参照）。
【００５９】
次に、図９（ｅ）に示すように、プラズマＣＶＤ法を用いて、トリメチルシラン、ＮＨ３、Ｈｅを成膜ガスとし、第１の実施例と同様のガス流量、ガス圧力、基板温度、パワーで、低炭素濃度膜６ａ及び高炭素濃度膜６ｂからなる第２バリア膜６を２０〜８０ｎｍ程度の膜厚で形成する。
【００６０】
次に、図１０（ａ）に示すように、第２バリア膜６上に、プラズマＣＶＤ法を用いて、トリメチルシラン、Ｏ２、Ｈｅを成膜ガスとし、第１の実施例と同様のガス流量、基板温度、パワーでＳｉＯＣからなる第２層間絶縁膜１０を１５０〜３００ｎｍ程度の膜厚で形成し、引き続き、第３バリア膜１０、第３層間絶縁膜１１を形成する。その後、第３層間絶縁膜１１の上に、ビア孔７ａを形成するためのレジストパターン（図示せず）を形成し、公知のドライエッチングにより、低炭素濃度膜６ａをエッチングストッパとして、反射防止膜、第３層間絶縁膜１１、第３バリア膜１０、第２層間絶縁膜１０、高炭素濃度膜６ｂを順次エッチングする。
【００６１】
次に、酸素プラズマアッシングによりレジストパターンと反射防止膜とを除去した後、図１０（ｂ）に示すように、第２配線溝１１ａを形成するためのレジストパターン（図示せず）を形成し、公知のドライエッチングにより、第３バリア膜１０をエッチングストッパとして、反射防止膜、第３層間絶縁膜１１を順次エッチングする。そして、酸素プラズマアッシングによりレジストパターンと反射防止膜とを除去した後、エッチバックにより低炭素濃度膜６ａをエッチングし、ビア孔７ａと一体となった第２配線溝１１ａを形成する。
【００６２】
次に、図１０（ｃ）に示すように、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＷＮ等の第３バリアメタル１２、Ｃｕのシードメタル（図示せず）、電解めっき法によりＣｕを形成してビア孔７ａ及び第２配線溝１１ａ内をＣｕ１３ａで埋設した後、図１０（ｄ）に示すように、ＣＭＰ法を用いて余分なＣｕ１３ａ及び第３バリアメタル１２を除去して、下層配線５と接続される上層配線１３を形成する。その後、上記工程を繰り返すことにより所望のダマシン構造の多層配線が形成される。
【００６３】
このような方法によっても、低炭素濃度膜６ａと第２層間絶縁膜７とのエッチング選択比が十分に大きく、かつ、酸素アッシングに対する耐性が高いために、ビア孔７ａのドライエッチングを低炭素濃度膜６ａで確実に停止させることができ、その結果、下層配線５の露出を防止し、アッシング工程での下層配線５の酸化を防止することができる。また、低炭素濃度膜６ａのＣｕの拡散防止性能は高く、Ｃｕ配線との密着性も良好なため、ＥＭ耐性を高めることができると共に、上層の高炭素濃度膜６ｂの誘電率が低いため、第２バリア膜６全体の誘電率を低減することができ、低誘電率の層間絶縁膜を用いる場合であっても配線間容量の低減を図ることができる。
【００６４】
なお、第２の実施例では、デュアルダマシンプロセスの一形態であるビアファーストデュアルダマシンプロセスについて記載したが、第２配線間絶縁膜１３上にハードマスクを形成して配線溝を形成するデュアルハードマスクプロセスやその他のデュアルダマシンプロセスについても同様に適用することができる。また、上記各実施例では、積層構造のバリア膜を、シリコンと炭素と窒素を主たる構成要素とするＳｉＣ系又はＳｉＣＮ系のバリア膜として説明したが、本発明は上記実施例に限定されるものではなく、炭素の含有量を変化させることによって、エッチング選択比やＣｕ配線との密着性、誘電率を変化させることができる材料を用いた任意のバリア膜に適用することができる。
【００６５】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、下記記載の効果を奏する。
【００６６】
本発明の第１の効果は、層間絶縁膜にビア孔又は配線溝を形成する際のドライエッチングで下層の配線又はビアが露出し、その後のアッシングにより表面が酸化されてビアの接続信頼性が低下するという問題や、層間絶縁膜と配線との密着性が悪く、またＣｕの拡散性能が不十分でエレクトロマイグレーション耐性が劣化するという問題や、バリア膜によって配線間の容量が増加するという問題を回避することができるということである。
【００６７】
その理由は、配線又はビアとその上層の層間絶縁膜（特に低誘電率絶縁膜）との間に形成するＳｉＣ系又はＳｉＣＮ系のバリア膜を、炭素濃度の異なる複数の膜の積層構造（好ましくは下層に低炭素濃度膜、上層に高炭素濃度膜の２層構造）とすることによって、低炭素濃度膜で層間絶縁膜とのエッチング選択比を大きくし、Ｃｕ配線又はビアとの密着性を高め、Ｃｕの拡散を防止することができ、高炭素濃度膜で誘電率の低減を図ることができるからである。
【００６８】
また、本発明の第２の効果は製造工程を複雑化することなく、上記効果が得られるバリア膜を形成できるということである。
【００６９】
その理由は、構成元素が異なる膜を用いて積層構造のバリア膜を形成するのではなく、同一チャンバー内で成膜ガスの圧力を変化させることにより、同一の構成元素で炭素の含有量を変えて異なる性質の膜を形成しているため、バリア膜の製造工程を複雑にする必要がないからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るバリア膜を含む半導体装置の構造を示す断面図である。
【図２】本発明の第１の実施例に係るバリア膜を含む半導体装置の製造方法（シングルダマシンプロセス）を示す工程断面図である。
【図３】本発明の第１の実施例に係るバリア膜を含む半導体装置の製造方法（シングルダマシンプロセス）を示す工程断面図である。
【図４】本発明の第１の実施例に係るバリア膜を含む半導体装置の製造方法（シングルダマシンプロセス）を示す工程断面図である。
【図５】本発明の第１の実施例に係るバリア膜を含む半導体装置の他の構造を示す断面図である。
【図６】低炭素濃度膜と高炭素濃度膜の組成を示す図である。
【図７】本実施例の積層構造のバリア膜と、低炭素濃度膜のみ又は高炭素濃度膜のみのバリア膜のビアチェーンの歩留まりを示す図である。
【図８】本実施例の積層構造のバリア膜と、低炭素濃度膜のみ又は高炭素濃度膜のみのバリア膜のＥＭ寿命を示す図である。
【図９】本発明の第２の実施例に係るバリア膜を含む半導体装置の製造方法（デュアルダマシンプロセス）を示す工程断面図である。
【図１０】本発明の第２の実施例に係るバリア膜を含む半導体装置の製造方法（デュアルダマシンプロセス）を示す工程断面図である。
【図１１】従来の半導体装置の製造方法を示す工程断面図である。
【図１２】従来の半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１ 基板
２ 第１バリア膜
３ 第１配線間絶縁膜
３ａ 第１配線溝
４ 第１バリアメタル
５ 下層配線
５ａ Ｃｕ
６ 第２バリア膜
６ａ 低炭素濃度膜
６ｂ 高炭素濃度膜
６ｃ 第３の膜
７ 第２層間絶縁膜
７ａ ビア孔
８ 第２バリアメタル
９ ビア
９ａ Ｃｕ
１０ 第３バリア膜
１１ 第３層間絶縁膜
１１ａ 第２配線溝
１２ 第３バリアメタル
１３ 上層配線
１３ａ Ｃｕ
１４ａ、１４ｂ 反射防止膜
１５ａ、１５ｂ レジストパターン
１６ ハードマスク膜
１７ 酸化領域

Claims (12)

  1. ダマシン法で形成された配線又はビアを備える半導体装置において、
    前記配線又は前記ビアと、その上層の層間絶縁膜との間に、シリコンと炭素とを含み、炭素の含有量が相異なる複数の膜を積層したバリア膜が配設された構造を含み、
    前記バリア膜は、前記配線又は前記ビア側に炭素の含有量が少ない低炭素濃度膜、前記層間絶縁膜側に前記低炭素濃度膜よりも炭素の含有量が多い高炭素濃度膜を含むことを特徴とする半導体装置。
  2. ダマシン法で形成された配線又はビアを備える半導体装置において、
    前記配線又は前記ビアと、その上層の層間絶縁膜との間に、シリコンと炭素と窒素とを含み、炭素の含有量が相異なる複数の膜を積層したバリア膜が配設された構造を含み、
    前記バリア膜は、前記配線又は前記ビア側に炭素の含有量が少ない低炭素濃度膜、前記層間絶縁膜側に前記低炭素濃度膜よりも炭素の含有量が多い高炭素濃度膜を含むことを特徴とする半導体装置。
  3. 前記バリア膜の赤外吸収スペクトルにおいて、８１０ｃｍ −１ 近傍にピークを有する赤外吸収帯の赤外吸収面積をＩ１、１２５０ｃｍ −１ 近傍にピークを有する赤外吸収帯の赤外吸収面積をＩ２としたとき、
    低炭素濃度のバリア膜のＩ２／Ｉ１の値が略０．００４〜０．００６７、高炭素濃度膜バリア膜のＩ２／Ｉ１の値が略０．０６７〜０．０１４であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記バリア膜上に形成される前記層間絶縁膜が、シリコンと炭素と酸素を主たる構成元素とする絶縁膜からなることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
  5. ダマシン法により配線又はビアを形成する半導体装置の製造方法において、
    前記配線又は前記ビアと、その上層の層間絶縁膜との間に、シリコンと炭素とを含み、炭素の含有量が相異なる複数の膜を積層したバリア膜を配設する工程を含み、
    少なくとも、前記配線又は前記ビア側に炭素の含有量が少ない低炭素濃度膜を形成後、前記層間絶縁膜側に前記低炭素濃度膜よりも炭素の含有量が多い高炭素濃度膜を形成することを特徴とする半導体装置の製造方法。
  6. ダマシン法により配線又はビアを形成する半導体装置の製造方法において、
    前記配線又は前記ビアと、その上層の層間絶縁膜との間に、シリコンと炭素と窒素とを含み、炭素の含有量が相異なる複数の膜を積層したバリア膜を配設する工程を含み、
    少なくとも、前記配線又は前記ビア側に炭素の含有量が少ない低炭素濃度膜を形成後、前記層間絶縁膜側に前記低炭素濃度膜よりも炭素の含有量が多い高炭素濃度膜を形成することを特徴とする半導体装置の製造方法。
  7. 前記バリア膜上の前記層間絶縁膜を、シリコンと炭素と酸素を主たる構成元素とする絶縁膜を用いて形成することを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  8. 配線又はビアが形成された基板上に、少なくとも、シリコンと炭素と窒素とを含み炭素の含有量が少ない低炭素濃度膜と、シリコンと炭素と窒素とを含み前記低炭素濃度膜よりも炭素含有量の多い高炭素濃度膜と、をこの順に積層したバリア膜を形成する工程と、前記バリア膜上に、シリコンと炭素と酸素を主たる構成元素とする層間絶縁膜を形成する工程と、前記層間絶縁膜上に形成したレジストパターンをマスクとし、前記低炭素濃度膜をエッチングストッパとして、前記層間絶縁膜と前記高炭素濃度膜とをドライエッチングに より除去する工程と、酸素ガスを含むアッシングにより前記レジストパターンを除去する工程と、エッチバックにより前記低炭素濃度膜を除去してビア孔又は配線溝を形成する工程と、前記ビア孔又は前記配線溝にバリアメタルと配線材料とを埋設して、ビア又は配線を形成する工程と、を少なくとも有することを特徴とする半導体装置の製造方法。
  9. 第１の配線が形成された基板上に、少なくとも、シリコンと炭素と窒素とを含み炭素の含有量が少ない低炭素濃度膜と、シリコンと炭素と窒素とを含み前記低炭素濃度膜よりも炭素含有量の多い高炭素濃度膜と、をこの順に積層した第１のバリア膜を形成する工程と、前記第１のバリア膜上に、シリコンと炭素と酸素を主たる構成元素とする第１の層間絶縁膜と第２のバリア膜と第２の層間絶縁膜とを形成する工程と、前記第２の層間絶縁膜上に形成した第１のレジストパターンをマスクとし、前記低炭素濃度膜をエッチングストッパとして、前記第２の層間絶縁膜と前記第２のバリア膜と前記第１の層間絶縁膜と前記高炭素濃度膜とをドライエッチングにより除去する工程と、酸素ガスを含むアッシングにより前記第１のレジストパターンを除去する工程と、前記第２の層間絶縁膜上に形成した第２のレジストパターンをマスクとし、前記第２のバリア膜をエッチングストッパとして、前記第２の層間絶縁膜をドライエッチングにより除去する工程と、酸素ガスを含むアッシングにより前記第２のレジストパターンを除去する工程と、エッチバックにより前記低炭素濃度膜を除去してビア孔を含む配線溝を形成する工程と、前記配線溝にバリアメタルと配線材料とを埋設して第２の配線を形成する工程と、を少なくとも有することを特徴とする半導体装置の製造方法。
  10. プラズマＣＶＤ法を用い、前記バリア膜又は前記第１のバリア膜を、同一チャンバー内で成膜ガスの圧力を変えて連続して形成することを特徴とする請求項５乃至９のいずれか一に記載の半導体装置の製造方法。
  11. 前記成膜ガスとして、トリメチルシラン、テトラメチルシラン、又は、トリメチルビニルシランのいずれかを用いることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. トリメチルシランとＮＨ ３ とＨｅとを成膜ガスとするプラズマＣＶＤ法を用い、前記低炭素濃度膜をガス圧略３３０〜５３０Ｐａで成膜し、前記高炭素濃度膜をガス圧略５３０〜７３０Ｐａで成膜することを特徴とする請求項５、６、８、９のいずれか一に記載の半導体装置の製造方法。
JP2003026783A 2003-02-04 2003-02-04 半導体装置及びその製造方法 Expired - Fee Related JP4086673B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003026783A JP4086673B2 (ja) 2003-02-04 2003-02-04 半導体装置及びその製造方法
TW093102009A TWI278965B (en) 2003-02-04 2004-01-29 Semiconductor device and manufacturing method thereof
US10/768,676 US7391115B2 (en) 2003-02-04 2004-02-02 Semiconductor device and manufacturing method thereof
CN2004100036368A CN1519925B (zh) 2003-02-04 2004-02-04 半导体器件及其制造方法
KR1020040007357A KR100652243B1 (ko) 2003-02-04 2004-02-04 반도체장치 및 그 제조방법
US12/098,190 US7910474B2 (en) 2003-02-04 2008-04-04 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003026783A JP4086673B2 (ja) 2003-02-04 2003-02-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004241464A JP2004241464A (ja) 2004-08-26
JP4086673B2 true JP4086673B2 (ja) 2008-05-14

Family

ID=32820798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003026783A Expired - Fee Related JP4086673B2 (ja) 2003-02-04 2003-02-04 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US7391115B2 (ja)
JP (1) JP4086673B2 (ja)
KR (1) KR100652243B1 (ja)
CN (1) CN1519925B (ja)
TW (1) TWI278965B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1521127A2 (en) 2003-10-01 2005-04-06 Ricoh Company, Ltd. Toner process of manufacturing toner, developer, toner container, process cartridge image forming apparatus and image forming process

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060009038A1 (en) 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
US20060138668A1 (en) * 2004-12-27 2006-06-29 Hung-Wen Su Passivation structure for semiconductor devices
JP5180426B2 (ja) * 2005-03-11 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4578332B2 (ja) * 2005-06-15 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5022900B2 (ja) * 2005-08-15 2012-09-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7557447B2 (en) * 2006-02-06 2009-07-07 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JP4675258B2 (ja) * 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
JP2007305739A (ja) * 2006-05-10 2007-11-22 Nec Electronics Corp 半導体装置
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7459388B2 (en) 2006-09-06 2008-12-02 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
US7645701B2 (en) * 2007-05-21 2010-01-12 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
KR100900231B1 (ko) * 2007-06-21 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2009088269A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
US7456030B1 (en) * 2007-10-11 2008-11-25 National Semiconductor Corporation Electroforming technique for the formation of high frequency performance ferromagnetic films
JP4675393B2 (ja) * 2008-05-12 2011-04-20 パナソニック株式会社 半導体装置および半導体装置の製造方法
JP5530118B2 (ja) * 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
US7928570B2 (en) * 2009-04-16 2011-04-19 International Business Machines Corporation Interconnect structure
US20100282758A1 (en) * 2009-05-08 2010-11-11 Gm Global Technology Operations, Inc. Interlocking Hollow Tanks
KR100937953B1 (ko) * 2009-07-02 2010-01-21 주식회사 아토 반도체 소자 및 그 제조 방법
CN102110639B (zh) * 2009-12-23 2013-12-04 中芯国际集成电路制造(上海)有限公司 制作扩散阻挡层的方法
US8349746B2 (en) * 2010-02-23 2013-01-08 Applied Materials, Inc. Microelectronic structure including a low k dielectric and a method of controlling carbon distribution in the structure
CN102468218B (zh) * 2010-10-29 2014-07-02 中芯国际集成电路制造(北京)有限公司 形成双镶嵌结构的方法、半导体器件
JP5408116B2 (ja) * 2010-12-17 2014-02-05 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5755471B2 (ja) * 2011-03-10 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102760689B (zh) 2011-04-29 2015-03-04 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
CN102881632B (zh) * 2011-07-13 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8525339B2 (en) 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same
US8754508B2 (en) * 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
US9312203B2 (en) 2013-01-02 2016-04-12 Globalfoundries Inc. Dual damascene structure with liner
JP6037914B2 (ja) * 2013-03-29 2016-12-07 富士フイルム株式会社 保護膜のエッチング方法およびテンプレートの製造方法
WO2015068251A1 (ja) * 2013-11-08 2015-05-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6318433B2 (ja) * 2013-11-28 2018-05-09 大陽日酸株式会社 シリコン窒化膜の形成方法及びシリコン窒化膜
US10163644B2 (en) 2014-02-07 2018-12-25 Taiwan Semiconductor Manufacturing Company Interconnect structure including a conductive feature and a barrier layer on sidewalls and a bottom surface of the conductive feature and method of forming the same
KR102161793B1 (ko) * 2014-07-18 2020-10-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105336673A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US9437484B2 (en) 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US9576852B2 (en) * 2015-06-26 2017-02-21 GlobalFoundries, Inc. Integrated circuits with self aligned contacts and methods of manufacturing the same
KR102521554B1 (ko) * 2015-12-07 2023-04-13 삼성전자주식회사 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법
US10658296B2 (en) * 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
KR102356754B1 (ko) 2017-08-02 2022-01-27 삼성전자주식회사 반도체 장치
US10510657B2 (en) * 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
KR102606765B1 (ko) * 2018-02-07 2023-11-27 삼성전자주식회사 비아 플러그를 갖는 반도체 소자 및 그 형성 방법
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
US10672652B2 (en) * 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gradient atomic layer deposition
KR102580659B1 (ko) * 2018-10-01 2023-09-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20210137276A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자
US20220108917A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low resistance and high reliability metallization module
CN115775768B (zh) * 2023-02-13 2023-07-04 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6227151B1 (en) * 1997-08-01 2001-05-08 Ford Global Technologies, Inc. Gasoline internal combustion engine
US6436824B1 (en) * 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene
US6337151B1 (en) 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6593653B2 (en) * 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6784485B1 (en) * 2000-02-11 2004-08-31 International Business Machines Corporation Diffusion barrier layer and semiconductor device containing same
US6417092B1 (en) * 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP4425432B2 (ja) 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4484345B2 (ja) 2000-09-11 2010-06-16 東京エレクトロン株式会社 半導体装置及びその製造方法
JP2002083870A (ja) 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
US6350675B1 (en) * 2000-10-12 2002-02-26 Chartered Semiconductor Manufacturing Ltd. Integration of silicon-rich material in the self-aligned via approach of dual damascene interconnects
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US6656840B2 (en) * 2002-04-29 2003-12-02 Applied Materials Inc. Method for forming silicon containing layers on a substrate
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1521127A2 (en) 2003-10-01 2005-04-06 Ricoh Company, Ltd. Toner process of manufacturing toner, developer, toner container, process cartridge image forming apparatus and image forming process

Also Published As

Publication number Publication date
KR20040071631A (ko) 2004-08-12
TWI278965B (en) 2007-04-11
TW200425402A (en) 2004-11-16
KR100652243B1 (ko) 2006-12-01
US20040155342A1 (en) 2004-08-12
US7910474B2 (en) 2011-03-22
JP2004241464A (ja) 2004-08-26
CN1519925A (zh) 2004-08-11
US20080194102A1 (en) 2008-08-14
US7391115B2 (en) 2008-06-24
CN1519925B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP4086673B2 (ja) 半導体装置及びその製造方法
US8420528B2 (en) Manufacturing method of a semiconductor device having wirings
US7119441B2 (en) Semiconductor interconnect structure
US7622808B2 (en) Semiconductor device and having trench interconnection
US8822331B2 (en) Anchored damascene structures
US7834459B2 (en) Semiconductor device and semiconductor device manufacturing method
US7259090B2 (en) Copper damascene integration scheme for improved barrier layers
KR100366635B1 (ko) 반도체 소자의 금속 배선 및 그 제조방법
JP2004146800A (ja) 相互接続構造の製造方法およびその構造
US8455348B2 (en) Manufacturing method of semiconductor device
US20110316161A1 (en) Method of producing a dual damascene multilayer interconnection and multilayer interconnection structure
US20040201108A1 (en) Semiconductor device and method for manufacturing the same
JP2003045969A (ja) デュアルダマシン工程を利用した配線形成方法
JP2007281114A (ja) 半導体装置の製造方法および半導体装置
JP2006520106A (ja) バリアで内側が覆われた半導体コンポーネントを製造する方法
US20080054454A1 (en) Semiconductor device and method for manufacturing semiconductor device
US6962870B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
JP2006196642A (ja) 半導体装置およびその製造方法
JP2004172337A (ja) 半導体装置およびその製造方法
JP2005217223A (ja) 半導体装置の製造方法
JP2007116011A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4086673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees