JP4084436B2 - 化合物半導体装置の特性の制御方法 - Google Patents
化合物半導体装置の特性の制御方法 Download PDFInfo
- Publication number
- JP4084436B2 JP4084436B2 JP07339697A JP7339697A JP4084436B2 JP 4084436 B2 JP4084436 B2 JP 4084436B2 JP 07339697 A JP07339697 A JP 07339697A JP 7339697 A JP7339697 A JP 7339697A JP 4084436 B2 JP4084436 B2 JP 4084436B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- area
- ohmic electrode
- pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 150000001875 compounds Chemical class 0.000 title claims description 30
- 238000012544 monitoring process Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 33
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910000927 Ge alloy Inorganic materials 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- 229910001020 Au alloy Inorganic materials 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000012545 processing Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000012356 Product development Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、化合物半導体装置及びその特性の制御方法、特に閾値電圧又は抵抗値を所定のトランジスタ間、又は抵抗素子間で均一にできる構造及び制御方法に関するものである。
【０００２】
【従来の技術】
電子機器は複数の半導体素子から構成され、具体的には電界効果型トランジスタ素子（以下、FET素子と略す。）、抵抗素子から構成されるのが一般的である。また、この電子機器に含まれる複数のFET素子は、異なるゲート幅を有しており、電子機器の性能の安定化を図るために、FET素子の閾値電圧（Vth）の制御性の向上が求められている。
【０００３】
次に、一般的なFET素子のVthの制御方法につき説明をする。
まず、半導体チップ上に本パターンのFET素子形成領域とモニター用のFET素子形成領域を用意しておき、この本パターンのFET素子形成領域とモニター用のFET素子形成領域とに同一工程で形成していき、Vth制御のためのイオン注入が終了した時点でモニター用のFET素子のVthを測定し、もしVthの基準値以下の場合、再度Vth制御のためのイオン注入をし、間接的に本パターンのFET素子のVthを制御していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、本パターンのFET素子が、モニター用のFET素子と異なるVthを有してしまう、さらには本パターン内の異なるゲート寸法を有するFET素子間で異なるVthを有してしまうといった問題が生じてしまう。
本発明は、上述の問題を解決できる化合物半導体装置及びその特性の制御方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の化合物半導体装置の特性の制御方法は、半絶縁性基体上に形成される抵抗層と、この抵抗層上と該抵抗層外上とに形成されるオーミック電極対とを有する、本パターン用素子としての第１の抵抗素子と、前記半絶縁性基体上に形成され、前記抵抗層の面積から前記電極の総面積を差し引いた面積と前記電極の総面積との面積比が、前記第１の抵抗素子と一定で、該第１の抵抗素子とは前記オーミック電極対の延在方向に垂直な方向における抵抗層寸法が異なる、モニター用素子としての第２の抵抗素子とを準備しておき、前記第２の抵抗素子の抵抗値を測定し、この測定結果に基づき前記第１の抵抗素子の抵抗値を制御することを特徴とする。
【００１１】
【発明の実施の形態】
本発明の第１の実施の形態
以下、本発明の化合物半導体装置の第１の実施の形態を説明する。
図１は、GaAs基板11上に形成されたモニター用FET素子１００及び本パターンのFET素子１０１の平面図を示したものです。
【００１２】
本発明の化合物半導体装置は、GaAs基板11上に形成されたモニター用FET素子１００及び本パターンのFET素子１０１からなり、モニター用FET素子１００は、GaAs基板11上に形成される第１の活性層と、この第１の活性層上に形成される第１のソース用オーミック電極17a及び第１のドレイン用オーミック電極18aとを有し、本パターンのFET素子１０１は、GaAs基板11上に形成される第２のソース用オーミック電極17b及び第２のドレイン用オーミック電極18bとを有する。さらに、モニター用FET素子１００は、n型活性層13aの面積から前記第１のソース用オーミック電極17a及び第１のドレイン用オーミック電極18aの総面積を差し引いた面積と、ソース用オーミック電極17aとドレイン用オーミック電極18aの総面積との第１の面積比を有し、本パターンのFET素子１０１は、n型活性層13bからソースードレインオーミック電極17b、18bの総面積を差し引いた面積と、ソース用オーミック電極17bとドレイン用オーミック電極18bの総面積との第２の面積比を有しており、この第２の面積比を先の第１の面積比と一定にしている。
【００１３】
次に、上記のような構成における、n型活性層の面積からソースドレイン電極の総面積を差し引いた面積に対するオーミック電極の総面積との面積比とVthとの間の関係を図２に示す。
【００１４】
図２から明らかなように、異なるゲート幅を有する複数のFETを作成し、ゲート幅を50μm、100μm、150μm、200μmと異ならせてみた。また、n型活性層の面積からソースードレイン電極の総面積を差し引いた面積と、ソース用オーミック電極とドレイン用オーミック電極の総面積との面積比を各FETとも同じになるように形成した。これらのFETのVthを測定したところ略一定の数値を示した。また、上記面積比は、Vthと比例関係にあることも分かった。
【００１５】
上述から明らかなように、本発明の第１の実施の形態の化合物半導体装置では、n型活性層の面積からソースードレイン電極の総面積を差し引いた面積と、ソース用オーミック電極とドレイン用オーミック電極の総面積との面積比を複数のトランジスタ間、例えば本パターンのFET素子とモニター用FET素子との間で一定にしてやれば、本パターンのFET素子とモニター用FET素子との間でのVthの値に差が生じなくすることができる。つまり、異なるゲート寸法を有する複数のFET素子はグループ毎に設定通りのVthの値を有することを前提に回路設計が成される。本発明によれば、予め面積比を確認しておきさえすれば、上記面積比とVthの比例関係グラフに基づき、簡単にVthの設計値を満足することができる。
【００１６】
次に、本発明の化合物半導体装置の特性の制御方法の第１の実施の形態について説明する。
【００１７】
図３は本発明の第１の実施の形態の化合物半導体装置の特性の制御工程を説明するためのFET断面工程図である。
【００１８】
まず図３(a)に示すように、半絶縁性基体11例えばGaAs基板表面のモニター用FET素子の形成領域１００と本パターンのFET素子の形成領域１０１の夫々に、例えばシリコン（Si）の様なn型ドーパント材料を注入しその後、活性化アニールを行うことによって、n型活性層13a、13b、ソース領域21a、21b、及びドレイン領域23a、23bを形成し、その後モニター用FET素子の形成領域１００と本パターンのFET素子の形成領域１０１の夫々に、ソース用オーミック電極17a、17b、及びドレイン用オーミック電極18a、18bを形成する。オーミック電極材料としては、例えば、金ゲルマニウム合金とニッケルと金の積層体を用いる。
【００１９】
次に、図３(b)に示すように、モニター用FET素子の形成領域１００と本パターンのFET素子の形成領域１０１の夫々のn型活性層13a、13bの表面上に逆メサ型のフォトレジストパターンを形成し、このレジストパターンをマスクとして利用し、n型活性層13a、13bの表面をVth制御するためにエッチングする。このエッチング工程が終了した時点で、プローブ針26を用いて、モニター用FET素子の形成領域１００のVthを測定し、もし、Vthの値を上げたいときはさらにエッチングし、本パターンのFET素子の形成領域１０１のVthの値を所望の値に間接的に制御していくことができる。
【００２０】
また、上述の本発明の化合物半導体装置の特性の制御方法で用いる化合物半導体装置は、GaAs基板11上に形成されたモニター用FET素子１００及び本パターンのFET素子１０１からなり、モニター用FET素子１００は、GaAs基板11上に形成される第１の活性層13aと、この第１の活性層13a上に形成される第１のソース用オーミック電極17a及び第１のドレイン用オーミック電極18aとを有し、本パターンのFET素子１０１は、GaAs基板11上に形成される第２のソース用オーミック電極17b及び第２のドレイン用オーミック電極18bとを有する。さらに、モニター用FET素子１００は、n型活性層13aの面積から前記第１のソース用オーミック電極17a及び第１のドレイン用オーミック電極18aの総面積を差し引いた面積と、ソース用オーミック電極17aとドレイン用オーミック電極18aの総面積との第１の面積比を有し、本パターンのFET素子１０１は、n型活性層13bからソースードレインオーミック電極17b、18bの総面積を差し引いた面積と、ソース用オーミック電極17bとドレイン用オーミック電極18bの総面積との第２の面積比を有しており、この第２の面積比を先の第１の面積比と一定になるように設定している。
【００２１】
上述した本発明の第１の実施の形態の化合物半導体装置の特性の制御方法によれば、
本パターン内の複数のFET素子のVthの均一性が図れる。よって、デバイス特性の劣化が抑制され、しいては、量産時のICの歩留りが向上させることが可能になる。
【００２２】
また、同一基板にモニター用FET素子と本パターンのFET素子を設け、枚葉式にウエハを処理する場合、基板毎に本パターン内の複数のFET素子のVthの均一性を満足させることができるので、少量多品種の製品を、例えば製品の開発段階で有効である。
【００２３】
さらに、モニター用FET素子を専用チップに設け、バッチ処理する場合、予め、この専用チップを用いて、Vth制御のための、例えばエッチング条件出ししておけば、これ以降の複数のウエハは、この条件に基づき処理していくことができるので全工程の処理時間の短縮が図れる。
【００２４】
上述の第１の実施の形態では、イオン注入法で活性層を形成する場合のGaAsFETに本発明を適用する例であったが、本発明は、例えばMBE（Molecular Beam Epitaxy）等の方法で活性層を成長させて形成するGaAs FETの場合にも、Si基板の上にバッファ層を形成し、この上に半絶縁性半導体基体を形成する場合にも適用できる。
【００２５】
本発明の第２の実施の形態
以下、本発明の化合物半導体装置の第２の実施の形態を説明する。
図４は、GaAs基板51上に形成されたモニター用抵抗素子200及び本パターンの抵抗素子201の平面図を示したものです。
【００２６】
本発明の化合物半導体装置は、GaAs基板51上に形成されたモニター用抵抗素子２００及び本パターンの抵抗素子２０１からなり、モニター用抵抗素子２００は、GaAs基板51上に形成される第１の抵抗層53と、この第１の抵抗層53上に形成される第１のオーミック電極対57a、58aとを有し、本パターンの抵抗素子201は、GaAs基板51上に形成される第２の抵抗層54と、この第２の抵抗層54上に形成される第２のオーミック電極対57b、58bとを有する。さらに、モニター用抵抗素子２００は、第１の抵抗層53の面積からオーミック電極対57a、58aの総面積を差し引いた面積と、オーミック電極対57a、58aの総面積との第１の面積比を有し、本パターンの抵抗素子２０１は、第２の抵抗層54の面積からオーミック電極対57b、58bの総面積を差し引いた面積と、オーミック電極対57b、58bの総面積との第２の面積比を有しており、この第２の面積比を先の第１の面積比と一定にしている。
【００２７】
次に、上記のような構成における、抵抗素子の面積からオーミック電極対の総面積を差し引いた面積に対するオーミック電極対の総面積の面積比と抵抗値との間の関係を図５に示す。
【００２８】
図５から明らかなように、異なる抵抗層の寸法を有する複数の抵抗素子を作成し、オーミック電極57bからオーミック電極58bへ延在する方向に対し垂直方向の抵抗層の寸法を50μm、100μm、150μm、200μmと異ならせてみた。また、抵抗層の面積からオーミック電極の総面積を差し引いた面積と、オーミック電極の総面積との面積比を各抵抗素子とも同じになるように形成した。これらの抵抗素子の抵抗値を測定したところ略一定の数値を示した。また、上記面積比は、抵抗値と比例関係にあることも分かった。
【００２９】
上述から明らかなように、本発明の化合物半導体装置は、抵抗層の面積からオーミック電極の総面積を差し引いた面積とオーミック電極の総面積との面積比を複数の抵抗素子間、例えば本パターンの抵抗素子とモニター用抵抗素子との間で一定にしてやれば、本パターンの抵抗素子とモニター用抵抗素子との間での抵抗値に差が生じなくなることが容易に理解できる。また、モニター用抵抗素子を用いて本パターンの抵抗素子の制御する方法として、このモニター用抵抗素子の上記面積比を予め求めておき、かつ本パターン内の異なる抵抗層の寸法を有する複数の抵抗素子の上記面積比も予め求めておけば、上記面積比と抵抗値の比例関係グラフに基づき、抵抗値を制御することが可能になる。
【００３０】
次に、本発明の化合物半導体装置の特性の制御方法の第２の実施の形態について説明する。
【００３１】
図６は本発明の第２の実施の形態の化合物半導体装置の特性の制御工程を説明するための抵抗素子の断面工程図である。
【００３２】
まず図６(a)に示すように、半絶縁性基体21例えばGaAs基板表面のモニター用抵抗素子の形成領域110と本パターンの抵抗素子の形成領域111の夫々に、例えばシリコン（Si）の様なn型ドーパント材料を注入しその後、活性化アニールを行うことによって、抵抗層23a、23bを形成し、その後モニター用抵抗素子の形成領域110と本パターンの抵抗素子の形成領域111の夫々に、オーミック電極27a、27b、28a、28bを形成する。オーミック電極材料としては、例えば、金ゲルマニウム合金とニッケルと金の積層体を用いる。
【００３３】
次に、図6(b)に示すように、モニター用抵抗素子の形成領域110と本パターンの抵抗素子の形成領域111の夫々の抵抗層23a、23bの表面上に逆メサ型のフォトレジストパターンを形成し、このレジストパターンをマスクとして利用し、抵抗層23a、23bの表面を抵抗値制御するためにエッチングする。このエッチング工程が終了した時点で、プローブ針36を用いて、モニター用抵抗素子の形成領域110の抵抗値を測定し、もし、抵抗値を上げたいときはさらにエッチングし、本パターンの抵抗素子の形成領域111の抵抗値を所望の値に間接的に制御していくことができる。
【００３４】
また、上述の本発明の化合物半導体装置の特性の制御方法で用いる化合物半導体装置は、GaAs基板21上に形成されたモニター用抵抗素子110及び本パターンの抵抗素子111からなり、モニター用抵抗素子110は、GaAs基板21上に形成される第１の抵抗層23aと、この第１の抵抗層23a上に形成される第１のオーミック電極27a、28aとを有し、本パターンの抵抗素子111は、GaAs基板21上に形成される第２のオーミック電極27b、28bとを有する。さらに、モニター用抵抗素子110は、抵抗層23aの面積から前記第１のオーミック電極27a、28aの総面積を差し引いた面積と、第１のオーミック電極27a、28aの総面積との第１の面積比を有し、本パターンの抵抗素子111は、抵抗層23bから第２のオーミック電極27b、28bの総面積を差し引いた面積と、第２のオーミック電極27b、28bの総面積との第２の面積比を有しており、この第２の面積比を先の第１の面積比と一定になるように設定している。
【００３５】
上述した本発明の第２の実施の形態の化合物半導体装置の特性の制御方法によれば、
本パターン内の複数の抵抗素子の抵抗値の均一性が図れる。よって、デバイス特性の劣化が抑制され、しいては、量産時のICの歩留りが向上させることが可能になる。
【００３６】
また、同一基板にモニター用抵抗素子と本パターンの抵抗素子を設け、枚葉式にウエハを処理する場合、基板毎に本パターン内の複数の抵抗素子の抵抗値の均一性を満足させることができるので、少量多品種の製品を、例えば製品の開発段階で有効である。
【００３７】
さらに、モニター用抵抗素子を専用チップに設け、バッチ処理する場合、予め、この専用チップを用いて、抵抗値制御のための、例えばエッチング条件出ししておけば、これ以降の複数のウエハは、この条件に基づき処理していくことができるので全工程の処理時間の短縮が図れる。
【００３８】
上述の第２の実施の形態では、イオン注入法で抵抗層を形成する場合のGaAsFETに本発明を適用する例であったが、本発明は、例えばMBE（Molecular Beam Epitaxy）等の方法で抵抗層を成長させて形成するGaAs FETの場合にも、Si基板の上にバッファ層を形成し、この上に半絶縁性半導体基体を形成する場合にも適用できる。
【００３９】
なお、本発明は、上記第１及び第２の実施の形態に限定されるものでなく、本発明の趣旨の基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４０】
【発明の効果】
上述したように本発明の第１の実施の形態の化合物半導体装置によれば、本パターンのFET素子とモニター用FET素子との間でのVthの値に差が生じなくすることができる。また、このモニター用FET素子の上記面積比を予め求めておき、かつ本パターン内の異なるゲート寸法を有する複数のFET素子の上記面積比も予め求めておけば、面積比とVthの比例関係グラフに基づき、Vth制御することが可能になる。
【００４１】
本発明の第１の実施の形態の化合物半導体装置の特性の制御方法によれば、同一基板にモニター用FET素子と本パターンのFET素子を設け、枚葉式にウエハを処理する場合、基板毎に本パターン内の複数のFET素子のVthの均一性を満足させることができるので、少量多品種の製品を、例えば製品の開発段階で有効である。また、モニター用FET素子を専用チップに設け、バッチ処理する場合、予め、この専用チップを用いて、Vth制御のための、例えばエッチング条件出ししておけば、これ以降の複数のウエハは、この条件に基づき処理していくことができるので全工程の処理時間の短縮が図れる。
【００４２】
本発明の第２の実施の形態の化合物半導体装置によれば、本パターンの抵抗素子とモニター用抵抗素子との間での抵抗値に差が生じなくなることが容易に理解できる。また、このモニター用抵抗素子の上記面積比を予め求めておき、かつ本パターン内の異なる抵抗層の寸法を有する複数の抵抗素子の上記面積比も予め求めておけば、上記面積比と抵抗値の比例関係グラフに基づき、抵抗値を制御することが可能になる。
【００４３】
本発明の第２の実施の形態の化合物半導体装置の特性の制御方法によれば、同一基板にモニター用抵抗素子と本パターンの抵抗素子を設け、枚葉式にウエハを処理する場合、基板毎に本パターン内の複数の抵抗素子の抵抗値の均一性を満足させることができるので、少量多品種の製品を、例えば製品の開発段階で有効である。また、モニター用抵抗素子を専用チップに設け、バッチ処理する場合、予め、この専用チップを用いて、抵抗値制御のための、例えばエッチング条件出ししておけば、これ以降の複数のウエハは、この条件に基づき処理していくことができるので全工程の処理時間の短縮が図れる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の化合物半導体装置の平面図を示す。
【図２】 n型活性層の面積からソースドレイン電極の総面積を差し引いた面積に対するオーミック電極の総面積との面積比とVthとの間の関係を示す図である。
【図３】本発明の第１の実施の形態の化合物半導体装置の特性の制御工程を説明するための断面工程図である。
【図４】本発明の第２の実施の形態の化合物半導体装置の平面図を示す。
【図５】抵抗素子の面積からオーミック電極対の総面積を差し引いた面積に対するオーミック電極対の総面積の面積比と抵抗値との間の関係を示す図である。
【図６】本発明の第２の実施の形態の化合物半導体装置の特性の制御工程を説明するための断面工程図である。
【符号の説明】
11・・・・・・・GaAs基板
13a・・・・・・n型活性層
17a・・・・・・第１のソース用オーミック電極
17b・・・・・・第２のソース用オーミック電極
18a・・・・・・第１のドレイン用オーミック電極
18b・・・・・・第２のドレイン用オーミック電極
100・・・・・・モニター用FET素子
101・・・・・・本パターンのFET素子
【発明の属する技術分野】
この発明は、化合物半導体装置及びその特性の制御方法、特に閾値電圧又は抵抗値を所定のトランジスタ間、又は抵抗素子間で均一にできる構造及び制御方法に関するものである。
【０００２】
【従来の技術】
電子機器は複数の半導体素子から構成され、具体的には電界効果型トランジスタ素子（以下、FET素子と略す。）、抵抗素子から構成されるのが一般的である。また、この電子機器に含まれる複数のFET素子は、異なるゲート幅を有しており、電子機器の性能の安定化を図るために、FET素子の閾値電圧（Vth）の制御性の向上が求められている。
【０００３】
次に、一般的なFET素子のVthの制御方法につき説明をする。
まず、半導体チップ上に本パターンのFET素子形成領域とモニター用のFET素子形成領域を用意しておき、この本パターンのFET素子形成領域とモニター用のFET素子形成領域とに同一工程で形成していき、Vth制御のためのイオン注入が終了した時点でモニター用のFET素子のVthを測定し、もしVthの基準値以下の場合、再度Vth制御のためのイオン注入をし、間接的に本パターンのFET素子のVthを制御していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、本パターンのFET素子が、モニター用のFET素子と異なるVthを有してしまう、さらには本パターン内の異なるゲート寸法を有するFET素子間で異なるVthを有してしまうといった問題が生じてしまう。
本発明は、上述の問題を解決できる化合物半導体装置及びその特性の制御方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の化合物半導体装置の特性の制御方法は、半絶縁性基体上に形成される抵抗層と、この抵抗層上と該抵抗層外上とに形成されるオーミック電極対とを有する、本パターン用素子としての第１の抵抗素子と、前記半絶縁性基体上に形成され、前記抵抗層の面積から前記電極の総面積を差し引いた面積と前記電極の総面積との面積比が、前記第１の抵抗素子と一定で、該第１の抵抗素子とは前記オーミック電極対の延在方向に垂直な方向における抵抗層寸法が異なる、モニター用素子としての第２の抵抗素子とを準備しておき、前記第２の抵抗素子の抵抗値を測定し、この測定結果に基づき前記第１の抵抗素子の抵抗値を制御することを特徴とする。
【００１１】
【発明の実施の形態】
本発明の第１の実施の形態
以下、本発明の化合物半導体装置の第１の実施の形態を説明する。
図１は、GaAs基板11上に形成されたモニター用FET素子１００及び本パターンのFET素子１０１の平面図を示したものです。
【００１２】
本発明の化合物半導体装置は、GaAs基板11上に形成されたモニター用FET素子１００及び本パターンのFET素子１０１からなり、モニター用FET素子１００は、GaAs基板11上に形成される第１の活性層と、この第１の活性層上に形成される第１のソース用オーミック電極17a及び第１のドレイン用オーミック電極18aとを有し、本パターンのFET素子１０１は、GaAs基板11上に形成される第２のソース用オーミック電極17b及び第２のドレイン用オーミック電極18bとを有する。さらに、モニター用FET素子１００は、n型活性層13aの面積から前記第１のソース用オーミック電極17a及び第１のドレイン用オーミック電極18aの総面積を差し引いた面積と、ソース用オーミック電極17aとドレイン用オーミック電極18aの総面積との第１の面積比を有し、本パターンのFET素子１０１は、n型活性層13bからソースードレインオーミック電極17b、18bの総面積を差し引いた面積と、ソース用オーミック電極17bとドレイン用オーミック電極18bの総面積との第２の面積比を有しており、この第２の面積比を先の第１の面積比と一定にしている。
【００１３】
次に、上記のような構成における、n型活性層の面積からソースドレイン電極の総面積を差し引いた面積に対するオーミック電極の総面積との面積比とVthとの間の関係を図２に示す。
【００１４】
図２から明らかなように、異なるゲート幅を有する複数のFETを作成し、ゲート幅を50μm、100μm、150μm、200μmと異ならせてみた。また、n型活性層の面積からソースードレイン電極の総面積を差し引いた面積と、ソース用オーミック電極とドレイン用オーミック電極の総面積との面積比を各FETとも同じになるように形成した。これらのFETのVthを測定したところ略一定の数値を示した。また、上記面積比は、Vthと比例関係にあることも分かった。
【００１５】
上述から明らかなように、本発明の第１の実施の形態の化合物半導体装置では、n型活性層の面積からソースードレイン電極の総面積を差し引いた面積と、ソース用オーミック電極とドレイン用オーミック電極の総面積との面積比を複数のトランジスタ間、例えば本パターンのFET素子とモニター用FET素子との間で一定にしてやれば、本パターンのFET素子とモニター用FET素子との間でのVthの値に差が生じなくすることができる。つまり、異なるゲート寸法を有する複数のFET素子はグループ毎に設定通りのVthの値を有することを前提に回路設計が成される。本発明によれば、予め面積比を確認しておきさえすれば、上記面積比とVthの比例関係グラフに基づき、簡単にVthの設計値を満足することができる。
【００１６】
次に、本発明の化合物半導体装置の特性の制御方法の第１の実施の形態について説明する。
【００１７】
図３は本発明の第１の実施の形態の化合物半導体装置の特性の制御工程を説明するためのFET断面工程図である。
【００１８】
まず図３(a)に示すように、半絶縁性基体11例えばGaAs基板表面のモニター用FET素子の形成領域１００と本パターンのFET素子の形成領域１０１の夫々に、例えばシリコン（Si）の様なn型ドーパント材料を注入しその後、活性化アニールを行うことによって、n型活性層13a、13b、ソース領域21a、21b、及びドレイン領域23a、23bを形成し、その後モニター用FET素子の形成領域１００と本パターンのFET素子の形成領域１０１の夫々に、ソース用オーミック電極17a、17b、及びドレイン用オーミック電極18a、18bを形成する。オーミック電極材料としては、例えば、金ゲルマニウム合金とニッケルと金の積層体を用いる。
【００１９】
次に、図３(b)に示すように、モニター用FET素子の形成領域１００と本パターンのFET素子の形成領域１０１の夫々のn型活性層13a、13bの表面上に逆メサ型のフォトレジストパターンを形成し、このレジストパターンをマスクとして利用し、n型活性層13a、13bの表面をVth制御するためにエッチングする。このエッチング工程が終了した時点で、プローブ針26を用いて、モニター用FET素子の形成領域１００のVthを測定し、もし、Vthの値を上げたいときはさらにエッチングし、本パターンのFET素子の形成領域１０１のVthの値を所望の値に間接的に制御していくことができる。
【００２０】
また、上述の本発明の化合物半導体装置の特性の制御方法で用いる化合物半導体装置は、GaAs基板11上に形成されたモニター用FET素子１００及び本パターンのFET素子１０１からなり、モニター用FET素子１００は、GaAs基板11上に形成される第１の活性層13aと、この第１の活性層13a上に形成される第１のソース用オーミック電極17a及び第１のドレイン用オーミック電極18aとを有し、本パターンのFET素子１０１は、GaAs基板11上に形成される第２のソース用オーミック電極17b及び第２のドレイン用オーミック電極18bとを有する。さらに、モニター用FET素子１００は、n型活性層13aの面積から前記第１のソース用オーミック電極17a及び第１のドレイン用オーミック電極18aの総面積を差し引いた面積と、ソース用オーミック電極17aとドレイン用オーミック電極18aの総面積との第１の面積比を有し、本パターンのFET素子１０１は、n型活性層13bからソースードレインオーミック電極17b、18bの総面積を差し引いた面積と、ソース用オーミック電極17bとドレイン用オーミック電極18bの総面積との第２の面積比を有しており、この第２の面積比を先の第１の面積比と一定になるように設定している。
【００２１】
上述した本発明の第１の実施の形態の化合物半導体装置の特性の制御方法によれば、
本パターン内の複数のFET素子のVthの均一性が図れる。よって、デバイス特性の劣化が抑制され、しいては、量産時のICの歩留りが向上させることが可能になる。
【００２２】
また、同一基板にモニター用FET素子と本パターンのFET素子を設け、枚葉式にウエハを処理する場合、基板毎に本パターン内の複数のFET素子のVthの均一性を満足させることができるので、少量多品種の製品を、例えば製品の開発段階で有効である。
【００２３】
さらに、モニター用FET素子を専用チップに設け、バッチ処理する場合、予め、この専用チップを用いて、Vth制御のための、例えばエッチング条件出ししておけば、これ以降の複数のウエハは、この条件に基づき処理していくことができるので全工程の処理時間の短縮が図れる。
【００２４】
上述の第１の実施の形態では、イオン注入法で活性層を形成する場合のGaAsFETに本発明を適用する例であったが、本発明は、例えばMBE（Molecular Beam Epitaxy）等の方法で活性層を成長させて形成するGaAs FETの場合にも、Si基板の上にバッファ層を形成し、この上に半絶縁性半導体基体を形成する場合にも適用できる。
【００２５】
本発明の第２の実施の形態
以下、本発明の化合物半導体装置の第２の実施の形態を説明する。
図４は、GaAs基板51上に形成されたモニター用抵抗素子200及び本パターンの抵抗素子201の平面図を示したものです。
【００２６】
本発明の化合物半導体装置は、GaAs基板51上に形成されたモニター用抵抗素子２００及び本パターンの抵抗素子２０１からなり、モニター用抵抗素子２００は、GaAs基板51上に形成される第１の抵抗層53と、この第１の抵抗層53上に形成される第１のオーミック電極対57a、58aとを有し、本パターンの抵抗素子201は、GaAs基板51上に形成される第２の抵抗層54と、この第２の抵抗層54上に形成される第２のオーミック電極対57b、58bとを有する。さらに、モニター用抵抗素子２００は、第１の抵抗層53の面積からオーミック電極対57a、58aの総面積を差し引いた面積と、オーミック電極対57a、58aの総面積との第１の面積比を有し、本パターンの抵抗素子２０１は、第２の抵抗層54の面積からオーミック電極対57b、58bの総面積を差し引いた面積と、オーミック電極対57b、58bの総面積との第２の面積比を有しており、この第２の面積比を先の第１の面積比と一定にしている。
【００２７】
次に、上記のような構成における、抵抗素子の面積からオーミック電極対の総面積を差し引いた面積に対するオーミック電極対の総面積の面積比と抵抗値との間の関係を図５に示す。
【００２８】
図５から明らかなように、異なる抵抗層の寸法を有する複数の抵抗素子を作成し、オーミック電極57bからオーミック電極58bへ延在する方向に対し垂直方向の抵抗層の寸法を50μm、100μm、150μm、200μmと異ならせてみた。また、抵抗層の面積からオーミック電極の総面積を差し引いた面積と、オーミック電極の総面積との面積比を各抵抗素子とも同じになるように形成した。これらの抵抗素子の抵抗値を測定したところ略一定の数値を示した。また、上記面積比は、抵抗値と比例関係にあることも分かった。
【００２９】
上述から明らかなように、本発明の化合物半導体装置は、抵抗層の面積からオーミック電極の総面積を差し引いた面積とオーミック電極の総面積との面積比を複数の抵抗素子間、例えば本パターンの抵抗素子とモニター用抵抗素子との間で一定にしてやれば、本パターンの抵抗素子とモニター用抵抗素子との間での抵抗値に差が生じなくなることが容易に理解できる。また、モニター用抵抗素子を用いて本パターンの抵抗素子の制御する方法として、このモニター用抵抗素子の上記面積比を予め求めておき、かつ本パターン内の異なる抵抗層の寸法を有する複数の抵抗素子の上記面積比も予め求めておけば、上記面積比と抵抗値の比例関係グラフに基づき、抵抗値を制御することが可能になる。
【００３０】
次に、本発明の化合物半導体装置の特性の制御方法の第２の実施の形態について説明する。
【００３１】
図６は本発明の第２の実施の形態の化合物半導体装置の特性の制御工程を説明するための抵抗素子の断面工程図である。
【００３２】
まず図６(a)に示すように、半絶縁性基体21例えばGaAs基板表面のモニター用抵抗素子の形成領域110と本パターンの抵抗素子の形成領域111の夫々に、例えばシリコン（Si）の様なn型ドーパント材料を注入しその後、活性化アニールを行うことによって、抵抗層23a、23bを形成し、その後モニター用抵抗素子の形成領域110と本パターンの抵抗素子の形成領域111の夫々に、オーミック電極27a、27b、28a、28bを形成する。オーミック電極材料としては、例えば、金ゲルマニウム合金とニッケルと金の積層体を用いる。
【００３３】
次に、図6(b)に示すように、モニター用抵抗素子の形成領域110と本パターンの抵抗素子の形成領域111の夫々の抵抗層23a、23bの表面上に逆メサ型のフォトレジストパターンを形成し、このレジストパターンをマスクとして利用し、抵抗層23a、23bの表面を抵抗値制御するためにエッチングする。このエッチング工程が終了した時点で、プローブ針36を用いて、モニター用抵抗素子の形成領域110の抵抗値を測定し、もし、抵抗値を上げたいときはさらにエッチングし、本パターンの抵抗素子の形成領域111の抵抗値を所望の値に間接的に制御していくことができる。
【００３４】
また、上述の本発明の化合物半導体装置の特性の制御方法で用いる化合物半導体装置は、GaAs基板21上に形成されたモニター用抵抗素子110及び本パターンの抵抗素子111からなり、モニター用抵抗素子110は、GaAs基板21上に形成される第１の抵抗層23aと、この第１の抵抗層23a上に形成される第１のオーミック電極27a、28aとを有し、本パターンの抵抗素子111は、GaAs基板21上に形成される第２のオーミック電極27b、28bとを有する。さらに、モニター用抵抗素子110は、抵抗層23aの面積から前記第１のオーミック電極27a、28aの総面積を差し引いた面積と、第１のオーミック電極27a、28aの総面積との第１の面積比を有し、本パターンの抵抗素子111は、抵抗層23bから第２のオーミック電極27b、28bの総面積を差し引いた面積と、第２のオーミック電極27b、28bの総面積との第２の面積比を有しており、この第２の面積比を先の第１の面積比と一定になるように設定している。
【００３５】
上述した本発明の第２の実施の形態の化合物半導体装置の特性の制御方法によれば、
本パターン内の複数の抵抗素子の抵抗値の均一性が図れる。よって、デバイス特性の劣化が抑制され、しいては、量産時のICの歩留りが向上させることが可能になる。
【００３６】
また、同一基板にモニター用抵抗素子と本パターンの抵抗素子を設け、枚葉式にウエハを処理する場合、基板毎に本パターン内の複数の抵抗素子の抵抗値の均一性を満足させることができるので、少量多品種の製品を、例えば製品の開発段階で有効である。
【００３７】
さらに、モニター用抵抗素子を専用チップに設け、バッチ処理する場合、予め、この専用チップを用いて、抵抗値制御のための、例えばエッチング条件出ししておけば、これ以降の複数のウエハは、この条件に基づき処理していくことができるので全工程の処理時間の短縮が図れる。
【００３８】
上述の第２の実施の形態では、イオン注入法で抵抗層を形成する場合のGaAsFETに本発明を適用する例であったが、本発明は、例えばMBE（Molecular Beam Epitaxy）等の方法で抵抗層を成長させて形成するGaAs FETの場合にも、Si基板の上にバッファ層を形成し、この上に半絶縁性半導体基体を形成する場合にも適用できる。
【００３９】
なお、本発明は、上記第１及び第２の実施の形態に限定されるものでなく、本発明の趣旨の基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４０】
【発明の効果】
上述したように本発明の第１の実施の形態の化合物半導体装置によれば、本パターンのFET素子とモニター用FET素子との間でのVthの値に差が生じなくすることができる。また、このモニター用FET素子の上記面積比を予め求めておき、かつ本パターン内の異なるゲート寸法を有する複数のFET素子の上記面積比も予め求めておけば、面積比とVthの比例関係グラフに基づき、Vth制御することが可能になる。
【００４１】
本発明の第１の実施の形態の化合物半導体装置の特性の制御方法によれば、同一基板にモニター用FET素子と本パターンのFET素子を設け、枚葉式にウエハを処理する場合、基板毎に本パターン内の複数のFET素子のVthの均一性を満足させることができるので、少量多品種の製品を、例えば製品の開発段階で有効である。また、モニター用FET素子を専用チップに設け、バッチ処理する場合、予め、この専用チップを用いて、Vth制御のための、例えばエッチング条件出ししておけば、これ以降の複数のウエハは、この条件に基づき処理していくことができるので全工程の処理時間の短縮が図れる。
【００４２】
本発明の第２の実施の形態の化合物半導体装置によれば、本パターンの抵抗素子とモニター用抵抗素子との間での抵抗値に差が生じなくなることが容易に理解できる。また、このモニター用抵抗素子の上記面積比を予め求めておき、かつ本パターン内の異なる抵抗層の寸法を有する複数の抵抗素子の上記面積比も予め求めておけば、上記面積比と抵抗値の比例関係グラフに基づき、抵抗値を制御することが可能になる。
【００４３】
本発明の第２の実施の形態の化合物半導体装置の特性の制御方法によれば、同一基板にモニター用抵抗素子と本パターンの抵抗素子を設け、枚葉式にウエハを処理する場合、基板毎に本パターン内の複数の抵抗素子の抵抗値の均一性を満足させることができるので、少量多品種の製品を、例えば製品の開発段階で有効である。また、モニター用抵抗素子を専用チップに設け、バッチ処理する場合、予め、この専用チップを用いて、抵抗値制御のための、例えばエッチング条件出ししておけば、これ以降の複数のウエハは、この条件に基づき処理していくことができるので全工程の処理時間の短縮が図れる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の化合物半導体装置の平面図を示す。
【図２】 n型活性層の面積からソースドレイン電極の総面積を差し引いた面積に対するオーミック電極の総面積との面積比とVthとの間の関係を示す図である。
【図３】本発明の第１の実施の形態の化合物半導体装置の特性の制御工程を説明するための断面工程図である。
【図４】本発明の第２の実施の形態の化合物半導体装置の平面図を示す。
【図５】抵抗素子の面積からオーミック電極対の総面積を差し引いた面積に対するオーミック電極対の総面積の面積比と抵抗値との間の関係を示す図である。
【図６】本発明の第２の実施の形態の化合物半導体装置の特性の制御工程を説明するための断面工程図である。
【符号の説明】
11・・・・・・・GaAs基板
13a・・・・・・n型活性層
17a・・・・・・第１のソース用オーミック電極
17b・・・・・・第２のソース用オーミック電極
18a・・・・・・第１のドレイン用オーミック電極
18b・・・・・・第２のドレイン用オーミック電極
100・・・・・・モニター用FET素子
101・・・・・・本パターンのFET素子
Claims (3)
- 半絶縁性基体上に形成される抵抗層と、この抵抗層上と該抵抗層外上とに形成されるオーミック電極対とを有する、本パターン用素子としての第１の抵抗素子と、前記半絶縁性基体上に形成され、前記抵抗層の面積から前記電極の総面積を差し引いた面積と前記電極の総面積との面積比が、前記第１の抵抗素子と一定で、該第１の抵抗素子とは前記オーミック電極対の延在方向に垂直な方向における抵抗層寸法が異なる、モニター用素子としての第２の抵抗素子とを準備しておき、前記第２の抵抗素子の抵抗値を測定し、この測定結果に基づき前記第１の抵抗素子の抵抗値を制御することを特徴とする化合物半導体装置の特性の制御方法。
- 前記半絶縁性基体材料がガリウム砒素であり、前記オーミック電極材料が、金とゲルマニウムの合金と、金とニッケルからなる積層体であることを特徴とする請求項１記載の化合物半導体装置の特性の制御方法。
- 前記第１の抵抗素子の抵抗値の制御は、該第１の抵抗素子の抵抗層をエッチングすることで行われることを特徴とする請求項１又は請求項２記載の化合物半導体装置の特性の制御方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07339697A JP4084436B2 (ja) | 1997-03-26 | 1997-03-26 | 化合物半導体装置の特性の制御方法 |
| US09/044,009 US6265728B1 (en) | 1997-03-26 | 1998-03-19 | Compound semiconductor device and method for controlling characteristics of the same |
| EP98105342A EP0867944A3 (en) | 1997-03-26 | 1998-03-24 | Compound semiconductor device and method for controlling characteristics of the same |
| KR10-1998-0010332A KR100370987B1 (ko) | 1997-03-26 | 1998-03-25 | 화합물반도체장치및그의특성을제어하는방법 |
| US09/873,208 US6504185B2 (en) | 1997-03-26 | 2001-06-05 | Compound semiconductor device and method for controlling characteristics of the same |
| US10/300,848 US6908777B2 (en) | 1997-03-26 | 2002-11-21 | Compound semiconductor device and method for controlling characteristics of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07339697A JP4084436B2 (ja) | 1997-03-26 | 1997-03-26 | 化合物半導体装置の特性の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270461A JPH10270461A (ja) | 1998-10-09 |
| JP4084436B2 true JP4084436B2 (ja) | 2008-04-30 |
Family
ID=13517008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07339697A Expired - Lifetime JP4084436B2 (ja) | 1997-03-26 | 1997-03-26 | 化合物半導体装置の特性の制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6265728B1 (ja) |
| EP (1) | EP0867944A3 (ja) |
| JP (1) | JP4084436B2 (ja) |
| KR (1) | KR100370987B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277724A (ja) * | 1999-03-26 | 2000-10-06 | Nagoya Kogyo Univ | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 |
| TW577124B (en) * | 2002-12-03 | 2004-02-21 | Mosel Vitelic Inc | Method for estimating the forming thickness of the oxide layer and determining whether the pipes occur leakages |
| JP3931153B2 (ja) * | 2003-04-24 | 2007-06-13 | 松下電器産業株式会社 | 半導体装置 |
| US20070282318A1 (en) * | 2006-05-16 | 2007-12-06 | Spooner Gregory J | Subcutaneous thermolipolysis using radiofrequency energy |
| US7785979B2 (en) * | 2008-07-15 | 2010-08-31 | International Business Machines Corporation | Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2280203A1 (fr) * | 1974-07-26 | 1976-02-20 | Thomson Csf | Procede d'ajustement de tension de seuil de transistors a effet de champ |
| US4215333A (en) * | 1978-10-02 | 1980-07-29 | National Semiconductor Corporation | Resistor termination |
| US4560583A (en) * | 1984-06-29 | 1985-12-24 | International Business Machines Corporation | Resistor design system |
| JPS6148768A (ja) * | 1984-08-17 | 1986-03-10 | Matsushita Electronics Corp | コンタクト抵抗の測定方法 |
| JPS63164260A (ja) | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63278361A (ja) | 1987-05-11 | 1988-11-16 | Sumitomo Electric Ind Ltd | 半導体装置と半導体装置の抵抗トリミング法 |
| JPH03229426A (ja) * | 1989-11-29 | 1991-10-11 | Texas Instr Inc <Ti> | 集積回路及びその製造方法 |
| JPH0482248A (ja) * | 1990-07-25 | 1992-03-16 | Sumitomo Electric Ind Ltd | 半導体装置の評価方法 |
| JPH0547798A (ja) * | 1991-01-31 | 1993-02-26 | Texas Instr Inc <Ti> | 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ |
| JPH04263466A (ja) | 1991-02-19 | 1992-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2734839B2 (ja) * | 1991-10-09 | 1998-04-02 | シャープ株式会社 | アルミニウム用エッチング液およびエッチング方法並びにアルミニウムエッチング製品 |
| JPH05218309A (ja) | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2750992B2 (ja) * | 1992-08-12 | 1998-05-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH06132319A (ja) | 1992-10-20 | 1994-05-13 | Japan Energy Corp | 半導体装置の製造方法 |
| JP3107681B2 (ja) * | 1993-06-29 | 2000-11-13 | 沖電気工業株式会社 | リセス構造ｆｅｔのエッチング制御方法 |
| JPH0878439A (ja) * | 1994-09-05 | 1996-03-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1997
- 1997-03-26 JP JP07339697A patent/JP4084436B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-19 US US09/044,009 patent/US6265728B1/en not_active Expired - Lifetime
- 1998-03-24 EP EP98105342A patent/EP0867944A3/en not_active Ceased
- 1998-03-25 KR KR10-1998-0010332A patent/KR100370987B1/ko not_active IP Right Cessation
-
2001
- 2001-06-05 US US09/873,208 patent/US6504185B2/en not_active Expired - Lifetime
-
2002
- 2002-11-21 US US10/300,848 patent/US6908777B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270461A (ja) | 1998-10-09 |
| EP0867944A3 (en) | 1999-08-04 |
| KR19980080662A (ko) | 1998-11-25 |
| US6908777B2 (en) | 2005-06-21 |
| US20010028070A1 (en) | 2001-10-11 |
| US6265728B1 (en) | 2001-07-24 |
| US20030075727A1 (en) | 2003-04-24 |
| US6504185B2 (en) | 2003-01-07 |
| KR100370987B1 (ko) | 2003-07-16 |
| EP0867944A2 (en) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208795A1 (en) | Method of fabricating a self-aligned metal-semiconductor FET | |
| JPH0284764A (ja) | 半導体装置 | |
| JP4084436B2 (ja) | 化合物半導体装置の特性の制御方法 | |
| KR0163833B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0325931B2 (ja) | ||
| KR101113358B1 (ko) | 에칭 방법 및 반도체 장치의 제조 방법 | |
| JPH04343440A (ja) | 半導体装置 | |
| JPH05291644A (ja) | ＧａＡｓホール素子及びその製造方法 | |
| KR101053639B1 (ko) | 접합형 전계 효과 트랜지스터 소자 및 그 제조 방법 | |
| CA1133149A (en) | Field effect transistor devices | |
| JP3107681B2 (ja) | リセス構造ｆｅｔのエッチング制御方法 | |
| JPS6338264A (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR930009811B1 (ko) | 금속-반도체 전계효과 트랜지스터 및 그 제조방법 | |
| JPS6215862A (ja) | 半導体装置 | |
| JPS6332273B2 (ja) | ||
| JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
| Ishii et al. | A new approach to fabrication of GaAs JFETs | |
| JPS60134434A (ja) | 半導体集積回路の製造方法 | |
| JP2697896B2 (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| JPS58107677A (ja) | 半導体装置 | |
| JPS63184368A (ja) | 化合物半導体ｆｅｔの製造方法 | |
| JPH0666319B2 (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 | |
| JPH03250741A (ja) | 半導体装置の製造方法 | |
| JPH02273937A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH02273938A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050606 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050715 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |