JP4076933B2 - 半導体装置およびその製造方法 - Google Patents

Description

この発明は、テープキャリア基板を用いたチップオンフィルム（ＣＯＦ）に関するものであり、特にフィルム基材上導体配線と半導体素子上電極部のレイアウトについての半導体装置およびその製造方法に関するものである。

フィルム基材１を使用したパッケージモジュールの一つとして、ＣＯＦ（Chip On Film）がある。図１０はＣＯＦの一部を示す断面図の一例である。図１０に示すように、ＣＯＦは柔軟な絶縁性テープキャリア基板７に半導体素子４が搭載され、封止樹脂６により保護されたもので、フラットパネルディスプレイの駆動用ドライバーとして主に使用されている。ここで、このテープキャリア基板７は絶縁性フィルム基材１、導体配線２及び絶縁樹脂であるソルダーレジスト５、そして導体配線２への金属めっき被膜９により構成されており、特にフィルム基材１としてはポリイミド、導体配線２としては銅がよく使用されている。

また、テープキャリア基板７上導体配線２と半導体素子４上電極パッド８は突起電極３を介して接続しているが、この突起電極３は、あらかじめテープキャリア基板７上導体配線２に形成しておく方法と、あらかじめ半導体素子４上電極パッド８に形成しておく方法の２種類がある。

また、図１１は従来の技術における半導体素子の電極部と、その被接続体であるフィルム基材上導体配線のレイアウトと位置関係を示す一例である。図１１に示すように、半導体素子４上電極部１０は半導体素子４の４辺と平行な方向に１列もしくは複数列で並んでおり、また、被接続体であるフィルム基材上導体配線２は前記半導体素子４の各辺と垂直に交わる方向に直線形状を成しており、前記導体配線２の先端部で前記半導体素子４の電極部１０と接続されている。

尚、半導体素子４上電極部１０が図１１に示すように、千鳥状に配置されたレイアウトについては、例えば特許文献１に開示され公知となっている。
特開平７−２３５５６４号公報

しかしながら、液晶パネルの高精細化や半導体装置の低コスト化のため、半導体装置の多出力端子化は必須である。ここで従来の方法によると、多出力端子化を実現するためには、図１１に示すように半導体素子４上電極部１０間隔とフィルム基材上導体配線２間隔を狭くしなければならず、前記半導体素子４と前記フィルム基材上導体配線２を接続する際に位置ずれによる隣接導体配線２間の短絡を生じやすくなる。図１２は位置ずれ不良が発生した際の半導体素子４の電極部１０と、その被接続体であるフィルム基材上導体配線２の位置関係を表している。尚、前記半導体素子４の電極部１０の種類としては、電気信号の入力端子用と出力端子用の２種類がある。この入力端子用電極部は端子数も少なく、必ずしも電極部１０を狭ピッチ化する必要はない。

したがって、この発明の目的は、半導体装置の多出力端子化に伴い、半導体素子上電極部間隔およびフィルム基材上導体配線間隔を挟くした際、位置ずれによる隣接導体配線間の短絡を防止することができる半導体装置およびその製造方法を提供することである。

前記課題を解決するためにこの発明の請求項１記載の半導体装置は、複数の導体配線がフィルム基材上に形成され、前記フィルム基材の半導体素子搭載部に長方形の半導体素子が搭載され、前記半導体素子の電極部と前記導体配線が有する接続部とが接続された半導体装置であって、前記複数の導体配線が、前記半導体素子搭載部内で屈曲部を有し、前記屈曲部から前記接続部方向への前記導体配線の間隔が、前記屈曲部から前記半導体素子搭載部の外部方向への配線の間隔よりも大きく、前記屈曲部から前記接続部方向への前記導体配線が前記半導体素子の長辺と平行である。

請求項２記載の半導体装置は、請求項１記載の半導体装置において、フィルム基材上の導体配線における半導体素子の電極部との接続部に突起電極が形成されている。

請求項３記載の半導体装置は、請求項２記載の半導体装置において、前記屈曲部から前記接続部方向への全ての導体配線が前記半導体素子の長辺と平行である。

請求項４記載の半導体装置は、請求項３記載の半導体装置において、半導体素子搭載部における導体配線の屈曲部が円弧形状を有している。

請求項５記載の半導体装置は、請求項３記載の半導体装置において、半導体素子搭載部における導体配線の屈曲部が直角である。

請求項６記載の半導体装置の製造方法は、請求項２記載の半導体装置において突起電極を形成する工程が、表面に導体配線が形成されたフィルム基材を用意する第１工程と、導体配線付きフィルム基材の全面にフォトレジスト層を形成する第２工程と、複数の前記導体配線に跨がり、直線状で連続し、かつ前記導体配線に達する開口部を前記フォトレジスト層に形成する第３工程と、前記フォトレジスト層の開口部の前記導体配線上に金属めっき法により突起電極を形成する第４工程と、前記フォトレジスト層を除去して前記突起電極を露出させる工程とを含む。

請求項７記載の半導体装置の製造方法は、請求項６記載の半導体装置の製造方法において、前記第３工程において、フォトレジスト層に形成する開口部の長手方向が、前記導体配線と直交している。

請求項８記載の半導体装置の製造方法は、請求項６記載の半導体装置の製造方法において、前記第３工程において、フォトレジスト層に形成する複数の開口部の長手方向が平行でかつ、前記開口部が形成される全ての前記複数の導体配線が平行である。

この発明の請求項１記載の半導体装置によれば、複数の導体配線が、半導体素子搭載部内で屈曲部を有し、屈曲部から接続部方向への配線の間隔が、屈曲部から半導体素子搭載部の外部方向への配線の間隔よりも大きいので、半導体装置が多出力端子化しても、半導体素子上電極部とフィルム基材上導体配線を対向させて接続する際に、半導体素子上電極部と隣接するフィルム基材上導体配線の距離を大きくとることができる。このため、導体配線付フィルム基材と半導体素子を対向させて接続する時の位置ずれによる接続不良を防ぎ、信頼性に対して良好な半導体装置を実現できる。

請求項２では、フィルム基材上の導体配線における半導体素子の電極部との接続部に突起電極が形成されているので、フィルム基材上に突起電極を形成する際の形成サイズ不良や形成位置不良を防ぐことができる。

請求項３では、請求項１と同様の効果がある。

請求項４では、半導体素子搭載部における導体配線の屈曲部が円弧形状を有しているので、熱応力等の屈曲部への集中を避けることができ、信頼性を向上させることができる。

請求項５では、半導体素子搭載部における導体配線の屈曲部が直角であるので、半導体素子の各辺に対し垂直方向に列を成して半導体素子上電極部を配置することができる。

この発明の請求項６記載の半導体装置の製造方法によれば、請求項２記載の半導体装置において突起電極を形成する工程が、表面に導体配線が形成されたフィルム基材を用意する第１工程と、導体配線付フィルム基材の全面にフォトレジスト層を形成する第２工程と、複数の導体配線に跨がり、直線状で連続し、かつ導体配線に達する開口部をフォトレジスト層に形成する第３工程と、フォトレジスト層の開口部の導体配線上に金属めっき法により突起電極を形成する第４工程と、フォトレジスト層を除去して突起電極を露出させる工程とを含むので、フォトレジスト層の開口部を形成する際の露光マスクとフィルム基材上導体配線の位置ずれを許容できる。これにより、導体配線付フィルム基材上に突起電極を形成する際の形成サイズ不良や形成位置不良を防ぐ。

請求項７では、第３工程において、フォトレジスト層に形成する開口部の長手方向が、導体配線と直交しているので、複数の導体配線に跨がり、直線状で連続した開口部を形成することができる。

請求項８では、第３工程において、フォトレジスト層に形成する複数の開口部の長手方向が平行でかつ、開口部が形成される全ての複数の導体配線が平行であるので、フォトレジスト層の開口部を形成するための露光マスクの位置がフィルム基材に対しずれた場合でも次工程で形成する突起電極のそれぞれの位置関係を同一にできる。

この発明の第１の実施の形態を図１〜図６に基づいて説明する。図１は本発明の第１の実施形態である半導体装置の平面図であり、半導体素子４の電極部１０と、その被接続体であるフィルム基材上導体配線２のレイアウトと位置関係を示している。

図１に示すように、半導体素子４上電極部１０との接続部をもったフィルム基材上導体配線２において、複数の前記導体配線２が前記半導体素子搭載部内で屈曲部１５をもち、前記屈曲部１５から前記接続部方向への配線２の間隔が、前記屈曲部１５から前記半導体素子搭載部の外部方向への配線２の間隔よりも大きいことを特徴としている。これにより、半導体装置の出力端子数を増やしても、半導体素子４上電極部１０とフィルム基材上導体配線２を対向させて接続する際に、半導体素子４上電極部１０と隣接するフィルム基材上導体配線２の距離を大きくとることができるため、従来よりも位置ずれに対する許容量を確保することができる。

尚、前記発明が解決しようとする課題で述べたように、半導体素子４の全ての電極部１０を狭ピッチ化する必要は無く、この狭ピッチ化されていない電極部１０は半導体素子４搭載時の位置ずれ懸念がないため、前記従来の技術で示したような屈曲部がない導体配線２のパターンにすることができる。図１では半導体素子４の３辺対応した電極部１０に接続される導体配線２がこれに相当する。当然ながら、図２に示すように、半導体素子４の内側方向に配線される全ての導体配線２に屈曲部１５を持たせてもよい。

また図３は図１または図２における前記フィルム基材上導体配線２の屈曲部１５の拡大図を示している。図３に示すように、前記導体配線２の屈曲部１５が円弧形状をしている場合には、熱応力等の屈曲部１５への集中を避けることができ、信頼性を向上させることができる。

さらに、導体配線２が全て同一方向に屈曲している図１及び図２以外にも、図４、図５に示すような導体配線２と半導体素子４上電極部１０のレイアウトをとることもできる。例えば、図４では、半導体素子４の各辺に対し垂直方向に列を成して配置された半導体素子４上電極部１０の各列に接続される導体配線２のうち、電極部１０に接続される導体配線２の屈曲方向が各列で異なっていることを特徴としている。また図５は、半導体素子４の辺に対し垂直方向に列を成して配置された半導体素子４上電極部１０に接続される導体配線２のうち、電極部１０の列内で、接続される導体配線２の屈曲方向が交互に異なっていることを特徴としている。

また、図６は半導体素子４上電極部１０と導体配線２の接続部において、全ての導体配線２の長手方向が平行である場合の半導体素子４の電極部１０と、その被接続体であるフィルム基材上導体配線２のレイアウトと位置関係を示している。この場合には電極部１０と導体配線２の接続部における導体配線２の長手方向が同一であるため、半導体素子上電極部１０とフィルム基材上導体配線を対向させて接続する時に、テープキャリア基板の熱膨張の影響を受けやすい半導体素子４の長辺方向への位置ずれに対する許容量をさらに大きくすることができる。

この発明の第２の実施の形態を図７〜図９に基づいて説明する。

第１の実施形態において、フィルム基材１上導体配線２と半導体素子４上電極部１０は従来の技術である図１０と同様に突起電極３を介して接続することができ、この突起電極３をあらかじめテープキャリア基板７上導体配線２に形成しておく方法と、あらかじめ半導体素子４上電極パッド８に形成しておく方法の２種類がある。

そして、この突起電極３をあらかじめテープキャリア基板７上に形成する場合には、本発明の実施形態におけるフィルム基材１上導体配線２と半導体素子４上電極部１０のレイアウトと位置関係により、さらに次のような効果がある。

図７（ａ）〜（ｅ）はテープキャリア基板７の導体配線２上に突起電極３を形成する方法の一例の製造フローを表しており、特に半導体素子４搭載部の平面図、導体配線２屈曲部の拡大図及び断面図を表している。

図７に示すようにテープキャリア基板７の導体配線２上に突起電極３を形成する工程は、複数の導体配線２が表面に並んで形成されたフィルム基材１（図７（ａ））に対して、フォトレジスト１１層をフィルム基材１上全面に形成し（図７（ｂ））、フォトレジスト１１層を露光及び現像し導体配線２に達するフォトレジスト１１層の開口部１６を形成し（図７（ｃ））、その後金属めっきにより突起電極３を形成し（図７（ｄ））、次にフォトレジスト１１層を除去させる工程（図７（ｅ））であることを特徴としている。ここで、本発明の実施形態によるフィルム基材１上導体配線２と半導体素子４上電極部１０のレイアウトと位置関係により、図７（ｂ）のフォトレジスト１１層を露光する際に、フォトレジスト１１層の開口部１６間隔を確保でき、露光マスクとフィルム基材１上導体配線２の位置ずれを許容できる。

また図８（ａ）〜（ｆ）は、テープキャリア基板７の導体配線２上に突起電極３を形成する方法の他の例の製造フローを表しており、特に半導体素子４搭載部の平面図、導体配線２屈曲部の拡大図及び断面図を表している。図７（ｃ）のフォトレジスト１１層を露光及び現像し導体配線２に達するフォトレジスト１１の開口部１６を形成する工程において、前記フォトレジスト１１の開口部１６が複数のフィルム上導体配線２に跨り、直線状で連続している場合における、テープキャリア基板７の導体配線２上に突起電極３を形成する製造方法を表している。すなわち、前記導体配線上突起電極の製造方法が、
（ａ）表面に導体配線が形成されたフィルム基材を用意する工程
（ｂ）導体配線付フィルム基材の全面にフォトレジスト層を形成する工程
（ｃ）複数の前記導体配線に跨り、直線状で連続し、且つ前記導体配線に達する前記フォトレジスト層の開口部を形成する工程
（ｄ）前記フォトレジスト層の開口部の前記導体配線上に金属めっき法により突起電極を形成する工程
（ｅ）フォトレジスト層を除去して前記突起電極を露出させる工程
を含んでいる。

この場合、図７と同様に複数の導体配線２が表面に並んで形成されたフィルム基材１（図８（ａ））に対して、フォトレジスト１１層をフィルム基材１上全面に形成し（図８（ｂ））、フォトレジスト１１層を露光及び現像し導体配線２に達するフォトレジスト１１層の開口部１６を形成し（図８（ｃ））、その後金属めっき被膜９により突起電極３を形成し（図８（ｄ））、次にフォトレジスト１１層を除去させる工程により成り立っている（図８（ｅ））。図８（ｃ）に示すようなフォトレジスト１１の開口部形状の場合では、露光マスクとフィルム基材１上導体配線２の位置ずれをさらに許容できる。

また図８（ｃ）に示すように、導体配線２に達するフォトレジスト１１の開口部の長手方向を、突起電極３を形成する領域の導体配線２の長手方向に対して直交にしてもよい。

ここで、図８（ｃ）に示すように、フォトレジスト１１層の開口部が形成される領域における全ての導体配線２の長手方向が平行でない場合には、フォトレジスト１１層の開口部を形成するための露光マスクの位置がフィルム基材１に対してずれた時に、ずれ方によっては次工程である図８（ｄ）で形成された突起電極３のそれぞれの位置関係が異なってしまう。

そこで図９(ａ)、（ｂ）は、全てのフォトレジスト１１層の開口部の長手方向が、平行で且つ、フォトレジスト１１層の開口部が形成される領域の全ての導体配線２部の長手方向が平行である場合の、フィルム基材上導体配線２のレイアウト（図９（ａ））及びフォトレジスト１１層の開口部とフィルム基材１上導体配線２の位置関係（図９（ｂ））を表わしている。これにより、フォトレジスト１１の開口部を形成するための露光マスクの位置がフィルム基材１に対しずれた場合でも次工程で形成する突起電極３のそれぞれの位置関係を同一にできる。

なお、本発明の実施形態のいずれの方法にてテープキャリア基板７を製造した場合でも、導体配線２または突起電極３が銅などの表面が酸化しやすい、もしくは融点が低い材料で形成されている場合には、表面の酸化のしにくい金や融点の低い錫等の、前記導体配線２や前記突起電極３と異なる金属でめっきをしてもよい。

本発明にかかる半導体装置およびその製造方法は、半導体素子の多電極化をすることによって発生する、テープキャリア基板と半導体素子を対向させて接続する時の位置ずれによる接続不良や、テープキャリア基板上に突起電極を形成する際の形成サイズ不良や形成位置不良を防ぎ、信頼性に対して良好な半導体装置を実現できる。特に、テープキャリア基板を用いたチップオンフィルム（ＣＯＦ）として有用である。

本発明の第１の実施形態であるフィルム基材上導体配線と半導体素子上電極部のレイアウトと位置関係の一例を示す平面図である。 本発明の第１の実施形態であるフィルム基材上導体配線と半導体素子上電極部のレイアウトと位置関係の他の例を示す平面図である。 本発明の第１の実施形態であるフィルム基材上導体配線の他の例を示す平面図である。 本発明の第１の実施形態であるフィルム基材上導体配線と半導体素子上電極部のレイアウトと位置関係の他の例を示す平面図である。 本発明の第１の実施形態であるフィルム基材上導体配線と半導体素子上電極部のレイアウトと位置関係の他の例を示す平面図である。 本発明の第１の実施形態であるフィルム基材上導体配線と半導体素子上電極部のレイアウトと位置関係の他の例を示す平面図である。 本発明の第２の実施形態であるテープキャリア基板上突起電極の製造工程の一例を示す平面図とその拡大図及び断面図のフロー図である。 本発明の第２の実施形態であるテープキャリア基板上突起電極の製造工程の他の例を示す上面図とその拡大図及び断面図のフロー図である。 本発明の第２の実施形態であるテープキャリア基板上突起電極の製造工程の他の例を示す平面図のフロー図である。 ＣＯＦの一部を示す断面図である。 従来のフィルム基材上導体配線２と半導体素子上電極部のレイアウトと位置関係を示す平面図である。 従来の課題を示すフィルム基材上導体配線と半導体素子上電極部のレイアウトと位置関係を示す平面図である。

符号の説明

１ フィルム基材
２ 導体配線
３ 突起電極
４ 半導体素子
５ ソルダーレジスト
６ 封止樹脂
７ テープキャリア基板
８ 電極パッド
９ 金属めっき被膜
１０ 電極部
１１ フォトレジスト
１５ 屈曲部
１６ 開口部

Claims (8)

1. 複数の導体配線がフィルム基材上に形成され、前記フィルム基材の半導体素子搭載部に長方形の半導体素子が搭載され、前記半導体素子の電極部と前記導体配線が有する接続部とが接続された半導体装置であって、前記複数の導体配線が、前記半導体素子搭載部内で屈曲部を有し、前記屈曲部から前記接続部方向への前記導体配線の間隔が、前記屈曲部から前記半導体素子搭載部の外部方向への配線の間隔よりも大きく、前記屈曲部から前記接続部方向への前記導体配線が前記半導体素子の長辺と平行であることを特徴とする半導体装置。
2. フィルム基材上の導体配線における半導体素子の電極部との接続部に突起電極が形成されている請求項１記載の半導体装置。
3. 前記屈曲部から前記接続部方向への全ての導体配線が前記半導体素子の長辺と平行である請求項２に記載の半導体装置。
4. 半導体素子搭載部における導体配線の屈曲部が円弧形状を有している請求項３記載の半導体装置。
5. 半導体素子搭載部における導体配線の屈曲部が直角である請求項３記載の半導体装置。
6. 請求項２記載の半導体装置において突起電極を形成する工程が、表面に導体配線が形成されたフィルム基材を用意する第１工程と、導体配線付フィルム基材の全面にフォトレジスト層を形成する第２工程と、複数の前記導体配線に跨がり、直線状で連続し、かつ前記導体配線に達する開口部を前記フォトレジスト層に形成する第３工程と、前記フォトレジスト層の開口部の前記導体配線上に金属めっき法により突起電極を形成する第４工程と、前記フォトレジスト層を除去して前記突起電極を露出させる工程とを含む半導体装置の製造方法。
7. 前記第３工程において、フォトレジスト層に形成する開口部の長手方向が、前記導体配線と直交している請求項６記載の半導体装置の製造方法。
8. 前記第３工程において、フォトレジスト層に形成する複数の開口部の長手方向が平行でかつ、前記開口部が形成される全ての前記複数の導体配線が平行である請求項６記載の半導体装置の製造方法。

Images