JP4062527B2 - Tftアレイ検査装置 - Google Patents
Tftアレイ検査装置 Download PDFInfo
- Publication number
- JP4062527B2 JP4062527B2 JP2003131246A JP2003131246A JP4062527B2 JP 4062527 B2 JP4062527 B2 JP 4062527B2 JP 2003131246 A JP2003131246 A JP 2003131246A JP 2003131246 A JP2003131246 A JP 2003131246A JP 4062527 B2 JP4062527 B2 JP 4062527B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- tft substrate
- electron beam
- tft
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
- G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
- G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
- G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
Landscapes
- Liquid Crystal (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pathology (AREA)
- Health & Medical Sciences (AREA)
- Tests Of Electronic Circuits (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Description
【発明の属する技術分野】
本発明は、液晶ディスプレイや有機ELディスプレイなどに使われるTFTアレイ基板の検査に使用するTFTアレイ検査装置に関する。
【0002】
【従来の技術】
TFT基板検査装置として、オシロスコープのプローバをTFT基板に接触させ、プローバから得られる信号波形によりTFT基板の欠陥検査を行う装置が知られている。このプローバとTFT基板との接触には、プローバを機械的に移動させる必要があるため、計測時間が長くなるという問題がある。この問題に対して、例えば、光学的にTFT基板を検査することによりTFT基板中から欠陥部分を抽出するGO/NG検査を行い、この後、GO/NG検査で得られた欠陥位置にプローバを接触させるTFT基板検査を行う装置も提案されている。
【0003】
しかしながら、光学的にGO/NG検査を行う装置であっても、欠陥部位を検査する場合には、プローブをTFT基板に接触させる必要がある。このように、プローブを用いたTFT基板検査では、プローブの先端をTFT基板面に直接接触させる必要があるため、TFT基板を損傷させるおそれがあるという問題がある。この基板損傷の問題の他にも、TFT基板の限定されたピクセル位置にプローブを位置決めすることは機械的に難しい。特に大型TFT基板の場合には、TFT基板を支持する大型ステージでの位置決め精度に限界があるため、プローブの位置決めはより困難である。また、プローバとTFT基板とは機械的に接触するため接触の信頼性が低く、プローブの接触不良と欠陥との区別が困難となるという問題もある。
【0004】
このような、プローブ接触によるTFT基板検査に対して、プローブを用いずに非接触でTFT基板検査を行う装置が提案されている。このTFT基板検査装置は、電圧コントラスト現象を用い、電子ビームにTFTアレイに照射し、放出される二次電子を検出することによりTFTアレイを検査する。この電圧コントラスト現象は、物質に電子ビームを照射すると、試料表面から二次電子が放出される。この二次電子のエネルギー分布は、試料に印加される電圧に比例してシフトするものである。この二次電子の変化を検出してTFT基板の電圧を測定し、測定電圧が所定電圧であるか否かを判定することにより、TFT基板を検査する。
【0005】
このような、TFT基板検査装置は、例えば特許文献1,2に示されている。
【0006】
【特許文献1】
特開2000−3142
【0007】
【特許文献2】
特開平11−265678
【0008】
【発明が解決しようとする課題】
従来のTFT基板検査装置は、プローブを用いた検査装置においても、また、電子線を用いた非接触の検査装置においても、TFT基板の特定部位の詳細な欠陥検査を行うには、長時間の検査時間を要するという問題がある。
【0009】
プローブを用いた検査装置では、TFT基板に対するプローブの移動と、各移動位置においてプローブをピクセルに接触させて行う欠陥検査とを繰り返す。そのため、TFT基板の全面について欠陥検査を行うことになるため、長い検査時間を要する。
【0010】
また、電子線を用いた検査装置においても、電子線の照射領域はTFT基板に対して極めて小さいため、TFT基板に対して電子線の照射位置を順に移動させ、移動位置において電子線を照射して欠陥検査を行うという操作を、プローブを用いた検査と同様にTFT基板の全面について行うため、長い検査時間を要する。
【0011】
従来の何れの検査装置においても、TFT基板中において詳細に検査すべき部位がわずかであり、検査を要さない欠陥を持たない部位がほとんどであったとしても、TFT基板の全面について同様の欠陥検査を行う必要があり、検査時間の長時間化は避けられない。特に、TFT基板が大型化すればするほど、この問題は大きくなる。
【0012】
そこで、本発明は前記した従来の問題点を解決し、TFT基板の特定部位の詳細な欠陥検査の検査時間を短縮することを目的とする。
【0013】
【課題を解決するための手段】
本発明は、TFT基板の全面について欠陥検査を行うのではなく、TFT基板中の欠陥部位のみについて欠陥検査を行うことにより、TFT基板の詳細な欠陥検査に要する検査時間を短縮する。
【0014】
本発明の第1の態様は、電子線をTFT基板に照射して電位情報を得ることによりTFTアレイ検査を行うTFTアレイ検査装置において、TFT基板中の特定ピクセル及び/又は特定領域の特性部位に電子線を照射する照射手段と、検出される二次電子信号の波形変化及びTFTの駆動状態に基づいて特定ピクセル及び/又は特定領域の特定部位の欠陥を解析する欠陥解析手段とを備える構成とする。
【0015】
この構成によれば、照射手段は、TFT基板中の特定ピクセルあるいは特定領域の特性部位に電子線を照射し、TFT基板のその他の部分の電子線照射を行わない。欠陥解析手段は、照射手段が電子線照射する特定部位についてのみ詳細な欠陥検査を行う。これにより、TFT基板の全面について欠陥検査を行うことなく、欠陥部位のみについて欠陥検査を行うことができるため、検査時間を短縮することができる。
【0016】
また、本発明の第2の態様は、電子線をTFT基板に照射して電位情報を得ることによりTFTアレイ検査を行うTFTアレイ検査装置において、TFT基板に電子線を走査させる走査手段と、TFT基板の走査信号からTFT基板中の欠陥部位を検出する欠陥検出手段と、検出した欠陥部位に電子線を照射する照射手段と、電子線照射により検出される二次電子信号の波形変化及びTFTの駆動状態に基づいて、欠陥部位の少なくとも欠陥種及び/又は欠陥の度合いを解析する欠陥解析手段とを備える。
【0017】
走査手段はTFT基板全体を電子線で走査し、欠陥検出手段はこの走査の検出信号に基づいてTFT基板全体から欠陥部位を抽出する。一方、照射手段はTFT基板中の検出部位に対してのみ電子線を照射し、欠陥解析手段はこの欠陥部位について詳細な解析を行い、欠陥の種類や欠陥の程度を解析する。
【0018】
走査手段と欠陥検出手段とによる欠陥部位の抽出はTFT基板全体で行うものの、単に欠陥か否かを判定するだけであり、また、照射手段と欠陥解析手段はTFT基板中の欠陥部位のみを欠陥検査するため、両者の処理時間は、TFT基板全体について欠陥検査を行う場合と比較した短時間とすることができる。
【0019】
また、本発明の第2態様では、走査手段と照射手段の動作切り換えと、欠陥検出手段と欠陥解析手段の動作切り換えとを同期させる。これにより、欠陥部位の抽出と、抽出した欠陥部位に対する欠陥検査を連続して行うことができる。
【0020】
また、欠陥部位は、TFT基板中の欠陥ピクセル及び/又は欠陥ピクセルを含む欠陥領域とすることができる。欠陥領域は欠陥ピクセルを含むピクセルよりも広い範囲であり、全て欠陥ピクセルとすることも、欠陥ピクセル以外の正常なピクセルを含むこともできる。照射手段は、照射領域を欠陥ピクセルだけにするか、照射領域を広げることにより、欠陥ピクセルへの照射と欠陥領域へ照射を選択することができ、また、欠陥領域の大きさも選択することができる。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
【0022】
図1は本発明のTFTアレイ検出装置の欠陥検査の概要を説明するための概略図である。図1(a),(b)はTFT基板中の欠陥ピクセルを欠陥検査する場合を示し、図1(c),(d)はTFT基板中の欠陥領域を欠陥検査する場合を示している。
【0023】
TFT基板9は、複数のピクセル20がアレイ状に配列されて形成される。図1(a),(c)において、はじめにTFT基板9全体について、どのピクセル(画素)が欠陥であるかの検査を行う。この検査はGO/NO検査と呼ばれる。このGO/NO検査において、リアルタイムで欠陥の詳細解析を行うことは理論的には可能であるが、膨大なデータ量を高速で処理しなければならない。そのため、実際には処理に長時間を要し、現実的ではない。
【0024】
そこで、本発明では、このGO/NO検査で欠陥と検知されたピクセルあるいは領域に対して電子線を再度照射して少数の特定部位のみについて詳細な欠陥解析を行い、処理時間を短縮する。
【0025】
図1(b)は、GO/NO検査で欠陥と検知されたピクセルP1,ピクセルP2の個々のピクセルに対して電子線を照射して、各ピクセル毎に二次電子を検出して欠陥解析を行う。各ピクセルへの電子線の照射は、GO/NO検査で検出した欠陥ピクセルの座標データ(Xp1,Yp1),(Xp2,Yp2)を用いて行うことができる。
【0026】
また、図1(c)は、GO/NO検査で欠陥と検知された欠陥領域R1の領域に対して電子線を照射して、この照射領域から放出される二次電子を検出して欠陥解析を行う。欠陥領域への電子線の照射は、GO/NO検査で検出した欠陥領域の座標データ(Xr1,Yr1)を用いて行うことができる。
【0027】
図2は、欠陥解析を説明するための概略信号図である。図2(a),(b)はTFT基板アレイのゲート信号、及びソース信号を示し、図2(c)は二次電子により得られる検出信号を表している。なお、検出信号は、サンプリング時間Tの時間間隔で検出される場合を示している。
【0028】
二次電子により得られる検出信号パターンは、例えば、ゲート信号やソース信号との組合せ状態に応じて所定のパターンを表し、図2(c)では、ゲート信号とソース信号が共にオンとなった状態で立ち上がり、ゲート信号がオフと成った時点で立ち下がりを開始し、ソース信号がオフとなった時点の電圧を維持する。
【0029】
このとき、TFT基板に短絡、リーク、開放等の欠陥がある場合には、検出信号パターンに変化が生じる。したがって、TFT基板に印加する電圧パターンと、検出信号パターンの変化とにより、TFT基板の欠陥内容や欠陥の程度を解析することができる。
【0030】
図3は、本発明のTFTアレイ検査装置の一構成例を説明するための概略図である。TFTアレイ検査装置1は、ステージ4上に支持したTFT基板9に電子銃2から電子線を当て、TFT基板9から放出される二次電子を検出器8で検出し、この二次電子の変化を検出してTFT基板の電圧を測定し、測定電圧が所定電圧であるか否かを判定することによりTFT基板を検査する。
【0031】
TFTアレイ検査装置1は電子線制御手段6を備え、ステージ4と共に電子線のTFT基板9に対する電子線の照射を制御する。この制御により、TFT基板9全体を走査したり、TFT基板9上の特定部位のみへの照射を行う。このとき、TFT基板9には、印加信号生成手段7から所定の検査信号が入力され、TFT基板上のアレイに所定の電圧パターンが印加される。この電子線制御手段6やステージ4によるTFT基板全体の走査や特定部位のみへの電子線照射、及び印加信号生成手段7による検査信号の生成は、測定制御手段5により制御される。
【0032】
また、TFTアレイ検査装置1は信号処理手段10を備え、TFT基板全体を走査して欠陥部位を検出する欠陥検出、及び欠陥部位を詳細に解析する欠陥解析を行う。信号処理手段10は、欠陥検出において検出した欠陥部位の位置情報を格納し、欠陥解析においてこの欠陥部位の位置情報を読み出して欠陥部位に電子線を照射し、得られた二次電子を用いて欠陥解析を行う。
【0033】
図4は、信号処理手段の一構成例を説明するための概略図である。信号処理手段10は、TFT基板全体の走査信号に基づいて欠陥部位を検出する欠陥検出手段11と、特定部位に電子線を照射して得られる検出信号に基づいて欠陥部位の欠陥解析を行う欠陥解析手段12の、検出信号を処理する二つの手段を備える。欠陥検出手段11で検出された欠陥部位の位置情報、及び欠陥解析手段12で検出された解析結果は記憶手段13に格納される。記憶手段13に格納された欠陥部位の位置情報(Xp,Yp)は、電子線を欠陥部位に照射する際に読み出される。
【0034】
記憶手段13は、記憶部13cと、データを記憶部13cに格納する書き込み部13aと、記憶部13cに格納されるデータを読み出す読み出し部13bの各機能を備える。書き込み部13aは、欠陥検出手段11から欠陥検出が出されたとき、この欠陥ピクセルや欠陥領域の位置情報(x,y)を測定制御手段5等から取り込み、欠陥部位の位置情報(Xp,Yp)として記憶部13cに書き込む。また、欠陥解析を行う場合には、読み出し部13bにより記憶部13cから欠陥部位の位置情報(Xp,Yp)を読み出して、この位置情報に基づいて電子線を欠陥部位に照射する。
【0035】
以下、本発明のTFTアレイ検査装置による欠陥検出処理について、図6の構成概略図及び図5のフローチャートを用いて説明し、本発明のTFTアレイ検査装置による欠陥解析処理について、図8の構成概略図及び図7のフローチャートを用いて説明する。
【0036】
はじめに、欠陥検出を行う。ステージ4上に配置したTFT基板9に対して、印加信号生成手段7から所定の電圧を印加し(ステップS1)、TFT基板9に電子線を照射して走査を行う。この走査は、測定制御手段5が電子線制御手段6及びステージ4を制御することにより行う(ステップS2)。
【0037】
TFT基板9の走査中において、検出器8はTFT基板から放出される二次電子を検出する。欠陥検出手段11は検出器8の検出信号に基づいて欠陥検出を行い、欠陥ピクセルあるいは欠陥領域を特定する(ステップS3)。記憶手段13は、この検出結果に基づいて、欠陥ピクセルあるいは欠陥領域の位置データ((Xp1,Yp1),(Xp2,Yp2),…)を記憶する(ステップS4)。
【0038】
次に、欠陥解析を行う。この欠陥解析では、欠陥検出で用いたTFT基板全体を走査する電子線制御から、特定部位にのみに電子線を照射する電子線制御に切り替え、また、欠陥検出から欠陥解析に信号処理を切り替える。この両切り替えは同期して行うことができ、これにより、複数のTFT基板の欠陥検査を連続して行うことができる。
【0039】
欠陥検出に用いたTFT基板9に対して、印加信号生成手段7から所定の電圧を印加する。この印加電圧は、欠陥解析の解析内容に応じた電圧パターンを用いる(ステップS11)。
【0040】
記憶手段13から欠陥ピクセル(画素)あるいは欠陥領域の位置情報を読み出し(ステップS12)、読み出した位置情報に基づいて欠陥ピクセルあるいは欠陥領域に電子線を照射する。この電子線照射は、測定制御手段5が記憶手段13から位置情報を取り込み、電子線制御手段6及びステージ4を制御することにより行う。この電子線の照射は局所的であり、照射するピクセルや領域に合わせて、電子線の径を走査工程よりも小径とする(ステップS13)。
【0041】
検出器8はTFT基板から放出される二次電子を検出する。欠陥解析手段12は検出器8の検出信号と、印加した電圧パターンに基づいて欠陥解析を行う。解析結果は、記憶手段13に格納することができる(ステップS14)。
【0042】
欠陥解析の解析内容を変更する場合には、TFT基板に印加する電圧パターンを切り替えて前記ステップS11〜ステップS14を繰り返す(ステップS15)。また、他の欠陥部位について欠陥解析を行う場合には、記憶手段13から他の欠陥部位の位置情報を読み出して、前記ステップS12〜ステップS15を繰り返す(ステップS16)。
【0043】
図9,10は欠陥解析を説明するための、TFT基板のピクセル概略図、及び信号図である。
【0044】
図9において、ピクセルのゲートG及びソースSは、それぞれゲート線及びソース線に接続され、ドレインDはITO部分(透明導電膜基板)に接続されている。このピクセルに電子線を照射すると、ITO部分に印加電圧に応じた二次電子が放出される。この二次電子の検出信号の変化と印加電圧状態とにより、ピクセルの欠陥種類、及びその欠陥の程度を知ることができる。
【0045】
ここでは、ソースSとドレインDとの間のリーク欠陥解析の例について説明する。
【0046】
図10は、ゲートがオンの状態(図10(a)中のAで示す状態)とオフの状態(図10(a)中のBで示す状態)を示している。ソースSとドレインDとの間にリーク欠陥がない場合には、ゲートがオンあるいはオフの状態において、ソース信号の電圧が正負で変化すると、ITO部分の電圧変化は所定に微小電圧幅内である。これに対して、ソースSとドレインDとの間にリーク欠陥がある場合には、ソース信号の電圧が正負で変化すると、ITO部分に電圧変化が生じる。また、その電圧変化も、ゲートがオンの状態ではΔ1となり、ゲートがオフの状態ではΔ2となって、電圧変動幅にも差が生じる。この電圧変動の差分(Δ2−Δ1)は、リーク欠陥の度合いを表している。
【0047】
したがって、この電圧変動の差分(Δ2−Δ1)を検出することにより、リーク欠陥の度合いを検出することができる。
【0048】
なお、上記の実施の形態では、TFT基板を走査して欠陥部位の位置を検出した後、欠陥部位のみに電子線を照射することにより欠陥部位の詳細な欠陥検査を行っているが、他の検査装置によって予め求めたおいた欠陥部位の位置情報が用いることもできる。
【0049】
なお、印加する電圧パターンを変えることにより、短絡や開放等その他の欠陥種類についても欠陥検査することができ、また、その欠陥の度合いも検査することができる。
【0050】
【発明の効果】
以上説明したように、本発明によれば、TFT基板の特定部位の詳細な欠陥検査の検査時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明のTFTアレイ検出装置の欠陥検査の概要を説明するための概略図である。
【図2】欠陥解析を説明するための概略信号図である。
【図3】本発明のTFTアレイ検査装置の一構成例を説明するための概略図である。
【図4】本発明の信号処理手段の一構成例を説明するための概略図である。
【図5】本発明のTFTアレイ検査装置による欠陥検出処理を説明するためのフローチャートである。
【図6】本発明のTFTアレイ検査装置による欠陥検出処理を説明するための構成概略図である。
【図7】本発明のTFTアレイ検査装置による欠陥解析処理を説明するためのフローチャートである。
【図8】本発明のTFTアレイ検査装置による欠陥解析処理を説明するための構成概略図である。
【図9】本発明のTFTアレイ検査装置において、欠陥解析を説明するためのTFT基板のピクセル概略図である。
【図10】本発明のTFTアレイ検査装置において、欠陥解析を説明するためのTFT基板のピクセル信号図である。
Claims (3)
- 電子線をTFT基板に照射して電位情報を得ることによりTFTアレイ検査を行うTFTアレイ検査装置において、
TFT基板への電子線の照射を制御する電子線制御手段と、
TFT基板に検査信号を印加してTFTを駆動する印加信号生成手段と、
TFT基板全面への電子線走査により得られる走査信号に基づいてTFT基板中の欠陥部位を検出する欠陥検出手段と、
TFT基板の欠陥部位への電子線照射により得られる二次電子信号の波形変化およびTFTの駆動状態に基づいて、前記欠陥部位の欠陥種及び/又は欠陥の度合いを解析する欠陥解析手段と、
TFT基板全面から欠陥部位を検出する欠陥検出処理と、当該欠陥部位における欠陥を解析する欠陥解析処理との間の処理の切り替えを制御する測定制御手段とを備え、
前記測定制御手段は、欠陥検出時と欠陥解析時との間の切り替えにおいて、
前記電子線制御手段によるTFT基板全面への電子線の走査と欠陥部位への電子線の照射との切り替え、
前記印加信号生成手段によるTFT基板に印加する電圧パターンの切り替え、
および、
前記欠陥検出手段による信号処理と前記欠陥解析手段による信号処理の切り替えの各切り替えを行うことを特徴とするTFTアレイ検査装置。 - 電子線制御手段は、
TFT基板全面に電子線を走査する走査手段と、
前記検出した欠陥部位に電子線を照射する照射手段とを備え、
前記測定制御手段は、前記走査手段と前記照射手段の動作切り換えと、前記欠陥検出手段と欠陥解析手段の動作切り換えとを同期させることを特徴とする請求項1に記載のTFTアレイ検査装置。 - 前記欠陥部位は、TFT基板中の欠陥ピクセル又は欠陥ピクセルを含む欠陥領域であることを特徴とする、請求項1又は2に記載のTFTアレイ検査装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003131246A JP4062527B2 (ja) | 2003-05-09 | 2003-05-09 | Tftアレイ検査装置 |
US10/825,334 US7157921B2 (en) | 2003-05-09 | 2004-04-16 | TFT array inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003131246A JP4062527B2 (ja) | 2003-05-09 | 2003-05-09 | Tftアレイ検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004333352A JP2004333352A (ja) | 2004-11-25 |
JP4062527B2 true JP4062527B2 (ja) | 2008-03-19 |
Family
ID=33410576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003131246A Expired - Fee Related JP4062527B2 (ja) | 2003-05-09 | 2003-05-09 | Tftアレイ検査装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7157921B2 (ja) |
JP (1) | JP4062527B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3925811B2 (ja) * | 2004-09-13 | 2007-06-06 | セイコーエプソン株式会社 | 液晶パネルの試験方法及び試験装置 |
KR100780759B1 (ko) * | 2005-01-24 | 2007-11-30 | 삼성전자주식회사 | 박막 트랜지스터 어레이 검사장치 |
KR100633091B1 (ko) * | 2005-01-31 | 2006-10-12 | 삼성전자주식회사 | 박막 트랜지스터 기판의 검사장치 |
US7535238B2 (en) * | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
JP4636436B2 (ja) * | 2005-07-01 | 2011-02-23 | 株式会社島津製作所 | 高電圧漏れ電流測定装置、及びtftアレイ検査装置 |
KR100643389B1 (ko) * | 2005-07-04 | 2006-11-10 | 삼성전자주식회사 | 박막트랜지스터 기판의 검사장치와 박막트랜지스터 기판의검사방법 |
JP4640163B2 (ja) * | 2005-12-22 | 2011-03-02 | 株式会社島津製作所 | Tftアレイ検査装置 |
JP4831525B2 (ja) * | 2006-02-28 | 2011-12-07 | 株式会社島津製作所 | Tftアレイの検査方法及びtftアレイ検査装置 |
DE102006015714B4 (de) | 2006-04-04 | 2019-09-05 | Applied Materials Gmbh | Lichtunterstütztes Testen eines optoelektronischen Moduls |
JP5034382B2 (ja) * | 2006-09-01 | 2012-09-26 | 株式会社島津製作所 | Tftアレイの検査方法及びtftアレイ検査装置 |
JP5019158B2 (ja) * | 2006-10-25 | 2012-09-05 | 株式会社島津製作所 | 電子ビーム走査方法、電子ビーム走査装置、およびtftアレイ検査装置 |
WO2008152683A1 (ja) * | 2007-06-11 | 2008-12-18 | Shimadzu Corporation | Tftアレイ検査装置 |
WO2009050803A1 (ja) * | 2007-10-18 | 2009-04-23 | Shimadzu Corporation | Tftアレイ検査装置および同期方法 |
DE102009003544B4 (de) * | 2009-02-26 | 2012-10-18 | Q-Cells Se | Verfahren zur Überprüfung von Solarzellenoberflächen |
CN102346152B (zh) * | 2010-07-30 | 2013-10-09 | 中芯国际集成电路制造(上海)有限公司 | 样品失效分析方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3889986T2 (de) * | 1987-07-13 | 1994-09-15 | Hamamatsu Photonics Kk | Anordnung eines Spannungsdetektors. |
US5432461A (en) * | 1991-06-28 | 1995-07-11 | Photon Dynamics, Inc. | Method of testing active matrix liquid crystal display substrates |
US5982190A (en) * | 1998-02-04 | 1999-11-09 | Toro-Lira; Guillermo L. | Method to determine pixel condition on flat panel displays using an electron beam |
US6765203B1 (en) * | 2003-01-31 | 2004-07-20 | Shimadzu Corporation | Pallet assembly for substrate inspection device and substrate inspection device |
US6873175B2 (en) * | 2003-03-04 | 2005-03-29 | Shimadzu Corporation | Apparatus and method for testing pixels arranged in a matrix array |
-
2003
- 2003-05-09 JP JP2003131246A patent/JP4062527B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-16 US US10/825,334 patent/US7157921B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040223140A1 (en) | 2004-11-11 |
JP2004333352A (ja) | 2004-11-25 |
US7157921B2 (en) | 2007-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4062527B2 (ja) | Tftアレイ検査装置 | |
JP3425386B2 (ja) | 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置 | |
US7545162B2 (en) | Method and apparatus for inspecting and repairing liquid crystal display device | |
KR970075840A (ko) | 패턴 결함 검사 장치 | |
JP2007334262A (ja) | Tftアレイ基板の欠陥検出方法、およびtftアレイ基板の欠陥検出装置 | |
US20070165938A1 (en) | Pattern inspection apparatus and method and workpiece tested thereby | |
KR102579578B1 (ko) | 반도체 적용을 위한 참조 이미지 생성 | |
US7113629B2 (en) | Pattern inspecting apparatus and method | |
JP4856698B2 (ja) | 導体路構造体の検査方法 | |
JP4748392B2 (ja) | Tftアレイ基板検査装置 | |
JP2005217239A (ja) | Tftアレイ検査装置 | |
JP2001135363A (ja) | 電池の電解液リーク検査装置および電池の電解液リーク検査方法 | |
JPS63269198A (ja) | 液晶表示器用駆動回路基板の検査方法 | |
JP4817014B2 (ja) | 基板検査装置における温度計測方法および基板検査装置 | |
KR101904550B1 (ko) | 전기 회로 검사 시스템 및 그 방법 | |
EP0526734A2 (en) | Noncontact probe and active matrix array inspection apparatus using the same | |
JPH0648552Y2 (ja) | Tft基板検査装置 | |
US6294918B1 (en) | Method for locating weak circuit having insufficient driving current in IC chips | |
JPH01117261A (ja) | 欠陥画素の検査方法 | |
JPH03259223A (ja) | 薄膜トランジスタ基板検査装置 | |
JP2002040075A (ja) | アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法 | |
JPH0213862A (ja) | プリント基板の検査装置 | |
JPH0621179A (ja) | Icチップの除去エリアの消去方法 | |
KR100697042B1 (ko) | 기판의 결함을 검사하는 장치 및 이를 이용한 검사 방법 | |
KR20000005053U (ko) | 웨이퍼 파손 검출장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4062527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |