JP4062527B2

JP4062527B2 - Ｔｆｔアレイ検査装置

Info

Publication number: JP4062527B2
Application number: JP2003131246A
Authority: JP
Inventors: 真篠原
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2003-05-09
Filing date: 2003-05-09
Publication date: 2008-03-19
Anticipated expiration: 2023-05-09
Also published as: US20040223140A1; JP2004333352A; US7157921B2

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイや有機ＥＬディスプレイなどに使われるＴＦＴアレイ基板の検査に使用するＴＦＴアレイ検査装置に関する。
【０００２】
【従来の技術】
ＴＦＴ基板検査装置として、オシロスコープのプローバをＴＦＴ基板に接触させ、プローバから得られる信号波形によりＴＦＴ基板の欠陥検査を行う装置が知られている。このプローバとＴＦＴ基板との接触には、プローバを機械的に移動させる必要があるため、計測時間が長くなるという問題がある。この問題に対して、例えば、光学的にＴＦＴ基板を検査することによりＴＦＴ基板中から欠陥部分を抽出するＧＯ／ＮＧ検査を行い、この後、ＧＯ／ＮＧ検査で得られた欠陥位置にプローバを接触させるＴＦＴ基板検査を行う装置も提案されている。
【０００３】
しかしながら、光学的にＧＯ／ＮＧ検査を行う装置であっても、欠陥部位を検査する場合には、プローブをＴＦＴ基板に接触させる必要がある。このように、プローブを用いたＴＦＴ基板検査では、プローブの先端をＴＦＴ基板面に直接接触させる必要があるため、ＴＦＴ基板を損傷させるおそれがあるという問題がある。この基板損傷の問題の他にも、ＴＦＴ基板の限定されたピクセル位置にプローブを位置決めすることは機械的に難しい。特に大型ＴＦＴ基板の場合には、ＴＦＴ基板を支持する大型ステージでの位置決め精度に限界があるため、プローブの位置決めはより困難である。また、プローバとＴＦＴ基板とは機械的に接触するため接触の信頼性が低く、プローブの接触不良と欠陥との区別が困難となるという問題もある。
【０００４】
このような、プローブ接触によるＴＦＴ基板検査に対して、プローブを用いずに非接触でＴＦＴ基板検査を行う装置が提案されている。このＴＦＴ基板検査装置は、電圧コントラスト現象を用い、電子ビームにＴＦＴアレイに照射し、放出される二次電子を検出することによりＴＦＴアレイを検査する。この電圧コントラスト現象は、物質に電子ビームを照射すると、試料表面から二次電子が放出される。この二次電子のエネルギー分布は、試料に印加される電圧に比例してシフトするものである。この二次電子の変化を検出してＴＦＴ基板の電圧を測定し、測定電圧が所定電圧であるか否かを判定することにより、ＴＦＴ基板を検査する。
【０００５】
このような、ＴＦＴ基板検査装置は、例えば特許文献１，２に示されている。
【０００６】
【特許文献１】
特開２０００−３１４２
【０００７】
【特許文献２】
特開平１１−２６５６７８
【０００８】
【発明が解決しようとする課題】
従来のＴＦＴ基板検査装置は、プローブを用いた検査装置においても、また、電子線を用いた非接触の検査装置においても、ＴＦＴ基板の特定部位の詳細な欠陥検査を行うには、長時間の検査時間を要するという問題がある。
【０００９】
プローブを用いた検査装置では、ＴＦＴ基板に対するプローブの移動と、各移動位置においてプローブをピクセルに接触させて行う欠陥検査とを繰り返す。そのため、ＴＦＴ基板の全面について欠陥検査を行うことになるため、長い検査時間を要する。
【００１０】
また、電子線を用いた検査装置においても、電子線の照射領域はＴＦＴ基板に対して極めて小さいため、ＴＦＴ基板に対して電子線の照射位置を順に移動させ、移動位置において電子線を照射して欠陥検査を行うという操作を、プローブを用いた検査と同様にＴＦＴ基板の全面について行うため、長い検査時間を要する。
【００１１】
従来の何れの検査装置においても、ＴＦＴ基板中において詳細に検査すべき部位がわずかであり、検査を要さない欠陥を持たない部位がほとんどであったとしても、ＴＦＴ基板の全面について同様の欠陥検査を行う必要があり、検査時間の長時間化は避けられない。特に、ＴＦＴ基板が大型化すればするほど、この問題は大きくなる。
【００１２】
そこで、本発明は前記した従来の問題点を解決し、ＴＦＴ基板の特定部位の詳細な欠陥検査の検査時間を短縮することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、ＴＦＴ基板の全面について欠陥検査を行うのではなく、ＴＦＴ基板中の欠陥部位のみについて欠陥検査を行うことにより、ＴＦＴ基板の詳細な欠陥検査に要する検査時間を短縮する。
【００１４】
本発明の第１の態様は、電子線をＴＦＴ基板に照射して電位情報を得ることによりＴＦＴアレイ検査を行うＴＦＴアレイ検査装置において、ＴＦＴ基板中の特定ピクセル及び／又は特定領域の特性部位に電子線を照射する照射手段と、検出される二次電子信号の波形変化及びＴＦＴの駆動状態に基づいて特定ピクセル及び／又は特定領域の特定部位の欠陥を解析する欠陥解析手段とを備える構成とする。
【００１５】
この構成によれば、照射手段は、ＴＦＴ基板中の特定ピクセルあるいは特定領域の特性部位に電子線を照射し、ＴＦＴ基板のその他の部分の電子線照射を行わない。欠陥解析手段は、照射手段が電子線照射する特定部位についてのみ詳細な欠陥検査を行う。これにより、ＴＦＴ基板の全面について欠陥検査を行うことなく、欠陥部位のみについて欠陥検査を行うことができるため、検査時間を短縮することができる。
【００１６】
また、本発明の第２の態様は、電子線をＴＦＴ基板に照射して電位情報を得ることによりＴＦＴアレイ検査を行うＴＦＴアレイ検査装置において、ＴＦＴ基板に電子線を走査させる走査手段と、ＴＦＴ基板の走査信号からＴＦＴ基板中の欠陥部位を検出する欠陥検出手段と、検出した欠陥部位に電子線を照射する照射手段と、電子線照射により検出される二次電子信号の波形変化及びＴＦＴの駆動状態に基づいて、欠陥部位の少なくとも欠陥種及び／又は欠陥の度合いを解析する欠陥解析手段とを備える。
【００１７】
走査手段はＴＦＴ基板全体を電子線で走査し、欠陥検出手段はこの走査の検出信号に基づいてＴＦＴ基板全体から欠陥部位を抽出する。一方、照射手段はＴＦＴ基板中の検出部位に対してのみ電子線を照射し、欠陥解析手段はこの欠陥部位について詳細な解析を行い、欠陥の種類や欠陥の程度を解析する。
【００１８】
走査手段と欠陥検出手段とによる欠陥部位の抽出はＴＦＴ基板全体で行うものの、単に欠陥か否かを判定するだけであり、また、照射手段と欠陥解析手段はＴＦＴ基板中の欠陥部位のみを欠陥検査するため、両者の処理時間は、ＴＦＴ基板全体について欠陥検査を行う場合と比較した短時間とすることができる。
【００１９】
また、本発明の第２態様では、走査手段と照射手段の動作切り換えと、欠陥検出手段と欠陥解析手段の動作切り換えとを同期させる。これにより、欠陥部位の抽出と、抽出した欠陥部位に対する欠陥検査を連続して行うことができる。
【００２０】
また、欠陥部位は、ＴＦＴ基板中の欠陥ピクセル及び／又は欠陥ピクセルを含む欠陥領域とすることができる。欠陥領域は欠陥ピクセルを含むピクセルよりも広い範囲であり、全て欠陥ピクセルとすることも、欠陥ピクセル以外の正常なピクセルを含むこともできる。照射手段は、照射領域を欠陥ピクセルだけにするか、照射領域を広げることにより、欠陥ピクセルへの照射と欠陥領域へ照射を選択することができ、また、欠陥領域の大きさも選択することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
【００２２】
図１は本発明のＴＦＴアレイ検出装置の欠陥検査の概要を説明するための概略図である。図１（ａ），（ｂ）はＴＦＴ基板中の欠陥ピクセルを欠陥検査する場合を示し、図１（ｃ），（ｄ）はＴＦＴ基板中の欠陥領域を欠陥検査する場合を示している。
【００２３】
ＴＦＴ基板９は、複数のピクセル２０がアレイ状に配列されて形成される。図１（ａ），（ｃ）において、はじめにＴＦＴ基板９全体について、どのピクセル（画素）が欠陥であるかの検査を行う。この検査はＧＯ／ＮＯ検査と呼ばれる。このＧＯ／ＮＯ検査において、リアルタイムで欠陥の詳細解析を行うことは理論的には可能であるが、膨大なデータ量を高速で処理しなければならない。そのため、実際には処理に長時間を要し、現実的ではない。
【００２４】
そこで、本発明では、このＧＯ／ＮＯ検査で欠陥と検知されたピクセルあるいは領域に対して電子線を再度照射して少数の特定部位のみについて詳細な欠陥解析を行い、処理時間を短縮する。
【００２５】
図１（ｂ）は、ＧＯ／ＮＯ検査で欠陥と検知されたピクセルＰ１，ピクセルＰ２の個々のピクセルに対して電子線を照射して、各ピクセル毎に二次電子を検出して欠陥解析を行う。各ピクセルへの電子線の照射は、ＧＯ／ＮＯ検査で検出した欠陥ピクセルの座標データ（Ｘp1，Ｙp1），（Ｘp2，Ｙp2）を用いて行うことができる。
【００２６】
また、図１（ｃ）は、ＧＯ／ＮＯ検査で欠陥と検知された欠陥領域Ｒ１の領域に対して電子線を照射して、この照射領域から放出される二次電子を検出して欠陥解析を行う。欠陥領域への電子線の照射は、ＧＯ／ＮＯ検査で検出した欠陥領域の座標データ（Ｘr1，Ｙr1）を用いて行うことができる。
【００２７】
図２は、欠陥解析を説明するための概略信号図である。図２（ａ），（ｂ）はＴＦＴ基板アレイのゲート信号、及びソース信号を示し、図２（ｃ）は二次電子により得られる検出信号を表している。なお、検出信号は、サンプリング時間Ｔの時間間隔で検出される場合を示している。
【００２８】
二次電子により得られる検出信号パターンは、例えば、ゲート信号やソース信号との組合せ状態に応じて所定のパターンを表し、図２（ｃ）では、ゲート信号とソース信号が共にオンとなった状態で立ち上がり、ゲート信号がオフと成った時点で立ち下がりを開始し、ソース信号がオフとなった時点の電圧を維持する。
【００２９】
このとき、ＴＦＴ基板に短絡、リーク、開放等の欠陥がある場合には、検出信号パターンに変化が生じる。したがって、ＴＦＴ基板に印加する電圧パターンと、検出信号パターンの変化とにより、ＴＦＴ基板の欠陥内容や欠陥の程度を解析することができる。
【００３０】
図３は、本発明のＴＦＴアレイ検査装置の一構成例を説明するための概略図である。ＴＦＴアレイ検査装置１は、ステージ４上に支持したＴＦＴ基板９に電子銃２から電子線を当て、ＴＦＴ基板９から放出される二次電子を検出器８で検出し、この二次電子の変化を検出してＴＦＴ基板の電圧を測定し、測定電圧が所定電圧であるか否かを判定することによりＴＦＴ基板を検査する。
【００３１】
ＴＦＴアレイ検査装置１は電子線制御手段６を備え、ステージ４と共に電子線のＴＦＴ基板９に対する電子線の照射を制御する。この制御により、ＴＦＴ基板９全体を走査したり、ＴＦＴ基板９上の特定部位のみへの照射を行う。このとき、ＴＦＴ基板９には、印加信号生成手段７から所定の検査信号が入力され、ＴＦＴ基板上のアレイに所定の電圧パターンが印加される。この電子線制御手段６やステージ４によるＴＦＴ基板全体の走査や特定部位のみへの電子線照射、及び印加信号生成手段７による検査信号の生成は、測定制御手段５により制御される。
【００３２】
また、ＴＦＴアレイ検査装置１は信号処理手段１０を備え、ＴＦＴ基板全体を走査して欠陥部位を検出する欠陥検出、及び欠陥部位を詳細に解析する欠陥解析を行う。信号処理手段１０は、欠陥検出において検出した欠陥部位の位置情報を格納し、欠陥解析においてこの欠陥部位の位置情報を読み出して欠陥部位に電子線を照射し、得られた二次電子を用いて欠陥解析を行う。
【００３３】
図４は、信号処理手段の一構成例を説明するための概略図である。信号処理手段１０は、ＴＦＴ基板全体の走査信号に基づいて欠陥部位を検出する欠陥検出手段１１と、特定部位に電子線を照射して得られる検出信号に基づいて欠陥部位の欠陥解析を行う欠陥解析手段１２の、検出信号を処理する二つの手段を備える。欠陥検出手段１１で検出された欠陥部位の位置情報、及び欠陥解析手段１２で検出された解析結果は記憶手段１３に格納される。記憶手段１３に格納された欠陥部位の位置情報（Ｘp，Ｙp）は、電子線を欠陥部位に照射する際に読み出される。
【００３４】
記憶手段１３は、記憶部１３ｃと、データを記憶部１３ｃに格納する書き込み部１３ａと、記憶部１３ｃに格納されるデータを読み出す読み出し部１３ｂの各機能を備える。書き込み部１３ａは、欠陥検出手段１１から欠陥検出が出されたとき、この欠陥ピクセルや欠陥領域の位置情報（ｘ，ｙ）を測定制御手段５等から取り込み、欠陥部位の位置情報（Ｘｐ，Ｙｐ）として記憶部１３ｃに書き込む。また、欠陥解析を行う場合には、読み出し部１３ｂにより記憶部１３ｃから欠陥部位の位置情報（Ｘｐ，Ｙｐ）を読み出して、この位置情報に基づいて電子線を欠陥部位に照射する。
【００３５】
以下、本発明のＴＦＴアレイ検査装置による欠陥検出処理について、図６の構成概略図及び図５のフローチャートを用いて説明し、本発明のＴＦＴアレイ検査装置による欠陥解析処理について、図８の構成概略図及び図７のフローチャートを用いて説明する。
【００３６】
はじめに、欠陥検出を行う。ステージ４上に配置したＴＦＴ基板９に対して、印加信号生成手段７から所定の電圧を印加し（ステップＳ１）、ＴＦＴ基板９に電子線を照射して走査を行う。この走査は、測定制御手段５が電子線制御手段６及びステージ４を制御することにより行う（ステップＳ２）。
【００３７】
ＴＦＴ基板９の走査中において、検出器８はＴＦＴ基板から放出される二次電子を検出する。欠陥検出手段１１は検出器８の検出信号に基づいて欠陥検出を行い、欠陥ピクセルあるいは欠陥領域を特定する（ステップＳ３）。記憶手段１３は、この検出結果に基づいて、欠陥ピクセルあるいは欠陥領域の位置データ（（Ｘp1，Ｙp1），（Ｘp2，Ｙp2），…）を記憶する（ステップＳ４）。
【００３８】
次に、欠陥解析を行う。この欠陥解析では、欠陥検出で用いたＴＦＴ基板全体を走査する電子線制御から、特定部位にのみに電子線を照射する電子線制御に切り替え、また、欠陥検出から欠陥解析に信号処理を切り替える。この両切り替えは同期して行うことができ、これにより、複数のＴＦＴ基板の欠陥検査を連続して行うことができる。
【００３９】
欠陥検出に用いたＴＦＴ基板９に対して、印加信号生成手段７から所定の電圧を印加する。この印加電圧は、欠陥解析の解析内容に応じた電圧パターンを用いる（ステップＳ１１）。
【００４０】
記憶手段１３から欠陥ピクセル（画素）あるいは欠陥領域の位置情報を読み出し（ステップＳ１２）、読み出した位置情報に基づいて欠陥ピクセルあるいは欠陥領域に電子線を照射する。この電子線照射は、測定制御手段５が記憶手段１３から位置情報を取り込み、電子線制御手段６及びステージ４を制御することにより行う。この電子線の照射は局所的であり、照射するピクセルや領域に合わせて、電子線の径を走査工程よりも小径とする（ステップＳ１３）。
【００４１】
検出器８はＴＦＴ基板から放出される二次電子を検出する。欠陥解析手段１２は検出器８の検出信号と、印加した電圧パターンに基づいて欠陥解析を行う。解析結果は、記憶手段１３に格納することができる（ステップＳ１４）。
【００４２】
欠陥解析の解析内容を変更する場合には、ＴＦＴ基板に印加する電圧パターンを切り替えて前記ステップＳ１１〜ステップＳ１４を繰り返す（ステップＳ１５）。また、他の欠陥部位について欠陥解析を行う場合には、記憶手段１３から他の欠陥部位の位置情報を読み出して、前記ステップＳ１２〜ステップＳ１５を繰り返す（ステップＳ１６）。
【００４３】
図９，１０は欠陥解析を説明するための、ＴＦＴ基板のピクセル概略図、及び信号図である。
【００４４】
図９において、ピクセルのゲートＧ及びソースＳは、それぞれゲート線及びソース線に接続され、ドレインＤはＩＴＯ部分（透明導電膜基板）に接続されている。このピクセルに電子線を照射すると、ＩＴＯ部分に印加電圧に応じた二次電子が放出される。この二次電子の検出信号の変化と印加電圧状態とにより、ピクセルの欠陥種類、及びその欠陥の程度を知ることができる。
【００４５】
ここでは、ソースＳとドレインＤとの間のリーク欠陥解析の例について説明する。
【００４６】
図１０は、ゲートがオンの状態（図１０（ａ）中のＡで示す状態）とオフの状態（図１０（ａ）中のＢで示す状態）を示している。ソースＳとドレインＤとの間にリーク欠陥がない場合には、ゲートがオンあるいはオフの状態において、ソース信号の電圧が正負で変化すると、ＩＴＯ部分の電圧変化は所定に微小電圧幅内である。これに対して、ソースＳとドレインＤとの間にリーク欠陥がある場合には、ソース信号の電圧が正負で変化すると、ＩＴＯ部分に電圧変化が生じる。また、その電圧変化も、ゲートがオンの状態ではΔ１となり、ゲートがオフの状態ではΔ２となって、電圧変動幅にも差が生じる。この電圧変動の差分（Δ２−Δ１）は、リーク欠陥の度合いを表している。
【００４７】
したがって、この電圧変動の差分（Δ２−Δ１）を検出することにより、リーク欠陥の度合いを検出することができる。
【００４８】
なお、上記の実施の形態では、ＴＦＴ基板を走査して欠陥部位の位置を検出した後、欠陥部位のみに電子線を照射することにより欠陥部位の詳細な欠陥検査を行っているが、他の検査装置によって予め求めたおいた欠陥部位の位置情報が用いることもできる。
【００４９】
なお、印加する電圧パターンを変えることにより、短絡や開放等その他の欠陥種類についても欠陥検査することができ、また、その欠陥の度合いも検査することができる。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、ＴＦＴ基板の特定部位の詳細な欠陥検査の検査時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明のＴＦＴアレイ検出装置の欠陥検査の概要を説明するための概略図である。
【図２】欠陥解析を説明するための概略信号図である。
【図３】本発明のＴＦＴアレイ検査装置の一構成例を説明するための概略図である。
【図４】本発明の信号処理手段の一構成例を説明するための概略図である。
【図５】本発明のＴＦＴアレイ検査装置による欠陥検出処理を説明するためのフローチャートである。
【図６】本発明のＴＦＴアレイ検査装置による欠陥検出処理を説明するための構成概略図である。
【図７】本発明のＴＦＴアレイ検査装置による欠陥解析処理を説明するためのフローチャートである。
【図８】本発明のＴＦＴアレイ検査装置による欠陥解析処理を説明するための構成概略図である。
【図９】本発明のＴＦＴアレイ検査装置において、欠陥解析を説明するためのＴＦＴ基板のピクセル概略図である。
【図１０】本発明のＴＦＴアレイ検査装置において、欠陥解析を説明するためのＴＦＴ基板のピクセル信号図である。

Claims

電子線をＴＦＴ基板に照射して電位情報を得ることによりＴＦＴアレイ検査を行うＴＦＴアレイ検査装置において、
ＴＦＴ基板への電子線の照射を制御する電子線制御手段と、
ＴＦＴ基板に検査信号を印加してＴＦＴを駆動する印加信号生成手段と、
ＴＦＴ基板全面への電子線走査により得られる走査信号に基づいてＴＦＴ基板中の欠陥部位を検出する欠陥検出手段と、
ＴＦＴ基板の欠陥部位への電子線照射により得られる二次電子信号の波形変化およびＴＦＴの駆動状態に基づいて、前記欠陥部位の欠陥種及び／又は欠陥の度合いを解析する欠陥解析手段と、
ＴＦＴ基板全面から欠陥部位を検出する欠陥検出処理と、当該欠陥部位における欠陥を解析する欠陥解析処理との間の処理の切り替えを制御する測定制御手段とを備え、
前記測定制御手段は、欠陥検出時と欠陥解析時との間の切り替えにおいて、
前記電子線制御手段によるＴＦＴ基板全面への電子線の走査と欠陥部位への電子線の照射との切り替え、
前記印加信号生成手段によるＴＦＴ基板に印加する電圧パターンの切り替え、
および、
前記欠陥検出手段による信号処理と前記欠陥解析手段による信号処理の切り替えの各切り替えを行うことを特徴とするＴＦＴアレイ検査装置。
電子線制御手段は、
ＴＦＴ基板全面に電子線を走査する走査手段と、
前記検出した欠陥部位に電子線を照射する照射手段とを備え、
前記測定制御手段は、前記走査手段と前記照射手段の動作切り換えと、前記欠陥検出手段と欠陥解析手段の動作切り換えとを同期させることを特徴とする請求項１に記載のＴＦＴアレイ検査装置。
前記欠陥部位は、ＴＦＴ基板中の欠陥ピクセル又は欠陥ピクセルを含む欠陥領域であることを特徴とする、請求項１又は２に記載のＴＦＴアレイ検査装置。