JP4060989B2 - リードレスチップキャリア用基板 - Google Patents
リードレスチップキャリア用基板 Download PDFInfo
- Publication number
- JP4060989B2 JP4060989B2 JP15320199A JP15320199A JP4060989B2 JP 4060989 B2 JP4060989 B2 JP 4060989B2 JP 15320199 A JP15320199 A JP 15320199A JP 15320199 A JP15320199 A JP 15320199A JP 4060989 B2 JP4060989 B2 JP 4060989B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- holes
- layer substrate
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、積層構造のリードレスチップキャリア（Leadless Chip Carrier 以下、ＬＣＣと略称する）用基板に関し、特に歩留まりを向上することのできるものに関する。
【０００２】
【従来の技術】
半導体装置の動作速度の向上に従い、半導体チップ（以下チップと略称する）を搭載するパッケージについても、伝送信号ロスの減少や信号伝播速度の向上が求められている。このような要求に応えるものとして、従来から、図４に示すようなランドグリッドアレイ（Land Grid Array 以下、ＬＧＡと略称する）構造のパッケージや図５に示すようなＬＣＣ構造のパッケージが提供されている。
【０００３】
これらの図に示すように、ＬＧＡ構造では、チップ１４のバンプ電極と実装用電極である格子状配置のランド１５がビアホール４で接続されており、ＬＣＣ構造では、チップ１４のバンプ電極が基板表面の導体パターンを介して側面の配線５ｃに繋がれている。なお、１１はボンディング部保護のための樹脂等の保護材で、モールドにより被着されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、図４に示したＬＧＡ構造では、複数枚の基板を積層して形成するが、積層する基板同士の位置ずれによって、例えば本来接続されるはずの上層基板のビアホールと下層基板の配線パターンがずれて電気的導通がなされない場合が生じる。これは、特にファインピッチのものに関して顕著になる。
【０００５】
更に、裏面に格子状のランド１５を設ける構造のため、実装基板（図示せず）に実装後、ランド１５と実装基板のパターンとの接続状況が目視できず、Ｘ線装置などの高価な検査装置が必要となり、検査コストが上がってしまう。
【０００６】
一方、図５のＬＣＣ構造では、基板を積層しないため位置ずれの問題がなく、接続状態の検査も目視できるので、検査コストを抑えることができる。しかし、チップを保護するためにこれを保護材１１で覆った場合、基板側面に配線５ｃが施された凹部１３があるため、これを伝って樹脂が裏面に回り込む虞があった。なお、図示の凹部１３はスルーホールをダイシングやスクライビングにて分割して得られるものである。保護材の一部が裏面に回り込むと、実装時に障害となることがあった。
【０００７】
また、ＬＣＣ構造では、実装基板へ実装時に、はんだフィレットが側面の電極を這い上がり、表面のチップ実装面を濡らすことがあるため、実装後のはんだフィレット検査時に、検査装置がパッケージ表面の一部をはんだフィレットの一部として誤認識し、実際ははんだが実装基板表面のパターンに拡がらずにパターンとの接続がなされない場合であっても、良品判定してしまうことがあった。
【０００８】
本発明は、上記問題を解決し、実装基板への実装歩留まりを向上することのできるパッケージ用基板やパッケージを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明に係るリードレスチップキャリア用基板は、リードレスチップキャリアを形成する領域の少なくとも外表面に繰り返し形成された複数の同一パターンからなる電子部品が搭載可能な導体パターンを有する上層基板と、該上層基板に重畳し、外表面に前記上層基板の導体パターンに対応しかつ実装基板と接続可能に形成された導体パターンを有する下層基板とからなり、前記上層基板の導体パターンと前記下層基板の導体パターンが内部配線により内部的に導通した積層構造のリードレスチップキャリア用基板において、前記上層基板と前記下層基板それぞれのリードレスチップキャリアを構成しない枠部に、互いに連通する貫通穴が形成され、前記上層基板の貫通穴が前記下層基板の貫通穴より大となるように構成し、前記上層基板の内部配線にビアホールを含み、前記下層基板内の内部配線にスルーホールを含み、前記スルーホールが前記チップキャリア形成領域の周辺部各辺に一列に並び、各辺の前記スルーホールを隣り合う前記チップキャリア形成領域で共有し、前記上層基板及び前記下層基板の前記枠部に形成された互いに連通する前記貫通穴が、一列に並んだ前記スルーホール毎に該スルーホールを挟み該スルーホールと一列に並ぶよう１対ずつ形成し、前記貫通穴及び前記スルーホールを一度に切断することを可能にしたことを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に沿って説明する。なお、複数の図面にわたり同一の符号を付したものは同一または相当するものを示す。
【００１７】
図１は本発明の実施の形態を示すＬＣＣ用基板の分解斜視図であり、４個取りの例を示す。本図において、１は上層基板、２は下層基板、３はスルーホール、６、７、１０、１６、１７は貫通穴、８及び９はメタライズパターンを示す。
【００１８】
本図に示すように、本発明のＬＣＣ用基板は、上層基板１と下層基板２を重畳させて接合したものである。それぞれの基板の原型は周知のグリーンシートの加工やスクリーン印刷によって作られており、これらの一体化は、重畳させたのち、焼成して行われる。
【００１９】
上層基板１には、グリーンシート状態時に同時に同一金型で形成されたビアホール４の穴、貫通穴６、１０、１７があり、その後のスクリーン印刷により導電ペーストが塗布されて形成された、半導体チップの電極に接続する導体パターン５ａ、メタライズパターン８及びビアホール４内の導体がある。
【００２０】
貫通穴６、１０、１７はダイシングされた後にパッケージとして構成されない、基板１、２の枠部１９（余剰部）に形成されている。因みに、ダイシングされた後パッケージとして構成される部分（パッケージ形成領域）は、スルーホール３の略中心を結ぶダイシングライン１２で囲まれた領域である。
【００２１】
また、このダイシングライン１２は上層基板１における貫通穴１７同士を結ぶラインでもある。これは、貫通穴１６をパッケージ形成領域各辺に一列に並ぶスルーホールに更に一列に並ぶよう、これらスルーホールを挟んで１対ずつ形成しており、この貫通穴１６に連通するよう貫通穴１７を形成してあるからである。
【００２２】
貫通穴６の回りには同心円状に取り囲むようにメタライズパターン８が形成され、貫通穴１０は、後に重畳する下層基板２の貫通穴７及びメタライズパターン９を十分に露出する程度の大きさに形成されている。
【００２３】
下層基板１には、グリーンシート状態時に同時に同一金型で形成されたスルーホール３の穴、貫通穴７、１６があり、その後のスクリーン印刷により導電ペーストが塗布されて形成された、導体パターン５ｂ、メタライズパターン９及びスルーホール３内の導体がある。
【００２４】
貫通穴７、１６はスルーホール３の穴と同径に形成されており、これらもまた上層基板の貫通穴等と同じように、基板の枠部に形成されている。そして貫通穴７の回りには、同心円状に取り囲むようにメタライズパターン９が形成されている。
【００２５】
図２は本発明のＬＣＣ用基板の部分断面図を示し、１２はダイシングラインを示す。本図に示すように、重畳されて焼成・一体化したＬＣＣ用基板の導体パターン５ａは、ブランドビア４及び導体パターン５ｂを介してスルーホール３に繋がっている。なお、本図では、図の理解のため、本来一断面上には並ばない内部配線の断面と貫通穴及びメタライズパターンの断面を並べて図示している。
【００２６】
このような構成であるため、導体パターン５ａにフリップチップ（図示せず）をフェースダウンボンディングし、保護材１１で被覆しても、表面にスルーホールが開口していないため、その中に保護材１１が入り込んで実装の障害になるということがなくなる。
【００２７】
また、ダイシング時には貫通穴１７をダイシングソーの位置合わせ基準とすることによって、スルーホールが上層基板に隠された状態であっても、スルーホールの略中心を結ぶ線で切断することが可能となっている。
【００２８】
また、切断後、図３に示すような半導体装置を得ることができる。本図に表れたＬＣＣ２０は、図１または図２に示したスルーホール３が分割されてできた凹部１３を具備するが、その凹部は基板表面に至らず、上層基板１によってブロックされている。従って、実装時にはんだの這い上がりが防止され、検査工程で誤認識されることがなくなる。
【００２９】
更に、スルーホール３の穴と、その中の導体や導体パターン５ｂの印刷ずれが、貫通穴７とメタライズパターン９のずれ加減を観察することにより判り、これが基板一体化後も貫通穴１０によって外部に露出されて視認することができ、スクリーン印刷後どの工程においてもチェックし、フィードバックすることができる。同様に、上層基板の貫通穴６とメタライズパターン８のずれからは、ビアホール４と導体パターン５ａの印刷マスクずれが、保護材１１で被覆された後でも観察することができる。
【００３０】
また、貫通穴１６と１７のずれ量により、上層基板と下層基板のずれ量を観察することができる。これらずれ量は、周知のパターンマッチング法等の画像処理手法によって、良不良の判定をすることができる。例えば貫通穴１７をφ２００μｍ、貫通穴１６をφ１００μｍとしたとき、それぞれの穴の中心は最大±５０μｍずれても平面視で貫通穴１７内に貫通穴１６が入っているが、これ以上ずれると円周が重なるのでこれを利用して、容易に所望のずれ許容差を設定することが可能である。因みに、貫通穴１６が上記同様φ１００μｍの場合、ずれ許容差を±３０μｍとしたい場合は、貫通穴１７をφ１６０μｍとすればよい。これは貫通穴とメタライズの関係についても同様である。
【００３１】
以上、発明の実施の形態について述べたが、本発明はこれに限らず種々の変更が可能である。例えば、上記実施の形態では、上層基板として単層の基板を用いたが、２層以上のビアホールを持つ多層基板としてもよい。
【００３２】
また、貫通穴７はスルーホール３の穴と同径にしたが、穴空け用の金型を単純化するためであり、必ずしも同径にしなくてもよい。
【００３３】
また、貫通穴６や７の周辺にこれを取り囲むように同心円状のメタライズパターンを形成したが、スルーホールの穴と導体（ペースト）との相対ずれ量が判るものであればその他の形の検出マークでもよい。但し、実施の形態では、同心円状とすることにより、平面上の全方向のずれを測ることができる。
【００３４】
【発明の効果】
以上説明したように、上層基板でスルーホールを覆うことで、ここへの進入を気にすることなく一括して保護材を塗布することができる。これにより、ＬＣＣ構造のパッケージを一度に多数個一括封止することが可能となった。切断も、上層及び下層基板の枠部に設けた互いに連通する一対の貫通穴をダイシング時の位置合わせ基準とすることができ、その一対の貫通穴を結ぶ線からなるダイシングラインやスクライブラインに従えば、確実に行うことができる。
【００３５】
また、半導体装置として最終製品になったとき、はんだのフィレットが目視でき、しかもチップ実装面へのはんだ這い上がりが防止されるため、高価な検査装置が必要なく、歩留まりも向上することができる。
【００３６】
また、基板同士のずれや、ビアホールやスルーホールの穴とこれらの中の導体やこれに接続する導体パターンとのずれをいつでも観察することができ、検査工程をフレキシブルに配置することが可能となる。
【図面の簡単な説明】
【図１】本発明のＬＣＣ用基板の分解斜視図である。
【図２】本発明のＬＣＣ用基板の部分断面図である。
【図３】本発明のＬＣＣを使用した半導体装置を示す図である。
【図４】従来のＬＧＡ構造の半導体装置を示す図である。
【図５】従来のＬＣＣ構造の半導体装置を示す図である。
【符号の説明】
１：上層基板、２：下層基板、３：スルーホール、４：ビアホール、５：導体パターン、６，７，１０，１６，１７：貫通穴、８，９：メタライズパターン、１１：保護材、１２：ダイシングライン、１３：凹部、１４：チップ、１５：ランド、１９：枠部、２０：ＬＣＣ
【発明の属する技術分野】
本発明は、積層構造のリードレスチップキャリア（Leadless Chip Carrier 以下、ＬＣＣと略称する）用基板に関し、特に歩留まりを向上することのできるものに関する。
【０００２】
【従来の技術】
半導体装置の動作速度の向上に従い、半導体チップ（以下チップと略称する）を搭載するパッケージについても、伝送信号ロスの減少や信号伝播速度の向上が求められている。このような要求に応えるものとして、従来から、図４に示すようなランドグリッドアレイ（Land Grid Array 以下、ＬＧＡと略称する）構造のパッケージや図５に示すようなＬＣＣ構造のパッケージが提供されている。
【０００３】
これらの図に示すように、ＬＧＡ構造では、チップ１４のバンプ電極と実装用電極である格子状配置のランド１５がビアホール４で接続されており、ＬＣＣ構造では、チップ１４のバンプ電極が基板表面の導体パターンを介して側面の配線５ｃに繋がれている。なお、１１はボンディング部保護のための樹脂等の保護材で、モールドにより被着されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、図４に示したＬＧＡ構造では、複数枚の基板を積層して形成するが、積層する基板同士の位置ずれによって、例えば本来接続されるはずの上層基板のビアホールと下層基板の配線パターンがずれて電気的導通がなされない場合が生じる。これは、特にファインピッチのものに関して顕著になる。
【０００５】
更に、裏面に格子状のランド１５を設ける構造のため、実装基板（図示せず）に実装後、ランド１５と実装基板のパターンとの接続状況が目視できず、Ｘ線装置などの高価な検査装置が必要となり、検査コストが上がってしまう。
【０００６】
一方、図５のＬＣＣ構造では、基板を積層しないため位置ずれの問題がなく、接続状態の検査も目視できるので、検査コストを抑えることができる。しかし、チップを保護するためにこれを保護材１１で覆った場合、基板側面に配線５ｃが施された凹部１３があるため、これを伝って樹脂が裏面に回り込む虞があった。なお、図示の凹部１３はスルーホールをダイシングやスクライビングにて分割して得られるものである。保護材の一部が裏面に回り込むと、実装時に障害となることがあった。
【０００７】
また、ＬＣＣ構造では、実装基板へ実装時に、はんだフィレットが側面の電極を這い上がり、表面のチップ実装面を濡らすことがあるため、実装後のはんだフィレット検査時に、検査装置がパッケージ表面の一部をはんだフィレットの一部として誤認識し、実際ははんだが実装基板表面のパターンに拡がらずにパターンとの接続がなされない場合であっても、良品判定してしまうことがあった。
【０００８】
本発明は、上記問題を解決し、実装基板への実装歩留まりを向上することのできるパッケージ用基板やパッケージを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明に係るリードレスチップキャリア用基板は、リードレスチップキャリアを形成する領域の少なくとも外表面に繰り返し形成された複数の同一パターンからなる電子部品が搭載可能な導体パターンを有する上層基板と、該上層基板に重畳し、外表面に前記上層基板の導体パターンに対応しかつ実装基板と接続可能に形成された導体パターンを有する下層基板とからなり、前記上層基板の導体パターンと前記下層基板の導体パターンが内部配線により内部的に導通した積層構造のリードレスチップキャリア用基板において、前記上層基板と前記下層基板それぞれのリードレスチップキャリアを構成しない枠部に、互いに連通する貫通穴が形成され、前記上層基板の貫通穴が前記下層基板の貫通穴より大となるように構成し、前記上層基板の内部配線にビアホールを含み、前記下層基板内の内部配線にスルーホールを含み、前記スルーホールが前記チップキャリア形成領域の周辺部各辺に一列に並び、各辺の前記スルーホールを隣り合う前記チップキャリア形成領域で共有し、前記上層基板及び前記下層基板の前記枠部に形成された互いに連通する前記貫通穴が、一列に並んだ前記スルーホール毎に該スルーホールを挟み該スルーホールと一列に並ぶよう１対ずつ形成し、前記貫通穴及び前記スルーホールを一度に切断することを可能にしたことを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に沿って説明する。なお、複数の図面にわたり同一の符号を付したものは同一または相当するものを示す。
【００１７】
図１は本発明の実施の形態を示すＬＣＣ用基板の分解斜視図であり、４個取りの例を示す。本図において、１は上層基板、２は下層基板、３はスルーホール、６、７、１０、１６、１７は貫通穴、８及び９はメタライズパターンを示す。
【００１８】
本図に示すように、本発明のＬＣＣ用基板は、上層基板１と下層基板２を重畳させて接合したものである。それぞれの基板の原型は周知のグリーンシートの加工やスクリーン印刷によって作られており、これらの一体化は、重畳させたのち、焼成して行われる。
【００１９】
上層基板１には、グリーンシート状態時に同時に同一金型で形成されたビアホール４の穴、貫通穴６、１０、１７があり、その後のスクリーン印刷により導電ペーストが塗布されて形成された、半導体チップの電極に接続する導体パターン５ａ、メタライズパターン８及びビアホール４内の導体がある。
【００２０】
貫通穴６、１０、１７はダイシングされた後にパッケージとして構成されない、基板１、２の枠部１９（余剰部）に形成されている。因みに、ダイシングされた後パッケージとして構成される部分（パッケージ形成領域）は、スルーホール３の略中心を結ぶダイシングライン１２で囲まれた領域である。
【００２１】
また、このダイシングライン１２は上層基板１における貫通穴１７同士を結ぶラインでもある。これは、貫通穴１６をパッケージ形成領域各辺に一列に並ぶスルーホールに更に一列に並ぶよう、これらスルーホールを挟んで１対ずつ形成しており、この貫通穴１６に連通するよう貫通穴１７を形成してあるからである。
【００２２】
貫通穴６の回りには同心円状に取り囲むようにメタライズパターン８が形成され、貫通穴１０は、後に重畳する下層基板２の貫通穴７及びメタライズパターン９を十分に露出する程度の大きさに形成されている。
【００２３】
下層基板１には、グリーンシート状態時に同時に同一金型で形成されたスルーホール３の穴、貫通穴７、１６があり、その後のスクリーン印刷により導電ペーストが塗布されて形成された、導体パターン５ｂ、メタライズパターン９及びスルーホール３内の導体がある。
【００２４】
貫通穴７、１６はスルーホール３の穴と同径に形成されており、これらもまた上層基板の貫通穴等と同じように、基板の枠部に形成されている。そして貫通穴７の回りには、同心円状に取り囲むようにメタライズパターン９が形成されている。
【００２５】
図２は本発明のＬＣＣ用基板の部分断面図を示し、１２はダイシングラインを示す。本図に示すように、重畳されて焼成・一体化したＬＣＣ用基板の導体パターン５ａは、ブランドビア４及び導体パターン５ｂを介してスルーホール３に繋がっている。なお、本図では、図の理解のため、本来一断面上には並ばない内部配線の断面と貫通穴及びメタライズパターンの断面を並べて図示している。
【００２６】
このような構成であるため、導体パターン５ａにフリップチップ（図示せず）をフェースダウンボンディングし、保護材１１で被覆しても、表面にスルーホールが開口していないため、その中に保護材１１が入り込んで実装の障害になるということがなくなる。
【００２７】
また、ダイシング時には貫通穴１７をダイシングソーの位置合わせ基準とすることによって、スルーホールが上層基板に隠された状態であっても、スルーホールの略中心を結ぶ線で切断することが可能となっている。
【００２８】
また、切断後、図３に示すような半導体装置を得ることができる。本図に表れたＬＣＣ２０は、図１または図２に示したスルーホール３が分割されてできた凹部１３を具備するが、その凹部は基板表面に至らず、上層基板１によってブロックされている。従って、実装時にはんだの這い上がりが防止され、検査工程で誤認識されることがなくなる。
【００２９】
更に、スルーホール３の穴と、その中の導体や導体パターン５ｂの印刷ずれが、貫通穴７とメタライズパターン９のずれ加減を観察することにより判り、これが基板一体化後も貫通穴１０によって外部に露出されて視認することができ、スクリーン印刷後どの工程においてもチェックし、フィードバックすることができる。同様に、上層基板の貫通穴６とメタライズパターン８のずれからは、ビアホール４と導体パターン５ａの印刷マスクずれが、保護材１１で被覆された後でも観察することができる。
【００３０】
また、貫通穴１６と１７のずれ量により、上層基板と下層基板のずれ量を観察することができる。これらずれ量は、周知のパターンマッチング法等の画像処理手法によって、良不良の判定をすることができる。例えば貫通穴１７をφ２００μｍ、貫通穴１６をφ１００μｍとしたとき、それぞれの穴の中心は最大±５０μｍずれても平面視で貫通穴１７内に貫通穴１６が入っているが、これ以上ずれると円周が重なるのでこれを利用して、容易に所望のずれ許容差を設定することが可能である。因みに、貫通穴１６が上記同様φ１００μｍの場合、ずれ許容差を±３０μｍとしたい場合は、貫通穴１７をφ１６０μｍとすればよい。これは貫通穴とメタライズの関係についても同様である。
【００３１】
以上、発明の実施の形態について述べたが、本発明はこれに限らず種々の変更が可能である。例えば、上記実施の形態では、上層基板として単層の基板を用いたが、２層以上のビアホールを持つ多層基板としてもよい。
【００３２】
また、貫通穴７はスルーホール３の穴と同径にしたが、穴空け用の金型を単純化するためであり、必ずしも同径にしなくてもよい。
【００３３】
また、貫通穴６や７の周辺にこれを取り囲むように同心円状のメタライズパターンを形成したが、スルーホールの穴と導体（ペースト）との相対ずれ量が判るものであればその他の形の検出マークでもよい。但し、実施の形態では、同心円状とすることにより、平面上の全方向のずれを測ることができる。
【００３４】
【発明の効果】
以上説明したように、上層基板でスルーホールを覆うことで、ここへの進入を気にすることなく一括して保護材を塗布することができる。これにより、ＬＣＣ構造のパッケージを一度に多数個一括封止することが可能となった。切断も、上層及び下層基板の枠部に設けた互いに連通する一対の貫通穴をダイシング時の位置合わせ基準とすることができ、その一対の貫通穴を結ぶ線からなるダイシングラインやスクライブラインに従えば、確実に行うことができる。
【００３５】
また、半導体装置として最終製品になったとき、はんだのフィレットが目視でき、しかもチップ実装面へのはんだ這い上がりが防止されるため、高価な検査装置が必要なく、歩留まりも向上することができる。
【００３６】
また、基板同士のずれや、ビアホールやスルーホールの穴とこれらの中の導体やこれに接続する導体パターンとのずれをいつでも観察することができ、検査工程をフレキシブルに配置することが可能となる。
【図面の簡単な説明】
【図１】本発明のＬＣＣ用基板の分解斜視図である。
【図２】本発明のＬＣＣ用基板の部分断面図である。
【図３】本発明のＬＣＣを使用した半導体装置を示す図である。
【図４】従来のＬＧＡ構造の半導体装置を示す図である。
【図５】従来のＬＣＣ構造の半導体装置を示す図である。
【符号の説明】
１：上層基板、２：下層基板、３：スルーホール、４：ビアホール、５：導体パターン、６，７，１０，１６，１７：貫通穴、８，９：メタライズパターン、１１：保護材、１２：ダイシングライン、１３：凹部、１４：チップ、１５：ランド、１９：枠部、２０：ＬＣＣ
Claims (1)
- リードレスチップキャリアを形成する領域の少なくとも外表面に繰り返し形成された複数の同一パターンからなる電子部品が搭載可能な導体パターンを有する上層基板と、該上層基板に重畳し、外表面に前記上層基板の導体パターンに対応しかつ実装基板と接続可能に形成された導体パターンを有する下層基板とからなり、前記上層基板の導体パターンと前記下層基板の導体パターンが内部配線により内部的に導通した積層構造のリードレスチップキャリア用基板において、
前記上層基板と前記下層基板それぞれのリードレスチップキャリアを構成しない枠部に、互いに連通する貫通穴が形成され、前記上層基板の貫通穴が前記下層基板の貫通穴より大となるように構成し、
前記上層基板の内部配線にビアホールを含み、前記下層基板内の内部配線にスルーホールを含み、
前記スルーホールが前記チップキャリア形成領域の周辺部各辺に一列に並び、各辺の前記スルーホールを隣り合う前記チップキャリア形成領域で共有し、前記上層基板及び前記下層基板の前記枠部に形成された互いに連通する前記貫通穴が、一列に並んだ前記スルーホール毎に該スルーホールを挟み該スルーホールと一列に並ぶよう１対ずつ形成し、前記貫通穴及び前記スルーホールを一度に切断することを可能にしたことを特徴とするリードレスチップキャリア用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15320199A JP4060989B2 (ja) | 1999-06-01 | 1999-06-01 | リードレスチップキャリア用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15320199A JP4060989B2 (ja) | 1999-06-01 | 1999-06-01 | リードレスチップキャリア用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340698A JP2000340698A (ja) | 2000-12-08 |
| JP4060989B2 true JP4060989B2 (ja) | 2008-03-12 |
Family
ID=15557262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15320199A Expired - Fee Related JP4060989B2 (ja) | 1999-06-01 | 1999-06-01 | リードレスチップキャリア用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4060989B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103859A (ja) * | 2002-09-10 | 2004-04-02 | Cmk Corp | 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 |
| KR102113335B1 (ko) * | 2013-11-08 | 2020-05-20 | 에스케이하이닉스 주식회사 | 반도체 패키지용 기판 및 이를 이용한 반도체 패키지 |
| JP7193920B2 (ja) | 2018-03-09 | 2022-12-21 | 株式会社ディスコ | パッケージ基板の加工方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60151137U (ja) * | 1984-03-16 | 1985-10-07 | 京セラ株式会社 | チツプキヤリア |
| JPS61222151A (ja) * | 1985-03-27 | 1986-10-02 | Ibiden Co Ltd | 半導体搭載用プリント配線板の製造方法 |
| JPS62162394A (ja) * | 1986-01-13 | 1987-07-18 | 株式会社日立製作所 | 多層印刷配線板 |
| JPH0611532Y2 (ja) * | 1988-01-28 | 1994-03-23 | 横河電機株式会社 | プリント基板の検査用パターン |
| JPH05218653A (ja) * | 1992-01-31 | 1993-08-27 | Sumitomo Metal Ind Ltd | セラミック多層回路基板 |
| JPH10209640A (ja) * | 1997-01-17 | 1998-08-07 | Ngk Spark Plug Co Ltd | 多層セラミック基板の製造方法 |
| JPH10270819A (ja) * | 1997-03-28 | 1998-10-09 | Ngk Spark Plug Co Ltd | 表面実装用電子部品とその製造方法 |
| JPH11135951A (ja) * | 1997-10-30 | 1999-05-21 | Kyocera Corp | 多層配線基板 |
| JP3908869B2 (ja) * | 1999-01-14 | 2007-04-25 | 新日本無線株式会社 | セラミック基板の製造方法 |
-
1999
- 1999-06-01 JP JP15320199A patent/JP4060989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000340698A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8084869B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7932517B2 (en) | Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof | |
| CN100424866C (zh) | 带式电路基板及使用该带式电路基板的半导体芯片封装 | |
| TW201906510A (zh) | 印刷電路板和半導體封裝結構 | |
| US20020139571A1 (en) | Semiconductor device and process for fabricating the same | |
| JPH06120670A (ja) | 多層配線基板 | |
| KR20200107200A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| EP3291285A1 (en) | Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof | |
| US20180324950A1 (en) | Substrate apparatus and method of manufacturing the same | |
| JP4060989B2 (ja) | リードレスチップキャリア用基板 | |
| TWI628773B (zh) | 半導體結構、半導體元件及其形成方法 | |
| KR100618542B1 (ko) | 적층 패키지의 제조 방법 | |
| TWI483359B (zh) | 線路載板及應用此線路載板之半導體封裝結構 | |
| US6657295B2 (en) | Multilayer interconnect board and multilayer semiconductor device | |
| JP2005011883A (ja) | 配線基板、半導体装置および配線基板の製造方法 | |
| JP3710003B2 (ja) | 実装基板及び実装基板の製造方法 | |
| JPH04137692A (ja) | プリント基板の改造方法 | |
| JPH08125396A (ja) | 実装用電子部品及び実装用電子部品実装方法 | |
| JP3926736B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| KR20140118331A (ko) | 반도체 패키지 제조 방법 | |
| US6630628B2 (en) | High-performance laminate for integrated circuit interconnection | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JP2021086897A (ja) | 半導体装置 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JP3424515B2 (ja) | 電子部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4060989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |