JP4057146B2 - 電子部品一体型多層基板の製造方法 - Google Patents
電子部品一体型多層基板の製造方法 Download PDFInfo
- Publication number
- JP4057146B2 JP4057146B2 JP15814998A JP15814998A JP4057146B2 JP 4057146 B2 JP4057146 B2 JP 4057146B2 JP 15814998 A JP15814998 A JP 15814998A JP 15814998 A JP15814998 A JP 15814998A JP 4057146 B2 JP4057146 B2 JP 4057146B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin layer
- forming
- electronic component
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の基板層がポスト(金属柱)等の層間接続部により連結して構成される電子部品一体型多層基板およびその製造方法に関する。
【０００２】
【従来の技術】
従来のビルドアップ型配線基板の製造方法を図２３〜図２６を用いて説明する。なお、各図は、説明のため図中の上下方向となる厚さ方向の倍率を左右方向となる幅方向と比較して大きく設定し、かつ、導体層、金属膜等の膜圧を実際の縮尺より拡大して示した概念図である。
【０００３】
図２３(ａ)に示すように、ガラスエポキシ等の絶縁基板１の表面に銅箔２をメッキ等により形成し、表面を過酸化水素配合硫酸等の薬液で化学的に、あるいはバフ等を用いた機械的研磨により清浄化する。次に、ドライフィルムレジストを銅箔２上に熱圧着し、回路パターン形成用のマスクを重ねて露光し、現像することにより回路パターンとして必要な部分にのみレジスト層３を残す(図２３(ｂ))。続いて、塩化銅溶液、塩化鉄溶液、過酸化水素配合硫酸液等のエッチング液により銅箔２の不要部分を除去して回路パターンを形成し(図２３(ｃ))、レジスト層３を除去する(図２３(ｄ))。ここまでは、通常の単層の配線基板と同一である。
【０００４】
次に、上層の基板との接続用のポストをメッキにより形成する。まず、図２３(ｅ)に示すように回路パターンが形成された基板１上の全面にメッキ用の給電膜４を無電解メッキにより形成し、その上にポストメッキ用レジスト層５を積層する(図２３(ｆ))。そして、絶縁基板１上の導体部分、すなわち銅箔２が残された部分の一部を露出させるようレジスト層５を露光現像して開口部５ａを形成する(図２４(ｇ))。この状態で給電膜４に通電してポスト用の金属を電解メッキすることにより、開口部５ａ内に銅箔２に接続されたポスト６を形成する(図２４(ｈ))。
【０００５】
続いて、レジスト層５を除去し(図２４(ｉ))、ポスト６をマスクにして給電膜４を塩化銅や過酸化水素配合硫酸等のエッチング液によりエッチングして除去する(図２４(ｊ))。そして、下層の基板１と上層に形成される基板との間を埋める熱硬化性の絶縁性樹脂層７を基板１上に印刷やカーテンコート法により塗布し、熱硬化させる(図２４(ｋ))。
【０００６】
絶縁性樹脂層７の表面をバフにより研磨してポスト６を端面に露出させ(図２５(ｌ))、露出したポスト６および絶縁性樹脂層７の表面全体に上層の回路用の銅箔８を無電解メッキ、電解メッキを併用して形成する(図２５(ｍ))。続いて、銅箔８をエッチングする際のマスクとなるレジスト層９をレジストの塗布、露光、現像により形成し(図２５(ｎ))、このレジスト層９をマスクに銅箔８をエッチングして回路パターンを形成する(図２５(ｏ))。
【０００７】
回路パターンの形成後、レジスト層９を除去し(図２６(ｐ))、導体部分として残された銅箔８上にニッケル(Ni)層１０と金(Au)層１１とをメッキにより形成することによりパッドを形成する(図２６(ｑ))。以上の工程により、下層回路パターンと上層回路パターンとを備えるビルドアップ型配線基板が完成する。図２６(ｒ)は、上層回路パターンの導通部分に電子部品として半導体素子２０を接続した様子を示す。素子２０の電極２１に固着された半田バンプ２２をパッドに接触させ、熱と圧力とにより半田バンプ２２を溶融させた後、冷却して半田バンプ２２を固化させて素子をビルドアップ型基板に固定する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法では、上下の回路パターン間が絶縁性樹脂層７により充填されることとなるため、温度、湿度等の環境変化による影響を受けやすく、基板が伸縮してビルドアップ型基板側のパッドの位置と、半導体素子２０の電極２１の位置とを合わせることが困難であるという問題がある。
【０００９】
この点、伸縮の影響をマージンとして考慮した上で基板の設計をすることも考えられる。この場合、使用材料の品種、ロットの違いによる伸縮率の違いを考慮し、かなりの余裕を持ってマージンを確保しなければならない。しかしながら、素子の小型化、高集積化により、半導体素子の電極ピッチは微細化する傾向にあり、上記のマージンを確保した設計では微細化に対処できないという問題が生じる。
【００１０】
また、上記の製造方法では、半導体素子２０の電極２１上に半田バンプ２２を形成する工程が必要となるため、半田バンプを必要としない素子と比較すると製造コストが高く、基板と素子とを組み合わせて構成される電子回路全体のコストが高くなるという問題がある。
【００１１】
この発明は、上述した従来技術の問題点に鑑みてなされたものであり、基板側のパッドの位置と半導体素子等の電子部品の電極との位置ずれが生じず、かつ、電子部品の電極に半田バンプを形成する必要のない電子部品一体型多層配線基板およびその製造法方法を提供することを課題
(目的)とする。
【００１２】
【課題を解決するための手段】
この発明にかかる電子部品一体型多層基板の製造方法は、基板接続面となる一方の面に電極が形成された電子部品を用いる場合には、電子部品が嵌合する保持穴が形成された治具を用い、保持穴に基板接続面が露出するよう電子部品を嵌合させる設置工程と、電極に第１層間接続部が接続・形成された状態で、基板接続面の層間接続部以外の部分と治具の表面とを絶縁性の第１樹脂層により覆う第１樹脂層形成工程と、第１樹脂層上に、第１層間接続部に接続された第１回路層を形成する第１回路層形成工程と、第１回路層の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う第２樹脂層形成工程と、第２樹脂層上に、第２層間接続部に接続された第２回路層を形成する第２回路層形成工程と、治具を剥離する段階とを順に含むことを特徴とする。
【００１３】
上記の手順によれば、従来とは逆に電子部品を基準にして素子側から層間接続部、樹脂層、回路層を順次積層してゆくため、電子部品と基板側との位置関係を正確に保つことができる。また、層間接続部をメッキ等の手段により形成できるため、電子部品と回路層とを半田で接続するより接続信頼性を高く保つことができる。
【００１４】
第１樹脂層形成工程としては、以下の２通りの方法が考えられる。第１は、電極上に第１層間接続部として第１層ポストを最初に形成し、その後、ポストの周囲に第１樹脂層を形成する方法である。第２は、基板接続面の全面と治具の表面とに第１樹脂層を最初に形成し、この樹脂層に電極に達する開口を形成し、形成された開口内に第１層間接続部を形成する方法である。第２の方法では、第１層間接続部を開口を埋める中実のポスト(金属柱)として形成することもできるし、開口の表面に付された膜として形成することもできる。
【００１５】
上述の第２の方法を用いる場合、第１回路層形成工程においては、第１層間接続部の形成時に連続して一括して形成された導体層を用いることができる。すなわち、第１層間接続部をメッキで形成する際に、第１樹脂層上にまでもメッキを施して第１層間接続部に連続する状態で導体層を形成することができる。
【００１６】
また、この発明にかかる電子部品一体型多層基板の製造方法は、基板接続面となる一方の面にリード若しくはバンプが形成された電子部品を用いる場合には、電子部品が嵌合する保持穴が形成された治具を用い、保持穴にリード若しくはバンプが突出するよう電子部品を嵌合させる設置工程と、基板接続面と治具の表面とを絶縁性の第１樹脂層により覆う第１樹脂層形成工程と、第１樹脂層上に、リード若しくはバンプから成る第１層間接続部に接続された第１回路層を形成する第１回路層形成工程と、第１回路層の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う第２樹脂層形成工程と、第２樹脂層上に、第２層間接続部に接続された第２回路層を形成する第２回路層形成工程と、治具を剥離する段階とを順に含むことを特徴とする。
【００１７】
第２樹脂層形成工程においても、第１樹脂層形成工程における説明と同様に、最初に第２層間接続部としてポストを形成して後に樹脂層を形成する第１の方法と、最初に全面に第２樹脂層を形成してから開口を形成する第２の方法とを選択することができる。また、第２の方法を用いる場合には、第２層間接続部の形成時に連続して一括して形成された導体層を利用して第２回路層を形成することができる。
【００１８】
さらに、この発明にかかる電子部品一体型多層基板は、複数の回路層が絶縁性の樹脂層を介して積層された多層のビルドアップ基板と、ビルドアップ基板の表層の回路層に接続された少なくとも１つの電子部品とを備える構造において、電子部品と表層の回路層との間に、両者を電気的に接続する層間接続部が形成され、表層の回路層は、層間接続部以外の部分で電子部品と表層の回路層との間隔にほぼ等しい厚さで形成された絶縁性の樹脂層により覆われ、この樹脂層により電子部品が基板に固定されていることを特徴とする。
【００１９】
【発明の実施の形態】
以下、この発明にかかる電子部品一体型多層基板の製造方法の実施形態を説明する。図１は第１の実施形態の各工程、段階を示すフローチャート、図２〜図７は各段階での多層基板の構造を示す断面図である。
【００２０】
第１の実施形態は、基板接続面となる一方の面に電極パッドが形成された半導体素子を電子部品として用いる場合に適した方法である。まず、図１に基づいて工程の概略を説明し、その後、各工程について断面図を参照しつつ、より詳細に説明する。
【００２１】
第１の実施形態にかかる製造方法は、治具の保持穴に半導体素子を設置する設置工程Ａ(S.1)と、素子および治具の表面を絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.2〜S.7)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.8〜S.12)と、第１回路層の上を絶縁性の第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.13〜S.20)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.21〜S.25)と、治具を剥離する段階Ｆ(S.28)とを順に含む。多層基板の回路層が２層の場合には、各工程Ａ〜Ｆを各一回ずつ経て全行程が終了するが、３層以上の回路層を形成するためには、第２樹脂層形成工程Ｄ、第２回路層形成工程Ｅの部分のみが繰り返し実行される。
【００２２】
設置工程Ａにおいては、図２(ａ)に示すように半導体素子３０が嵌合する保持穴４１が形成された平板状の治具４０を用い、電極パッド３２が形成された基板接続面３１が露出するよう半導体素子３０を保持穴４１に嵌合させる(S.1)。治具４０は完成後には半導体素子３０から剥離されるため、その表面、特に保持穴４１の内面と表面４２とは、剥離性が高いフッ素樹脂等で表面加工されている。なお、この例では、簡単のため電子部品として単一の半導体素子３０のみを示しており、保持穴４１も単一であるが、複数の電子部品を装着する場合には、各部品に応じて保持穴が形成された治具を用意すればよい。
【００２３】
第１樹脂層形成工程Ｂでは、電極パッド３２に第１層間接続部が接続・形成された状態で、基板接続面の層間接続部以外の部分と治具の表面とを絶縁性の第１樹脂層により覆う。この例では、第１樹脂層形成工程Ｂが、電極パッド３２上に第１層間接続部として第１層ポストを形成する段階と、ポストの形成後、その周囲に第１樹脂層を形成する段階とを含む。
【００２４】
第１層ポストを形成する段階では、基板接続面３１および治具４０の表面４２とを覆う感光性のレジスト層(メッキレジスト)５０を形成し(S.2、図２(ｂ))、このレジスト層５０のポスト形成位置に露光・現像のプロセスを介して電極に達する開口５０ａを形成する(S.3、図２(ｃ))。続いて、この開口５０ａ内にメッキにより第１層ポスト５１を形成する(S.4、図３(ｄ))。第１層ポスト５１の形成後、レジスト層５０は除去される(S.5、図３(ｅ))。なお、メッキの金属としては、銅、ニッケル、金、銀、白金、ロジウム等の金属、あるいはスズと金、ニッケルとリンとの合金等を用いることができる。メッキは電極パッド３２への通電が可能であれば電解メッキとすればよいし、それができなければ無電解メッキにより行われる。
【００２５】
第１層ポスト５１の形成後、これを覆うように治具４０の表面全体に第１樹脂層５２が形成される(S.6、図３(ｆ))。樹脂材料としては、エポキシ樹脂、ＢＴ樹脂等を用いることができ、形成方法としてはスクリーン印刷やカーテンコート法による塗布等任意の手段を用いることができる。ステップS.7では、第１樹脂層５２中に埋没した第１層ポスト５１の頭部を露出させるため、第１樹脂層５２の表面をバフやベルトサンダー等の研磨装置を用いて機械的に研磨する。図４(ｇ)は研磨後の状態を示す。
【００２６】
第１回路層形成工程Ｃでは、第１層ポスト５１に接続された状態で第１回路層を形成する。最初に、第１層ポスト５１および第１樹脂層５２の上に導体層５３をメッキにより形成する(S.8、図４(ｈ))。導体層５３は、最初は無電解銅メッキにより、続いて形成された銅箔を用いた電解銅メッキにより形成される。続いて、導体層５３の上に感光性のレジスト層(エッチングレジスト)を形成し(S.9)、レジスト層を所定のパターンで露光・現像して第１回路層の導通部分にレジスト層を残す(S.10)。そして、レジスト層に覆われていない領域の導体層５３をエッチングにより除去し(S.11)、レジスト層を除去することにより導体層５３の必要部分のみを残し、これにより第１回路層を形成する(S.12、図４(ｉ))。
【００２７】
第２樹脂層形成工程Ｄは、第１回路層５３の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う工程であり、第１回路層５３上に第２層間接続部として第２層ポストを形成する段階と、このポストの形成後、周囲に第２樹脂層を形成する段階とを含む。
第２層ポストを形成する段階においては、第１回路層５３および第１樹脂層５２上に給電膜５４を形成し(S.13、図５(ｊ))、この給電膜５４上に感光性のレジスト層(メッキレジスト)５５を形成する(S.14)と共に、レジスト層５５のポスト形成位置に露光・現像のプロセスを介して第１回路層５３に達する開口５５ａを形成する(S.15、図５(ｋ))。
【００２８】
続いて、給電膜５４に通電して電解メッキを行うことにより、開口５５ａ内に第２層ポスト５６を形成し(S.16、図５(ｌ))、レジスト層５５を除去する(S.17)すると共に、第２層ポスト５６をマスクに給電膜５４をエッチングする(S.18、図６(ｍ))。次に、形成された第２層ポスト５６および第１回路層５３を覆うように第１樹脂層５２上に第２樹脂層５７を形成し(S.19、図６(ｎ))、表面を研磨することにより第２層ポスト５６の頭出しをする(S.20、図６(ｏ))。
【００２９】
第２回路層形成工程Ｅは、第２樹脂層５７上に第２層ポスト５６に接続された第２回路層を形成する工程であり、導体層を形成する段階と、リソグラフィの手法によりエッチングする段階とを含む。最初に無電解銅メッキと電解銅メッキとにより第２樹脂層５７上に第２層ポスト５６に接続される導体層５８が形成される(S.21、図７(ｐ))。この導体層５８の上に感光性のレジスト層(エッチングレジスト)を形成し(S.22)、レジスト層を所定のパターンで露光・現像して第２回路層の導通部分にレジスト層を残し(S.23)、レジスト層に覆われていない領域の導体層５８をエッチングにより除去する(S.24)。エッチング後、レジスト層を除去することにより導体層５８の必要部分のみが残り、これにより第２回路層が形成される(S.25、図７(ｑ))。
【００３０】
上記の第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅは、多層回路基板の層数が２層である場合には１回で終了するが、３層以上を要する場合にはステップS.26の分岐からステップS.27でｎをインクリメントし、必要に応じた回数分繰り返し実行される。必要な層数の樹脂層および回路層の形成が終了すると、治具４０を剥離する段階Ｆ(S.28、図７(ｒ))が実行され、半導体素子３０に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
完成した電子部品一体型基板は、半導体素子２０と表層(第１回路層５３)との間に、両者を電気的に接続する層間接続部として第１層ポスト５１が形成され、第１回路層５３は、第１層ポスト５１以外の部分で半導体素子２０と第１回路層５３との間隔にほぼ等しい厚さで形成された絶縁性の樹脂層５２により覆われ、この樹脂層５２により電子部品２０が基板に固定されている。
【００３１】
第１の実施形態によれば、半導体素子３０を基礎として多層回路基板を積層することとしたため、従来のように形成された多層基板に半導体素子を取り付ける場合と比較して、基板を構成する樹脂の伸縮に左右されずに素子と基板側の回路とを正確に接続することができる。したがって、素子と回路との接合に樹脂の伸縮を考慮したマージンを大きく確保する必要がなく、電極ピッチの微細化にも容易に対応することが可能となる。また、電極パッド３２と各回路層との接続にメッキにより形成されたポストを利用することにより、従来の半田による接続と比較して、より強固で確実な電気的接続を得ることができる。
【００３２】
次に、第２の実施形態について説明する。第２の実施形態は、上述した第１の実施形態の工程の一部を変更した変形例であり、図８に各工程、段階のフローチャート、図９に第２の実施形態に特有な段階における多層基板の構造の断面図が示されている。他の工程、段階における構造は第１の実施形態と同様である。
【００３３】
第２の実施形態にかかる製造方法は、治具の保持穴に半導体素子を設置する設置工程Ａ(S.51)と、素子および治具の表面を絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.52〜S.57)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.58〜S.62)と、第１回路層の上を絶縁性の第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.63〜S.69)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.70〜S.74)と、治具を剥離する段階Ｆ(S.78)とを順に含む。
【００３４】
設置工程Ａおよび第１樹脂層形成工程Ｂは、第１の実施形態と同一である。これらの工程を終了した段階では、基板は図４(ｇ)に示した状態となっている。
【００３５】
第１回路層形成工程Ｃでは、第１層ポスト５１に接続された状態で第１回路層を形成する。この例では、図９(ａ)に示すように、第１樹脂層５２上にメッキ用の給電膜６０を形成し(S.58)、この給電膜６０上に感光性のレジスト層(メッキレジスト)６１を形成する(S.59)。そして、このレジスト層６１を所定のパターンで露光・現像して第１回路層の絶縁部分に対応させてレジスト層を残し(S.60)、レジスト層現像後に給電膜６０に通電して導体層５３を電解メッキにより形成する(S.61、図９(ｂ))。導体層５３を形成した後、レジスト層６１を除去する(S.62)。なお、この段階で導体層５３をマスクに給電膜６０を除去してもよいが、この例では第２樹脂層形成工程Ｄ中で第２層ポストの形成に給電膜６０を利用し、ポスト形成後に除去することとしている。
【００３６】
第２樹脂層形成工程Ｄは、第２層ポストを形成する段階と、このポストの形成後、周囲に第２樹脂層を形成する段階とを含む。まず、図９(ｃ)に示すように、第１回路層５３および給電膜６０の上に感光性のレジスト層(メッキレジスト)５５を形成し(S.63)、所定のパターンで露光現像することによりレジスト層５５のポスト形成位置に第１回路層５３に達する開口５５ａを形成する(S.64)。続いて、給電膜６０に通電して電解メッキを行うことにより、開口５５ａ内に第２層ポスト５６を形成し(S.65)、レジスト層５５を除去し(S.66)、続けて第１回路層５３をマスクに給電膜６０を過酸化水素配合硫酸水溶液等でエッチングする(S.67、図９(ｄ))。この段階で第１回路層５３を形成するために用いられた給電膜６０が除去される。次に、図６(ｎ)、(ｏ)に示される第１の実施形態と同様に、形成された第２層ポスト５６および第１回路層５３を覆うように第１樹脂層５２上に第２樹脂層５７を形成し(S.68)、表面を研磨することにより第２層ポスト５６の頭出しをする(S.69)。
【００３７】
第２回路層形成工程Ｅも、第１回路層形成工程Ｃと同一であり、最初に給電膜を形成し(S.70)、その上にレジスト層(メッキレジスト)を形成して露光・現像し(S.71,72)、レジスト層に形成された開口の部分に導体層を電解メッキにより形成する(S.73)。導体層の形成後、レジスト層を除去し(S.74)する。３層以上の回路層を形成する場合には、次の層のポスト形成に利用するために給電膜を残したまま、ステップS.75の分岐からステップS.76でｎをインクリメントし、第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅを実行する。必要な層数の樹脂層および回路層の形成が終了すると、最後の第２回路層形成工程ＥのステップS.70で形成された給電膜をエッチングにより除去し(S.77)、治具４０を剥離する段階Ｆ(S.78)が実行され、半導体素子３０に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
【００３８】
第２の実施形態では、回路の導体層を形成する前に給電膜を形成するため、導体層を電解メッキにより形成することができ、しかも、最終的に必要となる部分にのみ導体層を形成することができるため形成後にエッチングの必要がなく、第１の実施形態と比較すると導体層の形成にかかる時間を短縮することができる。
【００３９】
図１０は第３の実施形態の各工程、段階を示すフローチャート、図１１〜図１４は各段階での多層基板の構造を示す断面図である。第３の実施形態にかかる製造方法も、図１０に示されるように、治具の保持穴に半導体素子を設置する設置工程Ａ(S.101)と、素子および治具の表面を絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.102〜S.104)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.105〜S.109)と、第１回路層の上を絶縁性の第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.110〜S.112)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.113〜S.117)と、治具を剥離する段階Ｆ(S.120)とを順に含む。
【００４０】
設置工程Ａにおいては、図１１(ａ)に示すように、基板接続面３１が露出するよう半導体素子３０を治具４０の保持穴４１に嵌合させる(S.1)。治具４０の構成等は第１の実施形態と同一である。
【００４１】
第１樹脂層形成工程Ｂでは、電極パッド３２に第１層間接続部が接続・形成された状態で、基板接続面の層間接続部以外の部分と治具の表面とを絶縁性の第１樹脂層により覆う。この例では、第１樹脂層形成工程Ｂが、基板接続面３１の全面と治具４０の表面とに第１樹脂層５２を形成する段階(S.102、図１１(ｂ))と、第１樹脂層５２に半導体素子３０の電極パッド３２に達する開口５２ａを形成する段階(S.103、図１１(ｃ))と、開口５２ａ内に第１層間接続部として第１層ポスト５１を形成する段階(S.103、図１２(ｄ))とを含む。
【００４２】
第１樹脂層５２は、絶縁性を持つ感光性エポキシ樹脂等が利用され、この場合には露光、現像による化学的プロセスにより開口５２ａを形成することができる。ただし、必ずしも感光性樹脂を用いることには限られず、非感光性の任意の絶縁樹脂を用い、レーザーカッター等により物理的プロセスにより開口５２ａを形成してもよい。開口の形成後、第１樹脂層５２を熱硬化させる。
【００４３】
第１層ポスト５１は、無電解メッキにより、あるいは途中から電解メッキを併用して形成される。この際、開口５２ａを埋めて析出した金属が第１層ポスト５１となり、開口５２ａの周囲で第１樹脂層５２の表面に析出した部分が第１回路層を形成するための導体層５３となる。すなわち、この例では、第１樹脂層形成工程Ｂの第１層ポスト形成のステップS.104と、第１回路層形成工程Ｃの導体層形成のステップS.105とが工程上は連続して実行される。
【００４４】
第１回路層形成工程Ｃでは、第１層ポスト５１に接続された状態で第１回路層を形成する。上記のように、第１層ポスト５１の形成に連続して導体層５３が形成され(S.105、図１２(ｄ))、その上に感光性のレジスト層(エッチングレジスト)を形成し(S.106)、レジスト層を所定のパターンで露光・現像して第１回路層の導通部分にレジスト層を残し(S.107)、レジスト層に覆われていない領域の導体層５３をエッチングにより除去する(S.108)。エッチング後、レジスト層を除去することにより導体層５３の必要部分のみが残り、これにより第１回路層５３が形成される(S.109、図１２(ｅ))。
【００４５】
なお、第１層間接続部としては、上記のような開口５２ａを埋めるポスト５１のみでなく、図１２(ｄ-2)に示すように開口５２ａの表面に形成された膜５１ａを用いてヴァイアホール(Via Hole)型の接続形態を用いることもできる。
【００４６】
第２樹脂層形成工程Ｄは、第１回路層５３の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う工程であり、第１回路層５３上に第２樹脂層５７を形成する段階(S.110、図１３(ｆ))と、第２樹脂層５７に第１回路層５３の一部に達する開口５７ａを形成する段階(S.111、図１３(ｇ))と、開口５７ａ内に第２層間接続部として第２層ポスト５６を形成する段階(S.112、図１３(ｈ))とを含む。
【００４７】
第２樹脂層５７も、第１樹脂層５２と同様に感光性エポキシ樹脂であり、露光、現像により開口５７ａが形成される。また、第２層ポスト５６は、無電解メッキにより、あるいは途中から電解メッキを併用して形成される。この際、開口５７ａを埋めて析出した金属が第２層ポスト５６となり、開口５７ａの周囲で第２樹脂層５７の表面に析出した部分が第２回路層を形成するための導体層５８となる。すなわち、この例では、第２樹脂層形成工程Ｄの第２層ポスト形成のステップS.112と、第２回路層形成工程Ｅの導体層形成のステップS.113とが工程上は連続して実行される。
【００４８】
第２回路層形成工程Ｅでは、第２層ポスト５６に接続された状態で第２回路層を形成する。上記のように、第２層ポスト５６の形成に連続して導体層５８が形成され(S.113、図１３(ｈ))、その上に感光性のレジスト層(エッチングレジスト)を形成し(S.114)、レジスト層を所定のパターンで露光・現像して第１回路層の導通部分にレジスト層を残し(S.115)、レジスト層に覆われていない領域の導体層５８をエッチングにより除去する(S.116)。エッチング後、レジスト層を除去することにより導体層５８の必要部分のみが残り、これにより第２回路層５８が形成される(S.117、図１４(ｉ))。なお、第２層間接続部としても、図１２(ｄ-2)に示される第１層間接続部と同様に、ヴァイアホール(Via Hole)型の接続形態を用いることができる。
【００４９】
３層以上の回路層を形成する場合には、ステップS.118の分岐からステップS.119でｎをインクリメントし、第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅを実行する。必要な層数の樹脂層および回路層の形成が終了すると、治具４０を剥離する段階Ｆ(S.120)が実行され、半導体素子３０に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
【００５０】
第３の実施形態によれば、絶縁性の樹脂層を最初に形成し、これに開口を形成して層間接続部を形成する工程としたため、最初にポストを形成してから樹脂層を形成する第１、第２の実施形態より工程数を削減して作業の効率化を図ることができる。また、層間接続部であるポストと回路層の導体とを連続した工程で形成することができるため、これらを別個の工程として行うよりも作業が容易となる。
【００５１】
次に、第４の実施形態について説明する。第４の実施形態は、上述した第３の実施形態の工程の一部を変更した変形例であり、図１５に各工程、段階のフローチャート、図１６に第４の実施形態に特有な段階における多層基板の構造の断面図が示されている。他の工程、段階における構造は第３の実施形態と同様である。
【００５２】
第４の実施形態にかかる製造方法は、治具の保持穴に半導体素子を設置する設置工程Ａ(S.151)と、素子および治具の表面を絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.152〜S.157)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.158〜S.160)と、第１回路層の上を絶縁性の第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.161〜S.166)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.167〜S.1694)と、治具を剥離する段階Ｆ(S.172)とを順に含む。
【００５３】
設置工程Ａと第１樹脂層形成工程Ｂの最初の２ステップとは、第３の実施形態と同一である。これらの工程を終了した段階では、基板は図１１(ｃ)に示した状態となっている。
【００５４】
次に第４の実施形態では、図１６(ａ)に示すように、第１樹脂層５２に形成された開口の内部および第１樹脂層５２の表面に給電膜６０を形成し(S.154)、その上に感光性のレジスト層(メッキレジスト)を形成する(S.155)。そして、所定のパターンにしたがってレジスト層を露光、現像することにより第１回路層の絶縁部分に応じてレジスト層６１を残し(S.156)、現像後給電膜６０に通電して電解メッキを行う。この際、図１６(ｂ)に示すように、開口を埋めて析出した金属が第１層ポスト５１となり、開口の外側で給電膜６０の表面に析出した部分が第１回路層を形成するための導体層５３となる。すなわち、この例では、第１樹脂層形成工程Ｂの第１層ポスト形成のステップS.157と、第１回路層形成工程Ｃの導体層形成のステップS.158とが工程上は連続して実行される。
【００５５】
第１回路層形成工程Ｃでは、第１層ポスト５１に接続された状態で第１回路層を形成する。上記のように、第１層ポスト５１の形成に連続して導体層５３を形成し(S.158)、レジスト層６１を除去し(S.159)、導体層５３をマスクにして給電膜６０をエッチングにより除去する(S.160)。
【００５６】
第２樹脂層形成工程Ｄは、第１樹脂層形成工程Ｂと同一であり、最初に第１回路層５３を覆うように第２樹脂層を形成し(S.161)、これに開口を形成する(S.162)。続いて、給電膜を開口内部を含む全面に形成し(S.163)、レジスト層(メッキレジスト)を形成して露光・現像する(S.164,S.165)。そして、給電膜に通電して電解メッキを行うことにより、第２層ポストを形成すると共に(S.166)、第２回路層に用いられる導体層を連続して形成する(S.167)。
【００５７】
第２回路層形成工程Ｅも、第１回路層形成工程Ｃと同一であり、第２層ポストに連続して導体層を形成した後、レジスト層を除去し(S.168)、導体層をマスクにして給電膜をエッチングにより除去する(S.169)。３層以上の回路層を形成する場合には、ステップS.170の分岐からステップS.171でｎをインクリメントし、第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅを実行する。必要な層数の樹脂層および回路層の形成が終了すると、治具４０を剥離する段階Ｆ(S.172)が実行され、半導体素子３０に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
【００５８】
第４の実施形態では、給電膜を利用してポストと導体層とを電解メッキにより形成することができ、しかも、最終的に必要となる部分にのみ導体層を形成することができるため後に導体層をエッチングする必要がなく、第３の実施形態と比較すると導体層の形成にかかる時間を短縮することができる。
【００５９】
図１７は第５の実施形態の各工程、段階を示すフローチャート、図１８〜図２２は各段階での多層基板の構造を示す断面図である。上述した４つの実施形態は、単一の半導体素子３０に対して基板を積層する場合を示しているが、実用的には基板上には多数の部品が搭載される。また、搭載される部品の中には、電極パッドに半田バンプやリードが形成された半導体素子、あるいは、コンデンサ等のリード付きの部品が用いられる場合も多い。このような部品を利用する場合には、上記の実施形態のように第１層間接続部として第１層ポストを形成する必要がない。第５の実施形態は、このような基板接続面となる一方の面にリード若しくはバンプが形成された電子部品を用いる場合に適した方法である。
【００６０】
第５の実施形態の製造方法は、治具の保持穴にリード若しくはバンプが突出するよう電子部品を嵌合させる設置工程Ａ(S.201)と、部品および治具の表面とを絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.202,203)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.204〜S.209)と、第１回路層の上を第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.210〜S.217)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.218〜S.222)と、治具を剥離する段階Ｆ(S.225)とを順に含む。多層基板の回路層が２層の場合には、各工程Ａ〜Ｆを各一回ずつ経て全行程が終了するが、３層以上の回路層を形成するためには、第２樹脂層形成工程Ｄ、第２回路層形成工程Ｅの部分のみが繰り返し実行される。
【００６１】
設置工程Ａにおいては、図１８(ａ)に示すように、電極パッドに半田バンプ３３ａが形成された半導体素子３３、リード３４ａを有するコンデンサ３４、リード３５ａが形成された半導体素子３５を、それぞれバンプおよびリードが突出するように治具４５の保持穴に嵌合させる(S.201)。
【００６２】
第１樹脂層形成工程Ｂでは、各部品と治具の表面とを絶縁性の第１樹脂層５２により覆い(S.202、図１８(ｂ))、その後、全てのバンプ、リードが第１樹脂層５２の表面に現るまでリード、樹脂層を研磨する(S.203、図１８(ｃ))。各部品のバンプおよびリードは長さが異なるため、第１樹脂層５２を形成した段階では、半導体素子３３の半田バンプ３３ａと半導体素子３５のリード３５ａとは第１樹脂層５２内に埋没し、コンデンサ３４のリード３４ａは第１樹脂層５２から突出している。これをバフやベルトサンダー等の装置により機械研磨して高さを揃え、すべてのリード、バンプを表面に露出させる。
【００６３】
上記の場合、第１樹脂層５２は、カーテンコート法等の非接触の方法で塗布することが望ましい。ただし、リード、バンプの高さが全て同一である場合、あるいは、第１樹脂層５２を形成する前にリードの高さを切りそろえた場合には、スクリーン印刷等の簡易な塗布方法を用いることもできる。
【００６４】
第１回路層形成工程Ｃでは、研磨後の表面に第１回路層を形成するための導体層５３を無電解メッキにより、あるいは途中から電解メッキを併用して形成し(S.204、図１９(ｄ))、この上に感光性のレジスト層(エッチングレジスト)を形成し(S.205)、これを所定のパターンで露光・現像して第１回路層の導通部分にレジスト層を残す(S.207)。そして、レジスト層に覆われていない領域の導体層５３をエッチングにより除去し(S.208)、レジスト層を除去することにより導体層５３の必要部分のみを残し、これにより第１回路層を形成する(S.209、図１９(ｅ))。なお、第１回路層形成工程Ｃでは、前述の第２の実施形態で説明したように、最初に給電膜を一面に形成し、その上にレジスト層(メッキレジスト)を形成し、これを露光・現像することにより導体層を形成する部分のレジスト層を除去し、電解メッキで導体層を必要部分に形成した後、レジスト層、給電膜を除去する手法を用いることもできる。
【００６５】
第２樹脂層形成工程Ｄは、第１回路層５３の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う工程であり、第１回路層５３上に第２層間接続部として第２層ポストを形成する段階と、このポストの形成後、周囲に第２樹脂層を形成する段階とを含む。第２層ポストを形成する段階においては、第１回路層５３および第１樹脂層５２上に給電膜５４を形成し(S.210、図２０(ｆ))、この給電膜５４上に感光性のレジスト層(メッキレジスト)５５を形成する(S.211)と共に、レジスト層５５のポスト形成位置に露光・現像のプロセスを介して第１回路層５３に達する開口５５ａを形成する(S.212、図２０(ｇ))。
【００６６】
続いて、給電膜５４に通電して電解メッキを行うことにより、開口５５ａ内に第２層ポスト５６を形成し(S.213、図２０(ｈ))、レジスト層５５を除去する(S.214)すると共に、第２層ポスト５６をマスクに給電膜５４をエッチングする(S.215、図２１(ｉ))。次に、形成された第２層ポスト５６および第１回路層５３を覆うように第１樹脂層５２上に第２樹脂層５７を形成し(S.216、図２１(ｊ))、表面を研磨することにより第２層ポスト５６の頭出しをする(S.217、図２１(ｋ))。
【００６７】
第２回路層形成工程Ｅでは、第２層ポスト５６に接続された状態で第２回路層を形成する。上記のように、第２樹脂層５７の表面に第２層ポスト５６が露出した状態で、第２樹脂層５７の上に第２回路層となる導体層５８を形成する(S.218、図２２(ｌ))。そして、導体層５８の上に感光性のレジスト層(エッチングレジスト)を形成し(S.219)、レジスト層を所定のパターンで露光・現像して第２回路層の導通部分にレジスト層を残し(S.220)、レジスト層に覆われていない領域の導体層５８をエッチングにより除去する(S.221)。エッチング後、レジスト層を除去することにより導体層５８の必要部分のみが残り、これにより第２回路層５８が形成される(S.222、図２２(ｍ))。
【００６８】
３層以上の回路層を形成する場合には、ステップS.223の分岐からステップS.224でｎをインクリメントし、第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅを実行する。必要な層数の樹脂層および回路層の形成が終了すると、治具４５を剥離する段階Ｆ(S.225、図２２(ｎ))が実行され、電子部品３３，３４，３５に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
【００６９】
第５の実施形態によれば、リードやバンプを有する電子部品を利用した場合に、これらのリードやバンプを基準に回路層を形成することができ、完成した基板に電子部品を固定する場合と比較して、基板を構成する樹脂の伸縮に左右されずに素子と基板側の回路とを正確に接続することができる。
【００７０】
【発明の効果】
以上説明したように、この発明の製造方法によれば、電子部品を基準にして素子側から層間接続部、樹脂層、回路層を順次積層してゆくため、電子部品と基板側との位置関係を正確に保つことができる。したがって、素子と回路との接合に樹脂の伸縮を考慮したマージンを大きく確保する必要がなく、電極ピッチの微細化にも容易に対応することが可能となる。また、層間接続部をメッキ等の手段により形成できるため、電子部品と回路層とを半田で接続するより接続信頼性を高く保つことができる。
【００７１】
請求項２のように、電極上に第１層間接続部として第１層ポストを最初に形成し、その後、ポストの周囲に第１樹脂層を形成する方法を採用した場合には、工程数は多くなるが、後に樹脂層に開口を形成する必要がないため、樹脂の種類が限定されないという利点がある。他方、請求項３のように、基板接続面の全面と治具の表面とに第１樹脂層を最初に形成し、この樹脂層に電極に達する開口を形成し、形成された開口内に第１層間接続部を形成する方法を採用した場合には、例えば感光性の樹脂を用い、あるいはレーザーカッター等で開口を形成する必要はあるが、工程数を請求項２の場合より少なくすることができ、製造工程の時間短縮を図ることが可能となる。
【００７２】
なお、請求項３の方法において、請求項４のように第１層間接続部の形成時に連続して導体層を形成することとすれば、さらに実際の工程数を削減すると共に、これらを別個の工程として行うよりも工程が容易となる。
【００７３】
電極パッドに半田バンプやリードが形成された半導体素子、あるいは、コンデンサ等のリード付きの部品が用いられる場合には、請求項５の方法を用いることにより、これらのリードやバンプを基準に回路層を形成することができ、完成した基板に電子部品を固定する場合と比較して、基板を構成する樹脂の伸縮に左右されずに素子と基板側の回路とを正確に接続することができる。
【００７４】
第２樹脂層形成工程においても、請求項６のように、最初に第２層間接続部としてポストを形成して後に樹脂層を形成する方法と、請求項７のように、最初に全面に第２樹脂層を形成してから開口を形成する方法とを選択することができる。請求項７の方法では、請求項８のように第２層間接続部の形成時に連続して導体層を形成することもできる。請求項６の方法では、樹脂の種類が限定されないという利点、請求項７の方法では工程数を削減することができるという利点、請求項８の方法では請求項７の方法よりさらに少なくすることができるという利点がある。
【図面の簡単な説明】
【図１】 第１の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図２】 第１の実施形態の方法の各段階(その１)を示す基板の断面図。
【図３】 第１の実施形態の方法の各段階(その２)を示す基板の断面図。
【図４】 第１の実施形態の方法の各段階(その３)を示す基板の断面図。
【図５】 第１の実施形態の方法の各段階(その４)を示す基板の断面図。
【図６】 第１の実施形態の方法の各段階(その５)を示す基板の断面図。
【図７】 第１の実施形態の方法の各段階(その６)を示す基板の断面図。
【図８】 第２の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図９】 第２の実施形態の方法の特徴的な段階を示す基板の断面図。
【図１０】 第３の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図１１】 第３の実施形態の方法の各段階(その１)を示す基板の断面図。
【図１２】 第３の実施形態の方法の各段階(その２)を示す基板の断面図。
【図１３】 第３の実施形態の方法の各段階(その３)を示す基板の断面図。
【図１４】 第３の実施形態の方法の各段階(その４)を示す基板の断面図。
【図１５】 第４の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図１６】 第４の実施形態の方法の特徴的な段階を示す基板の断面図。
【図１７】 第５の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図１８】 第５の実施形態の方法の各段階(その１)を示す基板の断面図。
【図１９】 第５の実施形態の方法の各段階(その２)を示す基板の断面図。
【図２０】 第５の実施形態の方法の各段階(その３)を示す基板の断面図。
【図２１】 第５の実施形態の方法の各段階(その４)を示す基板の断面図。
【図２２】 第５の実施形態の方法の各段階(その５)を示す基板の断面図。
【図２３】 従来の電子部品一体型多層基板の製造方法の各段階(その１)を示す基板の断面図。
【図２４】 従来の電子部品一体型多層基板の製造方法の各段階(その２)を示す基板の断面図。
【図２５】 従来の電子部品一体型多層基板の製造方法の各段階(その３)を示す基板の断面図。
【図２６】 従来の電子部品一体型多層基板の製造方法の各段階(その４)を示す基板の断面図。
【符号の説明】
３０ 半導体素子
４０ 治具
５１ 第１層ポスト
５２ 第１樹脂層
５３ 第１回路層
５６ 第２層ポスト
５７ 第２樹脂層
５８ 第２回路層
【発明の属する技術分野】
この発明は、複数の基板層がポスト(金属柱)等の層間接続部により連結して構成される電子部品一体型多層基板およびその製造方法に関する。
【０００２】
【従来の技術】
従来のビルドアップ型配線基板の製造方法を図２３〜図２６を用いて説明する。なお、各図は、説明のため図中の上下方向となる厚さ方向の倍率を左右方向となる幅方向と比較して大きく設定し、かつ、導体層、金属膜等の膜圧を実際の縮尺より拡大して示した概念図である。
【０００３】
図２３(ａ)に示すように、ガラスエポキシ等の絶縁基板１の表面に銅箔２をメッキ等により形成し、表面を過酸化水素配合硫酸等の薬液で化学的に、あるいはバフ等を用いた機械的研磨により清浄化する。次に、ドライフィルムレジストを銅箔２上に熱圧着し、回路パターン形成用のマスクを重ねて露光し、現像することにより回路パターンとして必要な部分にのみレジスト層３を残す(図２３(ｂ))。続いて、塩化銅溶液、塩化鉄溶液、過酸化水素配合硫酸液等のエッチング液により銅箔２の不要部分を除去して回路パターンを形成し(図２３(ｃ))、レジスト層３を除去する(図２３(ｄ))。ここまでは、通常の単層の配線基板と同一である。
【０００４】
次に、上層の基板との接続用のポストをメッキにより形成する。まず、図２３(ｅ)に示すように回路パターンが形成された基板１上の全面にメッキ用の給電膜４を無電解メッキにより形成し、その上にポストメッキ用レジスト層５を積層する(図２３(ｆ))。そして、絶縁基板１上の導体部分、すなわち銅箔２が残された部分の一部を露出させるようレジスト層５を露光現像して開口部５ａを形成する(図２４(ｇ))。この状態で給電膜４に通電してポスト用の金属を電解メッキすることにより、開口部５ａ内に銅箔２に接続されたポスト６を形成する(図２４(ｈ))。
【０００５】
続いて、レジスト層５を除去し(図２４(ｉ))、ポスト６をマスクにして給電膜４を塩化銅や過酸化水素配合硫酸等のエッチング液によりエッチングして除去する(図２４(ｊ))。そして、下層の基板１と上層に形成される基板との間を埋める熱硬化性の絶縁性樹脂層７を基板１上に印刷やカーテンコート法により塗布し、熱硬化させる(図２４(ｋ))。
【０００６】
絶縁性樹脂層７の表面をバフにより研磨してポスト６を端面に露出させ(図２５(ｌ))、露出したポスト６および絶縁性樹脂層７の表面全体に上層の回路用の銅箔８を無電解メッキ、電解メッキを併用して形成する(図２５(ｍ))。続いて、銅箔８をエッチングする際のマスクとなるレジスト層９をレジストの塗布、露光、現像により形成し(図２５(ｎ))、このレジスト層９をマスクに銅箔８をエッチングして回路パターンを形成する(図２５(ｏ))。
【０００７】
回路パターンの形成後、レジスト層９を除去し(図２６(ｐ))、導体部分として残された銅箔８上にニッケル(Ni)層１０と金(Au)層１１とをメッキにより形成することによりパッドを形成する(図２６(ｑ))。以上の工程により、下層回路パターンと上層回路パターンとを備えるビルドアップ型配線基板が完成する。図２６(ｒ)は、上層回路パターンの導通部分に電子部品として半導体素子２０を接続した様子を示す。素子２０の電極２１に固着された半田バンプ２２をパッドに接触させ、熱と圧力とにより半田バンプ２２を溶融させた後、冷却して半田バンプ２２を固化させて素子をビルドアップ型基板に固定する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法では、上下の回路パターン間が絶縁性樹脂層７により充填されることとなるため、温度、湿度等の環境変化による影響を受けやすく、基板が伸縮してビルドアップ型基板側のパッドの位置と、半導体素子２０の電極２１の位置とを合わせることが困難であるという問題がある。
【０００９】
この点、伸縮の影響をマージンとして考慮した上で基板の設計をすることも考えられる。この場合、使用材料の品種、ロットの違いによる伸縮率の違いを考慮し、かなりの余裕を持ってマージンを確保しなければならない。しかしながら、素子の小型化、高集積化により、半導体素子の電極ピッチは微細化する傾向にあり、上記のマージンを確保した設計では微細化に対処できないという問題が生じる。
【００１０】
また、上記の製造方法では、半導体素子２０の電極２１上に半田バンプ２２を形成する工程が必要となるため、半田バンプを必要としない素子と比較すると製造コストが高く、基板と素子とを組み合わせて構成される電子回路全体のコストが高くなるという問題がある。
【００１１】
この発明は、上述した従来技術の問題点に鑑みてなされたものであり、基板側のパッドの位置と半導体素子等の電子部品の電極との位置ずれが生じず、かつ、電子部品の電極に半田バンプを形成する必要のない電子部品一体型多層配線基板およびその製造法方法を提供することを課題
(目的)とする。
【００１２】
【課題を解決するための手段】
この発明にかかる電子部品一体型多層基板の製造方法は、基板接続面となる一方の面に電極が形成された電子部品を用いる場合には、電子部品が嵌合する保持穴が形成された治具を用い、保持穴に基板接続面が露出するよう電子部品を嵌合させる設置工程と、電極に第１層間接続部が接続・形成された状態で、基板接続面の層間接続部以外の部分と治具の表面とを絶縁性の第１樹脂層により覆う第１樹脂層形成工程と、第１樹脂層上に、第１層間接続部に接続された第１回路層を形成する第１回路層形成工程と、第１回路層の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う第２樹脂層形成工程と、第２樹脂層上に、第２層間接続部に接続された第２回路層を形成する第２回路層形成工程と、治具を剥離する段階とを順に含むことを特徴とする。
【００１３】
上記の手順によれば、従来とは逆に電子部品を基準にして素子側から層間接続部、樹脂層、回路層を順次積層してゆくため、電子部品と基板側との位置関係を正確に保つことができる。また、層間接続部をメッキ等の手段により形成できるため、電子部品と回路層とを半田で接続するより接続信頼性を高く保つことができる。
【００１４】
第１樹脂層形成工程としては、以下の２通りの方法が考えられる。第１は、電極上に第１層間接続部として第１層ポストを最初に形成し、その後、ポストの周囲に第１樹脂層を形成する方法である。第２は、基板接続面の全面と治具の表面とに第１樹脂層を最初に形成し、この樹脂層に電極に達する開口を形成し、形成された開口内に第１層間接続部を形成する方法である。第２の方法では、第１層間接続部を開口を埋める中実のポスト(金属柱)として形成することもできるし、開口の表面に付された膜として形成することもできる。
【００１５】
上述の第２の方法を用いる場合、第１回路層形成工程においては、第１層間接続部の形成時に連続して一括して形成された導体層を用いることができる。すなわち、第１層間接続部をメッキで形成する際に、第１樹脂層上にまでもメッキを施して第１層間接続部に連続する状態で導体層を形成することができる。
【００１６】
また、この発明にかかる電子部品一体型多層基板の製造方法は、基板接続面となる一方の面にリード若しくはバンプが形成された電子部品を用いる場合には、電子部品が嵌合する保持穴が形成された治具を用い、保持穴にリード若しくはバンプが突出するよう電子部品を嵌合させる設置工程と、基板接続面と治具の表面とを絶縁性の第１樹脂層により覆う第１樹脂層形成工程と、第１樹脂層上に、リード若しくはバンプから成る第１層間接続部に接続された第１回路層を形成する第１回路層形成工程と、第１回路層の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う第２樹脂層形成工程と、第２樹脂層上に、第２層間接続部に接続された第２回路層を形成する第２回路層形成工程と、治具を剥離する段階とを順に含むことを特徴とする。
【００１７】
第２樹脂層形成工程においても、第１樹脂層形成工程における説明と同様に、最初に第２層間接続部としてポストを形成して後に樹脂層を形成する第１の方法と、最初に全面に第２樹脂層を形成してから開口を形成する第２の方法とを選択することができる。また、第２の方法を用いる場合には、第２層間接続部の形成時に連続して一括して形成された導体層を利用して第２回路層を形成することができる。
【００１８】
さらに、この発明にかかる電子部品一体型多層基板は、複数の回路層が絶縁性の樹脂層を介して積層された多層のビルドアップ基板と、ビルドアップ基板の表層の回路層に接続された少なくとも１つの電子部品とを備える構造において、電子部品と表層の回路層との間に、両者を電気的に接続する層間接続部が形成され、表層の回路層は、層間接続部以外の部分で電子部品と表層の回路層との間隔にほぼ等しい厚さで形成された絶縁性の樹脂層により覆われ、この樹脂層により電子部品が基板に固定されていることを特徴とする。
【００１９】
【発明の実施の形態】
以下、この発明にかかる電子部品一体型多層基板の製造方法の実施形態を説明する。図１は第１の実施形態の各工程、段階を示すフローチャート、図２〜図７は各段階での多層基板の構造を示す断面図である。
【００２０】
第１の実施形態は、基板接続面となる一方の面に電極パッドが形成された半導体素子を電子部品として用いる場合に適した方法である。まず、図１に基づいて工程の概略を説明し、その後、各工程について断面図を参照しつつ、より詳細に説明する。
【００２１】
第１の実施形態にかかる製造方法は、治具の保持穴に半導体素子を設置する設置工程Ａ(S.1)と、素子および治具の表面を絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.2〜S.7)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.8〜S.12)と、第１回路層の上を絶縁性の第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.13〜S.20)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.21〜S.25)と、治具を剥離する段階Ｆ(S.28)とを順に含む。多層基板の回路層が２層の場合には、各工程Ａ〜Ｆを各一回ずつ経て全行程が終了するが、３層以上の回路層を形成するためには、第２樹脂層形成工程Ｄ、第２回路層形成工程Ｅの部分のみが繰り返し実行される。
【００２２】
設置工程Ａにおいては、図２(ａ)に示すように半導体素子３０が嵌合する保持穴４１が形成された平板状の治具４０を用い、電極パッド３２が形成された基板接続面３１が露出するよう半導体素子３０を保持穴４１に嵌合させる(S.1)。治具４０は完成後には半導体素子３０から剥離されるため、その表面、特に保持穴４１の内面と表面４２とは、剥離性が高いフッ素樹脂等で表面加工されている。なお、この例では、簡単のため電子部品として単一の半導体素子３０のみを示しており、保持穴４１も単一であるが、複数の電子部品を装着する場合には、各部品に応じて保持穴が形成された治具を用意すればよい。
【００２３】
第１樹脂層形成工程Ｂでは、電極パッド３２に第１層間接続部が接続・形成された状態で、基板接続面の層間接続部以外の部分と治具の表面とを絶縁性の第１樹脂層により覆う。この例では、第１樹脂層形成工程Ｂが、電極パッド３２上に第１層間接続部として第１層ポストを形成する段階と、ポストの形成後、その周囲に第１樹脂層を形成する段階とを含む。
【００２４】
第１層ポストを形成する段階では、基板接続面３１および治具４０の表面４２とを覆う感光性のレジスト層(メッキレジスト)５０を形成し(S.2、図２(ｂ))、このレジスト層５０のポスト形成位置に露光・現像のプロセスを介して電極に達する開口５０ａを形成する(S.3、図２(ｃ))。続いて、この開口５０ａ内にメッキにより第１層ポスト５１を形成する(S.4、図３(ｄ))。第１層ポスト５１の形成後、レジスト層５０は除去される(S.5、図３(ｅ))。なお、メッキの金属としては、銅、ニッケル、金、銀、白金、ロジウム等の金属、あるいはスズと金、ニッケルとリンとの合金等を用いることができる。メッキは電極パッド３２への通電が可能であれば電解メッキとすればよいし、それができなければ無電解メッキにより行われる。
【００２５】
第１層ポスト５１の形成後、これを覆うように治具４０の表面全体に第１樹脂層５２が形成される(S.6、図３(ｆ))。樹脂材料としては、エポキシ樹脂、ＢＴ樹脂等を用いることができ、形成方法としてはスクリーン印刷やカーテンコート法による塗布等任意の手段を用いることができる。ステップS.7では、第１樹脂層５２中に埋没した第１層ポスト５１の頭部を露出させるため、第１樹脂層５２の表面をバフやベルトサンダー等の研磨装置を用いて機械的に研磨する。図４(ｇ)は研磨後の状態を示す。
【００２６】
第１回路層形成工程Ｃでは、第１層ポスト５１に接続された状態で第１回路層を形成する。最初に、第１層ポスト５１および第１樹脂層５２の上に導体層５３をメッキにより形成する(S.8、図４(ｈ))。導体層５３は、最初は無電解銅メッキにより、続いて形成された銅箔を用いた電解銅メッキにより形成される。続いて、導体層５３の上に感光性のレジスト層(エッチングレジスト)を形成し(S.9)、レジスト層を所定のパターンで露光・現像して第１回路層の導通部分にレジスト層を残す(S.10)。そして、レジスト層に覆われていない領域の導体層５３をエッチングにより除去し(S.11)、レジスト層を除去することにより導体層５３の必要部分のみを残し、これにより第１回路層を形成する(S.12、図４(ｉ))。
【００２７】
第２樹脂層形成工程Ｄは、第１回路層５３の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う工程であり、第１回路層５３上に第２層間接続部として第２層ポストを形成する段階と、このポストの形成後、周囲に第２樹脂層を形成する段階とを含む。
第２層ポストを形成する段階においては、第１回路層５３および第１樹脂層５２上に給電膜５４を形成し(S.13、図５(ｊ))、この給電膜５４上に感光性のレジスト層(メッキレジスト)５５を形成する(S.14)と共に、レジスト層５５のポスト形成位置に露光・現像のプロセスを介して第１回路層５３に達する開口５５ａを形成する(S.15、図５(ｋ))。
【００２８】
続いて、給電膜５４に通電して電解メッキを行うことにより、開口５５ａ内に第２層ポスト５６を形成し(S.16、図５(ｌ))、レジスト層５５を除去する(S.17)すると共に、第２層ポスト５６をマスクに給電膜５４をエッチングする(S.18、図６(ｍ))。次に、形成された第２層ポスト５６および第１回路層５３を覆うように第１樹脂層５２上に第２樹脂層５７を形成し(S.19、図６(ｎ))、表面を研磨することにより第２層ポスト５６の頭出しをする(S.20、図６(ｏ))。
【００２９】
第２回路層形成工程Ｅは、第２樹脂層５７上に第２層ポスト５６に接続された第２回路層を形成する工程であり、導体層を形成する段階と、リソグラフィの手法によりエッチングする段階とを含む。最初に無電解銅メッキと電解銅メッキとにより第２樹脂層５７上に第２層ポスト５６に接続される導体層５８が形成される(S.21、図７(ｐ))。この導体層５８の上に感光性のレジスト層(エッチングレジスト)を形成し(S.22)、レジスト層を所定のパターンで露光・現像して第２回路層の導通部分にレジスト層を残し(S.23)、レジスト層に覆われていない領域の導体層５８をエッチングにより除去する(S.24)。エッチング後、レジスト層を除去することにより導体層５８の必要部分のみが残り、これにより第２回路層が形成される(S.25、図７(ｑ))。
【００３０】
上記の第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅは、多層回路基板の層数が２層である場合には１回で終了するが、３層以上を要する場合にはステップS.26の分岐からステップS.27でｎをインクリメントし、必要に応じた回数分繰り返し実行される。必要な層数の樹脂層および回路層の形成が終了すると、治具４０を剥離する段階Ｆ(S.28、図７(ｒ))が実行され、半導体素子３０に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
完成した電子部品一体型基板は、半導体素子２０と表層(第１回路層５３)との間に、両者を電気的に接続する層間接続部として第１層ポスト５１が形成され、第１回路層５３は、第１層ポスト５１以外の部分で半導体素子２０と第１回路層５３との間隔にほぼ等しい厚さで形成された絶縁性の樹脂層５２により覆われ、この樹脂層５２により電子部品２０が基板に固定されている。
【００３１】
第１の実施形態によれば、半導体素子３０を基礎として多層回路基板を積層することとしたため、従来のように形成された多層基板に半導体素子を取り付ける場合と比較して、基板を構成する樹脂の伸縮に左右されずに素子と基板側の回路とを正確に接続することができる。したがって、素子と回路との接合に樹脂の伸縮を考慮したマージンを大きく確保する必要がなく、電極ピッチの微細化にも容易に対応することが可能となる。また、電極パッド３２と各回路層との接続にメッキにより形成されたポストを利用することにより、従来の半田による接続と比較して、より強固で確実な電気的接続を得ることができる。
【００３２】
次に、第２の実施形態について説明する。第２の実施形態は、上述した第１の実施形態の工程の一部を変更した変形例であり、図８に各工程、段階のフローチャート、図９に第２の実施形態に特有な段階における多層基板の構造の断面図が示されている。他の工程、段階における構造は第１の実施形態と同様である。
【００３３】
第２の実施形態にかかる製造方法は、治具の保持穴に半導体素子を設置する設置工程Ａ(S.51)と、素子および治具の表面を絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.52〜S.57)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.58〜S.62)と、第１回路層の上を絶縁性の第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.63〜S.69)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.70〜S.74)と、治具を剥離する段階Ｆ(S.78)とを順に含む。
【００３４】
設置工程Ａおよび第１樹脂層形成工程Ｂは、第１の実施形態と同一である。これらの工程を終了した段階では、基板は図４(ｇ)に示した状態となっている。
【００３５】
第１回路層形成工程Ｃでは、第１層ポスト５１に接続された状態で第１回路層を形成する。この例では、図９(ａ)に示すように、第１樹脂層５２上にメッキ用の給電膜６０を形成し(S.58)、この給電膜６０上に感光性のレジスト層(メッキレジスト)６１を形成する(S.59)。そして、このレジスト層６１を所定のパターンで露光・現像して第１回路層の絶縁部分に対応させてレジスト層を残し(S.60)、レジスト層現像後に給電膜６０に通電して導体層５３を電解メッキにより形成する(S.61、図９(ｂ))。導体層５３を形成した後、レジスト層６１を除去する(S.62)。なお、この段階で導体層５３をマスクに給電膜６０を除去してもよいが、この例では第２樹脂層形成工程Ｄ中で第２層ポストの形成に給電膜６０を利用し、ポスト形成後に除去することとしている。
【００３６】
第２樹脂層形成工程Ｄは、第２層ポストを形成する段階と、このポストの形成後、周囲に第２樹脂層を形成する段階とを含む。まず、図９(ｃ)に示すように、第１回路層５３および給電膜６０の上に感光性のレジスト層(メッキレジスト)５５を形成し(S.63)、所定のパターンで露光現像することによりレジスト層５５のポスト形成位置に第１回路層５３に達する開口５５ａを形成する(S.64)。続いて、給電膜６０に通電して電解メッキを行うことにより、開口５５ａ内に第２層ポスト５６を形成し(S.65)、レジスト層５５を除去し(S.66)、続けて第１回路層５３をマスクに給電膜６０を過酸化水素配合硫酸水溶液等でエッチングする(S.67、図９(ｄ))。この段階で第１回路層５３を形成するために用いられた給電膜６０が除去される。次に、図６(ｎ)、(ｏ)に示される第１の実施形態と同様に、形成された第２層ポスト５６および第１回路層５３を覆うように第１樹脂層５２上に第２樹脂層５７を形成し(S.68)、表面を研磨することにより第２層ポスト５６の頭出しをする(S.69)。
【００３７】
第２回路層形成工程Ｅも、第１回路層形成工程Ｃと同一であり、最初に給電膜を形成し(S.70)、その上にレジスト層(メッキレジスト)を形成して露光・現像し(S.71,72)、レジスト層に形成された開口の部分に導体層を電解メッキにより形成する(S.73)。導体層の形成後、レジスト層を除去し(S.74)する。３層以上の回路層を形成する場合には、次の層のポスト形成に利用するために給電膜を残したまま、ステップS.75の分岐からステップS.76でｎをインクリメントし、第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅを実行する。必要な層数の樹脂層および回路層の形成が終了すると、最後の第２回路層形成工程ＥのステップS.70で形成された給電膜をエッチングにより除去し(S.77)、治具４０を剥離する段階Ｆ(S.78)が実行され、半導体素子３０に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
【００３８】
第２の実施形態では、回路の導体層を形成する前に給電膜を形成するため、導体層を電解メッキにより形成することができ、しかも、最終的に必要となる部分にのみ導体層を形成することができるため形成後にエッチングの必要がなく、第１の実施形態と比較すると導体層の形成にかかる時間を短縮することができる。
【００３９】
図１０は第３の実施形態の各工程、段階を示すフローチャート、図１１〜図１４は各段階での多層基板の構造を示す断面図である。第３の実施形態にかかる製造方法も、図１０に示されるように、治具の保持穴に半導体素子を設置する設置工程Ａ(S.101)と、素子および治具の表面を絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.102〜S.104)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.105〜S.109)と、第１回路層の上を絶縁性の第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.110〜S.112)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.113〜S.117)と、治具を剥離する段階Ｆ(S.120)とを順に含む。
【００４０】
設置工程Ａにおいては、図１１(ａ)に示すように、基板接続面３１が露出するよう半導体素子３０を治具４０の保持穴４１に嵌合させる(S.1)。治具４０の構成等は第１の実施形態と同一である。
【００４１】
第１樹脂層形成工程Ｂでは、電極パッド３２に第１層間接続部が接続・形成された状態で、基板接続面の層間接続部以外の部分と治具の表面とを絶縁性の第１樹脂層により覆う。この例では、第１樹脂層形成工程Ｂが、基板接続面３１の全面と治具４０の表面とに第１樹脂層５２を形成する段階(S.102、図１１(ｂ))と、第１樹脂層５２に半導体素子３０の電極パッド３２に達する開口５２ａを形成する段階(S.103、図１１(ｃ))と、開口５２ａ内に第１層間接続部として第１層ポスト５１を形成する段階(S.103、図１２(ｄ))とを含む。
【００４２】
第１樹脂層５２は、絶縁性を持つ感光性エポキシ樹脂等が利用され、この場合には露光、現像による化学的プロセスにより開口５２ａを形成することができる。ただし、必ずしも感光性樹脂を用いることには限られず、非感光性の任意の絶縁樹脂を用い、レーザーカッター等により物理的プロセスにより開口５２ａを形成してもよい。開口の形成後、第１樹脂層５２を熱硬化させる。
【００４３】
第１層ポスト５１は、無電解メッキにより、あるいは途中から電解メッキを併用して形成される。この際、開口５２ａを埋めて析出した金属が第１層ポスト５１となり、開口５２ａの周囲で第１樹脂層５２の表面に析出した部分が第１回路層を形成するための導体層５３となる。すなわち、この例では、第１樹脂層形成工程Ｂの第１層ポスト形成のステップS.104と、第１回路層形成工程Ｃの導体層形成のステップS.105とが工程上は連続して実行される。
【００４４】
第１回路層形成工程Ｃでは、第１層ポスト５１に接続された状態で第１回路層を形成する。上記のように、第１層ポスト５１の形成に連続して導体層５３が形成され(S.105、図１２(ｄ))、その上に感光性のレジスト層(エッチングレジスト)を形成し(S.106)、レジスト層を所定のパターンで露光・現像して第１回路層の導通部分にレジスト層を残し(S.107)、レジスト層に覆われていない領域の導体層５３をエッチングにより除去する(S.108)。エッチング後、レジスト層を除去することにより導体層５３の必要部分のみが残り、これにより第１回路層５３が形成される(S.109、図１２(ｅ))。
【００４５】
なお、第１層間接続部としては、上記のような開口５２ａを埋めるポスト５１のみでなく、図１２(ｄ-2)に示すように開口５２ａの表面に形成された膜５１ａを用いてヴァイアホール(Via Hole)型の接続形態を用いることもできる。
【００４６】
第２樹脂層形成工程Ｄは、第１回路層５３の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う工程であり、第１回路層５３上に第２樹脂層５７を形成する段階(S.110、図１３(ｆ))と、第２樹脂層５７に第１回路層５３の一部に達する開口５７ａを形成する段階(S.111、図１３(ｇ))と、開口５７ａ内に第２層間接続部として第２層ポスト５６を形成する段階(S.112、図１３(ｈ))とを含む。
【００４７】
第２樹脂層５７も、第１樹脂層５２と同様に感光性エポキシ樹脂であり、露光、現像により開口５７ａが形成される。また、第２層ポスト５６は、無電解メッキにより、あるいは途中から電解メッキを併用して形成される。この際、開口５７ａを埋めて析出した金属が第２層ポスト５６となり、開口５７ａの周囲で第２樹脂層５７の表面に析出した部分が第２回路層を形成するための導体層５８となる。すなわち、この例では、第２樹脂層形成工程Ｄの第２層ポスト形成のステップS.112と、第２回路層形成工程Ｅの導体層形成のステップS.113とが工程上は連続して実行される。
【００４８】
第２回路層形成工程Ｅでは、第２層ポスト５６に接続された状態で第２回路層を形成する。上記のように、第２層ポスト５６の形成に連続して導体層５８が形成され(S.113、図１３(ｈ))、その上に感光性のレジスト層(エッチングレジスト)を形成し(S.114)、レジスト層を所定のパターンで露光・現像して第１回路層の導通部分にレジスト層を残し(S.115)、レジスト層に覆われていない領域の導体層５８をエッチングにより除去する(S.116)。エッチング後、レジスト層を除去することにより導体層５８の必要部分のみが残り、これにより第２回路層５８が形成される(S.117、図１４(ｉ))。なお、第２層間接続部としても、図１２(ｄ-2)に示される第１層間接続部と同様に、ヴァイアホール(Via Hole)型の接続形態を用いることができる。
【００４９】
３層以上の回路層を形成する場合には、ステップS.118の分岐からステップS.119でｎをインクリメントし、第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅを実行する。必要な層数の樹脂層および回路層の形成が終了すると、治具４０を剥離する段階Ｆ(S.120)が実行され、半導体素子３０に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
【００５０】
第３の実施形態によれば、絶縁性の樹脂層を最初に形成し、これに開口を形成して層間接続部を形成する工程としたため、最初にポストを形成してから樹脂層を形成する第１、第２の実施形態より工程数を削減して作業の効率化を図ることができる。また、層間接続部であるポストと回路層の導体とを連続した工程で形成することができるため、これらを別個の工程として行うよりも作業が容易となる。
【００５１】
次に、第４の実施形態について説明する。第４の実施形態は、上述した第３の実施形態の工程の一部を変更した変形例であり、図１５に各工程、段階のフローチャート、図１６に第４の実施形態に特有な段階における多層基板の構造の断面図が示されている。他の工程、段階における構造は第３の実施形態と同様である。
【００５２】
第４の実施形態にかかる製造方法は、治具の保持穴に半導体素子を設置する設置工程Ａ(S.151)と、素子および治具の表面を絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.152〜S.157)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.158〜S.160)と、第１回路層の上を絶縁性の第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.161〜S.166)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.167〜S.1694)と、治具を剥離する段階Ｆ(S.172)とを順に含む。
【００５３】
設置工程Ａと第１樹脂層形成工程Ｂの最初の２ステップとは、第３の実施形態と同一である。これらの工程を終了した段階では、基板は図１１(ｃ)に示した状態となっている。
【００５４】
次に第４の実施形態では、図１６(ａ)に示すように、第１樹脂層５２に形成された開口の内部および第１樹脂層５２の表面に給電膜６０を形成し(S.154)、その上に感光性のレジスト層(メッキレジスト)を形成する(S.155)。そして、所定のパターンにしたがってレジスト層を露光、現像することにより第１回路層の絶縁部分に応じてレジスト層６１を残し(S.156)、現像後給電膜６０に通電して電解メッキを行う。この際、図１６(ｂ)に示すように、開口を埋めて析出した金属が第１層ポスト５１となり、開口の外側で給電膜６０の表面に析出した部分が第１回路層を形成するための導体層５３となる。すなわち、この例では、第１樹脂層形成工程Ｂの第１層ポスト形成のステップS.157と、第１回路層形成工程Ｃの導体層形成のステップS.158とが工程上は連続して実行される。
【００５５】
第１回路層形成工程Ｃでは、第１層ポスト５１に接続された状態で第１回路層を形成する。上記のように、第１層ポスト５１の形成に連続して導体層５３を形成し(S.158)、レジスト層６１を除去し(S.159)、導体層５３をマスクにして給電膜６０をエッチングにより除去する(S.160)。
【００５６】
第２樹脂層形成工程Ｄは、第１樹脂層形成工程Ｂと同一であり、最初に第１回路層５３を覆うように第２樹脂層を形成し(S.161)、これに開口を形成する(S.162)。続いて、給電膜を開口内部を含む全面に形成し(S.163)、レジスト層(メッキレジスト)を形成して露光・現像する(S.164,S.165)。そして、給電膜に通電して電解メッキを行うことにより、第２層ポストを形成すると共に(S.166)、第２回路層に用いられる導体層を連続して形成する(S.167)。
【００５７】
第２回路層形成工程Ｅも、第１回路層形成工程Ｃと同一であり、第２層ポストに連続して導体層を形成した後、レジスト層を除去し(S.168)、導体層をマスクにして給電膜をエッチングにより除去する(S.169)。３層以上の回路層を形成する場合には、ステップS.170の分岐からステップS.171でｎをインクリメントし、第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅを実行する。必要な層数の樹脂層および回路層の形成が終了すると、治具４０を剥離する段階Ｆ(S.172)が実行され、半導体素子３０に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
【００５８】
第４の実施形態では、給電膜を利用してポストと導体層とを電解メッキにより形成することができ、しかも、最終的に必要となる部分にのみ導体層を形成することができるため後に導体層をエッチングする必要がなく、第３の実施形態と比較すると導体層の形成にかかる時間を短縮することができる。
【００５９】
図１７は第５の実施形態の各工程、段階を示すフローチャート、図１８〜図２２は各段階での多層基板の構造を示す断面図である。上述した４つの実施形態は、単一の半導体素子３０に対して基板を積層する場合を示しているが、実用的には基板上には多数の部品が搭載される。また、搭載される部品の中には、電極パッドに半田バンプやリードが形成された半導体素子、あるいは、コンデンサ等のリード付きの部品が用いられる場合も多い。このような部品を利用する場合には、上記の実施形態のように第１層間接続部として第１層ポストを形成する必要がない。第５の実施形態は、このような基板接続面となる一方の面にリード若しくはバンプが形成された電子部品を用いる場合に適した方法である。
【００６０】
第５の実施形態の製造方法は、治具の保持穴にリード若しくはバンプが突出するよう電子部品を嵌合させる設置工程Ａ(S.201)と、部品および治具の表面とを絶縁性の第１樹脂層により覆う第１樹脂層形成工程Ｂ(S.202,203)と、第１樹脂層上に第１回路層を形成する第１回路層形成工程Ｃ(S.204〜S.209)と、第１回路層の上を第２樹脂層により覆う第２樹脂層形成工程Ｄ(S.210〜S.217)と、第２樹脂層上に第２回路層を形成する第２回路層形成工程Ｅ(S.218〜S.222)と、治具を剥離する段階Ｆ(S.225)とを順に含む。多層基板の回路層が２層の場合には、各工程Ａ〜Ｆを各一回ずつ経て全行程が終了するが、３層以上の回路層を形成するためには、第２樹脂層形成工程Ｄ、第２回路層形成工程Ｅの部分のみが繰り返し実行される。
【００６１】
設置工程Ａにおいては、図１８(ａ)に示すように、電極パッドに半田バンプ３３ａが形成された半導体素子３３、リード３４ａを有するコンデンサ３４、リード３５ａが形成された半導体素子３５を、それぞれバンプおよびリードが突出するように治具４５の保持穴に嵌合させる(S.201)。
【００６２】
第１樹脂層形成工程Ｂでは、各部品と治具の表面とを絶縁性の第１樹脂層５２により覆い(S.202、図１８(ｂ))、その後、全てのバンプ、リードが第１樹脂層５２の表面に現るまでリード、樹脂層を研磨する(S.203、図１８(ｃ))。各部品のバンプおよびリードは長さが異なるため、第１樹脂層５２を形成した段階では、半導体素子３３の半田バンプ３３ａと半導体素子３５のリード３５ａとは第１樹脂層５２内に埋没し、コンデンサ３４のリード３４ａは第１樹脂層５２から突出している。これをバフやベルトサンダー等の装置により機械研磨して高さを揃え、すべてのリード、バンプを表面に露出させる。
【００６３】
上記の場合、第１樹脂層５２は、カーテンコート法等の非接触の方法で塗布することが望ましい。ただし、リード、バンプの高さが全て同一である場合、あるいは、第１樹脂層５２を形成する前にリードの高さを切りそろえた場合には、スクリーン印刷等の簡易な塗布方法を用いることもできる。
【００６４】
第１回路層形成工程Ｃでは、研磨後の表面に第１回路層を形成するための導体層５３を無電解メッキにより、あるいは途中から電解メッキを併用して形成し(S.204、図１９(ｄ))、この上に感光性のレジスト層(エッチングレジスト)を形成し(S.205)、これを所定のパターンで露光・現像して第１回路層の導通部分にレジスト層を残す(S.207)。そして、レジスト層に覆われていない領域の導体層５３をエッチングにより除去し(S.208)、レジスト層を除去することにより導体層５３の必要部分のみを残し、これにより第１回路層を形成する(S.209、図１９(ｅ))。なお、第１回路層形成工程Ｃでは、前述の第２の実施形態で説明したように、最初に給電膜を一面に形成し、その上にレジスト層(メッキレジスト)を形成し、これを露光・現像することにより導体層を形成する部分のレジスト層を除去し、電解メッキで導体層を必要部分に形成した後、レジスト層、給電膜を除去する手法を用いることもできる。
【００６５】
第２樹脂層形成工程Ｄは、第１回路層５３の一部に第２層間接続部が接続・形成された状態で、第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う工程であり、第１回路層５３上に第２層間接続部として第２層ポストを形成する段階と、このポストの形成後、周囲に第２樹脂層を形成する段階とを含む。第２層ポストを形成する段階においては、第１回路層５３および第１樹脂層５２上に給電膜５４を形成し(S.210、図２０(ｆ))、この給電膜５４上に感光性のレジスト層(メッキレジスト)５５を形成する(S.211)と共に、レジスト層５５のポスト形成位置に露光・現像のプロセスを介して第１回路層５３に達する開口５５ａを形成する(S.212、図２０(ｇ))。
【００６６】
続いて、給電膜５４に通電して電解メッキを行うことにより、開口５５ａ内に第２層ポスト５６を形成し(S.213、図２０(ｈ))、レジスト層５５を除去する(S.214)すると共に、第２層ポスト５６をマスクに給電膜５４をエッチングする(S.215、図２１(ｉ))。次に、形成された第２層ポスト５６および第１回路層５３を覆うように第１樹脂層５２上に第２樹脂層５７を形成し(S.216、図２１(ｊ))、表面を研磨することにより第２層ポスト５６の頭出しをする(S.217、図２１(ｋ))。
【００６７】
第２回路層形成工程Ｅでは、第２層ポスト５６に接続された状態で第２回路層を形成する。上記のように、第２樹脂層５７の表面に第２層ポスト５６が露出した状態で、第２樹脂層５７の上に第２回路層となる導体層５８を形成する(S.218、図２２(ｌ))。そして、導体層５８の上に感光性のレジスト層(エッチングレジスト)を形成し(S.219)、レジスト層を所定のパターンで露光・現像して第２回路層の導通部分にレジスト層を残し(S.220)、レジスト層に覆われていない領域の導体層５８をエッチングにより除去する(S.221)。エッチング後、レジスト層を除去することにより導体層５８の必要部分のみが残り、これにより第２回路層５８が形成される(S.222、図２２(ｍ))。
【００６８】
３層以上の回路層を形成する場合には、ステップS.223の分岐からステップS.224でｎをインクリメントし、第２樹脂層形成工程Ｄおよび第２回路層形成工程Ｅを実行する。必要な層数の樹脂層および回路層の形成が終了すると、治具４５を剥離する段階Ｆ(S.225、図２２(ｎ))が実行され、電子部品３３，３４，３５に対して多層の回路が形成された多層基板が一体として形成され、電子部品一体型基板が完成する。
【００６９】
第５の実施形態によれば、リードやバンプを有する電子部品を利用した場合に、これらのリードやバンプを基準に回路層を形成することができ、完成した基板に電子部品を固定する場合と比較して、基板を構成する樹脂の伸縮に左右されずに素子と基板側の回路とを正確に接続することができる。
【００７０】
【発明の効果】
以上説明したように、この発明の製造方法によれば、電子部品を基準にして素子側から層間接続部、樹脂層、回路層を順次積層してゆくため、電子部品と基板側との位置関係を正確に保つことができる。したがって、素子と回路との接合に樹脂の伸縮を考慮したマージンを大きく確保する必要がなく、電極ピッチの微細化にも容易に対応することが可能となる。また、層間接続部をメッキ等の手段により形成できるため、電子部品と回路層とを半田で接続するより接続信頼性を高く保つことができる。
【００７１】
請求項２のように、電極上に第１層間接続部として第１層ポストを最初に形成し、その後、ポストの周囲に第１樹脂層を形成する方法を採用した場合には、工程数は多くなるが、後に樹脂層に開口を形成する必要がないため、樹脂の種類が限定されないという利点がある。他方、請求項３のように、基板接続面の全面と治具の表面とに第１樹脂層を最初に形成し、この樹脂層に電極に達する開口を形成し、形成された開口内に第１層間接続部を形成する方法を採用した場合には、例えば感光性の樹脂を用い、あるいはレーザーカッター等で開口を形成する必要はあるが、工程数を請求項２の場合より少なくすることができ、製造工程の時間短縮を図ることが可能となる。
【００７２】
なお、請求項３の方法において、請求項４のように第１層間接続部の形成時に連続して導体層を形成することとすれば、さらに実際の工程数を削減すると共に、これらを別個の工程として行うよりも工程が容易となる。
【００７３】
電極パッドに半田バンプやリードが形成された半導体素子、あるいは、コンデンサ等のリード付きの部品が用いられる場合には、請求項５の方法を用いることにより、これらのリードやバンプを基準に回路層を形成することができ、完成した基板に電子部品を固定する場合と比較して、基板を構成する樹脂の伸縮に左右されずに素子と基板側の回路とを正確に接続することができる。
【００７４】
第２樹脂層形成工程においても、請求項６のように、最初に第２層間接続部としてポストを形成して後に樹脂層を形成する方法と、請求項７のように、最初に全面に第２樹脂層を形成してから開口を形成する方法とを選択することができる。請求項７の方法では、請求項８のように第２層間接続部の形成時に連続して導体層を形成することもできる。請求項６の方法では、樹脂の種類が限定されないという利点、請求項７の方法では工程数を削減することができるという利点、請求項８の方法では請求項７の方法よりさらに少なくすることができるという利点がある。
【図面の簡単な説明】
【図１】 第１の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図２】 第１の実施形態の方法の各段階(その１)を示す基板の断面図。
【図３】 第１の実施形態の方法の各段階(その２)を示す基板の断面図。
【図４】 第１の実施形態の方法の各段階(その３)を示す基板の断面図。
【図５】 第１の実施形態の方法の各段階(その４)を示す基板の断面図。
【図６】 第１の実施形態の方法の各段階(その５)を示す基板の断面図。
【図７】 第１の実施形態の方法の各段階(その６)を示す基板の断面図。
【図８】 第２の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図９】 第２の実施形態の方法の特徴的な段階を示す基板の断面図。
【図１０】 第３の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図１１】 第３の実施形態の方法の各段階(その１)を示す基板の断面図。
【図１２】 第３の実施形態の方法の各段階(その２)を示す基板の断面図。
【図１３】 第３の実施形態の方法の各段階(その３)を示す基板の断面図。
【図１４】 第３の実施形態の方法の各段階(その４)を示す基板の断面図。
【図１５】 第４の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図１６】 第４の実施形態の方法の特徴的な段階を示す基板の断面図。
【図１７】 第５の実施形態にかかる電子部品一体型多層基板の製造方法を示すフローチャート。
【図１８】 第５の実施形態の方法の各段階(その１)を示す基板の断面図。
【図１９】 第５の実施形態の方法の各段階(その２)を示す基板の断面図。
【図２０】 第５の実施形態の方法の各段階(その３)を示す基板の断面図。
【図２１】 第５の実施形態の方法の各段階(その４)を示す基板の断面図。
【図２２】 第５の実施形態の方法の各段階(その５)を示す基板の断面図。
【図２３】 従来の電子部品一体型多層基板の製造方法の各段階(その１)を示す基板の断面図。
【図２４】 従来の電子部品一体型多層基板の製造方法の各段階(その２)を示す基板の断面図。
【図２５】 従来の電子部品一体型多層基板の製造方法の各段階(その３)を示す基板の断面図。
【図２６】 従来の電子部品一体型多層基板の製造方法の各段階(その４)を示す基板の断面図。
【符号の説明】
３０ 半導体素子
４０ 治具
５１ 第１層ポスト
５２ 第１樹脂層
５３ 第１回路層
５６ 第２層ポスト
５７ 第２樹脂層
５８ 第２回路層
Claims (8)
- 基板接続面となる一方の面に電極が形成された少なくとも１つの電子部品と、該電子部品が取り付けられる多層のビルドアップ基板とから構成される電子部品一体型多層基板の製造方法において、
前記電子部品が嵌合する保持穴が形成された治具を用い、前記保持穴に前記基板接続面が露出するよう前記電子部品を嵌合させる設置工程と、
前記電極に第１層間接続部が接続・形成された状態で、前記基板接続面の前記層間接続部以外の部分と前記治具の表面とを絶縁性の第１樹脂層により覆う第１樹脂層形成工程と、
前記第１樹脂層上に、前記第１層間接続部に接続された第１回路層を形成する第１回路層形成工程と、
前記第１回路層の一部に第２層間接続部が接続・形成された状態で、該第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う第２樹脂層形成工程と、
前記第２樹脂層上に、前記第２層間接続部に接続された第２回路層を形成する第２回路層形成工程と、
前記治具を剥離する段階とを順に含むことを特徴とする電子部品一体型多層基板の製造方法。 - 前記第１樹脂層形成工程は、前記電極上に第１層間接続部として第１層ポストを形成する段階と、前記ポストの形成後、その周囲に前記第１樹脂層を形成する段階とを含むことを特徴とする請求項１に記載の電子部品一体型多層基板の製造方法。
- 前記第１樹脂層形成工程は、前記基板接続面の全面と前記治具の表面とに前記第１樹脂層を形成する段階と、前記第１樹脂層に前記電極に達する開口を形成する段階と、前記開
口内に前記第１層間接続部を形成する段階とを順に含むことを特徴とする請求項１に記載の電子部品一体型多層基板の製造方法。 - 前記第１回路層形成工程では、前記第１層間接続部の形成時に連続して一括して形成された導体層を用いて前記第１回路層を形成することを特徴とする請求項３に記載の電子部品一体型多層基板の製造方法。
- 基板接続面となる一方の面にリード若しくはバンプが形成された少なくとも１つの電子部品と、該電子部品が取り付けられる多層のビルドアップ基板とから構成される電子部品一体型多層基板の製造方法において、
前記電子部品が嵌合する保持穴が形成された治具を用い、前記リード若しくはバンプが前記保持穴から突出するよう前記電子部品を前記保持穴に嵌合させる設置工程と、
前記基板接続面と前記治具の表面とを絶縁性の第１樹脂層により覆う第１樹脂層形成工程と、
前記第１樹脂層上に、前記リード若しくはバンプから成る第１層間接続部に接続された第１回路層を形成する第１回路層形成工程と、
前記第１回路層の一部に第２層間接続部が接続・形成された状態で、該第２層間接続部以外の部分を絶縁性の第２樹脂層により覆う第２樹脂層形成工程と、
前記第２樹脂層上に、前記第２層間接続部に接続された第２回路層を形成する第２回路層形成工程と、
前記治具を剥離する段階とを順に含むことを特徴とする電子部品一体型多層基板の製造方法。 - 前記第２樹脂層形成工程は、前記第１回路層上に第２層間接続部としてポストを形成する段階と、前記ポストの形成後、その周囲に前記第２樹脂層を形成する段階とを含むことを特徴とする請求項１〜５のいずれかに記載の電子部品一体型多層基板の製造方法。
- 前記第２樹脂層形成工程は、前記第１回路層を覆って前記第１樹脂層の全面に前記第２樹脂層を形成する段階と、前記第２樹脂層に前記第１回路層に達する開口を形成する段階と、前記開口内に前記第２層間接続部を形成する段階とを順に含むことを特徴とする請求項１〜５のいずれかに記載の電子部品一体型多層基板の製造方法。
- 前記第２回路層形成工程では、前記第２層間接続部の形成時に連続して一括して形成された導体層を用いて前記第２回路層を形成することを特徴とする請求項７に記載の電子部品一体型多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15814998A JP4057146B2 (ja) | 1998-06-05 | 1998-06-05 | 電子部品一体型多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15814998A JP4057146B2 (ja) | 1998-06-05 | 1998-06-05 | 電子部品一体型多層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354931A JPH11354931A (ja) | 1999-12-24 |
| JP4057146B2 true JP4057146B2 (ja) | 2008-03-05 |
Family
ID=15665341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15814998A Expired - Fee Related JP4057146B2 (ja) | 1998-06-05 | 1998-06-05 | 電子部品一体型多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4057146B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4515177B2 (ja) * | 2004-07-13 | 2010-07-28 | 新光電気工業株式会社 | 配線形成方法 |
-
1998
- 1998-06-05 JP JP15814998A patent/JP4057146B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11354931A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6418615B1 (en) | Method of making multilayered substrate for semiconductor device | |
| US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JP3938921B2 (ja) | 半導体ｉｃ内蔵モジュールの製造方法 | |
| US7615477B2 (en) | Method of fabricating a BGA package having decreased adhesion | |
| CN101257775A (zh) | 制造布线基板的方法和制造电子元件装置的方法 | |
| EP2261974B1 (en) | Electronic component used for wiring and method for manufacturing the same | |
| KR20040028799A (ko) | 반도체 패키지의 제조법 및 반도체 패키지 | |
| US6465886B1 (en) | Semiconductor device having circuit pattern and lands thereon | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| US8186043B2 (en) | Method of manufacturing a circuit board | |
| JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
| JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
| JP2007158069A (ja) | 半導体パッケージの外部接続構造及びその製造方法 | |
| JP4057146B2 (ja) | 電子部品一体型多層基板の製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
| US6646357B2 (en) | Semiconductor device and method of production of same | |
| KR101063620B1 (ko) | 다층 인쇄회로기판 및 그의 제조방법 | |
| JP5154963B2 (ja) | 配線基板の製造方法 | |
| JP3759755B2 (ja) | 恒久的接続のために電気回路の上に***した金属接点を作成する方法 | |
| US20200344879A1 (en) | Circuit board, laminated circuit board, and method of manufacturing circuit board | |
| US10553475B2 (en) | Single layer integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071213 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |